JP2012049455A - 半導体記憶装置および半導体記憶装置の製造方法 - Google Patents
半導体記憶装置および半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2012049455A JP2012049455A JP2010192420A JP2010192420A JP2012049455A JP 2012049455 A JP2012049455 A JP 2012049455A JP 2010192420 A JP2010192420 A JP 2010192420A JP 2010192420 A JP2010192420 A JP 2010192420A JP 2012049455 A JP2012049455 A JP 2012049455A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- peripheral circuit
- gate electrode
- circuit region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 230000002093 peripheral effect Effects 0.000 claims abstract description 78
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 62
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 230000001808 coupling effect Effects 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 description 41
- 238000005530 etching Methods 0.000 description 12
- 230000005684 electric field Effects 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005121 nitriding Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 239000007800 oxidant agent Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- CGRVKSPUKAFTBN-UHFFFAOYSA-N N-silylbutan-1-amine Chemical compound CCCCN[SiH3] CGRVKSPUKAFTBN-UHFFFAOYSA-N 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910020328 SiSn Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052949 galena Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】シリコン基板11は、セル領域および周辺回路領域が設けられている。トンネル絶縁膜12は、セル領域および周辺回路領域のシリコン基板11上に形成されている。浮遊ゲート電極膜13は、セル領域および周辺回路領域のトンネル絶縁膜12上に形成されている。電極間絶縁膜16は、セル領域の浮遊ゲート電極膜13上に形成されている。シリコン酸化膜14および電極間絶縁膜16は、周辺回路領域の浮遊ゲート電極膜13上に形成されている。制御ゲート電極膜17は、セル領域および周辺回路領域の電極間絶縁膜16上に形成されている。
【選択図】 図1
Description
図1(a)は、第1実施形態に係る半導体記憶装置のセル領域の概略構成を示す断面図、図1(b)は、第1実施形態に係る半導体記憶装置の周辺回路領域の概略構成を示す断面図である。なお、図1(a)は、ワード線方向(チャネル幅方向)に切断した断面図である。
図1において、半導体記憶装置には、半導体基板としてシリコン基板11が用いられている。なお、半導体基板の材料は、Si以外にも、例えば、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、InGaAsP、GaP、GaNまたはZnSeなどを用いることができる。
図2において、電極間絶縁膜16の電気膜厚IPD EOTが薄くなると、電極間絶縁膜16が破壊されるまでの時間Tbdが短くなる。このため、電極間絶縁膜16下にシリコン酸化膜14を設けることにより、電極間絶縁膜16の電気膜厚IPD EOTを実質的に増大させることができ、電極間絶縁膜16が破壊されるまでの時間Tbdを長くすることができる。
図3において、シリコン酸化膜14と電極間絶縁膜16との積層構造は、電極間絶縁膜16に比べて低電界領域RLでの電流リークが少なく、高電界領域RHでの電流リークが多くなっている。
図4(a)〜図8(a)は、第2実施形態に係る半導体記憶装置のセル領域の製造方法を示す断面図、図4(b)〜図8(b)は、第2実施形態に係る半導体記憶装置の周辺回路領域の製造方法を示す断面図である。
なお、上述した半導体記憶装置の製造方法において、シリコン酸化膜14を過度に大きくすると、素子分離溝M1で分離された素子形成領域の形成時にパターン倒れが発生する懸念が生じる。このような場合には、浮遊ゲート電極膜13上にシリコン酸化膜を介さずシリコン窒化膜18を形成し、素子形成領域のシリコン窒化膜18を除去した後にシリコン酸化膜を形成し、次いで周辺回路領域を選択的にレジストで覆った状態で、セル領域のシリコン酸化膜の除去と素子分離絶縁膜15の薄膜化を行ってもよい。これにより、パターン倒れのおそれを回避しながら、セル領域よりも周辺回路領域で制御ゲート電極膜17と浮遊ゲート電極膜13との間の導電膜間絶縁膜を厚くすることができる。また、周辺回路領域に残すシリコン酸化膜を、浮遊ゲート電極膜13の形成後とシリコン窒化膜18の除去後の両方で形成することもできる。
図9は、第3実施形態に係る半導体記憶装置の周辺回路領域の概略構成を示す断面図である。なお、この第3実施形態では、周辺回路領域のキャパシタを形成する方法を示す。
図9において、セル領域の浮遊ゲート電極膜13上および周辺回路領域のシリコン酸化膜14上に電極間絶縁膜16を形成した後、フォトリソグラフィー技術およびエッチング技術を用いることにより、浮遊ゲート電極膜13を露出させる開口部Kを周辺回路領域のシリコン酸化膜14および電極間絶縁膜16に形成する。この開口部Kは、例えば、セル領域における選択トランジスタに関し、浮遊ゲート電極膜と制御ゲート電極膜を導通させるために電極間絶縁膜に設けられる開口部(図示せず)と同時に形成することができる。
Claims (5)
- セル領域および周辺回路領域が設けられた半導体基板と、
前記セル領域および前記周辺回路領域の半導体基板上に形成された第1の絶縁膜と、
前記セル領域および前記周辺回路領域の第1の絶縁膜上に形成された第1の導電膜と、
前記セル領域の第1の導電膜上に形成された第1の導電膜間絶縁膜と、
前記周辺回路領域の第1の導電膜上に形成され、前記第1の導電膜間絶縁膜よりも膜厚保が厚い第2の導電膜間絶縁膜と、
前記セル領域の第1の導電膜間絶縁膜および前記周辺回路領域の第2の導電膜間絶縁膜上に形成された第2の導電膜とを備えることを特徴とする半導体記憶装置。 - 前記第1の導電膜間絶縁膜および前記第2の導電膜間絶縁膜は、シリコン酸化膜、シリコン窒化膜、酸窒化膜および金属酸化膜の少なくとも2種類以上を用いた積層構造であることを特徴とする請求項1に記載の半導体記憶装置。
- 前記第1の導電膜間絶縁膜は、前記第1の導電膜に接する第1の酸窒化膜を備え、
前記第2の導電膜間絶縁膜は、前記第1の酸窒化膜よりも窒素に対する酸素の組成比が大きく、前記第1の導電膜に接する第2の酸窒化膜を備えることを特徴とする請求項1または2に記載の半導体記憶装置。 - 前記周辺回路領域の第2の導電膜が分離されることで前記第2の導電膜間絶縁膜上に形成された第1および第2のキャパシタ電極と、
前記第2の導電膜間絶縁膜に形成され、前記第1のキャパシタ電極を前記第1の導電膜に接続する開口部とを備えることを特徴とする請求項1から3のいずれか1項に記載の半導体記憶装置。 - 半導体基板上のセル領域および周辺回路領域に第1の絶縁膜を形成する工程と、
前記セル領域および前記周辺回路領域の第1の絶縁膜上に第1の導電膜を形成する工程と、
前記セル領域および前記周辺回路領域の第1の導電膜上に第2の絶縁膜を形成する工程と、
前記セル領域の前記第2の絶縁膜を選択的に除去する工程と、
前記セル領域の第1の導電膜上および前記周辺回路領域の前記第2の絶縁膜上に第3の絶縁膜を形成する工程と、
前記セル領域および前記周辺回路領域の第3の絶縁膜上に第2の導電膜を形成する工程とを備えることを特徴とする半導体記憶装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010192420A JP2012049455A (ja) | 2010-08-30 | 2010-08-30 | 半導体記憶装置および半導体記憶装置の製造方法 |
US13/049,573 US8471326B2 (en) | 2010-08-30 | 2011-03-16 | Semiconductor memory device and manufacturing method of semiconductor memory device |
KR1020110023749A KR20120021157A (ko) | 2010-08-30 | 2011-03-17 | 반도체 기억 장치 및 반도체 기억 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010192420A JP2012049455A (ja) | 2010-08-30 | 2010-08-30 | 半導体記憶装置および半導体記憶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012049455A true JP2012049455A (ja) | 2012-03-08 |
JP2012049455A5 JP2012049455A5 (ja) | 2012-10-04 |
Family
ID=45695978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010192420A Pending JP2012049455A (ja) | 2010-08-30 | 2010-08-30 | 半導体記憶装置および半導体記憶装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8471326B2 (ja) |
JP (1) | JP2012049455A (ja) |
KR (1) | KR20120021157A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9123823B2 (en) | 2013-09-05 | 2015-09-01 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
KR102307061B1 (ko) * | 2014-08-05 | 2021-10-05 | 삼성전자주식회사 | 반도체 소자의 커패시터 제조 방법 |
US9240417B1 (en) | 2014-08-27 | 2016-01-19 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053651A (ja) * | 2006-08-28 | 2008-03-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2008283134A (ja) * | 2007-05-14 | 2008-11-20 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2009054942A (ja) * | 2007-08-29 | 2009-03-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010034289A (ja) * | 2008-07-29 | 2010-02-12 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2010103414A (ja) * | 2008-10-27 | 2010-05-06 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009278119A (ja) | 2000-09-26 | 2009-11-26 | Toshiba Corp | 半導体装置 |
KR100357692B1 (ko) | 2000-10-27 | 2002-10-25 | 삼성전자 주식회사 | 비휘발성 메모리소자 및 그 제조방법 |
JP2003289114A (ja) | 2002-03-28 | 2003-10-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP3944013B2 (ja) * | 2002-07-09 | 2007-07-11 | 株式会社東芝 | 不揮発性半導体メモリ装置およびその製造方法 |
JP4734019B2 (ja) * | 2005-04-26 | 2011-07-27 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP2007049111A (ja) | 2005-07-12 | 2007-02-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2007266499A (ja) | 2006-03-29 | 2007-10-11 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
JP4764284B2 (ja) | 2006-08-11 | 2011-08-31 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2010098293A (ja) * | 2008-09-22 | 2010-04-30 | Elpida Memory Inc | 半導体装置 |
-
2010
- 2010-08-30 JP JP2010192420A patent/JP2012049455A/ja active Pending
-
2011
- 2011-03-16 US US13/049,573 patent/US8471326B2/en not_active Expired - Fee Related
- 2011-03-17 KR KR1020110023749A patent/KR20120021157A/ko not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053651A (ja) * | 2006-08-28 | 2008-03-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2008283134A (ja) * | 2007-05-14 | 2008-11-20 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2009054942A (ja) * | 2007-08-29 | 2009-03-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010034289A (ja) * | 2008-07-29 | 2010-02-12 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2010103414A (ja) * | 2008-10-27 | 2010-05-06 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20120021157A (ko) | 2012-03-08 |
US20120049258A1 (en) | 2012-03-01 |
US8471326B2 (en) | 2013-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010103414A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2010118539A (ja) | 不揮発性半導体記憶装置 | |
JP5538828B2 (ja) | 半導体装置およびその製造方法 | |
KR20090100302A (ko) | 비휘발성 반도체 저장 장치와 그 제조 방법 | |
US8791521B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2012114199A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010283127A (ja) | 半導体装置およびその製造方法 | |
JP5376123B2 (ja) | 半導体装置 | |
JP2009170781A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2012049455A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
JP2007311721A (ja) | 半導体装置 | |
JP2012199313A (ja) | 不揮発性半導体記憶装置 | |
JP5591667B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 | |
JP2014187132A (ja) | 半導体装置 | |
JP2014116342A (ja) | 半導体装置の製造方法 | |
US8941168B2 (en) | Semiconductor device including a multilayered interelectrode insulating film | |
JP2009076635A (ja) | 半導体装置およびその製造方法 | |
JP2009194221A (ja) | 半導体装置およびその製造方法 | |
JP2009170719A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP4117272B2 (ja) | 半導体記憶装置の製造方法 | |
KR101017506B1 (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
JP2012043856A (ja) | 半導体装置およびその製造方法 | |
JP5363004B2 (ja) | 半導体装置の製造方法 | |
JP2011124321A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6178129B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120821 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130409 |