JP2012038026A - 2重化演算装置 - Google Patents
2重化演算装置 Download PDFInfo
- Publication number
- JP2012038026A JP2012038026A JP2010176440A JP2010176440A JP2012038026A JP 2012038026 A JP2012038026 A JP 2012038026A JP 2010176440 A JP2010176440 A JP 2010176440A JP 2010176440 A JP2010176440 A JP 2010176440A JP 2012038026 A JP2012038026 A JP 2012038026A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- data
- collation
- signal
- processing means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
【解決手段】2重化演算装置は、A系演算処理回路2と、B系演算処理回路3と、照合回路4と、リセット回路(リセット手段)6とを含む。そして、A系演算処理回路2とB系演算処理回路3との間でデータの受け渡しを行い、系間でのデータの一致・不一致を判断すると共に、データ照合の結果(CMPa,CMPb)が系間で一致しているか否かを判断する。ここで、データ照合の結果が不一致となった回数が閾値SLに達するまでは、データ照合の結果が異なることを示す信号(CMPa,CMPb)の照合回路への出力を停止した上で、A系演算処理回路2及びB系演算処理回路3をリセットし、前記回数が閾値SLに達すると、データ照合の結果が異なることを示す信号を照合回路へ出力させると共にリセットを停止し、照合回路4の出力をハイレベル又はローレベルに維持させることで、安全リレーを落下させる。
【選択図】図2
Description
この2重化演算装置は、2つの演算処理手段(MPU)を備え、自系の比較データを他系に出力し、他系からの入力した比較データと自系の比較データとを照合して、照合結果出力を照合手段(比較回路)に出力する。そして、照合手段は、両演算処理手段からの照合結果出力が一致すると、正常動作を示す交番信号を外部に出力し、照合結果出力が不一致になると、交番信号の出力を停止することでシステムの動作を停止させ、システムを安全側に導く。
そして、系間で異なる照合結果になっている場合には、係る照合結果となった回数を積算し、積算した回数が閾値よりも少ない場合には、系間で異なる照合結果になったのは、一過性の要因によるものである可能性があるので、リセット信号の出力を指示して第1演算処理手段及び第2演算処理手段をリセット(再起動)し、システムの動作を継続させる一方、回数が閾値よりも多くなると、継続的な故障(異常)が発生しているものと推定して、リセット信号の出力指示を停止させる。
尚、前記データには、2つの演算処理手段の入出力値や演算処理結果の値などが含まれる。
図1は、本発明に係る2重化演算装置の構成を示す。図1に示す2重化演算装置は、発振器(発振手段)1と、A系演算処理回路(第1演算処理手段)2と、B系演算処理回路(第2演算処理手段)3と、照合回路(フェイルセーフ照合手段)4と、検査用発振器5と、リセット回路(リセット手段)6とを含む。
図1に示す2重化演算装置は、例えば、踏切の保安装置を構成し、A系及びB系演算処理回路2,3は、踏切に接近する列車の位置情報などを入力し、踏切の遮断かんの制御信号などを出力する。
A系及びB系演算処理回路2,3は、それぞれ、故障検知部200,300と、検査部201,301と、監視タイマ部202,302と、タイマ部203,303と、データ記憶部205,305と、出力部206,306と、データ処理部207,307と、照合部208,308と、入力部209,309と、照合結果比較部210,310と、回数記憶部211,311とを含む。これらは、ハードウェアの機能ブロック、又はソフトウェアの機能モジュールを表すものである。
ここで、正負の論理を反転する処理としては、例えば、データDATAaの1バイトごとに、FF(h)との排他的論理和(つまり、XOR)を実行する処理を採用することができる。例えば、データDATAaのAA(h)を論理反転処理すると、55(h)となる。
データ記憶部205はメモリであり、データ処理部207における入出力値や演算処理結果の値などのデータDATAaを格納する。
入力部209は、B系演算処理回路3からデータDbを受け取り、照合部208に出力する。
照合部208における照合処理は、例えば、データDATAaとデータDbとを先頭から2バイト単位で比較することにより行われ、一致した場合、出力する交番信号CMPaをハイレベルとし、一致しない場合、ローレベルとする。
換言すれば、交番信号CMPaがハイレベルとローレベルとを繰り返す状態が、A系のデータとB系のデータとの一致状態を示し、データDbのポジティブデータ及びネガティブデータを照合させることで、データDbの固着故障を検知できるようにしてある。
そして、照合部208におけるデータ照合の結果、異常の発生が検出された場合、A系演算処理回路2は動作を停止し、その結果、交番信号CMPaは交番を停止し、一定値を保持する。
監視タイマ部202は、検査用クロック信号CLK1に従って計時を行い、検査部201は、監視タイマ部202の計時に基づいて、B系演算処理回路3から入力した計時完了信号TUPbの周期の健全性を検査する。
但し、検査用クロック信号CLK1はクロック信号CLK0と非同期であることから、正常動作時であっても変化分ΔTaに誤差が生じる。このため、実際の回路設計では、所定値Nを、誤差を見込んで一定の数値範囲に設定することが必要である。
このように、検査用クロック信号CLK1を用いて、計時完了信号TUPbの周期の異常を検出でき、また、タイマ値Tbを検査することによって、B系演算処理回路3の監視タイマ部302の故障を検出することができる。
照合結果比較部210は、自系の照合部208での照合結果(交番信号CMPa)、及び、他系の照合部308での照合結果(交番信号CMPb)に基づき、系間で異なる照合結果になっているか否かを判別する。
そして、照合結果比較部210は、各系での照合結果が一致している場合には、交番信号CMPb(又は交番信号CMPa)を照合回路4へ出力し、他系の照合結果比較部310でも、各系での照合結果が一致していると判断すれば、照合結果比較部310は交番信号CMPa(又は交番信号CMPb)を照合回路4へ出力し、これによって、照合回路4には、各系から同一の交番信号CMPa,CMPbが入力されることになり、同様に交番する状態信号FSを、安全リレーに対して出力することで、システム動作を継続させる。
一方、照合結果比較部210は、各系での照合結果が一致と不一致とに分かれ、相互に異なる照合結果となっている場合には、自系の回数記憶部211から、それまでに異なる照合結果となった回数の積算値である積算回数ANを読み出して、この積算回数ANを1つだけ増大させ、この増大後の回数ANを回数記憶部211に更新記憶させると共に、増大させた後の回数AN(又は回数記憶部211から読み出した増大補正前の回数AN)と閾値SLとを比較する。
ここで、回数ANが閾値SLよりも少ない場合(AN<SL)には、系間で照合結果が異なることを示す交番信号CMPb(又は交番信号CMPa)の照合回路4への出力を停止した上で、リセット回路6に対してリセット信号の出力を指示する。リセット回路6は、リセット信号の出力指示を受けると、A系及びB系演算処理回路2,3をリセット(再起動)させるリセット信号を出力する。
これにより、回数ANが閾値SLよりも少ない場合には、系間で照合結果が異なっていても、照合回路4から出力される状態信号FSの交番を停止させずに、A系及びB系演算処理回路2,3のリセットによって照合のやり直しを行なわせる。
即ち、計時完了信号TUPbの入力ごとに、系間でデータを照合し、かつ、A系で照合結果とB系での照合結果とが一致しているか否かを判断し、A系とB系での照合結果が異なっていても、それまでに照合結果が異なっていると判断した積算回数ANが閾値SLに達していなければ、系間で照合結果が異なることを示す交番信号CMPa,CMPbの照合回路4への出力を停止した上で、リセット回路6にリセット信号の出力を指示して、2つの演算処理回路2,3をリセット(再起動)する。
ここで、系間で照合結果が異なった要因が一過性のものではなく、固定故障によるものであって、リセット(再起動)後のデータ照合でも、系間で照合結果が異なり、リセットを繰り返した結果、回数AN(リセット回数)が閾値SL以上になると、系間で照合結果が異なることを示す交番信号CMPa,CMPbの照合回路4への出力を行なうと共に、2つの演算処理回路2,3のリセットを停止し、その結果、照合回路4が出力する状態信号FSは、ハイレベル又はローレベルを保持するようになって安全リレーが落下するため、外部の制御対象装置への電源供給が遮断されて、システム動作を停止する。
従って、一過性の要因によって系間で照合結果が異なった場合に、直ちにシステム動作を停止させてしまうことがなく、システムの稼動率が過剰に低下することを抑制でき、また、固定故障が発生していて、系間で照合結果が異なる状態が繰り返される場合(系間で照合結果が異なる頻度が高い場合)、安全リレーを落として電源遮断を行うことで、システムのフェイルセーフを実現できる。
そして、リセット回路6は、A系演算処理回路2側の照合結果比較部210とB系演算処理回路3側の照合結果比較部310との少なくとも一方からリセット信号が出力された場合に、2つの演算処理回路2,3をリセット(再起動)する。
まず、計時完了信号TUPbを入力すると(ステップS501)、検査部201は、タイマ値Taの変化分ΔTaが所定値Nであるか否かを判定する(ステップS502)。
次に、監視タイマ部202からタイマ値TaがB系の演算処理回路3に出力され(ステップS503)、そして、検査部201は、B系演算処理回路3(他系)から入力したタイマ値Tbと、自系でのタイマ値Taとを比較する(ステップS504)。タイマ値Tbとタイマ値Taとの比較の結果、これらの値が一致しなければ、故障検知部200は故障の発生を検出する(ステップS516)。
次に、出力部206は、データDATAaを上述した論理反転処理して得たデータDa(ネガティブデータ)を、B系演算処理回路3に出力する(ステップS507)。
尚、図中、「(P)」は論理反転処理していないポジティブデータを表し、一方、「(N)」は論理反転処理したネガティブデータを表す。
そして、一致していれば、照合結果比較部210は、入力した交番信号CMPb(又は交番信号CMPa)をそのまま照合回路4に出力する。
一方、不一致の場合、回数記憶部211に記憶している積算回数ANを読み出して、積算回数ANを今回の不一致判定を受けて1だけ増大させ、増大させた後の積算回数ANを回数記憶部211に更新記憶させる(ステップS510)。
次いで、増大させた積算回数ANaをB系演算処理回路3の照合結果比較部310に出力し(ステップS511)、更に、自系で計数した積算回数ANaと、B系演算処理回路3から入力したB系での積算回数ANbとに基づいて、リセット処理を行うか否かの判定に用いる積算回数ANRを設定する(ステップS512)。
ここで、例えば、自系で計数した積算回数ANaと、B系演算処理回路3から入力したB系での積算回数ANbとのより多い方を、前記積算回数ANRに設定することができる。また、系間での積算回数ANの受け渡しを行なわずに、自系で計数した積算回数ANをそのまま積算回数ANRに設定することができる。また、自系で計数した積算回数ANが他系で計数した積算回数ANよりも多い場合や、自系で計数した積算回数ANと他系で計数した積算回数ANとが異なる場合に、前記積算回数ANRを強制的に既定の最大値(>閾値SL)に設定し、リセット信号を出力させるようにできる。
リセット信号の出力指示を受けたリセット回路6は、2つの演算処理回路2,3それぞれにリセット信号を出力し、2つの演算処理回路2,3をリセット(再起動)する(ステップS514)ことで、照合処理のやり直しを実施させる。
尚、前記閾値SLは、一過性の要因によって照合結果が不一致になった場合に、システムのフェイルセーフを確保できる範囲内で、動作を継続させることができる値として、予め適合してある。
また、リセット回路による演算処理回路2,3のリセット処理には、上記のように、演算処理回路2,3を電源投入時の初期状態に戻してデータ照合をやり直させる処理の他、初期状態に戻さずに照合シーケンスのみをやり直させる処理を含むものとする。
また、自系で計数した積算回数ANと他系で計数した積算回数ANとを系間で受け渡し、より大きい側の積算回数ANに基づいてリセット信号の出力を制御するようにすれば、回数記憶部211,311の故障などによって系間で計数結果が異なった場合に、リセットによって過剰にシステム動作を継続させてしまうことを抑制して、システムをより安全サイドに導くことができる。
そこで、積算回数ANRが閾値SL以上になっている場合には、入力した交番信号CMPb(又は交番信号CMPa)の照合回路4への出力を行なうと共に、リセット回路6に対するリセット信号の出力指示を行なわず、照合回路4が、A系での照合結果を示す交番信号CMPaと、B系での照合結果を示す交番信号CMPbとが不一致であることに基づいて、状態信号FSをハイレベル又はローレベルに保持するようにし、これによって安全リレーが落下して、外部の制御対象装置への電源供給が遮断し、システム動作を停止させ、システムのフェイルセーフを図る(ステップS515)。
回数記憶部211,311に記憶する積算回数ANは、例えば、照合結果が一致する状態が設定時間以上継続したときに0にリセットしたり、1日単位で動作させるシステムであれば、1日の終わりにシステムを停止させるときに0にリセットしたり、電源スイッチの操作によって起動するときの初期化処理で0にリセットしたりすることができる。
また、前述した回数記憶部211,311の健全性チェックによって回数記憶部211,311の格納値に信憑性が得られない場合に積算回数ANの初期化(0にリセットする)を試み、初期化に成功した場合にシステム動作を継続し、初期化が成功しなかった場合にはシステム動作を停止させることができる。
A系演算処理回路2とB系演算処理回路3は、同一のクロック信号CLK0に同期するため、それぞれ、計時完了信号TUPa,TUPbを同一のタイミングで出力する。
従って、A系演算処理回路2とB系演算処理回路3は、それぞれ、同一のタイミングでデータDa,Dbを出力し、照合部208,308は、同一のタイミングで照合処理を行うことができる。
一方、図4に示すように、データDATAaにエラーデータEpが生じた場合、このエラーデータEp,EnとデータBp2,Bn2との照合の結果、本来一致を示すタイミングで不一致となって異常が検知されるが、照合結果の不一致を検出した回数ANが閾値SL以上になるまでは、リセットによって照合のやり直しを行なわせ、回数ANが閾値SL以上になると、照合回路4が出力する状態信号FSを一方のレベルに保持させるようにして、安全リレーを落下させる。
また、本発明に係る2重化演算装置の適用範囲は、鉄道分野の装置に限定されず、例えば航空機に搭載される装置など、フェイルセーフ性を必要とする他分野の装置も本発明の適用範囲内にあるのは言うまでもない。
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
2,3 演算処理回路
4 照合回路
5 検査用発振器
6 リセット回路
205,305 データ記憶部
206,306 系間出力部
207,307 データ処理部
208,308 照合部
209,309 系間入力部
210,310 照合結果比較部
211,311 回数記憶部
CLK0 クロック信号
CLK1 検査用クロック信号
TUPa,TUPb 計時完了信号
CMPa,CMPb 交番信号
Ta,Tb タイマ値
DATAa,DATAb データ
Claims (4)
- 同一の処理を同期して行う第1演算処理手段及び第2演算処理手段と、
前記第1演算処理手段及び第2演算処理手段をリセットするリセット信号を出力するリセット手段と、を備え、
前記第1演算処理手段及び第2演算処理手段は、それぞれ、他系のデータを読み込んで、対応する自系のデータと照合すると共に、他系での照合結果を読み込んで、系間で異なる照合結果となった回数を計数し、前記回数が閾値よりも少ない場合に前記リセット手段に対して前記リセット信号の出力を指示し、前記回数が閾値よりも多くなった場合に前記リセット信号の出力指示を停止する2重化演算装置。 - 前記第1演算処理手段における照合結果と前記第2演算処理手段における照合結果とを入力し、系間で照合結果が異なる場合に、前記2重化演算装置を含むシステムの動作を停止させるフェイルセーフ信号を出力するフェイルセーフ照合手段を備え、
系間で照合結果が異なり、かつ、前記リセット信号の出力指示が停止されている場合に、前記フェイルセーフ照合手段からのフェイルセーフ信号の出力によってシステムの動作を停止させる請求項1記載の2重化演算装置。 - 前記第1演算処理手段及び第2演算処理手段は、それぞれ、他系が計数した回数を読み込んで、自系が計数した回数と他系が計数した回数とを比較して、前記リセット信号の出力指示を制御する請求項1又は2記載の2重化演算装置。
- 前記第1演算処理手段及び第2演算処理手段に共通のクロック信号を供給する発振手段を備え、
前記第1演算処理手段及び第2演算処理手段は、それぞれ、前記クロック信号による計時に基づいて、一定の周期で計時完了信号を他系に出力し、前記計時完了信号の入力を契機に、前記クロック信号に同期してデータを他系に出力し、前記データの照合結果を示す交番信号を前記フェイルセーフ照合手段に出力する請求項2又は3記載の2重化演算装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010176440A JP5618687B2 (ja) | 2010-08-05 | 2010-08-05 | 2重化演算装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010176440A JP5618687B2 (ja) | 2010-08-05 | 2010-08-05 | 2重化演算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012038026A true JP2012038026A (ja) | 2012-02-23 |
JP5618687B2 JP5618687B2 (ja) | 2014-11-05 |
Family
ID=45849982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010176440A Active JP5618687B2 (ja) | 2010-08-05 | 2010-08-05 | 2重化演算装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5618687B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014166034A (ja) * | 2013-02-25 | 2014-09-08 | Denso Corp | 電池監視装置 |
JP2016143304A (ja) * | 2015-02-04 | 2016-08-08 | 株式会社デンソー | 電子制御装置 |
JP7467151B2 (ja) | 2019-02-12 | 2024-04-15 | アイデミア フランス | 電子素子、そのような電子素子を含むシステム、及びプロセッサを監視する方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02181562A (ja) * | 1989-01-05 | 1990-07-16 | Toshiba Corp | 新ファイル運転方式 |
JPH10129487A (ja) * | 1996-10-28 | 1998-05-19 | Nippon Signal Co Ltd:The | 車両制御用コンピュータシステム |
JPH1148975A (ja) * | 1997-07-31 | 1999-02-23 | Mitsubishi Electric Corp | 2重系電子連動装置 |
JPH11143841A (ja) * | 1997-11-12 | 1999-05-28 | Nippon Signal Co Ltd:The | 照合回路 |
JPH11143729A (ja) * | 1997-11-07 | 1999-05-28 | Nec Corp | フォールトトレラントコンピュータ |
JP2001249701A (ja) * | 2000-03-08 | 2001-09-14 | Nippon Signal Co Ltd:The | 2重化情報処理装置 |
JP2006209565A (ja) * | 2005-01-31 | 2006-08-10 | Yokogawa Electric Corp | 情報処理装置および情報処理方法 |
JP2006338094A (ja) * | 2005-05-31 | 2006-12-14 | Daido Signal Co Ltd | 多重系電子計算機 |
JP2010262432A (ja) * | 2009-05-01 | 2010-11-18 | Mitsubishi Electric Corp | 安全制御装置 |
JP2011028685A (ja) * | 2009-07-29 | 2011-02-10 | Nippon Signal Co Ltd:The | 二重化データ処理回路 |
US20110138230A1 (en) * | 2009-12-08 | 2011-06-09 | Kabushiki Kaisha Toshiba | Redundant control apparatus |
-
2010
- 2010-08-05 JP JP2010176440A patent/JP5618687B2/ja active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02181562A (ja) * | 1989-01-05 | 1990-07-16 | Toshiba Corp | 新ファイル運転方式 |
JPH10129487A (ja) * | 1996-10-28 | 1998-05-19 | Nippon Signal Co Ltd:The | 車両制御用コンピュータシステム |
JPH1148975A (ja) * | 1997-07-31 | 1999-02-23 | Mitsubishi Electric Corp | 2重系電子連動装置 |
US6334194B1 (en) * | 1997-11-07 | 2001-12-25 | Nec Corporation | Fault tolerant computer employing double-redundant structure |
JPH11143729A (ja) * | 1997-11-07 | 1999-05-28 | Nec Corp | フォールトトレラントコンピュータ |
JPH11143841A (ja) * | 1997-11-12 | 1999-05-28 | Nippon Signal Co Ltd:The | 照合回路 |
JP2001249701A (ja) * | 2000-03-08 | 2001-09-14 | Nippon Signal Co Ltd:The | 2重化情報処理装置 |
JP2006209565A (ja) * | 2005-01-31 | 2006-08-10 | Yokogawa Electric Corp | 情報処理装置および情報処理方法 |
JP2006338094A (ja) * | 2005-05-31 | 2006-12-14 | Daido Signal Co Ltd | 多重系電子計算機 |
JP2010262432A (ja) * | 2009-05-01 | 2010-11-18 | Mitsubishi Electric Corp | 安全制御装置 |
JP2011028685A (ja) * | 2009-07-29 | 2011-02-10 | Nippon Signal Co Ltd:The | 二重化データ処理回路 |
US20110138230A1 (en) * | 2009-12-08 | 2011-06-09 | Kabushiki Kaisha Toshiba | Redundant control apparatus |
JP2011123545A (ja) * | 2009-12-08 | 2011-06-23 | Toshiba Corp | 比較冗長型情報処理装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014166034A (ja) * | 2013-02-25 | 2014-09-08 | Denso Corp | 電池監視装置 |
JP2016143304A (ja) * | 2015-02-04 | 2016-08-08 | 株式会社デンソー | 電子制御装置 |
JP7467151B2 (ja) | 2019-02-12 | 2024-04-15 | アイデミア フランス | 電子素子、そのような電子素子を含むシステム、及びプロセッサを監視する方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5618687B2 (ja) | 2014-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5618345B2 (ja) | 二重化データ処理回路 | |
JP5126393B2 (ja) | 車載電子制御装置 | |
CN110690894A (zh) | 一种时钟失效安全保护方法及电路 | |
JP5739290B2 (ja) | 電子制御装置 | |
JP6521560B2 (ja) | 安全計装プロセス制御装置、並びに、方法 | |
JP4541214B2 (ja) | 検出回路及び半導体装置 | |
JP5618687B2 (ja) | 2重化演算装置 | |
JP6222362B2 (ja) | 電力変換装置 | |
JP2011198205A (ja) | 二重系制御システム | |
KR101560497B1 (ko) | 락스텝으로 이중화된 프로세서 코어들의 리셋 제어 방법 및 이를 이용하는 락스텝 시스템 | |
JP5202582B2 (ja) | 電気機器、および電気機器の診断方法 | |
JP4825699B2 (ja) | フェールセーフcpu動作監視装置 | |
CN109491842B (zh) | 用于故障安全计算***的模块扩展的信号配对 | |
US8751875B2 (en) | Method for checking suitability of a data processing device for performing failsafe automation processes | |
US8717066B2 (en) | Clock diagnosis circuit | |
JP5459370B2 (ja) | 車載電子制御装置 | |
JP6046888B2 (ja) | フェイルセーフマイコン | |
JP7455772B2 (ja) | 誤り検出機能付き論理回路および高安全制御システム | |
JP6270369B2 (ja) | 交通信号制御機、交通信号装置、表示制御装置及び情報表示装置 | |
JP2024005993A (ja) | デジタル出力制御システム | |
JP4613019B2 (ja) | コンピュータシステム | |
JP5470200B2 (ja) | 故障検出器及び故障検出方法,ブレーキ演算器及びそれを用いた鉄道車両制御システム | |
JP2003216451A (ja) | 2重系装置 | |
JP6356325B1 (ja) | リレー制御装置 | |
JP2000276202A (ja) | フェールセーフコントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130806 Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130805 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5618687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |