JP5618345B2 - 二重化データ処理回路 - Google Patents
二重化データ処理回路 Download PDFInfo
- Publication number
- JP5618345B2 JP5618345B2 JP2009176505A JP2009176505A JP5618345B2 JP 5618345 B2 JP5618345 B2 JP 5618345B2 JP 2009176505 A JP2009176505 A JP 2009176505A JP 2009176505 A JP2009176505 A JP 2009176505A JP 5618345 B2 JP5618345 B2 JP 5618345B2
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- processing circuit
- data
- circuit
- processing circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Hardware Redundancy (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
2,3 演算処理回路
4 照合回路
5 検査用発振器
CLK0 クロック信号
CLK1 検査用クロック信号
TUPa,TUPb 計時完了信号
CMPa,CMPb 交番信号
Ta,Tb タイマ値
DATAa,DATAb データ
Claims (3)
- 発振器と、2つの演算処理回路と、照合回路とを含む二重化データ処理回路であって、
前記発振器は、前記2つの演算処理回路に共通のクロック信号を供給し、
前記演算処理回路は、それぞれ、
前記クロック信号による計時に基づいて、一定の周期で計時完了信号を他方の前記演算処理回路に出力し、
この計時完了信号の入力を契機に、前記クロック信号に同期してデータを他方の前記演算処理回路に出力して、前記データを、互いに同期して、照合処理を同時に開始し同時に終了するよう照合し、その照合結果を示す交番信号を前記照合回路に出力し、
前記照合回路は、前記2つの演算処理回路から受信した前記交番信号の各々を照合するものであり、
前記二重化データ処理回路は、更に検査用発振器を含み、
前記検査用発振器は、前記2つの演算処理回路に共通の検査用クロック信号を供給し、
前記2つの演算処理回路は、それぞれ、前記検査用クロックによる計時に基づいて、相互にタイマ値を出力し比較するとともに、前記周期の正常性を検査する、
二重化データ処理回路。 - 請求項1に記載された二重化データ処理回路であって、
前記2つの演算処理回路は、それぞれ、前記計時完了信号の入力ごとに、前記検査用クロック信号により計時したタイマ値の変化分が所定値であるか否かを判定することによって、前記周期の正常性を検査する、
二重化データ処理回路。 - 請求項1または2に記載された二重化データ処理回路であって、前記2つの演算処理回路は、それぞれ、MCUである、
二重化データ処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009176505A JP5618345B2 (ja) | 2009-07-29 | 2009-07-29 | 二重化データ処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009176505A JP5618345B2 (ja) | 2009-07-29 | 2009-07-29 | 二重化データ処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011028685A JP2011028685A (ja) | 2011-02-10 |
JP5618345B2 true JP5618345B2 (ja) | 2014-11-05 |
Family
ID=43637317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009176505A Active JP5618345B2 (ja) | 2009-07-29 | 2009-07-29 | 二重化データ処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5618345B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5618687B2 (ja) * | 2010-08-05 | 2014-11-05 | 日本信号株式会社 | 2重化演算装置 |
WO2012169021A1 (ja) * | 2011-06-08 | 2012-12-13 | 株式会社日立製作所 | 制御方法、及び制御システム、並びにプログラム |
JP6046888B2 (ja) * | 2011-10-18 | 2016-12-21 | 日本信号株式会社 | フェイルセーフマイコン |
JP5994607B2 (ja) * | 2012-11-29 | 2016-09-21 | トヨタ自動車株式会社 | 同軸二輪移動体及びその制御方法 |
CN106233211B (zh) * | 2014-04-24 | 2019-03-08 | 三菱电机株式会社 | Plc单元以及可编程逻辑控制器 |
JP6556373B2 (ja) * | 2016-10-07 | 2019-08-07 | 三菱電機株式会社 | フォールトトレラントシステム |
WO2018110124A1 (ja) * | 2016-12-13 | 2018-06-21 | 日立オートモティブシステムズ株式会社 | 車両制御装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61262853A (ja) * | 1985-05-16 | 1986-11-20 | Nec Corp | 高信頼性コンピユ−タ |
JPH0721050A (ja) * | 1993-06-30 | 1995-01-24 | Nippon Signal Co Ltd:The | 完全クロック同期形2重系回路 |
JPH0921050A (ja) * | 1995-07-05 | 1997-01-21 | Negi Sangyo Kk | タフテッド布帛屑再生利用法 |
JP3263590B2 (ja) * | 1996-03-15 | 2002-03-04 | 株式会社ピーエフユー | 電子機器 |
JP2755253B2 (ja) * | 1996-06-28 | 1998-05-20 | 日本電気株式会社 | 多重冗長クロック信号セレクタ |
JP3356635B2 (ja) * | 1996-10-28 | 2002-12-16 | 日本信号株式会社 | 車両制御用コンピュータシステム |
JP3438490B2 (ja) * | 1996-10-29 | 2003-08-18 | 株式会社日立製作所 | 冗長システム |
JP3529994B2 (ja) * | 1997-11-12 | 2004-05-24 | 日本信号株式会社 | 照合回路 |
JP4401521B2 (ja) * | 2000-03-08 | 2010-01-20 | 日本信号株式会社 | 2重化情報処理装置 |
JP2003044309A (ja) * | 2001-07-27 | 2003-02-14 | Nippon Signal Co Ltd:The | バス照合回路 |
JP3733938B2 (ja) * | 2002-08-26 | 2006-01-11 | 株式会社日立製作所 | 冗長システム |
JP2004234144A (ja) * | 2003-01-29 | 2004-08-19 | Hitachi Ltd | プロセッサの動作比較装置および動作比較方法 |
JP4825699B2 (ja) * | 2007-02-05 | 2011-11-30 | 株式会社東芝 | フェールセーフcpu動作監視装置 |
-
2009
- 2009-07-29 JP JP2009176505A patent/JP5618345B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011028685A (ja) | 2011-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5618345B2 (ja) | 二重化データ処理回路 | |
US7272681B2 (en) | System having parallel data processors which generate redundant effector date to detect errors | |
CN102822807B (zh) | 控制计算机***及其控制方法和使用 | |
US8010846B1 (en) | Scalable self-checking processing platform including processors executing both coupled and uncoupled applications within a frame | |
JP4541214B2 (ja) | 検出回路及び半導体装置 | |
US20140149725A1 (en) | Method for the On-Line Testing of Pipeline Stages Temporarily Not In Use, and Associated Device | |
ITMI20082068A1 (it) | Sistema elettronico per il rilevamento di un guasto | |
CN101700783B (zh) | 一种列控中心***平台 | |
US9348657B2 (en) | Method and system of synchronizing processors to the same computational point | |
US20180107212A1 (en) | Method of processing data for an automated vehicle | |
TW201706843A (zh) | 資料處理裝置 | |
JP5618687B2 (ja) | 2重化演算装置 | |
US7237653B2 (en) | Elevator controller | |
JP4825699B2 (ja) | フェールセーフcpu動作監視装置 | |
US10621024B2 (en) | Signal pairing for module expansion of a failsafe computing system | |
JP3175896B2 (ja) | バス照合型処理装置及び方法 | |
JP5254261B2 (ja) | 車上制御装置 | |
WO2020213334A1 (ja) | 同期リセット信号生成回路及びデジタル処理装置 | |
US9311212B2 (en) | Task based voting for fault-tolerant fail safe computer systems | |
JP2004234144A (ja) | プロセッサの動作比較装置および動作比較方法 | |
JP5470200B2 (ja) | 故障検出器及び故障検出方法,ブレーキ演算器及びそれを用いた鉄道車両制御システム | |
JP2024005993A (ja) | デジタル出力制御システム | |
JP2012079208A (ja) | 入力バイパス型のフェイルセーフ装置及びフェイルセーフ用プログラム | |
JP6046888B2 (ja) | フェイルセーフマイコン | |
JP2005343602A (ja) | エレベータ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140709 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140911 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5618345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |