JP2012029025A - 集積回路装置 - Google Patents

Abstract

【課題】外付けのパスコンなしで高周波発振回路と電圧レギュレータとを１つの集積回路装置に内蔵する。
【解決手段】第１のノードと第２のノードとの間に振動子が接続されて発振動作を行う集積回路装置であって、第１の電源電位及び第２の電源電位が供給されて安定化電源電位を生成する電圧レギュレータと、安定化電源電位に対する第１のノードの電圧変化を増幅する第１の増幅素子及び第２の電源電位に対する第１のノードの電圧変化を増幅する第２の増幅素子を含み、第１のノードに入力される信号を反転増幅して第２のノードから出力する相補型増幅回路と、第１のノードと安定化電源電位との間に接続されたコンデンサと、第１のノードと第２の電源電位との間に接続されたコンデンサと、第２のノードと安定化電源電位との間に接続されたコンデンサと、第２のノードと第２の電源電位との間に接続されたコンデンサとを含む。
【選択図】図１

Description

本発明は、水晶振動子等の振動子を用いて発振動作を行う発振回路と、該発振回路に安定化電源電圧を供給する電圧レギュレータとを内蔵する集積回路装置に関する。

一般に、ディジタル信号を扱う装置においては、クロック信号を生成するために、水晶振動子又はセラミック振動子等の振動子を用いた発振回路が用いられている。発振回路において生成されたクロック信号は、クロック信号に同期して動作する他の回路に供給される。特に、１００ＭＨｚ以上の高い周波数を有するクロック信号を生成するためには、ＳＡＷ（Surface Acoustic Wave：表面弾性波）共振子を用いた発振回路が用いられる。

また、発振回路に安定した電源電圧を供給するために、演算増幅器を用いて基準電位に基づいて安定化電源電位を生成する電圧レギュレータが用いられることがある。さらに、発振回路と電圧レギュレータとを１つの集積回路装置に内蔵することも可能である。

図８は、発振回路と電圧レギュレータとを内蔵した従来の集積回路装置の構成例を示す回路図である。電圧レギュレータ３０は、演算増幅器３１と、ＰチャネルＭＯＳトランジスタＱＰ２と、バイパスコンデンサＣｒｅｇとを含んでおり、電源電位Ｖ_ＤＤ及び電源電位Ｖ_ＳＳ（接地電位）が供給され、基準電位Ｖｒｅｆに基づいて電源電位Ｖ_ＤＤを安定化して安定化電源電位Ｖｒｅｇを生成する。

演算増幅器３１は、安定化電源電位Ｖｒｅｇと基準電位Ｖｒｅｆとの誤差を増幅し、両者が一致するようにトランジスタＱＰ２のオン抵抗を調整する。トランジスタＱＰ２の出力電位を安定にするために、トランジスタＱＰ２のドレインと電源電位Ｖ_ＳＳとの間にバイパスコンデンサＣｒｅｇが接続されている。

一方、発振回路４０は、安定化電源電位Ｖｒｅｇ及び電源電位Ｖ_ＳＳが供給され、第１のノードＮ１に入力される信号を反転増幅して第２のノードＮ２から出力する相補型増幅回路４１と、ノードＮ１と電源電位Ｖ_ＳＳとの間に接続されたコンデンサＣ１と、ノードＮ２と電源電位Ｖ_ＳＳとの間に接続されたコンデンサＣ２とを含んでおり、ノードＮ１とノードＮ２との間に振動子４２が接続されて発振動作を行う。

相補型増幅回路４１は、ＰチャネルＭＯＳトランジスタＱＰ１と、ＮチャネルＭＯＳトランジスタＱＮ１と、出力抵抗Ｒｄと、帰還抵抗Ｒｆとを含んでいる。帰還抵抗Ｒｆは、トランジスタＱＰ１及びＱＮ１の直流バイアスレベルを定めて適切な増幅作用を得るためのものである。また、出力抵抗Ｒｄは、振動子４２に流れる電流を制限するために接続されるが、使用する振動子によっては省略されることもある。

一般に、相補型増幅回路を用いた発振回路は、大振幅の矩形状発振波形を得ることができ、特に、ＣＭＯＳタイプの集積回路装置においては広く用いられている。このような発振回路に電源電圧を供給するために電圧レギュレータを用いる理由は、主として以下の３つである。

（１）発振回路に供給される電源電圧Ｖｒｅｇを、外部から供給される電源電圧（Ｖ_ＤＤ−Ｖ_ＳＳ）に依らずに一定とすることにより、外部から供給される電源電圧（Ｖ_ＤＤ−Ｖ_ＳＳ）が変動しても発振周波数を安定に保つことができる。
（２）発振回路に供給される電源電圧Ｖｒｅｇを下げて、消費電流を削減することができる。
（３）発振回路に供給される電源電圧Ｖｒｅｇを、トランジスタの製造ばらつきに応じて調整することにより、発振回路の特性を一定に保つことができる。

関連する技術として、特許文献１には、インバータの入力と出力の間に圧電振動子と帰還抵抗が並列に接続されて成る圧電発振回路において、起動時間を短縮するために、インバータの出力側のコンデンサＣＤをほぼ１／２ずつに分割してコンデンサＣＤ１及びＣＤ２とし、それらの一端をインバータの出力端子に接続し、他端をＶｄｄとＧＮＤにそれぞれ接続することが開示されている。

また、特許文献２には、発振に同期した電源電圧の変動を低減するために、ＣＭＯＳインバータの入力側と一方の電源電位との間に第１の負荷容量を接続し、ＣＭＯＳインバータの入力側と他方の電源電位との間に第２の負荷容量を接続し、ＣＭＯＳインバータの出力側と一方の電源電位との間に第３の負荷容量を接続し、ＣＭＯＳインバータの出力側と他方の電源電位との間に第４の負荷容量を接続した発振回路が開示されている。

しかしながら、特許文献１、２には、発振回路と電圧レギュレータとを１つの集積回路装置に内蔵することは開示されていない。また、インバータの入力側又は出力側のコンデンサを２つのコンデンサに分割する際に、それらの容量比をどのように決定すれば良いかについても開示されていない。

特許第３２９９０５５号公報（第２〜３頁、図１） 特許第３２８４３４０号公報（第２頁、図１）

発振回路が振動子を自励振動させて発振信号を得るためには、振動子を除く回路部分が、振動子の等価抵抗をキャンセルするだけの負性抵抗を発生しなければならない。この負性抵抗の値は、増幅回路が有するトランスコンダクタンス（入力電圧変化量に対する出力電流変化量の比）と、振動子の両端に接続されるコンデンサ（図８においては、コンデンサＣ１及びＣ２）の容量値に大きく依存する。

ところが、相補型増幅回路は、接続される電圧レギュレータの出力インピーダンスによって、実質的なトランスコンダクタンスが低下してしまうという性質を有する。従って、発振回路と電圧レギュレータとを１つの集積回路装置に内蔵する場合に、発振回路において発生する負性抵抗は、電圧レギュレータの出力インピーダンスの影響を被ってしまう。

そもそも、電圧レギュレータは、低い出力インピーダンスを得るための回路であるが、周波数が高くなるほど、また、消費電流を低減するほど、低い出力インピーダンスを得ることが困難になる。その理由は、演算増幅器のゲイン特性及び位相特性は周波数が高くなるほど劣化し、また、演算増幅器の動作速度は消費電力とトレードオフの関係にあるからである。

電圧レギュレータの出力インピーダンスを下げるために、バイパスコンデンサの容量値を十分に大きくして、安定化電源電位と接地電位との間の交流インピーダンスを低下させることも考えられる。しかしながら、バイパスコンデンサを集積回路装置に内蔵する場合には、チップサイズの制約があるので、通常は、数十ｐＦ〜数百ｐＦの容量値が上限となる。従って、バイパスコンデンサの容量値を大きくして電圧レギュレータの出力インピーダンスを下げることは、現実的には困難である。

このような事情により、従来は、１００ＭＨｚ以上の高い周波数を有する発振信号を生成する場合に、外付けのバイパスコンデンサを用いることなく発振回路と電圧レギュレータとを１つの集積回路装置に内蔵することは困難であった。

以上の課題を解決するため、本発明の１つの観点に係る集積回路装置は、第１のノードと第２のノードとの間に振動子が接続されて発振動作を行う集積回路装置であって、第１の電源電位及び第２の電源電位が供給され、第１の電源電位を安定化して安定化電源電位を生成する電圧レギュレータと、安定化電源電位に対する第１のノードの電圧変化を増幅する第１の増幅素子、及び、第２の電源電位に対する第１のノードの電圧変化を増幅する第２の増幅素子を含み、第１のノードに入力される信号を反転増幅して第２のノードから出力する相補型増幅回路と、第１のノードと安定化電源電位との間に接続された第１のコンデンサと、第１のノードと第２の電源電位との間に接続された第２のコンデンサと、第２のノードと安定化電源電位との間に接続された第３のコンデンサと、第２のノードと第２の電源電位との間に接続された第４のコンデンサとを具備する。

例えば、電圧レギュレータから安定化電源電位を供給されて動作する相補型増幅回路、及び、第１〜第４のコンデンサが、１００ＭＨｚ以上の周波数を有する発振信号を生成するようにしても良い。

ここで、相補型増幅回路が、安定化電源電位に対する第１のノードの電圧変化に対して第１のトランスコンダクタンスを比例係数とする出力電流の変化を発生すると共に、第２の電源電位に対する第１のノードの電圧変化に対して第２のトランスコンダクタンスを比例係数とする出力電流の変化を発生する場合に、第１のコンデンサと第２のコンデンサとが、第１のトランスコンダクタンスと第２のトランスコンダクタンスとの比に略等しい容量比を有し、第３のコンデンサと第４のコンデンサとが、第１のトランスコンダクタンスと第２のトランスコンダクタンスとの比に略等しい容量比を有することが望ましい。

また、電圧レギュレータが、（ｉ）基準電位が印加される反転入力端子と、安定化電源電位が印加される非反転入力端子と、増幅信号を出力する出力端子とを有する演算増幅器と、（ii）演算増幅器の出力端子に接続されたゲートと、第１の電源電位に接続されたソースと、安定化電源電位を出力するドレインとを有するＰチャネルトランジスタとを含むようにしても良い。その場合には、電圧レギュレータの構成を簡素化することができる。

あるいは、電圧レギュレータが、（ｉ）基準電位が印加される非反転入力端子と、帰還電位が印加される反転入力端子と、増幅信号を出力する出力端子とを有する演算増幅器と、（ii）演算増幅器の出力端子に接続されたゲートと、第１の電源電位に接続されたドレインと、帰還電位を出力するソースとを有する第１のＮチャネルトランジスタと、（iii）第１のＮチャネルトランジスタのソースと第２の電源電位との間に接続され、入力端子と出力端子とが短絡されたインバータと、（iv）演算増幅器の出力端子に接続されたゲートと、第１の電源電位に接続されたドレインと、安定化電源電位を出力するソースとを有する第２のＮチャネルトランジスタとを含むようにしても良い。その場合には、第１の電源電位に重畳する雑音や安定化電源電位の帰還によって生じる位相雑音を低減することができる。

以上において、相補型増幅回路が、直列に接続された第１のインバータ、第２のインバータ、及び、第３のインバータと、第３のインバータの出力端子と第１のインバータの入力端子との間に接続された抵抗とを含むようにしても良い。その場合には、高い周波数において所望の負性抵抗を得ることが容易となる。

本発明の１つの観点によれば、電圧レギュレータの出力インピーダンスが高くても、第１〜第４のコンデンサの働きによって、発振回路が発生する負性抵抗の値を下げることができる。従って、１００ＭＨｚ以上の高い周波数を有する発振信号を生成する場合においても、外付けのバイパスコンデンサを用いることなく発振回路と電圧レギュレータとを１つの集積回路装置に内蔵することが可能となる。

本発明の第１の実施形態に係る集積回路装置の構成を示す回路図。 従来の発振回路及び第１の実施形態における発振回路の小信号等価回路図。 本発明の第２の実施形態に係る集積回路装置の構成を示す回路図。 本発明の第３の実施形態に係る集積回路装置の構成を示す回路図。 比較例の回路の構成を示す回路図。 図５に示す比較例の回路における負性抵抗の特性を示す図。 第３の実施形態に係る集積回路装置における負性抵抗の特性を示す図。 発振回路と電圧レギュレータとを内蔵した従来の集積回路装置を示す回路図。

以下、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
図１は、本発明の第１の実施形態に係る集積回路装置の構成を示す回路図である。図１に示すように、この集積回路装置は、振動子を用いて発振動作を行う発振回路２０と、該発振回路２０に安定化電源電圧を供給する電圧レギュレータ１０とを含んでいる。

電圧レギュレータ１０は、演算増幅器１１と、ＰチャネルＭＯＳトランジスタＱＰ２と、バイパスコンデンサＣｒｅｇとを含んでおり、第１の電源電位Ｖ_ＤＤ及び第２の電源電位Ｖ_ＳＳが供給され、基準電位Ｖｒｅｆに基づいて電源電位Ｖ_ＤＤを安定化して安定化電源電位Ｖｒｅｇを生成する。本実施形態及び以下の実施形態においては、電源電位Ｖ_ＳＳが接地電位であるものとする。

演算増幅器１１は、基準電位Ｖｒｅｆが印加される反転入力端子と、安定化電源電位Ｖｒｅｇが印加される非反転入力端子と、増幅信号を出力する出力端子とを有する。トランジスタＱＰ２は、演算増幅器１１の出力端子に接続されたゲートと、電源電位Ｖ_ＤＤに接続されたソースと、安定化電源電位Ｖｒｅｇを出力するドレインとを有する。

演算増幅器１１は、安定化電源電位Ｖｒｅｇと基準電位Ｖｒｅｆとの誤差を増幅し、両者が一致するようにトランジスタＱＰ２のオン抵抗を調整する。トランジスタＱＰ２の出力電位を安定にするために、トランジスタＱＰ２のドレインと電源電位Ｖ_ＳＳとの間にバイパスコンデンサＣｒｅｇが接続されている。

一方、発振回路２０は、安定化電源電位Ｖｒｅｇ及び電源電位Ｖ_ＳＳが供給され、第１のノードＮ１（入力端子）に入力される信号を反転増幅して第２のノードＮ２（出力端子）から出力する相補型増幅回路２１と、ノードＮ１と安定化電源電位Ｖｒｅｇとの間に接続されたコンデンサＣ１ｐと、ノードＮ１と電源電位Ｖ_ＳＳとの間に接続されたコンデンサＣ１ｎと、ノードＮ２と安定化電源電位Ｖｒｅｇとの間に接続されたコンデンサＣ２ｐと、ノードＮ２と電源電位Ｖ_ＳＳとの間に接続されたコンデンサＣ２ｎとを含んでおり、ノードＮ１とノードＮ２との間に振動子２２が接続されて発振動作を行う。

振動子２２は、水晶振動子又はセラミック振動子等の振動子であり、集積回路装置に外付けされても良いし、集積回路装置に内蔵されても良い。特に、１００ＭＨｚ以上の高い周波数を有する発振信号を生成するためには、ＳＡＷ共振子が用いられる。

相補型増幅回路２１は、ＰチャネルＭＯＳトランジスタＱＰ１及びＮチャネルＭＯＳトランジスタＱＮ１によって構成されるインバータと、インバータの出力端子とノードＮ２との間に接続された出力抵抗Ｒｄと、ノードＮ２とノードＮ１との間に接続された帰還抵抗Ｒｆとを含んでいる。

トランジスタＱＰ１は、ノードＮ１に接続されたゲートと、安定化電源電位Ｖｒｅｇに接続されたソースと、出力抵抗Ｒｄの一方の端子に接続されたドレインとを有し、安定化電源電位Ｖｒｅｇに対するノードＮ１の電圧変化を増幅する。トランジスタＱＮ１は、ノードＮ１に接続されたゲートと、出力抵抗Ｒｄの一方の端子に接続されたドレインと、電源電位Ｖ_ＳＳに接続されたソースとを有し、電源電位Ｖ_ＳＳに対するノードＮ１の電圧変化を増幅する。

帰還抵抗Ｒｆは、トランジスタＱＰ１及びＱＮ１の直流バイアスレベルを定めて適切な増幅作用を得るためのものである。また、出力抵抗Ｒｄは、振動子２２に流れる電流を制限するために接続されるが、使用する振動子によっては省略されることもある。

以下に、第１の実施形態における発振回路の特徴を、従来の発振回路と比較しながら説明する。
図２は、従来の発振回路及び第１の実施形態における発振回路の小信号等価回路を示す図である。なお、図２においては、振動子、及び、トランジスタの端子間容量や出力抵抗成分は省略されている。また、一般に、帰還抵抗Ｒｆは十分に大きい値を有し、出力抵抗Ｒｄは十分に小さい値を有しており、負性抵抗の計算に及ぼす影響は軽微であるので、これらも省略されている。

図２の（ａ）は、図８に示す従来の発振回路の小信号等価回路を示している。ここで、Ｒｒｅｇは、電圧レギュレータの出力インピーダンス（抵抗成分）を表している。図８に示すトランジスタＱＰ１及びＱＮ１は、小信号等価回路においては電圧制御電流源で表され、それらのトランスコンダクタンスをｇｍｐ及びｇｍｎとする。

発振回路が発生する負性抵抗Ｒｎは、振動子が接続されるノードＮ１とノードＮ２との間に観測されるインピーダンスｚ（＝ｖ／ｉ）の実数成分として求められる。安定化電源電位Ｖｒｅｇに対するノードＮ１の電圧変化量をｖｐとし、電源電位Ｖ_ＳＳに対するノードＮ１の電圧変化量をｖｎとすると、キルヒホッフの法則により、次式（１）〜（３）が成り立つ。
ｇｍｐ・ｖｐ＋ｇｍｎ・ｖｎ＋ｊω・Ｃ２・（ｖｎ＋ｖ）＝ｉ ・・・（１）
ｊω・Ｃ１・ｖｎ＝−ｉ ・・・（２）
Ｒｒｅｇ・ｇｍｐ・ｖｐ＋ｖｐ＝ｖｎ ・・・（３）

式（１）〜（３）から、ノードＮ１の電位の変化量ｖｐ及びｖｎを消去すると、インピーダンスｚを表す次式（４）が得られる。

従って、負性抵抗Ｒｎは、式（４）の実数部分によって、次式（５）で表される。

式（５）から判るように、従来の発振回路においては、負性抵抗Ｒｎが、電圧レギュレータの出力インピーダンスＲｒｅｇの影響を受けてしまう。具体的には、トランジスタＱＰ１のトランスコンダクタンスｇｍｐが、等価的に１／（１＋Ｒｒｅｇ・ｇｍｐ）に低下してしまうことになる。

一方、図２の（ｂ）は、図１に示す第１の実施形態における発振回路の小信号等価回路を示している。ここで、Ｒｒｅｇは、電圧レギュレータの出力インピーダンス（抵抗成分）を表している。図１に示すトランジスタＱＰ１及びＱＮ１は、小信号等価回路においては電圧制御電流源で表され、それらのトランスコンダクタンスをｇｍｐ及びｇｍｎとする。即ち、相補型増幅回路２１は、安定化電源電位Ｖｒｅｇに対するノードＮ１の電圧変化に対して第１のトランスコンダクタンス（ｇｍｐ）を比例係数とする出力電流の変化を発生すると共に、電源電位Ｖ_ＳＳに対するノードＮ１の電圧変化に対して第２のトランスコンダクタンス（ｇｍｎ）を比例係数とする出力電流の変化を発生する。

第１の実施形態においては、図８に示す従来の発振回路におけるコンデンサＣ１をコンデンサＣ１ｐとコンデンサＣ１ｎとに分割し、コンデンサＣ１ｐを安定化電源電位Ｖｒｅｇに接続すると共に、コンデンサＣ１ｎを電源電位Ｖ_ＳＳに接続している。また、従来の発振回路におけるコンデンサＣ２をコンデンサＣ２ｐとコンデンサＣ２ｎとに分割し、コンデンサＣ２ｐを安定化電源電位Ｖｒｅｇに接続すると共に、コンデンサＣ２ｎを電源電位Ｖ_ＳＳに接続している。

発振回路が発生する負性抵抗Ｒｐは、振動子が接続されるノードＮ１とノードＮ２との間に観測されるインピーダンスｚ（＝ｖ／ｉ）の実数成分として求められる。安定化電源電位Ｖｒｅｇに対するノードＮ１の電圧変化量をｖｐとし、電源電位Ｖ_ＳＳに対するノードＮ１の電圧変化量をｖｎとすると、キルヒホッフの法則により、次式（６）及び（７）が成り立つ。
ｇｍｐ・ｖｐ＋ｇｍｎ・ｖｎ＋ｊω・Ｃ２ｐ・（ｖｐ＋ｖ）＋ｊω・Ｃ２ｎ・（ｖｎ＋ｖ）＝ｉ ・・・（６）
ｊω・Ｃ１ｐ・ｖｐ＋ｊω・Ｃ１ｎ・ｖｎ＝−ｉ ・・・（７）

ここで、定数Ｃ１、Ｃ２、ｇｍを、次のように定義する。
Ｃ１ｐ＋Ｃ１ｎ≡Ｃ１，Ｃ２ｐ＋Ｃ２ｎ≡Ｃ２，ｇｍｐ＋ｇｍｎ≡ｇｍ・・・（８）
また、コンデンサＣ１ｐとコンデンサＣ１ｎとが、トランスコンダクタンスｇｍｐとトランスコンダクタンスｇｍｎとの比に略等しい容量比を有し、コンデンサＣ２ｐとコンデンサＣ２ｎとが、トランスコンダクタンスｇｍｐとトランスコンダクタンスｇｍｎとの比に略等しい容量比を有するように、コンデンサの容量を定める。
Ｃ１ｐ：Ｃ１ｎ＝Ｃ２ｐ：Ｃ２ｎ＝ｇｍｐ：ｇｍｎ＝ｋ：（１−ｋ） ・・・（９）
なお、ｋは、０＜ｋ＜１を満たす実数である。

式（８）及び（９）を用いて式（６）及び（７）を書き換えると、次式（１０）及び（１１）が得られる。
ｋ・ｇｍ・ｖｐ＋（１−ｋ）・ｇｍ・ｖｎ＋ｊω・ｋ・Ｃ２・（ｖｐ＋ｖ）＋ｊω・（１−ｋ）・Ｃ２・（ｖｎ＋ｖ）＝ｉ ・・・（１０）
ｊω・ｋ・Ｃ１・ｖｐ＋ｊω・（１−ｋ）・Ｃ１・ｖｎ＝−ｉ ・・・（１１）

式（１０）及び（１１）を整理すると、次式（１２）及び（１３）が得られる。
ｇｍ・｛ｋ・ｖｐ＋（１−ｋ）・ｖｎ｝＋ｊω・Ｃ２・｛ｋ・ｖｐ＋（１−ｋ）・ｖｎ＋ｖ｝＝ｉ ・・・（１２）
ｊω・Ｃ１・｛ｋ・ｖｐ＋（１−ｋ）・ｖｎ｝＝−ｉ ・・・（１３）

式（１３）を変形すると、次式（１４）が得られる。

式（１４）を式（１２）に代入すると、次式（１５）が得られる。

式（１５）から、インピーダンスｚを表す次式（１６）が得られる。

従って、負性抵抗Ｒｎは、式（１６）の実数部分によって、次式（１７）で表される。

式（１７）は、式（５）においてＲｒｅｇ＝０とした結果に一致する。即ち、式（９）が成り立つようにコンデンサの容量を定めることにより、発振回路の負性抵抗Ｒｎは、電圧レギュレータの出力インピーダンスとは無関係になる。

次に、本発明の第２の実施形態について説明する。
図３は、本発明の第２の実施形態に係る集積回路装置の構成を示す回路図である。第２の実施形態においては、図１に示す第１の実施形態における電圧レギュレータ１０の替わりに、電圧レギュレータ１０ａが用いられる。その他の点に関しては、第１の実施形態と同様である。

電圧レギュレータ１０ａは、演算増幅器１１と、ＮチャネルＭＯＳトランジスタＱＮ２及びＱＮ３と、レプリカ回路１２と、バイパスコンデンサＣｒｅｇとを含んでおり、電源電位Ｖ_ＤＤ及び電源電位Ｖ_ＳＳが供給され、基準電位Ｖｒｅｆに基づいて電源電位Ｖ_ＤＤを安定化して安定化電源電位Ｖｒｅｇを生成する。

演算増幅器１１は、基準電位Ｖｒｅｆが印加される非反転入力端子と、帰還電位Ｖｆｂが印加される反転入力端子と、増幅信号を出力する出力端子とを有する。トランジスタＱＮ２は、演算増幅器１１の出力端子に接続されたゲートと、電源電位Ｖ_ＤＤに接続されたドレインと、帰還電位Ｖｆｂを出力するソースとを有する。

レプリカ回路１２は、ＰチャネルトランジスタＱＰ４とＮチャネルトランジスタＱＮ４とによって構成されるインバータを含んでおり、相補型増幅回路２１において用いられるインバータのトランジスタサイズを縮小して回路を簡素化したレプリカであるが、発振動作は行わない。レプリカ回路１２のインバータは、トランジスタＱＮ２のソースと電源電位Ｖ_ＳＳとの間に接続され、入力端子と出力端子とが短絡されている。トランジスタＱＮ２のソース電位は、このインバータに供給されると共に、帰還電位Ｖｆｂとして演算増幅器１１の反転入力端子に供給される。

トランジスタＱＮ３は、演算増幅器１１の出力端子に接続されたゲートと、電源電位Ｖ_ＤＤに接続されたドレインと、安定化電源電位Ｖｒｅｇを出力するソースとを有する。トランジスタＱＮ３の出力電位を安定にするために、トランジスタＱＮ３のソースと電源電位Ｖ_ＳＳとの間にバイパスコンデンサＣｒｅｇが接続されている。トランジスタＱＮ２のソースから出力される安定化電源電位Ｖｒｅｇは、発振回路２０に供給される。

演算増幅器１１は、帰還電位Ｖｆｂと基準電位Ｖｒｅｆとの誤差を増幅し、両者が一致するようにトランジスタＱＮ２及びＱＮ３のオン抵抗を調整する。ここで、レプリカ回路１２のトランジスタＱＰ４及びＱＮ４のチャネル幅は、発振回路２０のトランジスタＱＰ１及びＱＮ１のチャネル幅のそれぞれ１／Ｎとなっている。また、トランジスタＱＮ２のチャネル幅は、トランジスタＱＮ３のチャネル幅の１／Ｎとなっている。従って、トランジスタＱＮ２のドレイン電流は、トランジスタＱＮ３のドレイン電流の略１／Ｎとなる。なお、Ｎは１より大きい実数であり、１０〜１００の範囲内にあることが望ましい。このような構成により、ソースフォロワをそれぞれ構成するトランジスタＱＮ２及びＱＮ３のしきい電圧が変動しても、レプリカ回路１２に印加されるトランジスタＱＮ２のソース電位を演算増幅器１１に帰還することにより、安定化電源電位Ｖｒｅｇを基準電位Ｖｒｅｆに近付けることができる。

図１に示す第１の実施形態における電圧レギュレータ１０は、最も一般的な簡素化された構成を有するものであるが、高周波発振回路に電源電圧を供給するためには必ずしも適していない。電圧レギュレータ１０の１つの問題点は、出力部にＰチャネルＭＯＳトランジスタを使用していることであり、もう１つの問題点は、出力部から出力される安定化電源電位Ｖｒｅｇを演算増幅器に直接帰還していることである。

ＰチャネルＭＯＳトランジスタは、電源電位Ｖ_ＤＤに対するゲート端子の電圧変化に対して増幅作用を有するので、電源電位Ｖ_ＤＤに雑音が重畳した場合には、その雑音も増幅してしまう。従って、安定化電源電位Ｖｒｅｇに現れる雑音レベルが大きくなる。しかも、安定化電源電位Ｖｒｅｇが演算増幅器に帰還されることによって、安定化電源電位Ｖｒｅｇに現れる雑音が繰り返し増幅されてしまう。その結果、発振回路が出力する発振信号の波形には、位相雑音と呼ばれる発振周波数とは無関係な不要周波数成分が観測される。無線通信であるか有線通信であるかを問わず、通信用途に使用される発振回路において、位相雑音は致命的な不具合となることがある。

これに対し、図３に示す電圧レギュレータ１０ａにおいては、出力部にＮチャネルＭＯＳトランジスタを用い、演算増幅器１１の入力極性を図１に示す電圧レギュレータ１０と逆にしているので、電源電位Ｖ_ＤＤに重畳する雑音の影響を回避することができる。また、レプリカ回路１２に供給される帰還電位Ｖｆｂを演算増幅器１１に帰還する構成となっており、安定化電源電位Ｖｒｅｇが直接帰還されないので、位相雑音を低減することができる。

次に、本発明の第３の実施形態について説明する。
図４は、本発明の第３の実施形態に係る集積回路装置の構成を示す回路図である。第３の実施形態においては、図１に示す第１の実施形態における発振回路２０の替わりに、発振回路２０ａが用いられる。その他の点に関しては、第１の実施形態と同様である。

発振回路２０ａは、安定化電源電位Ｖｒｅｇ及び電源電位Ｖ_ＳＳが供給され、ノードＮ１に入力される信号を反転増幅してノードＮ２から出力する相補型増幅回路２１ａと、ノードＮ１と安定化電源電位Ｖｒｅｇとの間に接続されたコンデンサＣ１ｐと、ノードＮ１と電源電位Ｖ_ＳＳとの間に接続されたコンデンサＣ１ｎと、ノードＮ２と安定化電源電位Ｖｒｅｇとの間に接続されたコンデンサＣ２ｐと、ノードＮ２と電源電位Ｖ_ＳＳとの間に接続されたコンデンサＣ２ｎとを含んでおり、ノードＮ１とノードＮ２との間に振動子２２が接続されて発振動作を行う。

第３の実施形態においては、相補型増幅回路２１ａが複数の増幅段を有しており、例えば、高周波の発振信号を生成するのに適した３段構成の増幅回路が用いられる。具体的には、図４に示すように、相補型増幅回路２１ａが、直列に接続された第１〜第３のインバータと、第３のインバータの出力端子と第１のインバータの入力端子との間に接続された帰還抵抗Ｒｆと、第２のインバータの出力端子と第２のインバータの入力端子との間に接続された位相調整用抵抗Ｒｐとを含んでいる。

第１のインバータは、ＰチャネルＭＯＳトランジスタＱＰ１１と、ＮチャネルＭＯＳトランジスタＱＮ１１とによって構成される。トランジスタＱＰ１１は、ノードＮ１に接続されたゲートと、安定化電源電位Ｖｒｅｇに接続されたソースと、第２のインバータの入力端子に接続されたドレインとを有し、安定化電源電位Ｖｒｅｇに対するノードＮ１の電圧変化を増幅する。トランジスタＱＮ１１は、ノードＮ１に接続されたゲートと、第２のインバータの入力端子に接続されたドレインと、電源電位Ｖ_ＳＳに接続されたソースとを有し、電源電位Ｖ_ＳＳに対するノードＮ１の電圧変化を増幅する。

第２のインバータは、ＰチャネルＭＯＳトランジスタＱＰ１２と、ＮチャネルＭＯＳトランジスタＱＮ１２とによって構成される。トランジスタＱＰ１２は、第１のインバータの出力端子に接続されたゲートと、安定化電源電位Ｖｒｅｇに接続されたソースと、第３のインバータの入力端子に接続されたドレインとを有する。トランジスタＱＮ１２は、第１のインバータの出力端子に接続されたゲートと、第３のインバータの入力端子に接続されたドレインと、電源電位Ｖ_ＳＳに接続されたソースとを有する。

第３のインバータは、ＰチャネルＭＯＳトランジスタＱＰ１３と、ＮチャネルＭＯＳトランジスタＱＮ１３とによって構成される。トランジスタＱＰ１３は、第２のインバータの出力端子に接続されたゲートと、安定化電源電位Ｖｒｅｇに接続されたソースと、ノードＮ２に接続されたドレインとを有する。トランジスタＱＮ１３は、第２のインバータの出力端子に接続されたゲートと、ノードＮ２に接続されたドレインと、電源電位Ｖ_ＳＳに接続されたソースとを有する。

このように増幅回路が複数の増幅段を有する場合には、増幅回路内部で信号の位相遅れが生じるが、それにより、高い周波数において所望の負性抵抗を得ることが容易となる。ただし、信号の位相が９０°以上遅れてしまうと、負性抵抗は得られなくなる。それを避けるために、例えば、第２のインバータの出力端子と入力端子との間に、位相調整用抵抗Ｒｐが接続されている。使用するトランジスタの特性によっては、位相調整用抵抗Ｒｐを省略できる場合もある。なお、第３の実施形態において、図４に示す電圧レギュレータ１０の替わりに、図３に示す電圧レギュレータ１０ａを用いるようにしても良い。

図４に示すように、Ｍ個（Ｍは、３以上の奇数）のインバータが直列に接続された相補型増幅回路を用いる場合には、図２の（ｂ）に示す小信号等価回路において、Ｍ組の電圧制御電流源が直列に接続されることになる。しかしながら、直列に接続されたＭ個のインバータの内で、初段以外のインバータにおいては入力電圧が十分に大きく、また、終段以外のインバータにおいては出力電流が十分に小さい。

そこで、本願においては、Ｍ個のインバータが直列に接続された相補型増幅回路を用いる場合に、初段のインバータにおけるＰチャネルトランジスタの入力電圧の変化量に対する終段のインバータにおけるＰチャネルトランジスタの出力電流の変化量を、相補型増幅回路の第１のトランスコンダクタンスと定義する。同様に、初段のインバータにおけるＮチャネルトランジスタの入力電圧の変化量に対する終段のインバータにおけるＮチャネルトランジスタの出力電流の変化量を、相補型増幅回路の第２のトランスコンダクタンスと定義する。即ち、相補型増幅回路は、安定化電源電位Ｖｒｅｇに対するノードＮ１の電圧変化に対して第１のトランスコンダクタンスを比例係数とする出力電流の変化を発生すると共に、電源電位Ｖ_ＳＳに対するノードＮ１の電圧変化に対して第２のトランスコンダクタンスを比例係数とする出力電流の変化を発生する。

以下に、第３の実施形態に係る集積回路装置の特性のシミュレーション結果を、比較例の回路と比較しながら説明する。
図５は、比較例の回路の構成を示す回路図である。比較例の回路は、図４に示す電圧レギュレータ１０と、図８に示す発振回路４０において相補型増幅回路４１を図４に示す相補型増幅回路２１ａに変更した発振回路４０ａとを含んでいる。相補型増幅回路２１ａにおいては、直列に接続された第１〜第３のインバータが用いられる。

図６は、図５に示す比較例の回路における負性抵抗の特性を示す図である。また、図７は、第３の実施形態に係る集積回路装置における負性抵抗の特性を示す図である。図６及び図７において、横軸は周波数（ＭＨｚ）を表しており、縦軸は負性抵抗Ｒｎの値（Ω）を表している。パラメータとして、電圧レギュレータ１０において出力に接続されるバイパスコンデンサＣｒｅｇの値を０〜１００ｐＦの範囲で６通りに変化させている。第３の実施形態に係る集積回路装置においては、比較例の回路におけるコンデンサＣ１をコンデンサＣ１ｐ及びＣ１ｎに分割し、比較例の回路におけるコンデンサＣ２をコンデンサＣ２ｐ及びＣ２ｎに分割している他は、比較例の回路におけるのと同じ回路構成及び回路定数を用いている。また、一般に、振動子の両端子間には寄生容量成分が存在するので、このシミュレーションにおいては、寄生容量の値を５ｐＦと想定して負性抵抗Ｒｎの値を計算している。

図６に示すように、比較例の回路においては、バイパスコンデンサＣｒｅｇを接続しない場合に（Ｃｒｅｇ＝０）、高周波域における負性抵抗Ｒｎの値は不十分である。これは、電圧レギュレータ１０の出力インピーダンスが悪影響を及ぼしているためである。バイパスコンデンサＣｒｅｇの値が増加するにつれて、電圧レギュレータ１０の出力インピーダンスが低下するので、それに応じて負性抵抗Ｒｎの特性も変化する。

例えば、ＳＡＷ共振子を用いて２００ＭＨｚ〜３００ＭＨｚを動作範囲とする発振回路を実現する場合について検討する。ＳＡＷ共振子の振動片は、電気抵抗に換算して２５Ω程度の損失を有している。従って、発振動作を行うためには、−２５Ω以下の負性抵抗を発生させることが必要となる。ただし、実際には、発振の起動を早めて規定の時間内に発振動作を安定させる必要性と、諸条件の変動に対して余裕度を持たせる必要性とから、−４０Ω程度の負性抵抗を発生させることが設計条件となる。そのためには、比較例の回路において、バイパスコンデンサＣｒｅｇの容量値を８０ｐＦ程度に増やさなければならない。しかしながら、そのように大きな容量値を有するバイパスコンデンサを集積回路装置に内蔵することは、集積回路装置の小型化及び低コスト化を図る上で大きな支障となる。

一方、本発明の実施形態に係る集積回路装置においては、既に説明したように、負性抵抗Ｒｎの値が電圧レギュレータ１０の出力インピーダンスに影響されないので、図７に示すように、負性抵抗Ｒｎの値がバイパスコンデンサＣｒｅｇの容量値に依らずに略一定となっている。しかも、図７に示す特性は、図５に示す回路において電圧レギュレータ１０の出力インピーダンスをゼロにしたときの特性と略一致する。図５に示す回路において電圧レギュレータ１０の出力インピーダンスをゼロとするためには、バイパスコンデンサＣｒｅｇの容量値を無限大としなければならない。本発明の第３の実施形態によれば、バイパスコンデンサを搭載しなくても、これと同等の特性を得ることができる。従って、大容量のバイパスコンデンサを搭載するために集積回路装置のサイズを増大させることなく、高周波域（例えば、１００ＭＨｚ〜３００ＭＨｚ）において発振動作を行う発振回路と、該発振回路に安定化電源電圧を供給する電圧レギュレータとを内蔵する集積回路装置を実現することが可能となる。

図７に示すように、第３の実施形態によれば、発振回路２０ａが発生する負性抵抗Ｒｎの値が、１００ＭＨｚ〜３００ＭＨｚにおいて−５０Ω以下となっており、特に、２００ＭＨｚ〜３００ＭＨｚにおいて負性抵抗Ｒｎの値が低下している。これにより、設計余裕度が格段に向上すると共に、発振の起動時間を短縮することができるという顕著な効果が得られる。

以上説明したように、本発明の実施形態に係る集積回路装置は、たとえ電圧レギュレータの出力インピーダンスが高くても確実に負性抵抗を発生することができるので、電圧レギュレータの出力インピーダンスが高いことは回路設計上の支障とならない。従って、数百ＭＨｚという高周波域においても、外付けのバイパスコンデンサを用いることなく発振回路と電圧レギュレータとを１つの集積回路装置に内蔵することが可能となる。

また、電圧レギュレータの消費電流と出力インピーダンスとはトレードオフの関係にあり、消費電流を削減しつつ出力インピーダンスを下げることは困難であるが、本発明の実施形態に係る集積回路装置によれば、そのようなことも問題とならない。本発明の実施形態に係る集積回路装置は、たとえ電圧レギュレータの出力インピーダンスが高くても確実に負性抵抗を発生することができるので、電圧レギュレータの消費電流を究極的に削減することが可能となる。例えば、周波数３２．７６８ｋＨｚで発振する時計用発振器として、１００ｎＡを下回る極低消費電流の集積回路装置を実現することができる。

さらに、電圧レギュレータの出力インピーダンスを無理に下げる必要がなくなるので、バイパスコンデンサの容量を小さくしたり、バイパスコンデンサを省略することも可能である。その結果、発振回路と電圧レギュレータとを内蔵した集積回路装置のチップサイズを縮小することができる。

１０、１０ａ 電圧レギュレータ、 １１ 演算増幅器、 １２ レプリカ回路、 ２０、２０ａ 発振回路、 ２１、２１ａ 相補型増幅回路、 ２２ 振動子、 Ｃｒｅｇ バイパスコンデンサ、 Ｃ１ｐ、Ｃ１ｎ、Ｃ２ｐ、Ｃ２ｎ コンデンサ、 Ｒｆ帰還抵抗、 Ｒｄ 出力抵抗、 Ｒｐ 位相調整用抵抗、 ＱＰ１〜ＱＰ４、ＱＰ１１〜ＱＰ１３ ＰチャネルＭＯＳトランジスタ、 ＱＮ１〜ＱＮ４、ＱＮ１１〜ＱＮ１３ ＮチャネルＭＯＳトランジスタ

Claims (6)

1. 第１のノードと第２のノードとの間に振動子が接続されて発振動作を行う集積回路装置であって、
   第１の電源電位及び第２の電源電位が供給され、前記第１の電源電位を安定化して安定化電源電位を生成する電圧レギュレータと、
   前記安定化電源電位に対する前記第１のノードの電圧変化を増幅する第１の増幅素子、及び、前記第２の電源電位に対する前記第１のノードの電圧変化を増幅する第２の増幅素子を含み、前記第１のノードに入力される信号を反転増幅して前記第２のノードから出力する相補型増幅回路と、
   前記第１のノードと前記安定化電源電位との間に接続された第１のコンデンサと、
   前記第１のノードと前記第２の電源電位との間に接続された第２のコンデンサと、
   前記第２のノードと前記安定化電源電位との間に接続された第３のコンデンサと、
   前記第２のノードと前記第２の電源電位との間に接続された第４のコンデンサと、
   を具備する集積回路装置。
2. 前記電圧レギュレータから前記安定化電源電位を供給されて動作する前記相補型増幅回路、及び、前記第１〜第４のコンデンサが、１００ＭＨｚ以上の周波数を有する発振信号を生成する、請求項１記載の集積回路装置。
3. 前記相補型増幅回路が、前記安定化電源電位に対する前記第１のノードの電圧変化に対して第１のトランスコンダクタンスを比例係数とする出力電流の変化を発生すると共に、前記第２の電源電位に対する前記第１のノードの電圧変化に対して第２のトランスコンダクタンスを比例係数とする出力電流の変化を発生する場合に、前記第１のコンデンサと前記第２のコンデンサとが、前記第１のトランスコンダクタンスと前記第２のトランスコンダクタンスとの比に略等しい容量比を有し、前記第３のコンデンサと前記第４のコンデンサとが、前記第１のトランスコンダクタンスと前記第２のトランスコンダクタンスとの比に略等しい容量比を有する、請求項１又は２記載の集積回路装置。
4. 前記電圧レギュレータが、
   前記基準電位が印加される反転入力端子と、前記安定化電源電位が印加される非反転入力端子と、増幅信号を出力する出力端子とを有する演算増幅器と、
   前記演算増幅器の出力端子に接続されたゲートと、前記第１の電源電位に接続されたソースと、前記安定化電源電位を出力するドレインとを有するＰチャネルトランジスタと、
   を含む、請求項１〜３のいずれか１項記載の集積回路装置。
5. 前記電圧レギュレータが、
   前記基準電位が印加される非反転入力端子と、帰還電位が印加される反転入力端子と、増幅信号を出力する出力端子とを有する演算増幅器と、
   前記演算増幅器の出力端子に接続されたゲートと、前記第１の電源電位に接続されたドレインと、前記帰還電位を出力するソースとを有する第１のＮチャネルトランジスタと、
   前記第１のＮチャネルトランジスタのソースと前記第２の電源電位との間に接続され、入力端子と出力端子とが短絡されたインバータと、
   前記演算増幅器の出力端子に接続されたゲートと、前記第１の電源電位に接続されたドレインと、前記安定化電源電位を出力するソースとを有する第２のＮチャネルトランジスタと、
   を含む、請求項１〜３のいずれか１項記載の集積回路装置。
6. 前記相補型増幅回路が、
   直列に接続された第１のインバータ、第２のインバータ、及び、第３のインバータと、
   前記第３のインバータの出力端子と前記第１のインバータの入力端子との間に接続された抵抗と、
   を含む、請求項１〜５のいずれか１項記載の集積回路装置。

Images