TWI494735B - 補償模組及電壓調整器 - Google Patents

Description

補償模組及電壓調整器

本發明係指一種補償模組及其電壓調整器，尤指一種能夠提升穩定性及抗雜訊能力的補償模組及其電壓調整器。

在積體電路中，電壓調整器(Voltage Regulator)是常用於產生準確且穩定電壓的負回授電路。電壓調整器所輸出的電壓通常會作為積體電路中其他電路的參考電壓或是電源。因此，在電壓調整器的設計中，往往需要利用頻率補償提升電壓調整器的穩定性，並藉由電壓調整器本身的負回授特性降低系統電源的電源雜訊干擾以及提升電壓調整器的電源抑制比(Power Supply Rejection Ratio，PSRR)。

請參考第1圖，第1圖為用於習知電壓調整器之一傳統米勒補償架構10的示意圖。如第1圖所示，米勒補償架構10包含有N型電晶體MN1~MN3、P型電晶體MP1、MP2、電流源IB以及米勒電容C_M1 。N型電晶體MN2、MN3、P型電晶體MP1、MP2之組合為前級電路的輸出級。米勒電容CM跨接於節點MN1_G與輸出端OUT之間(即N型電晶體MN1的閘極與汲極之間)，也透過N型電晶體MN1的增益GainMN1，米勒電容C_M1 將可等效於一掛載於節點MN1_G的放大電容。此放大電容的電容值係為米勒電容C_M1 的電容值與增益GainMN1的乘積。藉此，電壓調整器的主極點將往低頻率移動，從而提升電壓調整器的穩定性。然而，米勒補償架構10中的電源雜訊將會經由P型電晶體MP1、MP2與米勒電容C_M1 的路徑傳遞至輸出端 OUT，進而大幅降低電壓調整器於高頻的電源抑制比。

請參考第2圖，第2圖為用於習知電壓調整器之一傳統疊接式米勒補償架構20的示意圖。類似於米勒補償架構10，疊接式米勒補償架構20包含有N型電晶體MN1~MN3、P型電晶體MP1、MP2、電流源IB以及米勒電容C_M2 。N型電晶體MN2、MN3、P型電晶體MP1、MP2之組合為前級電路的輸出級。與米勒補償架構10不同的是，疊接式米勒補償架構20的米勒電容C_M2 係耦接於節點X與輸出端OUT之間。透過節點MN1_G至節點X間之高阻抗，電源雜訊將無法由米勒電容C_M2 傳遞至輸出端OUT，從而提高電壓調整器的電源抑制比。然而，將米勒電容C_M2 耦接於節點X時，寄生零點Z1、Z2會隨之產生。寄生零點Z1、Z2可分別表示為：

其中，C_X 為節點X的寄生電容值，為節點X的等效阻抗，gm _{MN 1} 為N型電晶體MN1的轉導(Trans-conductance)，C_GD 為N型電晶體MN1閘極至汲極的寄生電容，C_OTA 為前級電路的輸出電容。於高頻率範圍時，寄生零點Z1、Z2會抬升電壓調整器的增益，進而延長電壓調整器的開迴路步階響應的穩定時間且影響電壓調整器的穩定性。

此外，習知技術亦提供一種利用電流鏡來提升電壓調整器的電源抑制比的方法，請參考第3圖，第3圖為一傳統電壓調整器30的示意圖。如第3圖所示，電壓調整器30係於增益級OTA與P型電晶體MP1之間加入電流鏡(current mirror)，以使電流雜訊可透過電流鏡中的P型電晶體MP2傳遞至節點MP1_G。如此一來，節點MP1_G將與電源VDD同步，從而抑制電源VDD傳遞至輸出端OUT的電源雜訊。然而，由於電壓調整器30的增益級OTA的輸出與P型電晶體MP1之輸出為同相，因此電壓調整器30無法使 用米勒補償。在此狀況下，電壓調整器30只能採用主極點補償(dominant-pole compensation)方法來提升穩定性。換言之，電壓調整器30係透過掛載一具有大電容值的電容C_L 於輸出端OUT來提升電壓調整器30的穩定性。然而，採用主極點補償方法將會大幅增加電壓調整器30的佈局面積，進而提高製造成本。此外，在電壓調整器30中高頻率的電源雜訊依然會通過P型電晶體MP1的寄生電容C_SD 直接傳遞至輸出端OUT，造成電壓調整器30的電源抑制比下降。由上述可知，習知技術實有改進之必要。

因此，本發明提出一種具有低輸出負載及非反相增益的補償模組及其電壓調整器，以提高電壓調整器的穩定性及電源抑制比。

本發明揭露一種補償模組，用於一電壓調整器中，該電壓調整器包含有一增益級、一輸出級以及一米勒補償模組，該補償模組包含有一低輸出負載非反相增益單元，耦接於該增益級的一放大輸出端與該輸出級的一輸出級輸入端之間。

本發明另揭露一種電壓調整器，包含有一增益級；一輸出級；一米勒補償模組，耦接於該輸出級的一輸出級輸出端與該增益級之間；以及一補償模組，包含有一低輸出負載非反相增益單元，耦接於該增益級的一增益級輸出端與該輸出級的一輸出級輸入端之間。

10‧‧‧米勒補償架構

20‧‧‧疊接式米勒補償架構

30‧‧‧電壓調整器

40、50‧‧‧電壓調整器

400‧‧‧增益級

402‧‧‧補償模組

404‧‧‧輸出級

406‧‧‧米勒補償模組

408‧‧‧低輸出負載非反相增益單元

500‧‧‧高頻增益單元

AMP1~AMP4‧‧‧放大器

A、B、C、D、E‧‧‧雜訊

C_L ‧‧‧電容

C_M1 、C_M2 、C_M3 ‧‧‧米勒電容

C_OTA ‧‧‧輸出電容

C_GD 、C_SD ‧‧‧寄生電容

Gain_DC ‧‧‧基頻增益

G、X、MP1_G‧‧‧節點

GND‧‧‧地端

IB‧‧‧電流源

IN‧‧‧輸入端

MN1~MN4、MNO1~MNO8‧‧‧N型電晶體

MP1~MP7、MPO1~MPO8‧‧‧P型電晶體

OTA‧‧‧增益級

OUT、OUTOTA‧‧‧輸出端

VDD‧‧‧電源

R1‧‧‧電阻

RFB1、RFB2‧‧‧回授電阻

Z1、Z2‧‧‧寄生零點

第1圖為傳統米勒補償架構的示意圖。

第2圖為傳統疊接式米勒補償架構的示意圖。

第3圖為一傳統電壓調整器的示意圖。

第4圖為本發明實施例一電壓調整器的示意圖。

第5圖為本發明實施例另一電壓調整器的示意圖。

第6圖為第5圖所示的電壓調整器中高頻增益單元的增益-頻率特徵曲線圖。

第7圖為第5圖所示的電壓調整器一實現方式的示意圖。

請參考第4圖，第4圖為本發明實施例一電壓調整器40的示意圖。電壓調整器40用來根據輸入端IN輸入電壓VIN，於輸出端OUT產生穩定的輸出電壓VOUT。如第4圖所示，電壓調整器40包含有一增益級400、一補償模組402、一輸出級404以及一米勒補償模組406。增益級400用來根據一輸入端IN的輸入電壓VIN，於一輸出端OUTOTA輸出電壓VOTA。補償模組402耦接於增益級400，包含有一低輸出負載非反相增益單元408。補償模組402用來根據電壓VOTA，於一節點G輸出電壓VG。輸出級404耦接於增益級400及補償模組402，用來根據電壓VG於輸出端OUT產生輸出電壓VOUT，並根據輸出電壓VOUT產生回授電壓VFB至增益級400。米勒補償模組406耦接於增益級400與輸出級404之間，用來補償電壓調整器40的單位增益頻寬(unit gain bandwidth)。需注意的是，補償模組402具有低輸出阻抗之特性，補償模組402與輸出級404的寄生電容之組合產生之寄生零點將會往高頻移動而可忽略不計，從而降低此寄生零點對電壓調整器40整體效能的影響。此外，補償模組402的增益係為非反向增益，電壓調整器40中輸出端OUTOTA與輸出端OUT之間將保持反向關係。在此狀況下，電壓調整器40可使用米勒補償模組406達成米勒補償，進而在不大幅增加晶片面積的前提下有效調整電壓調整器40的頻寬以達成系統穩定。

詳細來說，在此實施例中，增益級400是以P型電晶體MPO1~ MPO8、N型電晶體MNO1~MNO8及電容C_O1 所組成之放大器電路，輸出級404包含有一P型電晶體MPOS形成之共源極(common source)放大器以及回授電阻RFB1、RFB2組成之分壓電路，而米勒補償模組406則包含一米勒電容C_M3 。增益級400、輸出級404及米勒補償模組406的運作原理應為本領域具通常知識者所熟知，為求簡潔，在此不贅述。根據不同應用，增益級400、輸出級404及米勒補償模組406可據以修改，而不限於此實施例所示之電路架構。

補償模組402中低輸出負載非反相增益單元408包含有放大器AMP1~AMP4。其中，放大器AMP1~AMP4的增益分別為gm1~gm4。放大器AMP1的正輸入端耦接於電源VDD，負輸入端耦接於增益級400的輸出端OTAOUT。放大器AMP2的正輸入端耦接於地端，負輸入端耦接於放大器AMP1的輸出端，以及輸出端耦接於放大器AMP1的輸出端。放大器AMP3的正輸入端耦接於地端，負輸入端耦接於放大器AMP1的輸出端，以及輸出端耦接於節點G。放大器AMP4的正輸入端耦接於電源VDD，負輸入端耦接於節點G，以及輸出端也耦接於節點G。簡言之，放大器AMP1、AMP3採用開迴路設計，以避免電壓調整器40中出現雙迴路而使設計複雜化。放大器AMP2、AMP4係為閉迴路設計，分別作為放大器AMP1、AMP3的負載，從而達成低輸出負載非反相增益單元408的低輸出負載特性。在此狀況下，輸出端OUTOTA至節點G之增益可表示為：

由於放大器AMP1、AMP3皆為反向開迴路設計，因此輸出端OUTOTA至節點G保持非反向特性(即輸出端OUTOTA與輸出端OUT間保持反向關係)，電壓調整器40可以使用米勒補償模組406(米勒補償方法)來調整頻寬以達成系統穩定。

透過在增益級400與輸出級404之間新增低輸出負載非反相增益單元408作為緩衝，增益級400的輸出端OUTOTA的高輸出阻抗可避免直接耦接於輸出級404中P型電晶體MPOS的寄生電容C_GD 。並且，由於寄生電容C_GD 改為耦接於低輸出負載非反相增益單元408，寄生電容C_GD 對於輸出端OUT的影響可被降低。上述優點亦可由寄生零點Z1、Z2的改變觀察得知。加入低輸出負載非反相增益單元408後，寄生零點Z1、Z2可表示為：

其中，C_X 為節點X的寄生電容值，為節點X的等效阻抗，gm _MPOS 為P型電晶體MPOS的轉導，C_GD 為P型電晶體MPOS閘極至汲極的寄生電容值，C_OTA 為增益級400的輸出電容值。由寄生零點Z2的公式可得知，在加入低輸出負載非反相增益單元408後，寄生零點Z2被提昇至更高頻率的範圍。因此，電壓調整器40的增益可避免在高頻率範圍抬升，從而降低電壓調整器40的設計難度並提高電壓調整器40的穩定性。

另一方面，低輸出負載非反相增益單元408亦可減輕電源VDD中雜訊的影響。請繼續參考第4圖，當電源VDD產生雜訊A時，雜訊A會經過放大器AMP4傳遞同向的雜訊B至節點G。雜訊B可部份抵銷雜訊A對於P型電晶體MPOS中電壓V_SG 的影響，進而提高電壓調整器40的電源抑制比。然而，雜訊A也會經過放大器AMP1、AMP3，傳遞雜訊C至節點G。由於雜訊B與雜訊C互為反向訊號，雜訊C與雜訊B會相互抵銷，進而降低抑制雜訊A之效果。除此之外，雜訊A中高頻部份也會通過P型電晶體MPOS源極與汲極間的寄生電容C_SD 傳遞雜訊D至輸出端OUT。電壓調整器40電源抑制比的頻寬將會受限於雜訊D而無法提升。因此，本發明另透過於補償模組402內新增一高頻增益單元，消除電壓調整器40中雜訊C、D所造 成的影響。

請參考第5圖，第5圖為本發明實施例另一電壓調整器50的示意圖。電壓調整器50相似於第4圖所示的電壓調整器40，因此功能相同的電路以相同的名稱表示。與電壓調整器40不同的是，電壓調整器50於補償模組402中新增高頻增益單元500，以提昇電壓調整器50的電源抑制比的頻寬。高頻增益單元500包含有一放大器502、一補償電容504以及一補償電阻506。放大器502的增益為gm5，且其正輸入端耦接於地端GND，負輸入端耦接於電源VDD，以及輸出端耦接於補償電容504。補償電容504耦接於放大器AMP4的負輸入端。補償電阻506則耦接於放大器AMP3的輸出端與放大器AMP4的負輸入端之間。經由高頻增益單元500，電源VDD中的雜訊A將會於節點G產生與雜訊B同相的雜訊E。雜訊A經由高頻增益單元500產生雜訊E的傳導公式可推導為：

其中，r _{O ,G} 為節點G的等效電阻，r _{O ,502} 為放大器502輸出端之輸出電阻，RZ為補償電阻506之電阻值，CZ為補償電容504之電容值，C₅₀₂ 為掛載於放大器502輸出端之等效電容，C_G 為掛載於節點G的等效電容。根據上述公式可得知雜訊A經由高頻增益單元500產生雜訊E的傳導公式的增 益-頻率特徵曲線圖，如第6圖所示。由第6圖可得知，雜訊A經由高頻增益單元500產生雜訊E的基頻增益Gain_DC 接近於1。隨著頻率達到零點Z_hf1 時，高頻增益單元500的增益開始上升並於OUT端產生與雜訊C、D反向作用的訊號，從而消除雜訊C、D帶來的負面影響。換言之，通過適當設計零點Z_hf1 、極點P_hf1 、P_hf2 (例如調整電阻值RZ與電容值CZ)，電壓調整器50可藉由高頻增益單元500，消除雜訊C、D的影響，從而大幅擴大電壓調整器50電源抑制比的頻寬。值得注意的是，由於零點Z_hf1 的公式中電容值CZ係被放大gm 5×r _{o ,502} 倍，因此電壓調整器50可透過調整gm 5×r _{o ,502} 的倍數將零點Z_hf1 移動至低頻範圍，而不需選擇放大電容值CZ而增加電壓調整器50佈局面積。

請參考第7圖，第7圖為第5圖所示的電壓調整器50一實現方式的示意圖。如第7圖所示，低輸出負載非反相增益單元408包含有P型電晶體MP2、MP3、N型電晶體MN1、MN2。放大器502係P型電晶體MP4~MP7、N型電晶體MN3及電阻R1所實現。P型電晶體MP2~MP7、N型電晶體MN1~MN3及電阻R1間的運作原理應為本領域具通常知識者所熟知。簡單來說，低輸出負載非反相增益單元408中的放大器AMP1~AMP4分別由P型電晶體MP2、N型電晶體MN1、N型電晶體MN2以及P型電晶體MP3所實現。放大器502的增益gm5則是由P型電晶體MP4所實現。在此實施例中，為求簡化設計，放大器AMP1的增益gm1設計為等於放大器AMP4的增益gm4，而放大器AMP2的增益gm2設計為等於放大器AMP3的增益gm3。如此一來，P型電晶體MP2、MP3、N型電晶體MN1、MN2即形成1：1的電流鏡架構。第7圖所示之電壓調整器50係以最精簡的元件數目來實現低輸出負載非反相增益單元408及放大器502。藉此，電壓調整器50的佈局面積可被最小化，也可避免多餘電路造成新的雜訊來源。第7圖所示之電壓調整器50消除寄生零點所造成的影響及增加電源抑制比頻寬的運作原理可參考前述，為求簡潔，在此不贅述。

需注意的是，上述實施例的精神在於透過新增具有低輸出負載特性之放大器於電壓調整器的增益級與輸出級之間作為緩衝，以避免寄生零點造成電壓調整器的增益於高頻的抬升，從而簡化電壓調整器之設計並增加電壓調整器的穩定性。此外，由於耦接於電壓調整器的增益級與輸出級間的放大器也具有非反向增益之特性，電壓調整器仍可使用米勒補償方法進行頻率補償，從而在不需大幅增加晶片面積的前提下有效調整電壓調整器的頻寬以達成系統的穩定。另一方面，本發明透過高頻增益單元來抑制電源中高頻雜訊的影響，進而擴大電壓調整器電源抑制比的頻寬。根據不同應用，本領域熟知技藝者應可據以實施適當的更動及修改。舉例來說，電壓調整器40、50中增益級400、放大級404、米勒補償模組406的組成及其相互之間的耦接關係可以其他方式實現，而不限於第4圖、第5圖所示的電路架構。

綜上所述，上述實施例中的電壓調整器利用低輸出負載非反向增益單元降低寄生零點對於電壓調整器的穩定性的影響。進一步地，上述實施例中的電壓調整器另透過高頻增益單元來消除耦合至電壓調整器輸出端的高頻雜訊。藉此，本發明所揭露的電壓調整器的穩定性及電源抑制比可獲得大幅度的提升。

40‧‧‧電壓調整器

400‧‧‧增益級

402‧‧‧補償模組

404‧‧‧輸出級

406‧‧‧米勒補償模組

408‧‧‧低輸出負載非反相增益單元

AMP1~AMP4‧‧‧放大器

A、B、C、D‧‧‧雜訊

C_OTA ‧‧‧輸出電容

C_GD 、C_SD ‧‧‧寄生電容

G、X‧‧‧節點

GND‧‧‧地端

RFB1、RFB2‧‧‧回授電阻

IN‧‧‧輸入端

MNO1~MNO8‧‧‧N型電晶體

MPO1~MPO8‧‧‧P型電晶體

OUT、OUTOTA‧‧‧輸出端

VDD‧‧‧電源

Claims (12)

1. 一種補償模組，用於一電壓調整器中，該電壓調整器包含有一增益級、一輸出級以及一米勒補償模組，該補償模組包含有：一低輸出負載非反相增益單元，耦接於該增益級的一放大輸出端與該輸出級的一輸出級輸入端之間；以及一高頻增益單元，耦接於一電源端及該低輸出負載非反相增益單元，用來處理電源中的高頻雜訊並產生一雜訊抑制訊號，輸出至該低輸出負載非反相增益單元。
2. 如請求項1所述的補償模組，其中該增益級、該輸出級及該米勒補償模組間的補償方式為疊接米勒補償(Cascode Miller Compensation)。
3. 如請求項1所述的補償模組，其中該低輸出負載非反相增益單元根據該雜訊抑制訊號，降低該輸出級中的高頻雜訊。
4. 如請求項1所述的補償模組，其中該低輸出負載非反相增益單元包含有：一第一放大器，包含有一第一正輸入端耦接於該電壓調整器的該電源端，一第一負輸入端耦接於該增益級的一增益級輸出端，以及一第一輸出端；一第二放大器，包含有一第二正輸入端耦接於該電壓調整器的一地端，一第二負輸入端耦接於該第一輸出端，以及一第二輸出端耦接於該第一輸出端；一第三放大器，包含有一第三正輸入端耦接於該地端，一第三負輸入端耦接於該第一輸出端，以及一第三輸出端；以及一第四放大器，包含有一第四正輸入端耦接於該電源端，一第四負輸入端耦接於該第三輸出端，以及一第四輸出端耦接於該第三輸出端與 該輸出級。
5. 如請求項4所述的補償模組，其中該第一放大器、該第二放大器、該第三放大器及該第四放大器分別由一第一P型電晶體、一第一N型電晶體、一第二N型電晶體及一第二P型電晶體實現；該第一P型電晶體包含有一源極作為該第一正輸入端，一閘極作為該第一負輸入端，以及一汲極作為該第一輸出端；該第一N型電晶體包含有一源極作為該第二正輸入端，一閘極作為該第二負輸入端，以及一汲極作為該第二輸出端；該第二N型電晶體包含有一源極作為該第三正輸入端，一閘極作為該第三負輸入端，以及一汲極作為該第三輸出端；該第二P型電晶體包含有一源極作為該第四正輸入端，一閘極作為該第四負輸入端，以及一汲極作為該第四輸出端。
6. 如請求項1所述的補償模組，其中該高頻增益單元包含有：一放大器，包含有一正輸入端耦接於該地端，一負輸入端耦接於該電源端，以及一輸出端；一補償電容，包含有一第一端耦接於該放大器之該輸出端，以及一第二端耦接於該低輸出負載非反相增益單元；以及一補償電阻，包含有一第一端耦接於該補償電容之該第二端，以及一第二端耦接於該輸出級輸入端之間。
7. 一電壓調整器，包含有：一增益級；一輸出級，耦接於該增益級；一米勒補償模組，耦接於該輸出級的一輸出級輸出端與該增益級之間；以及 一補償模組，包含有：一低輸出負載非反相增益單元，耦接於該增益級的一增益級輸出端與該輸出級的一輸出級輸入端之間，以及；一高頻增益單元，耦接於一電源端及該低輸出負載非反相增益單元，用來處理電源中的高頻雜訊並產生一雜訊抑制訊號，輸出至該低輸出負載非反相增益單元。
8. 如請求項7所述的電壓調整器，其中該增益級、該輸出級及該米勒補償模組間的補償方式為疊接米勒補償(Cascode Miller Compensation)。
9. 如請求項7所述的電壓調整器，其中該低輸出負載非反相增益單元根據該雜訊抑制訊號，降低該輸出級中的高頻雜訊。
10. 如請求項7所述的電壓調整器，其中該低輸出負載非反相增益單元包含有：一第一放大器，包含有一第一正輸入端耦接於該電壓調整器的該電源端，一第一負輸入端耦接於該增益級的一增益級輸出端，以及一第一輸出端；一第二放大器，包含有一第二正輸入端耦接於該電壓調整器的一地端，一第二負輸入端耦接於該第一輸出端，以及一第二輸出端耦接於該第一輸出端；一第三放大器，包含有一第三正輸入端耦接於該地端，一第三負輸入端耦接於該第一輸出端，以及一第三輸出端；以及一第四放大器，包含有一第四正輸入端耦接於該電源端，一第四負輸入端耦接於該第三輸出端，以及一第四輸出端耦接於該第三輸出端與該輸出級。
11. 如請求項10所述的電壓調整器，其中該第一放大器、該第二放大器、該第三放大器及該第四放大器分別由一第一P型電晶體、一第一N型電晶體、一第二N型電晶體及一第二P型電晶體實現；該第一P型電晶體包含有一源極作為該第一正輸入端，一閘極作為該第一負輸入端，以及一汲極作為該第一輸出端；該第一N型電晶體包含有一源極作為該第二正輸入端，一閘極作為該第二負輸入端，以及一汲極作為該第二輸出端；該第二N型電晶體包含有一源極作為該第三正輸入端，一閘極作為該第三負輸入端，以及一汲極作為該第三輸出端；該第二P型電晶體包含有一源極作為該第四正輸入端，一閘極作為該第四負輸入端，以及一汲極作為該第四輸出端。
12. 如請求項7所述的電壓調整器，另包含有一高頻增益單元，包含有：一放大器，包含有一正輸入端耦接於該地端，一負輸入端耦接於該電源端，以及一輸出端；一補償電容，包含有一第一端耦接於該放大器之該輸出端，以及一第二端耦接於該低輸出負載非反相增益單元；以及一補償電阻，包含有一第一端耦接於該補償電容之該第二端，以及一第二端耦接於該輸出級輸入端之間。