JP2012028459A - 半導体装置、固体撮像装置、半導体装置の製造方法、固体撮像装置の製造方法、電子機器 - Google Patents

半導体装置、固体撮像装置、半導体装置の製造方法、固体撮像装置の製造方法、電子機器 Download PDF

Info

Publication number
JP2012028459A
JP2012028459A JP2010164125A JP2010164125A JP2012028459A JP 2012028459 A JP2012028459 A JP 2012028459A JP 2010164125 A JP2010164125 A JP 2010164125A JP 2010164125 A JP2010164125 A JP 2010164125A JP 2012028459 A JP2012028459 A JP 2012028459A
Authority
JP
Japan
Prior art keywords
trench
state imaging
imaging device
solid
element isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010164125A
Other languages
English (en)
Inventor
Yuuki Miyanami
勇樹 宮波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010164125A priority Critical patent/JP2012028459A/ja
Priority to US13/067,656 priority patent/US8558340B2/en
Priority to TW100121496A priority patent/TW201212218A/zh
Priority to KR1020110065912A priority patent/KR20120010126A/ko
Priority to CN2011101967121A priority patent/CN102347339A/zh
Publication of JP2012028459A publication Critical patent/JP2012028459A/ja
Priority to US14/039,836 priority patent/US9087757B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】基板の深い領域における横方向の広がりを抑え、浅い領域より深い領域におけるサイズが小さくなる素子分離領域を有する半導体装置を提供する。
【解決手段】半導体基板１に、素子分離領域６を有し、素子分離領域６は、径の異なる第１のトレンチ３、第２のトレンチ５が積層される。且つ、上層の第１のトレンチ３の底面の径よりも下層の第２のトレンチ５の開口部の径が小さい多段階のトレンチより構成される。
【選択図】図１

Description

本発明は、半導体装置、固体撮像装置、半導体装置の製造方法、固体撮像装置の製造方法、電子機器に関する。
ＣＭＯＳイメージセンサ（ＣＩＳ）搭載型の固体撮像装置は、半導体基板上に受光部となるフォトダイオードと複数のトランジスタによる単位画素が形成され、この単位画素が二次元的に配列されて構成される。この複数のトランジスタには、電荷転送トランジスタ（ＴＲＧ）、増幅トランジスタ（ＡＭＰ）、リセットトランジスタ（ＲＳＴ）、選択トランジスタ（ＳＥＬ）などが含まれる。これらのトランジスタは複数の受光部で共有する構成とすることもできる。これらの複数のトランジスタに所望の電圧パルスを印加し、信号電流を読み出すために、トランジスタの各端子は多層配線で接続される。
裏面照射型の撮像装置では、半導体基板上に受光部やトランジスタ、配線層を多層に形成した後、配線層を形成した表面側を支持基板に貼り付け、半導体基板を裏面から研削して所望の厚さにして、裏面側を光入射面側としている。この場合、研削した裏面上にカラーフィルタやオンチップレンズを形成して、この裏面側から、配線層を通過することなく受光部に光を入射する構成とすることで、開口率を増大し、感度の高い撮像装置を実現している。
特開２００３−３１８１２２号公報
上述した裏面照射型の固体撮像装置では、半導体基板の裏面側から光が入射されるので、光電変換が裏面側で最も多く発生する。したがって裏面付近において、光電変換された電子の隣接画素への漏れ込みによる混色を抑制することが重要である。
このような電子の漏れ込みを抑制するには素子分離を確実に行うことが好ましい。しかしながら、不純物注入及びアニールにより形成した素子分離領域の場合、高エネルギーで注入した不純物の散乱により、深い位置になるほど不純物が横方向に広がってしまう。上述した裏面照射型の固体撮像装置では、半導体基板上に配線層を形成する前に、その表面側から不純物注入を行って素子分離領域を形成するため、基板裏面付近で不純物が横方向に広がってしまい、基板裏面付近での横方向の電界が弱くなってしまう。特に受光部の面積が微小化されて受光部のサイズ（画素サイズ）が１．２μｍ以下程度となると、光電変換した電子の隣接画素への混色の抑制が困難となるという問題が生じる。画素サイズが１．２μｍ以下程度の固体撮像装置とする場合、素子分離領域は深さ１．５μｍ以上の領域で幅１００ｎｍから３００ｎｍ程度の幅とすることが要求される。
そこで、半導体基板の裏面側から不純物を注入して素子分離領域を形成することが考えられるが、この場合、表面側に既に形成された配線層にダメージを与えないようにする必要がある。このため、レーザーアニールなどで基板裏面の浅い領域だけを活性化する方法が検討されているが、不純物の熱拡散抑制と、不純物注入による結晶欠陥の回復とを両立することは難しい。
また、半導体基板の裏面にトレンチを形成して物理的に画素を分離し、隣接画素への電荷の漏れこみを抑制する方法も考えられるが、この場合も表面側に既に形成された配線層に影響するため、ある程度以上の加熱を行えないという制限は生じる。このため、トレンチ加工による白点や暗電流の発生する要因を抑制するために、トレンチ内をｐ型等の不純物でピンニングすることや、アニール等で欠陥を回復させることが難しいという問題がある。
また、このことは通常のＭＯＳトランジスタ等を備える半導体装置においても同様である。すなわち、半導体基板の表面から形成し、比較的深い領域において、不純物の拡散等によって横方向に広がることがなく、幅狭となる素子分離領域を容易且つ確実に形成する手法は確立されていない。
上記課題に鑑みて、本発明は、半導体装置及び固体撮像装置に設ける素子分離領域の、深い領域での横方向の広がりを抑制することを目的とする。
上記課題を解決するために、本発明による半導体装置は、半導体基板上にトレンチより成る素子分離領域を有する。そしてこの素子分離領域は、径の異なるトレンチが積層され、且つ、上層のトレンチの底面の径よりも下層のトレンチの開口部の径が小さい多段階のトレンチより成る構成とする。
また、本発明による半導体装置の製造方法は、半導体基板に第１のトレンチを形成する工程と、第１のトレンチの内壁に酸化膜を形成する工程と、を含む。更に、第１のトレンチの内壁に形成された酸化膜をマスクとして、第１のトレンチの底面をエッチングして第２のトレンチを形成する工程と、第２のトレンチの内部に素子分離層を形成する工程と、を含む。更に、第１のトレンチの内部に素子分離層をエピタキシャル成長する工程と、を含む。
また、本発明による固体撮像装置は、受光部と、この受光部において光電変換された電荷を信号に変換する１以上のトランジスタとより成り、２次元配列された単位画素と、単位画素を分離するトレンチ構造の素子分離領域と、を有する。そして、素子分離領域は、径の異なるトレンチが積層され、且つ、上層のトレンチの底面の径よりも下層のトレンチの開口部の径が小さい多段階のトレンチより成る構成とする。
また、本発明による固体撮像装置の製造方法は、半導体基板上に、トレンチ構造の素子分離領域を形成する工程と、素子分離領域の間に受光部を形成する工程と、受光部に接続されるトランジスタを形成する工程と、を含む。そして、素子分離領域を形成する工程は、半導体基板に第１のトレンチを形成する工程と、第１のトレンチの内壁に酸化膜を形成する工程と、を含む。更に、第１のトレンチの内壁に形成された前記酸化膜をマスクとして、第１のトレンチの底面をエッチングして第２のトレンチを形成する工程と、を含む。更に、第２のトレンチの内部に半導体層をエピタキシャル成長する工程と、第１のトレンチの内壁の側面に残る酸化膜を除去する工程と、第１のトレンチの内部に半導体層をエピタキシャル成長する工程と、を含む。
また、本発明による電子機器は、上述した本発明構成の半導体装置又は固体撮像装置を備える構成とする。
上述したように、本発明による半導体装置及び固体撮像装置は、その素子分離領域として、径の異なるトレンチが積層され、且つ、上層のトレンチの底面の径よりも下層のトレンチの開口部の径が小さい多段階のトレンチより成る構成とする。
なお、ここでトレンチの「径」とは、トレンチの平面形状によらず、任意の断面におけるトレンチの「幅」に相当する。つまり、いずれの断面においても上層のトレンチの底面の幅よりも、これより下層のトレンチの開口端の幅が小さい構成であることを意味する。
このような構成のトレンチは、上述した本発明による半導体装置の製造方法又は固体撮像装置の製造方法を利用することで容易且つ確実に形成することができる。すなわち、これらの製造方法では、比較的径の大きい第１のトレンチの内壁及び底面に酸化膜を形成し、この酸化膜をマスクとして異方性エッチングにより第２のトレンチを形成する。このため、第２のトレンチの開口端は確実に第１のトレンチの底面の径より内側に形成される。これにより、第１のトレンチの底面の径よりも第２のトレンチの開口部の径を小さくして多段階のトレンチを容易且つ確実に形成することができる。つまり、確実に深さ方向に幅狭となる素子分離領域を形成することが可能となる。
このため、裏面照射型の固体撮像装置に用いる場合において、配線層形成前に素子分離領域を形成しても光入射側における素子分離領域の幅が小さく、不純物が横方向に広がることがない。同時に、トレンチ加工が配線層形成前であり、白点や暗電流の発生要因を、トレンチ内をｐ型等の不純物でピンニングすることや、アニール等で欠陥を回復させて抑制することが可能であり、白点や暗電流の発生を抑えることができる。また、トランジスタ等を備える各種の半導体装置に適用する場合においても、素子分離領域の深さ方向の幅を制御よく形成することができるので、種々の目的に応じて素子分離領域のサイズを制御性良く調整することが可能となる。
本発明によれば、半導体装置又は固体撮像装置に設ける素子分離領域の、深い領域での横方向の広がりを確実に抑えることができる。
本発明の実施形態に係る半導体装置の概略断面構成図である。 Ａ〜Ｄは本発明の第２の実施形態に係る半導体装置の製造方法を示す工程図である。 Ａ及びＢは本発明の実施形態に係る半導体装置の製造方法を示す工程図である。 本発明の実施形態に係る固体撮像装置の概略構成図である。 本発明の実施形態に係る固体撮像装置の要部の概略断面構成図である。 Ａ〜Ｃは本発明の実施形態に係る固体撮像装置の製造方法を示す工程図である。 本発明の実施形態に係る固体撮像装置の製造方法を示す工程図である。 本発明の実施形態に係る固体撮像装置の製造方法の変形例を示す工程図である。 本発明の実施形態に係る固体撮像装置の第１の変形例の要部の概略断面構成図である。 本発明の実施形態に係る固体撮像装置の第２の変形例の要部の概略断面構成図である。 本発明の実施形態に係る固体撮像装置の第３の変形例の要部の概略断面構成図である。 本発明の実施形態に係る固体撮像装置の他の例の概略断面構成図である。 本発明の実施形態に係る電子機器の概略構成図である。
以下本発明を実施するための最良の形態（以下実施形態という）の各例を、図面を参照して説明する。説明は以下の順序で行う。
１．第１の実施形態（半導体装置及び半導体装置の製造方法の実施形態）
（１）半導体装置の実施形態（ＭＯＳトランジスタの実施形態）
（２）半導体装置の製造方法の実施形態（ＭＯＳトランジスタの製造方法の実施形態）
２．第２の実施形態（固体撮像装置及び固体撮像装置の製造方法の実施形態）
（１）固体撮像装置の実施形態（ＣＩＳ裏面照射型固体撮像装置の例）
（２）固体撮像装置の製造方法の実施形態（ＣＩＳ裏面照射型固体撮像装置の製造方法の実施形態
（３）固体撮像装置の実施形態の変形例
（４）固体撮像装置の他の実施形態（ＣＩＳ表面照射型固体撮像装置の実施形態）
３．第３の実施形態（電子機器の実施形態）
１．第１の実施形態（半導体装置及び半導体装置の製造方法の実施形態）
（１）半導体装置の実施形態（ＭＯＳトランジスタの実施形態）
図１は、第１の実施形態に係る半導体装置の要部の概略断面構成図である。図１に示すように、この半導体装置１０は、Ｓｉ等の半導体基板１上に、多段階トレンチ構造の素子分離領域６を有し、素子分離領域６の間にＭＯＳ型トランジスタを有する例である。このトランジスタは、酸化膜等より成るゲート絶縁層７上にゲート電極８が形成され、その両側にソース／ドレイン領域９ａ及び９ｂが形成されて成る。素子分離領域６は、径の異なる第１のトレンチ３及び第２のトレンチ５が積層されて成る。そしてこの上層の第１のトレンチ３の底面の径よりも、下層の第２のトレンチ５の開口部の径が小さい構成とされた多段階のトレンチとされる。そして第１のトレンチ３及び第２のトレンチ５の内部に例えば不純物含有半導体層が形成されて、素子分離領域６が構成される。ここで第１のトレンチ３及び第２のトレンチ５の「径」とは、図１においては、ゲート電極８を横切る方向の断面における幅を示すが、その他の断面における幅も示す。すなわち任意の断面において同様に、上層のトレンチの幅よりも下層のトレンチの幅が小さくなるように、素子分離領域６が構成される。なお、素子分離領域６の平面形状や大きさは特に限定されない。
このような構成の素子分離領域６を有する半導体装置１０は、イオン打ち込みにより素子分離領域を形成する従来構成の半導体装置と比べて、素子分離領域６の深い領域での横方向の広がりを抑えることができる。このため、この素子分離領域６を例えば上述した特許文献１に記載された高耐圧ＭＯＳトランジスタに適用することで、深い領域まで不純物の横方向の広がりの少ない素子分離領域を有する高耐圧ＭＯＳトランジスタを提供することができる。またその他ＭＯＳトランジスタ以外の各種トランジスタ、メモリ素子、キャパシタ等の種々の素子分離領域を有する半導体装置に本発明を適用し得ることはいうまでもない。
また、半導体装置の種類や用途によっては、下層に設ける比較的径の小さいトレンチに不純物が入半導体層を選択エピタキシャル成長により形成し、上層の比較的径の大きいトレンチには酸化膜を埋め込んで形成してもよい。このような構成とする場合においても、深い領域における不純物拡散層の横方向の広がりを確実に抑えることができる。このため、微細なサイズのトランジスタを形成する場合に、設計通りの素子分離領域を形成することが可能となる。
（２）半導体装置の製造方法の実施形態（ＭＯＳトランジスタの製造方法の実施形態）
次に、本発明の第１の実施形態に係る半導体装置の製造方法の一例を、図２及び図３を参照して説明する。この例においては、２段階のトレンチを設ける例で、上下のトレンチに不純物含有半導体層をエピタキシャル成長して埋め込む例を示す。先ず図２Ａに示すように、Ｓｉや化合物半導体、また絶縁性基板上に半導体層が形成されて成るＳＯＩ等の半導体基板１上に、熱酸化やＣＶＤ等により酸化膜２を形成する。その後、フォトリソグラフィ等の適用によって所定の径の第１のトレンチ３を形成する。ここで、第１のトレンチ３のエッチング処理は例えば、枚葉のドライエッチング装置において、下記の条件で行うことができる。
圧力：５０〜１５０ｍＴｏｒｒ
ＲＦパワー：５００〜９００Ｗ
エッチングガス：ＨＢｒ、ＮＦ３、Ｏ２
ＨＢｒ流量：１００〜３００ｓｃｃｍ／
ＮＦ３流量：５〜１５ｓｃｃｍ
Ｏ２流量：０〜５ｓｃｃｍ）
次に、図２Ｂに示すように、第１のトレンチ３の内壁に、熱酸化やＣＶＤ等により酸化膜４を形成する。酸化膜４をＣＶＤにより形成する場合は、第１のトレンチ３の内壁から表面上に形成されるが、熱酸化により形成する場合は、第１のトレンチ３の内壁の内部に侵食して形成される。図２Ｂにおいては、熱酸化により形成する場合を例示している。またこの酸化膜４の厚さは、第１のトレンチ３の径と後述する第２のトレンチの径との差に対応するため、目的とする素子分離領域の形状や種類、サイズ等によって適宜選定することが好ましい。酸化膜４の厚さは、酸化処理時間の制御により精度良く調整することが可能である。
その後、図２Ｃに示すように、異方性ドライエッチングを追加して行って、第２のトレンチ５を形成する。上述したように、この第２のトレンチ５の径は、第１のトレンチ３の内壁に形成した酸化膜４の膜厚分、径が小さくなる。
この状態において、図２Ｄに示すように、第２のトレンチ５の内部に選択エピタキシャル成長により、例えば不純物含有半導体等より成る素子分離層６ａを形成して、第２のトレンチ５を埋め戻す。この素子分離層６ａとしては、例えばＢ（ボロン）ドープのＳｉ等を用いることができる。この場合のエピタキシャル成長は例えば下記の条件で行うことができる。
温度：７５０℃〜８５０℃
圧力：１０Ｔｏｒｒ〜７６０Ｔｏｒｒ
原料ガス：ジクロロシラン（ＤＣＳ）、ＨＣｌ、Ｈ２、Ｂ２Ｈ６
ＤＣＳ流量：１０〜１００ｓｃｃｍ
ＨＣｌ流量：１０〜３００ｓｃｃｍ
Ｈ２流量：１０〜５０ｓｌｍ
Ｂ２Ｈ６（１００ｐｐｍ／Ｈ２）流量：０．０１〜１０ｓｃｃｍ
このエピタキシャル成長の際、第１のトレンチ３の内壁に形成した酸化膜４が選択エピタキシャル成長におけるマスクとなり、第１のトレンチ３内には半導体層は形成されない。
続いて、図３Ａに示すように、第１のトレンチ３の内壁に残る酸化膜４を、例えばウエットエッチングにより除去する。ここで、ウエットエッチングには例えば、バッチ式のウエットエッチング装置において、１：１００に希釈した希フッ酸（ＤＨＦ）により処理を行うことができる。
最後に、図３Ｂに示すように、第１のトレンチ３の内部に素子分離層６ｂを形成して、第１のトレンチ３を埋め戻す処理を行う。この素子分離層６ｂは、例えば選択エピタキシャル成長による不純物含有半導体層とすることができ、ＢドープのＳｉ等を用いることができる。なお、そのエピタキシャル成長の条件は第２のトレンチ５を埋め戻す際の成長条件と同様とし得る。また、図３Ａに示す工程において酸化膜４を除去することなく、更に熱酸化等を行って、酸化膜より成る素子分離層６ｂを第１のトレンチ３の内部に形成してもよい。
その後、素子分離領域６に囲まれた領域に、酸化膜等より成るゲート絶縁層７、ゲート電極８、及びその両側にソース／ドレイン領域９ａ及び９ｂを形成する。これらを含め素子分離領域６以外の各部の製造方法は特に限定されず、いずれの製造方法も適用される。
以上の製造工程を経ることで、径の異なる第１のトレンチ３及び第２のトレンチ５を有する多段階のトレンチより成る素子分離領域６を形成することができる。この場合、上層の第１のトレンチ３の底面の径よりも、下層の第２のトレンチ５の開口部の径を小さく、且つ確実に第１のトレンチの３の底面より内側に第２のトレンチ５の開口部を形成することができる。そして、深い領域において不純物の横方向の広がりが抑えられ、幅狭な形状とされたトレンチ構造の素子分離領域６を有する半導体装置１０を形成することができる。
２．第２の実施形態（固体撮像装置及び固体撮像装置の製造方法の実施形態）
（１）固体撮像装置の実施形態（ＣＩＳ裏面照射型固体撮像装置の例）
次に、本発明の第２の実施形態に係る固体撮像装置の一例について図４を参照して説明する。この例においては、例えばカメラ等の電子機器の撮像部として適用可能なＣＩＳ搭載型の固体撮像装置の例であり、後述する実施形態及び変形例による固体撮像装置に適用される。本例の固体撮像装置１００は、Ｓｉ基板等より成る基板１０１に複数の受光部を含む画素１０２が規則的に２次元アレイ状に配列された画素アレイ（画素領域）１０３と、周辺回路部とを有して構成される。画素１０２は、光電変換を行う受光部となる例えばフォトダイオードと、複数の画素トランジスタ（ＭＯＳトランジスタ）を有して成る。複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３つのトランジスタで構成することができる。その他、選択トランジスタを追加して４つのトランジスタで構成することもできる。単位画素の等価回路は通常と同様であるので、詳細説明は省略する。画素１０２は、１つの単位画素として構成することができる。また、画素１０２は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有する１つのフローティングディフージョンと、共有する１つずつの他の画素トランジスタとから構成される。すなわち、共有画素では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。
周辺回路部は、垂直駆動回路１０４と、カラム信号処理回路１０５と、水平駆動回路１０６と、出力回路１０７と、制御回路１０８などを有して構成される。
制御回路１０８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置の内部情報などのデータを出力する。すなわち、制御回路１０８では、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路１０４、カラム信号処理回路１０５及び水平駆動回路１０６などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路１０４、カラム信号処理回路１０５及び水平駆動回路１０６等に入力する。
垂直駆動回路１０４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路１０４は、画素アレイ１０３の各画素１０２を行単位で順次垂直方向に選択走査し、垂直信号線１０９を通して各画素１０２の受光部において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路１０５に供給する。
カラム信号処理回路１０５は、画素１０２の例えば列ごとに配置されており、１行分の画素１０２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路１０５は、画素１０２固有の固定パターンノイズを除去するためのＣＤＳや、信号増幅、ＡＤ変換等の信号処理を行う。カラム信号処理回路１０５の出力段には水平選択スイッチ（図示せず）が水平信号線１１０との間に接続されて設けられる。
水平駆動回路１０６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１０５の各々を順番に選択し、カラム信号処理回路１０５の各々から画素信号を水平信号線１１０に出力させる。
出力回路１０７は、カラム信号処理回路１０５の各々から水平信号線１１０を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１１２は、外部と信号のやりとりをする。
本実施形態に係る固体撮像装置１００は、上述した画素１０２の基板１０１に、径の異なるトレンチが積層され、且つ、上層のトレンチの底面の径よりも下層のトレンチの開口部の径が小さい構成の素子分離領域を設けるものである。図５は、裏面照射型のＣＩＳ固体撮像装置に適用するものであり、図５においては、複数の画素を含む概略断面構成図を示す。
図５に示すように、この裏面照射型の固体撮像装置３０は、Ｓｉ等の基板２１に、例えば赤、緑及び青色に対応するＰＤ等の受光部２８が形成される。そしてその一方の面（表面）に画素トランジスタのゲート電極２９が形成され、その上に絶縁層３１を介して配線層３２が形成され、その上に、支持基板３３が接合されて成る。一方、基板２１の他方の面（裏面）には、例えば赤、緑及び青色に対応するカラーフィルタ３４と、これらに対応する位置にオンチップレンズ３５が形成される。図５において一点鎖線Ｌ１及びＬ２は、光がオンチップレンズ３５及びカラーフィルタ３４を経由して受光部２８に向かう様子を模式的に示すものである。そしてこの例においては、受光部２８の素子分離領域２６が、径の異なる２つのトレンチが積層され、且つ、上層のトレンチの底面の径よりも下層のトレンチの開口部の径が小さい多段階のトレンチより成る構成としている。
このような構成のトレンチより成る素子分離領域２６を設ける固体撮像装置３０によれば、従来の高エネルギーイオン注入による素子分離領域を設ける場合とは逆に、裏面の深い領域で分離領域の幅を細くすることができる。上述の例では裏面を光入射面とする裏面照射型構成であり、裏面付近の電界を強くできることにより、混色を抑制することが可能となる。更に、ＰＤより成る受光部２８の容量を、特に青色領域における受光部２８の光入射面近傍で大きくすることができ、これにより青色の飽和信号量を増大させることができるので、ダイナミックレンジを改善させることができる。
（２）固体撮像装置の製造方法の実施形態（ＣＩＳ裏面照射型固体撮像装置の製造方法の実施形態）
次に、図５に示す固体撮像装置３０の製造プロセスに適用して好適な固体撮像装置の製造方法の一例を図６Ａ〜Ｃを参照して説明する。この例では、先ず図６Ａに示すように、Ｓｉ等の基板２１の表面上に熱酸化等により酸化膜２２を形成する。そして、後工程で形成する受光部を分離する領域に、例えばＳｉ活性層（図示せず）の深さと比べて浅い深さの第１のトレンチ２３を形成する。ここで、第１のトレンチ２３の形成には、例えば枚葉のドライエッチング装置において、以下の条件にてエッチング処理を行うことができる。
圧力：５０〜１５０ｍＴｏｒｒ
ＲＦパワー：５００〜９００Ｗ
エッチングガス：ＨＢｒ／ＮＦ３／Ｏ２
ＨＢｒ流量：１００〜３００ｓｃｃｍ
ＮＦ２流量：５〜１５ｓｃｃｍ
Ｏ２流量０〜５ｓｃｃｍ
このとき、基板２１上の酸化膜２２と、第１のトレンチ２３の内壁の酸化膜２４がエッチングにおけるマスクとなる。したがって、酸化膜２４の膜厚及びエッチング条件を調整することで、第２のトレンチ２５の開口部の径を精度良く調整することが可能である。
次に、第１のトレンチ２３の内壁に、熱酸化やＣＶＤ等により酸化膜２４を形成する。図示の例では、ＣＶＤにより酸化膜２４を形成した場合を示し、酸化膜２４は第１のトレンチ２３の内壁から表面側のみに（トレンチの内側に向かって）成膜される。この場合も、熱酸化により形成することも可能であり、またその膜厚は、第１の実施形態と同様に、後述する下層のトレンチにおいて目的とする開口部の径に対応して適宜選定し、成膜条件を調整することが好ましい。その後、図６Ｂに示すように、例えば上記第１のトレンチ２３と同様のエッチング条件による異方性ドライエッチングを行って、第２のトレンチ２５を形成する。この際、第２のトレンチ２５は、第１のトレンチ２３の内壁の酸化膜２４の膜厚分、開口部の径が小さくなり、第１のトレンチ２３の底面の径の内側に、第２のトレンチ２５の開口部の径が形成される。この状態において、第２のトレンチ２５の内部に、例えば選択エピタキシャル成長により、ＢドープのＳｉ等より成る素子分離層２６ａを形成して、第２のトレンチ２５の内部を埋め戻す。この素子分離層２６aは、後の工程で形成する受光部の導電型と反対の導電型の半導体層とすることが好ましい。ここで、Ｂドープのエピタキシャル成長は、例えば以下の条件で行うことができる。
温度：７５０℃〜８５０℃
圧力：１０Ｔｏｒｒ〜７６０Ｔｏｒｒ
原料ガス：ＤＣＳ、ＨＣｌ、Ｈ２、Ｂ２Ｈ６
ＤＣＳ流量：１０〜１００ｓｃｃｍ
ＨＣｌ流量：１０〜３００ｓｃｃｍ
Ｈ２流量：１０〜５０ｓｌｍ
Ｂ２Ｈ６（１００ｐｐｍ／Ｈ２）流量：０．０１〜１０ｓｃｃｍ
この際、第１のトレンチ２３の内壁に形成した酸化膜２４が、選択エピタキシャル成長におけるマスクとなる。続いて、図６Ｃに示すように、第１のトレンチ２３の内壁の酸化膜２４を例えばウエットエッチングにより除去する。このウエットエッチングとしては、例えばバッチ式のウエットエッチング装置において、１：１００に希釈したＤＨＦにより行うことができる。最後に、第１のトレンチ２３の内部に、例えば選択エピタキシャル成長により、ＢドープのＳｉ等の素子分離層２６ｂを形成して、第１のトレンチ２３の内部を埋め戻す。
以上の工程を経ることにより、径の異なる第１のトレンチ２３及び第２のトレンチ２５を有する多段階、この場合、２段階のトレンチより成る素子分離領域２６を形成することができる。この場合、上層の第１のトレンチ２３の底面の径よりも、下層の第２のトレンチ２５の開口部の径を小さく、且つ確実に第１のトレンチの２３の底面より内側に第２のトレンチ２５の開口部を形成することができる。そして、深い領域において不純物の横方向の広がりのない、幅狭な形状とされたトレンチより成る素子分離領域２６を形成することができる。
その後、素子分離領域２６で分離された領域に、従来と同様のプロセスを使ってフォトダイオード等より成る受光部２８と、熱酸化等によるゲート絶縁層２７及びゲート電極２９等を含んで複数の画素トランジスタを形成する。また、図示しないが周辺回路を形成する。
続いて、図７に示すように、絶縁層３１を介して多層の配線層３２を形成し、配線層３２上の平坦化層上に、支持基板３３をに貼り合わせる。更に、図示しないが裏面側からＳｉ等の基板２１を研削して所望の膜厚とし、その上に、カラーフィルタ及びオンチップレンズを形成して、図５に示す裏面照射型の固体撮像装置３０を得ることができる。なお、素子分離領域２６以外の各部の製造方法は特に限定されず、いずれの製造方法でも採用でき、またその他遮光膜等種々の構成の追加も可能である。
上述した製造工程による場合、トレンチ構造を２回以上の複数回に分けて形成する。その後、選択エピタキシャル成長によって、トレンチ毎に埋め戻す工程としている。この場合、一度のエピタキシャル成長工程により埋め戻すトレンチの深さは、トレンチ全体と比べて深さが半分以下に低減される。このため、例えばアスペクト比が１０以上のような、幅狭で深い形状のトレンチを最終的に形成する場合においても、一回のエピタキシャル成長ではアスペクト比が１０未満に抑えられることとなり、ボイドの発生を起こしにくい。したがって、アスペクト比の高いトレンチ構造の素子分離領域を形成する場合においても、ボイドを形成することなくエピタキシャル成長を行うことが可能となる。
このように、裏面照射型の固体撮像装置３０に適用する実施形態によれば、基板２１の裏面の深い領域、すなわち最終的に光入射面（受光面）側で素子分離領域２６の径（所定の断面における幅）を細くし、且つ所望の径に精度よく調整することができる。この場合、例えば画素サイズを１．２μｍとする場合において、受光部２８の表面から深さ１．５μｍ以下の領域における素子分離領域２６の幅を、０．２μｍ以下程度に幅狭に構成することができる。これにより、裏面（受光面）付近の電界を強くすることができるため、混色を抑制することができる。更に、ＰＤより成る受光部２８の容量を、特に青色のカラーフィルタ３４に対応する受光面近傍の領域、すなわち青色領域において大きくすることができる。このため、青色帯域の飽和信号量を増大させることができるので、ダイナミックレンジを改善させることが可能となる。
（３）固体撮像装置の変形例
上述の図５〜図７に示す例においては、素子分離領域を２段階のトレンチより構成する場合を示すが、素子分離領域のトレンチ構造はこれに限定されない。他の構成による素子分離領域を有する固体撮像装置の変形例を以下説明する。
（３−１）３段階トレンチ構造の変形例
図８Ａ〜Ｄを参照して、３段階トレンチ構造により素子分離領域を構成する例について、その製造方法の一例と共に説明する。この場合、先ず図８Ａに示すように、基板４１上に、熱酸化等により酸化膜４２を形成する。そして、フォトリソグラフィ等の適用により第１のトレンチ４３を形成し、その内部に熱酸化やＣＶＤ等により酸化膜４４を形成する。次に、酸化膜４２及び４４をマスクとして、第２のトレンチ４５を形成する。
そしてこの場合、図８Ｂに示すように、第１のトレンチ４３及び第２のトレンチ４５の内部に更に、熱酸化又はＣＶＤ等により酸化膜４６を形成する。そして、これら酸化膜４２、酸化膜４４及び酸化膜４６をマスクとして、図８Ｃに示すように、第２のトレンチ４５の底部に、第３のトレンチ４７を形成する。この第３のトレンチ４７は、第２のトレンチ４５を形成する場合と同様、第２のトレンチ４５の底面の径と比べて、第３のトレンチ４７の開口部の径が小さくなるように形成される。つまり、第１のトレンチ４３の底面より内側に第２のトレンチ４５の開口部が形成され、第２のトレンチ４５の底面より内側に第３のトレンチ４７の開口部が形成される。
その後、先ず第３のトレンチ４７の内部に選択エピタキシャル成長により素子分離領域となるＢドープＳｉ等の材料層を形成する。続いて、第２のトレンチ４５の内壁の酸化膜４６をウエットエッチング等により除去し、第２のトレンチ４５の内部に同様に選択エピタキシャル成長により素子分離領域となる材料層を同様に形成する。最後に、第１のトレンチ４３の内壁の酸化膜４４をウエットエッチング等により除去し、第１のトレンチ４３の内部に選択エピタキシャル成長により素子分離領域となる材料層を同様に形成する。これにより、第１のトレンチ４３、第２のトレンチ４５及び第３のトレンチ４７の内部がＢドープＳｉ等の素子分離材料層による埋め戻されて、３段階のトレンチより成る素子分離領域４８が形成される。
なお、上述した第２のトレンチ４５の内壁の酸化膜４６のみを除去する工程は、ウエットエッチングの時間調整で行ってもよいが、他の方法により行ってもよい。例えば、第１のトレンチ４３の酸化膜４４として、熱酸化膜などのエッチレートが比較的遅い膜を形成する。そして、第２のトレンチ４５の内壁には、例えばＬＰ−ＴＥＯＳなどのエッチレートが比較的速い膜を酸化膜４６としてを形成する。このようにエッチレートの遅い膜と速い膜とを組み合わせることで、第１のトレンチ４３の内壁の酸化膜４４を残しつつ、第２のトレンチ４５の内壁の酸化膜４６をある程度の選択性を持って除去することが可能である。
このような構成の素子分離領域４８を、前述の図５〜図７において説明した固体撮像装置３０に用いることによって、同様に、受光面から深い領域においても横方向の広がりを抑えた素子分離領域４８を備える固体撮像装置３０を提供することができる。これにより、受光面付近の電界を強くして、混色を抑制することができる。また青色領域においてＰＤ等の受光部の容量を大きくすることができ、青色帯域の飽和信号量を増大させることができて、ダイナミックレンジを改善することが可能である。
また、この場合においても、最終的に形成するトレンチの深さを３分割して選択エピタキシャル成長を行って素子分離領域４８を形成することができるので、ボイドの発生を抑えることができる。
（３−２）４段階トレンチ構成の変形例
トレンチ構造は、図９に示すように、４段階構成としてもよく、また図示しないが５段階以上の構成とすることもできる。この場合、基板５１上に、熱酸化等による酸化膜５２が形成され、４段階のトレンチ５３、５５、５７、５８より成る素子分離領域５９が形成される。このように４段階以上とする場合は、上述の図８Ｃに示す工程において、更に熱酸化やＣＶＤ等により酸化膜を形成して、最下層のトレンチの下部に、これより径の小さいトレンチを形成すればよい。各段階において、上層の内壁の酸化膜をマスクとしてエッチングを行うことにより、各積層部分において、上層のトレンチの底部よりも下層のトレンチの開口を小さく形成することができる。このような構成のトレンチにより素子分離領域を形成することで、上述の各例と同様に、深い領域における横方向の広がりを抑えた素子分離領域を備える固体撮像装置を得ることができる。
そしてこの場合も、図５に示す裏面照射型の固体撮像装置３０に適用することで、受光面付近の電界を強くして、混色を抑制することができる。また、青色領域においてＰＤ等の受光部の容量を大きくすることができ、青色帯域の飽和信号量を増大させることができて、ダイナミックレンジを改善することが可能である。
更に、この場合においても、最終的に形成するトレンチの深さを４回以上に分割して選択エピタキシャル成長を行って素子分離領域５９を形成することにより、ボイドの発生を抑えることができる。
（３−３）トレンチに異なる材料層が積層される構成の変形例
この例では、図１０に示すように、第１のトレンチ６３、第２のトレンチ６５それぞれに、異なる材料より成る素子分離層６６ａ、６６ｂを選択エピタキシャル成長等により形成して素子分離領域６６を形成する例を示す。この場合、基板６１上に熱酸化等により酸化膜６２が形成され、第１及び第２のトレンチ６３及び６５が形成され、その内部に素子分離層６６ａ及び６６ｂが形成される。更に、例えば素子分離層６６ａ及び６６ｂにおいてＢドープＳｉ等の不純物含有半導体を選択エピタキシャル成長等により形成する。そしてこの例では、不純物濃度を下層の素子分離層６６ａでは比較的高濃度とし、上層の素子分離層６６ｂでは、素子分離層６６ａと比較して低濃度に選定して構成される。固体撮像装置の構成によっては、濃度の高低は上下逆として構成してもよい。このような構成とする場合、上述の２段階構成とする場合の効果に加えて、以下の効果が得られる。すなわちこの場合、基板６１の受光面に近い比較的浅い領域でのＢ等の不純物濃度を低くすることで、画素トランジスタの近傍の寄生容量を低減化することができる。これにより、変換効率の低下を抑制することができる。
なお、このように不純物濃度を変化させるのは、トレンチ毎に変化させるのみならず、同一の径のトレンチ内においても徐々に変化させることができる。例えば図１１に示す例では、基板７１上に酸化膜７２を形成し、例えば２段階の第１のトレンチ７３及び第２のトレンチ７５を形成する。そしてこれら第１及び第２のトレンチ７３及び７５の内部に、ＢドープＳｉ等より成る素子分離領域７６を、その濃度を徐々に変化させて形成する。この場合、下層の第２のトレンチ７５内から上層の第１のトレンチ７３内にかけて、３以上の多段階、又は無段階で連続的に不純物濃度を変化させて選択エピタキシャル成長を行って素子分離領域７６を形成する。なお、一般的にエピタキシャル成長中の不純物濃度は、段階的に変化させることも、又はエピタキシャル成長を停止することなく刻々と連続的に変化させることも可能である。
このような構成とする場合においても、図１０に示す例と同様に、比較的受光面に近い浅い領域での不純物濃度を低くすることで、画素トランジスタの近傍の寄生容量を低減化することができる。これにより、変換効率の低下を抑制することができる。
（４）固体撮像装置の他の実施形態（ＣＩＳ表面照射型固体撮像装置の実施形態）
次に、固体撮像装置の他の実施形態として、裏面照射型ではなく通常の表面照射型のＣＩＳ固体撮像装置に適用する例について、図１２を参照して説明する。図１２に示す固体撮像装置５０は、例えば図４に示す構成の固体撮像装置１００に適用されるものである。
この固体撮像装置５０は、シリコン等より成る基板２０１上に、深い領域において幅狭とされた多段階のトレンチ、図示の例では２段階のトレンチより成る素子分離領域２０６が形成される。そしてこの素子分離領域２０６により分離された領域に、入射光を光電変換するＰＤ等より成る受光部２０８が形成され、その上に絶縁層（図示せず）を介して画素トランジスタのゲート電極２０９が形成される。更にこの画素トランジスタ上に、絶縁層２１０を介して配線層２１１が形成される。更にこの上に平坦化層を介して、受光部２０８に対応する位置にカラーフィルタ２１４が形成される。またこの上にはオンチップレンズ２１５が形成される。図１２において一点鎖線Ｌ３及びＬ４は、光がオンチップレンズ２１５及びカラーフィルタ２１４を経由して受光部２０８に向かう様子を模式的に示すものである。そしてこの例においては、受光部２０８の素子分離領域２０６が、径の異なる２つのトレンチが積層され、且つ、上層のトレンチの底面の径よりも下層のトレンチの開口部の径が小さい多段階のトレンチより成る構成とするものである。
このような構成とする表面照射型の固体撮像装置５０によれば、受光面に対して深い領域での素子分離領域２０６の幅を細くすることができる。よって、例えば赤色領域のＰＤ等の受光部２０８の容量を大きくすることができ、赤色領域における飽和信号量を増大させ、ダイナミックレンジを改善させることができる。
３．第３の実施形態（電子機器の実施形態）
上述の本発明の実施形態に係る半導体装置や固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話やゲーム機器等、種々の撮像機能を備えた電子機器に適用することができる。
図１３に、本発明の実施形態に係る電子機器の一例の概略構成図を示す。本実施形態に係る電子機器５００は、静止画像又は動画撮影可能なビデオカメラを例としたものである。この電子機器５００は、固体撮像装置５０１と、固体撮像装置５０１の受光部に入射光を導く集光光学系５０２と、シャッタ装置５０３を有する。更に、電子機器５００は、固体撮像装置５０１を駆動する駆動部５０４と、固体撮像装置５０１の出力信号を処理する信号処理部５０５とを有する。
固体撮像装置５０１は、上述した各実施形態の固体撮像装置のいずれかが適用される。また、固体撮像装置５０１に替えて、又は固体撮像装置５０１に加えて、駆動部５０４に含まれるいずれかの半導体装置に、上述した第１の実施形態の半導体装置を適用してもよい。光学系（光学レンズ）５０２は、被写体からの像光（入射光）を固体撮像装置５０１の撮像面上に結像させる。これにより、固体撮像装置５０１内に、一定期間信号電荷が蓄積される。集光光学系５０２は、複数の光学レンズから構成された光学レンズ系としてもよい。シャッタ装置５０３は、固体撮像装置５０１への光照射期間及び遮光期間を制御する。駆動部５０４は、固体撮像装置５０１の転送動作及びシャッタ装置５０３のシャッタ動作を制御する駆動信号を供給する。駆動部５０４から供給される駆動信号（タイミング信号）により、固体撮像装置５０１の信号転送を行う。信号処理部５０５は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。
本実施形態に係るカメラなどの電子機器によれば、固体撮像装置５０１において、素子分離領域の径（所定の断面における幅）を細くし、且つ所望の径に精度よく調整することができる。これにより、裏面照射型のCIS固体撮像装置に適用する場合は、受光面付近の電界を強くすることができるため、混色を抑制することができる。更に、ＰＤより成る受光部の容量を特に青色カラーフィルタに対応する受光面近傍の領域、すなわち青色領域において大きくすることができる。これにより青色帯域の飽和信号量を増大させることができるので、ダイナミックレンジを改善させることが可能となる。
逆に、表面照射型のCIS固体撮像装置に適用する場合は、受光面から深い領域のＰＤ等より成る受光部の容量を大きくすることができるので、赤色帯域の飽和信号量を増大させることができ、ダイナミックレンジを改善させることが可能となる。
そして、このように隣接画素からの混色を抑えることができる固体撮像装置を備えることから、混色などのノイズを低減し、感度の向上を図って、高画質、高品質の電子機器を提供することができる。
また、上述した図１３に示す電子機器を含んでカメラモジュールを構成することもできる。このカメラモジュールには上記のカメラ等の電子機器５００の備える構成に加え、レンズ系を組み込んだ鏡筒を備えた構成とすることができる。上述した構成の固体撮像装置を含む電子機器を備えたカメラモジュールによれば、固体撮像装置における混色などのノイズの抑制が図られ、高感度化が図れるので、高画質、高品質のカメラを構成することができる。
１，２１．半導体基板、２，２２．酸化膜、３，２３．第１のトレンチ、４，２４．酸化膜、５，２５．第２のトレンチ、６ａ，６ｂ，２６ａ，２６ｂ．素子分離層、６，２６．素子分離領域、７．ゲート絶縁層、８．ゲート電極、１０．半導体装置、２８．受光部、３１．絶縁層、３２．配線層、３３．支持基板、３４．カラーフィルタ、３５．オンチップレンズ、３０，５０，１００，５０１．固体撮像装置、５００．電子機器、５０２．集光光学系、５０４．駆動部、５０５．信号処理部

Claims (12)

  1. 半導体基板に、素子分離領域を有し、
    前記素子分離領域は、径の異なるトレンチが積層され、且つ、上層のトレンチの底面の径よりも下層のトレンチの開口部の径が小さい多段階のトレンチより成る
    半導体装置。
  2. 半導体基板に第１のトレンチを形成する工程と、
    前記第１のトレンチの内壁に酸化膜を形成する工程と、
    前記第１のトレンチの内壁に形成された前記酸化膜をマスクとして、前記第１のトレンチの底面をエッチングして第２のトレンチを形成する工程と、
    前記第２のトレンチの内部に素子分離層を形成する工程と、
    前記第１のトレンチの内部に素子分離層を形成する工程と、を含む
    半導体装置の製造方法。
  3. 受光部と、前記受光部において光電変換された電荷を信号に変換する１以上のトランジスタとより成り、２次元配列された単位画素と、
    前記単位画素を分離するトレンチ構造の素子分離領域と、を有し、
    前記素子分離領域は、径の異なるトレンチが積層され、且つ、上層のトレンチの底面の径よりも下層のトレンチの開口部の径が小さい多段階のトレンチより成る
    固体撮像装置。
  4. 前記トレンチは、前記トランジスタに接続される配線が形成される表面側から形成されて成る請求項３記載の固体撮像装置。
  5. 前記トランジスタに接続される配線が形成される面とは反対の面から光を入射させる構成である請求項３又は４に記載の固体撮像装置。
  6. 前記素子分離領域は、前記受光部を構成する半導体層の導電型と反対の導電型の半導体層が前記トレンチにエピタキシャル成長によって形成されて成る請求項３又は４に記載の固体撮像装置。
  7. 前記トレンチの内部に、深さ方向に不純物濃度が異なる複数の半導体層が形成されて成る請求項３又は４に記載の固体撮像装置。
  8. 前記トレンチの内部に、深さ方向に不純物濃度が徐々に異なる半導体層が形成されて成る請求項３又は４に記載の固体撮像装置。
  9. 半導体基板上に、トレンチ構造の素子分離領域を形成する工程と、
    前記素子分離領域の間に受光部を形成する工程と、
    前記受光部に接続されるトランジスタを形成する工程と、を含み、
    前記素子分離領域を形成する工程は、
    前記半導体基板に第１のトレンチを形成する工程と、
    前記第１のトレンチの内壁に酸化膜を形成する工程と、
    前記第１のトレンチの内壁に形成された前記酸化膜をマスクとして、前記第１のトレンチの底面をエッチングして第２のトレンチを形成する工程と、
    前記第２のトレンチの内部に半導体層をエピタキシャル成長する工程と、
    前記第１のトレンチの内壁の側面に残る前記酸化膜を除去する工程と、
    前記第１のトレンチの内部に半導体層をエピタキシャル成長する工程と、を含む
    固体撮像装置の製造方法。
  10. 前記第１のトレンチを形成する工程から、前記第１のトレンチの内部に半導体層をエピタキシャル成長する工程と、を１回以上繰り返して、前記素子分離領域に３段階以上のトレンチを形成する請求項９に記載の固体撮像装置の製造方法。
  11. 半導体基板に、素子分離領域が形成された半導体装置を備え、
    前記素子分離領域は、径の異なるトレンチが積層され、且つ、上層のトレンチの底面の径よりも下層のトレンチの開口部の径が小さい多段階のトレンチより成る
    電子機器。
  12. 入射光を受光する受光部と、前記受光部から光電変換された信号を処理するトランジスタと、を備える固体撮像装置と、
    前記固体撮像装置の前記受光部に光を集光する集光光学系と、
    前記固体撮像装置を制御する駆動部と、
    前記固体撮像装置から出力される信号を処理する信号処理部と、を備え、
    前記固体撮像装置の素子分離領域は、径の異なるトレンチが積層され、且つ、上層のトレンチの底面の径よりも下層のトレンチの開口部の径が小さい多段階のトレンチより成る
    電子機器。
JP2010164125A 2010-07-21 2010-07-21 半導体装置、固体撮像装置、半導体装置の製造方法、固体撮像装置の製造方法、電子機器 Pending JP2012028459A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010164125A JP2012028459A (ja) 2010-07-21 2010-07-21 半導体装置、固体撮像装置、半導体装置の製造方法、固体撮像装置の製造方法、電子機器
US13/067,656 US8558340B2 (en) 2010-07-21 2011-06-17 Semiconductor device, solid-state imaging device, method for manufacturing semiconductor device, method for manufacturing solid-state imaging device, and electronic apparatus
TW100121496A TW201212218A (en) 2010-07-21 2011-06-20 Semiconductor device, solid-state imaging device, method for manufacturing semiconductor device, method for manufacturing solid-state imaging device, and electronic apparatus
KR1020110065912A KR20120010126A (ko) 2010-07-21 2011-07-04 반도체 장치, 고체 촬상 장치, 반도체 장치의 제조 방법, 고체 촬상 장치의 제조 방법, 전자 기기
CN2011101967121A CN102347339A (zh) 2010-07-21 2011-07-14 半导体装置、固态成像装置及其制造方法以及电子设备
US14/039,836 US9087757B2 (en) 2010-07-21 2013-09-27 Semiconductor device, solid-state imaging device, method for manufacturing semiconductor device, method for manufacturing solid-state imaging device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010164125A JP2012028459A (ja) 2010-07-21 2010-07-21 半導体装置、固体撮像装置、半導体装置の製造方法、固体撮像装置の製造方法、電子機器

Publications (1)

Publication Number Publication Date
JP2012028459A true JP2012028459A (ja) 2012-02-09

Family

ID=45492809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010164125A Pending JP2012028459A (ja) 2010-07-21 2010-07-21 半導体装置、固体撮像装置、半導体装置の製造方法、固体撮像装置の製造方法、電子機器

Country Status (5)

Country Link
US (2) US8558340B2 (ja)
JP (1) JP2012028459A (ja)
KR (1) KR20120010126A (ja)
CN (1) CN102347339A (ja)
TW (1) TW201212218A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444098A (en) * 1987-08-12 1989-02-16 Fujikura Ltd Superconducting electromagnetic shielding material
JP2017055127A (ja) * 2016-10-28 2017-03-16 ソニー株式会社 固体撮像装置、および電子機器
US9893106B2 (en) 2013-05-24 2018-02-13 Sony Corporation Solid-state imaging device and electronic apparatus
JP2018129525A (ja) * 2018-03-28 2018-08-16 ソニー株式会社 固体撮像装置、および電子機器
JP2019140251A (ja) * 2018-02-09 2019-08-22 キヤノン株式会社 光電変換装置、撮像システム、および移動体
CN111799287A (zh) * 2013-10-11 2020-10-20 索尼公司 摄像器件、摄像器件的制造方法和电子装置
JP2020194965A (ja) * 2020-07-28 2020-12-03 キヤノン株式会社 固体撮像装置およびカメラ
WO2021251270A1 (ja) * 2020-06-10 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 光検出装置の製造方法、光検出装置及び電子機器
JP7504057B2 (ja) 2020-07-07 2024-06-21 三星電子株式会社 イメージセンサー

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6065448B2 (ja) * 2012-08-03 2017-01-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP6231741B2 (ja) * 2012-12-10 2017-11-15 キヤノン株式会社 固体撮像装置およびその製造方法
KR102083402B1 (ko) 2013-02-25 2020-03-02 삼성전자주식회사 이미지 센서 및 이의 형성 방법
CN104465379B (zh) * 2013-09-18 2017-06-13 中芯国际集成电路制造(上海)有限公司 半导体器件及形成方法
CN103579200A (zh) * 2013-09-23 2014-02-12 瑞昱半导体股份有限公司 金属沟渠减噪结构及其制造方法
CN108476298B (zh) * 2017-02-25 2020-06-09 华为技术有限公司 双敏像素cmos图像传感器
US10181490B2 (en) * 2017-04-03 2019-01-15 Omnivision Technologies, Inc. Cross talk reduction for high dynamic range image sensors
US10658409B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Company Ltd. U. Semiconductor structure and method of manufacturing the same
JP7084735B2 (ja) * 2018-01-31 2022-06-15 キヤノン株式会社 半導体装置の製造方法
KR102662233B1 (ko) * 2019-02-28 2024-05-02 삼성전자주식회사 이미지 센서
CN113571464A (zh) * 2020-04-29 2021-10-29 无锡华润上华科技有限公司 Bcd器件的沟槽的制造方法及bcd器件
CN113745097A (zh) * 2020-05-28 2021-12-03 无锡华润上华科技有限公司 半导体器件及其小尺寸特征图形的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472240A (en) * 1981-08-21 1984-09-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device
JP2003318122A (ja) 2002-04-19 2003-11-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100749888B1 (ko) * 2002-11-12 2007-08-21 마이크론 테크놀로지, 인크 씨모스 이미지 센서들 내에서 암전류를 감소시키기 위한아이솔레이션 기술
JP2006344644A (ja) * 2005-06-07 2006-12-21 Matsushita Electric Ind Co Ltd 固体撮像装置およびカメラならびに固体撮像装置の製造方法
US7375004B2 (en) * 2006-03-10 2008-05-20 Micron Technology, Inc. Method of making an isolation trench and resulting isolation trench
US7968960B2 (en) * 2006-08-18 2011-06-28 Micron Technology, Inc. Methods of forming strained semiconductor channels

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444098A (en) * 1987-08-12 1989-02-16 Fujikura Ltd Superconducting electromagnetic shielding material
US11569286B2 (en) 2013-05-24 2023-01-31 Sony Corporation Solid-state imaging device and electronic apparatus
US9893106B2 (en) 2013-05-24 2018-02-13 Sony Corporation Solid-state imaging device and electronic apparatus
US10319769B2 (en) 2013-05-24 2019-06-11 Sony Corporation Solid-state imaging device and electronic apparatus
US11894406B2 (en) 2013-05-24 2024-02-06 Sony Group Corporation Solid-state imaging device and electronic apparatus
US10615207B2 (en) 2013-05-24 2020-04-07 Sony Corporation Solid-state imaging device and electronic apparatus
CN111799287B (zh) * 2013-10-11 2024-02-13 索尼公司 摄像器件、摄像器件的制造方法和电子装置
CN111799287A (zh) * 2013-10-11 2020-10-20 索尼公司 摄像器件、摄像器件的制造方法和电子装置
JP2017055127A (ja) * 2016-10-28 2017-03-16 ソニー株式会社 固体撮像装置、および電子機器
JP7250427B2 (ja) 2018-02-09 2023-04-03 キヤノン株式会社 光電変換装置、撮像システム、および移動体
JP2019140251A (ja) * 2018-02-09 2019-08-22 キヤノン株式会社 光電変換装置、撮像システム、および移動体
JP2018129525A (ja) * 2018-03-28 2018-08-16 ソニー株式会社 固体撮像装置、および電子機器
WO2021251270A1 (ja) * 2020-06-10 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 光検出装置の製造方法、光検出装置及び電子機器
JP7504057B2 (ja) 2020-07-07 2024-06-21 三星電子株式会社 イメージセンサー
JP7015350B2 (ja) 2020-07-28 2022-02-02 キヤノン株式会社 固体撮像装置およびカメラ
JP2020194965A (ja) * 2020-07-28 2020-12-03 キヤノン株式会社 固体撮像装置およびカメラ

Also Published As

Publication number Publication date
US8558340B2 (en) 2013-10-15
US9087757B2 (en) 2015-07-21
US20140030840A1 (en) 2014-01-30
CN102347339A (zh) 2012-02-08
KR20120010126A (ko) 2012-02-02
TW201212218A (en) 2012-03-16
US20120018617A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
US9087757B2 (en) Semiconductor device, solid-state imaging device, method for manufacturing semiconductor device, method for manufacturing solid-state imaging device, and electronic apparatus
US20220328546A1 (en) Solid-state imaging device, solid-state imaging device manufacturing method, and electronic device
US11032504B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
US8604408B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US8963066B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic device having a pixel separating section configured to separate charge accumulating regions of adjacent pixels
JP5365144B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP5682174B2 (ja) 固体撮像装置とその製造方法、並びに電子機器
JP2013012556A (ja) 固体撮像装置とその製造方法、および電子機器
WO2015174296A1 (ja) 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
JP2016136584A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2011159757A (ja) 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP2012199489A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2016187007A (ja) 固体撮像装置および固体撮像装置の製造方法
US20100148230A1 (en) Trench isolation regions in image sensors
JP5407282B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP2016021479A (ja) 固体撮像装置、製造方法、および電子機器
KR101476035B1 (ko) 고체 촬상 장치의 제조 방법 및 고체 촬상 장치
WO2021241062A1 (ja) 固体撮像装置、電子機器、及び固体撮像装置の製造方法
JP2008227263A (ja) 固体撮像装置及びその製造方法
JP2011009466A (ja) 固体撮像装置及び電子機器
TW202418572A (zh) 光檢測裝置、電子機器及光檢測裝置之製造方法
JP2014127514A (ja) 固体撮像素子、固体撮像素子の製造方法および電子機器