JP2012019069A - 電界効果トランジスタおよび電界効果トランジスタの製造方法 - Google Patents

電界効果トランジスタおよび電界効果トランジスタの製造方法 Download PDF

Info

Publication number
JP2012019069A
JP2012019069A JP2010155612A JP2010155612A JP2012019069A JP 2012019069 A JP2012019069 A JP 2012019069A JP 2010155612 A JP2010155612 A JP 2010155612A JP 2010155612 A JP2010155612 A JP 2010155612A JP 2012019069 A JP2012019069 A JP 2012019069A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
effect transistor
field effect
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010155612A
Other languages
English (en)
Inventor
Hiroyuki Sakurai
博幸 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010155612A priority Critical patent/JP2012019069A/ja
Priority to US13/170,380 priority patent/US20120007098A1/en
Publication of JP2012019069A publication Critical patent/JP2012019069A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体層とソース電極、ドレイン電極とのコンタクト抵抗が小さい電界効果トランジスタを提供すること。
【解決手段】ＳｉＣ基板１１の表面上に形成された、活性層を含む半導体層１２と、半導体層１２上に互いに離間して形成され、チタン層１８、およびこのチタン層１８に対する膜厚比が１２〜１５であるアルミニウム層１９を有するソース電極１６およびドレイン電極１５と、半導体層１２上のうち、ソース電極１６とドレイン電極１５との間に形成されたゲート電極１７と、を具備する電界効果トランジスタ。
【選択図】図４

Description

本発明の実施形態は、電界効果トランジスタおよび電界効果トランジスタの製造方法に関する。
従来の高周波素子として、ＧａＡｓやＩｎＰ等からなる化合物半導体基板を用いて構成される化合物半導体電界効果トランジスタ（ＭＥＳＦＥＴ：Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Ｈｅｔｅｒｏ ｊｕｎｃｔｉｏｎ ＦＥＴ）等の電界効果トランジスタが知られている。特に、次世代高速デバイスとしては、窒化ガリウム（ＧａＮ）系材料を窒化珪素（ＳｉＣ）基板やシリコン（Ｓｉ）基板またはサファイア（Ａｌ２Ｏ３）基板上に形成してなるＧａＮ−ＨＥＭＴ（ＧａＮ−Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の研究開発が鋭意進められている。
ＧａＮ−ＨＥＭＴは、上述のいずれかの基板上に形成された、活性層を含む半導体層上と、この半導体層上にそれぞれ互いに離間して形成されたドレイン電極、ソース電極、およびゲート電極からなる。このうち、特に、半導体層とオーミック接触するドレイン電極およびソース電極は、例えばＴｉ、Ａｌ、Ａｕをこの順で積層して形成される。
特開２００３−７７８６２号公報
ＧａＮ−ＨＥＭＴを高性能化させるためには、半導体層とソース電極、ドレイン電極との間のコンタクト抵抗を、それぞれ十分に小さくすることが要求される。
本発明の実施形態は、この問題に鑑みてなされたものであり、半導体層とソース電極、ドレイン電極とのコンタクト抵抗が小さい電界効果トランジスタおよびその製造方法を提供することを目的とするものである。
本実施形態に係る電界効果トランジスタは、半導体層と、チタン層およびアルミニウム層を有するソース電極およびドレイン電極と、ゲート電極と、を含むものである。半導体層は、基板の表面上に形成された、活性層を含むＩＩＩ族窒化物系半導体層である。ソース電極およびドレイン電極は、半導体層上に互いに離間してそれぞれ形成され、チタン層およびこのチタン層に対する膜厚比が１２〜１５であるアルミニウム層を有する電極である。ゲート電極は、半導体層上のうち、ソース電極とドレイン電極との間に形成された電極である。
また、本実施形態に係る電界効果トランジスタの製造方法は、半導体層上にチタン層およびアルミニウム層を積層する工程と、ドレイン電極およびソース電極を形成する工程と、ゲート電極を形成する工程と、を含む方法である。チタン層およびアルミニウム層を積層する工程は、基板の表面上に形成された、活性層を含むＩＩＩ族窒化物系半導体層上のうち、互いに離間した位置に、それぞれ、チタン層およびアルミニウム層を、チタン層に対するアルミニウム層の膜厚比が１２〜１５となるようにこの順で積層する工程である。ドレイン電極およびソース電極を形成する工程は、基板を６５０℃以上７００℃以下の範囲の温度で加熱することにより、半導体層に対してオーミック接触されたドレイン電極およびソース電極を形成する工程である。ゲート電極を形成する工程は、半導体層上のうち、ドレイン電極とソース電極との間にゲート電極を形成する工程である。
本実施形態に係る電界効果トランジスタを、基板に対して垂直に切断して示す断面図である。 コンタクト抵抗の求め方の原理を説明するための図である。 測定された金属体間の抵抗値からコンタクト抵抗値を算出する方法を説明するためのグラフである。 金属体間の抵抗値を測定するための実験系を示す上面図である。 ＴｉとＡｌとの膜厚比と、算出されたコンタクト抵抗値との関係を示すグラフである。 本実施形態に係る電界効果トランジスタの製造工程を説明するための図であって、基板上に半導体層を形成する工程を示す、図１に相当する断面図である。 本実施形態に係る電界効果トランジスタの製造工程を説明するための図であって、半導体層上にドレイン電極およびソース電極を形成する工程を示す、図１に相当する断面図である。 同じく、本実施形態に係る電界効果トランジスタの製造工程を説明するための図であって、半導体層上にドレイン電極およびソース電極を形成する工程を示す、図１に相当する断面図である。 同じく、本実施形態に係る電界効果トランジスタの製造工程を説明するための図であって、半導体層上にドレイン電極およびソース電極を形成する工程を示す、図１に相当する断面図である。 本実施形態に係る電界効果トランジスタの製造工程を説明するための図であって、半導体層上にゲート電極を形成する工程を示す、図１に相当する断面図である。 同じく、本実施形態に係る電界効果トランジスタの製造工程を説明するための図であって、半導体層上にゲート電極を形成する工程を示す、図１に相当する断面図である。
図１は、本実施形態に係る電界効果トランジスタを、後述する基板に対して垂直に切断して示す断面図である。図１に示すように、例えば炭化珪素（ＳｉＣ）基板１１の表面上には、ＩＩＩ族窒化物系材料からなる半導体層１２が形成されている。なお、半導体層１２が形成される基板は、シリコンまたはサファイアからなる基板であってもよい。
半導体層１２は、キャリアを供給する活性層を含む半導体層である。例えば半導体層１２は、ＧａＮ層１３および、ＧａＮ層１３の表面上に形成されたＡｌＧａＮ層１４からなる積層構造を有しており、この場合、ＧａＮ層１３とＡｌＧａＮ層１４との境界近傍に出現する二次元電子ガスチャネルが活性層となる。
この半導体層１２の表面上、すなわち、例えばＡｌＧａＮ層１３の表面上には、それぞれが例えば長方形状のドレイン電極１５およびソース電極１６が、互いに離間して平行に形成されている。また、半導体層１２の表面上において、ドレイン電極１５とソース電極１６との間には、これらの電極１５、１６に対して平行に、例えば帯状のゲート電極１７が形成されている。ドレイン電極１５およびソース電極１６は、それぞれ金属膜を多層に積層形成したものであり、最下層には、半導体層１２とオーミック接触可能な金属膜が適用される。ゲート電極１７は、半導体層１２とショットキー接合する金属からなる。
特に、ドレイン電極１５およびソース電極１６は、最下層に、オーミック接触可能な金属膜としてチタン（Ｔｉ）層１８を有しており、このＴｉ層１８上には、アルミニウム（Ａｌ）層１９が積層されている。さらに、このＡｌ層１９上には、ニッケル（Ｎｉ）、チタン（Ｔｉ）、または金（Ａｕ）のいずれかからなる金属層２０が形成されている。なお、Ａｌ層１９は、Ｔｉ層１８と金属層２０とが反応することを抑制するためのバリアメタル層である。
このようなドレイン電極１５およびソース電極１６は、それぞれ、Ｔｉ層１８とＡｌ層１９との膜厚比が、Ｔｉ厚：Ａｌ厚＝１：１２〜１５となるように形成される。このような膜厚比でドレイン電極１５およびソース電極１６をそれぞれ形成することにより、これらの電極１５、１６を、Ｔｉ厚：Ａｌ厚≠１：１２〜１５となるように形成した場合と比較して、ドレイン電極１５およびソース電極１６と、ＡｌＧａＮ層１４と、のコンタクト抵抗を小さくすることができる。
なお、ドレイン電極１５およびソース電極１６は、コンタクト抵抗をより小さくする観点で見れば、それぞれ、Ｔｉ厚：Ａｌ厚＝１：１２．５となるように形成されることがより好ましい。しかし、後述するように、Ｔｉ厚：Ａｌ厚＝１：１２〜１３となるように形成すれば、Ｔｉ厚：Ａｌ厚＝１：１２．５となるように形成した場合と比較して、コンタクト抵抗はわずかに高くなるものの、ほとんど変わらない。従って、ドレイン電極１５およびソース電極１６は、Ｔｉ厚：Ａｌ厚＝１：１２〜１３となるように形成することがより好ましい。
ドレイン電極１５およびソース電極１６と半導体層１２とのコンタクト抵抗を低減するために、Ｔｉ層１８とＡｌ層１９との膜厚比を上述の比にすることは、発明者等が行った実験の結果に基づいている。以下に、発明者等が行った実験およびこの実験により得られた結果について、図２乃至図５を参照して説明する。
まず、コンタクト抵抗の求め方の原理について、図２を参照して説明する。コンタクト抵抗は、接触する２物体間の境界部分の抵抗であり、次のようにして求めることができる。図２は、コンタクト抵抗の求め方の原理を説明するための図である。図２に示すように、コンタクト抵抗は、ＧａＮ層２１Ａ−１およびＡｌＧａＮ層２１Ａ−２からなる半導体層２１Ａの表面上に互いに離間して形成された金属体２１Ｂの間の抵抗を測定し、その測定された抵抗に基づいて算出することができる。より具体的には以下の通りである。
金属体２１Ｂ間の抵抗を測定する場合、同図に一点鎖線で示すように定電流Ｉを流し、このときの金属体２１Ｂ間の電位差を測定することにより測定される。測定された抵抗Ｒ（Ｌ）は、シート抵抗Ｒｓ（Ω）とコンタクト抵抗Ｒｃ（Ω×ｍｍ２）を用いて以下の式（１）で表現される。
Ｒ（Ｌ）＝（Ｒｓ×Ｗ×Ｌ）＋２Ｒｃ （１）
ただし、Ｗは、紙面に対して垂直方向における半導体層２１Ａの幅（ｍｍ）であり、Ｌは、金属体２１Ｂ間の距離（ｍｍ）である。
式（１）から、コンタクト抵抗Ｒｃは、式（２）のように表現することができる。
Ｒ（０）＝２Ｒｃ ⇔ Ｒｃ＝Ｒ（０）／２ （２）
式（２）は、式（１）のＬをＬ＝０としたときの式であり、その物理的な意味は、２つの金属体２１Ｂを接触させることに相当する。しかし、実際に金属体２１Ｂを接触させて金属体２１Ｂ間の抵抗を測定した場合、測定される抵抗は、金属体２１Ｂの抵抗と金属体２１Ｂ間のコンタクト抵抗との和であり、半導体層２１Ａと金属体２１Ｂとの間のコンタクト抵抗は測定されない。従って、コンタクト抵抗Ｒｃを知るためには、この抵抗Ｒｃと半導体層２１Ａのシート抵抗成分（Ｒｓ×Ｗ×Ｌ）との和であるＲ（Ｌ）を測定し、測定された抵抗Ｒ（Ｌ）から上記式（１）を算出し、式（１）から式（２）のようにコンタクト抵抗Ｒｃを算出する必要がある。コンタクト抵抗Ｒｃの算出方法は、以下の通りである。
図３は、測定された複数の抵抗Ｒ（Ｌ）からコンタクト抵抗Ｒｃを算出するためのグラフであり、横軸（ｘ軸）は金属体２１Ｂ間の距離Ｌ、縦軸（ｙ軸）は測定された抵抗Ｒ（Ｌ）である。コンタクト抵抗Ｒｃは、この図３を用いて算出する。具体的な算出方法は、以下の通りである。
まず、金属体２１Ｂ間の距離Ｌ、すなわち、シート抵抗成分（Ｒｓ×Ｗ×Ｌ）を変化させながら、複数の抵抗Ｒ（Ｌ）を測定する。ここでは、例えばＲ（Ｌ＝ｎ）、Ｒ（Ｌ＝２ｎ）、Ｒ（Ｌ＝３ｎ）、Ｒ（Ｌ＝４ｎ）、Ｒ（Ｌ＝５ｎ）をそれぞれ測定したものとする。なお、複数の抵抗Ｒ（Ｌ）は、ここでは距離Ｌをｎずつ増加させて、すなわち、規則的に増加させて測定することを想定したが、不規則に変化させて測定されたものであってもよい。
次に、測定値Ｒ（Ｌ＝ｎ、２ｎ、３ｎ、４ｎ、５ｎ）を、図３に示すようにそれぞれプロットする。各測定値Ｒ（Ｌ＝ｎ、２ｎ、３ｎ、４ｎ、５ｎ）は、コンタクト抵抗Ｒｃと、半導体層２１のシート抵抗成分（Ｒｓ×Ｗ×Ｌ）との和であるが、金属体２１Ｂ間の距離Ｌを上述のように増加させた場合、コンタクト抵抗Ｒｃは変わらず、シート抵抗成分（Ｒｓ×Ｗ×Ｌ）のみが距離Ｌに比例して増加する。従って、図３に示す各プロットは、距離Ｌに比例して増加したものとなる。
続いて、これらの全てのプロットに近似する近似直線を算出する。すべてのプロットに近似する近似直線は、例えば最少二乗法により算出すればよい。
全てのプロットに近似する直線は、金属体２１Ｂ間の距離Ｌと、金属体２１Ｂ間の抵抗Ｒ（Ｌ）との関係を示す直線であり、式（１）に相当する。算出された式（１）に相当する近似直線上において、Ｌ＝０の場合の抵抗Ｒ（Ｌ＝０）は、シート抵抗成分（Ｒｓ×Ｗ×Ｌ）が０となるため、２Ｒｃとなる。従って、測定された抵抗Ｒ（Ｌ）を図３にプロットすることによって得られた式（１）に相当する近似直線から、抵抗Ｒ（Ｌ＝０）を算出し、算出された抵抗Ｒ（Ｌ＝０）を上述の式（２）に代入することにより、コンタクト抵抗Ｒｃを算出することができる。
以上に述べた原理に基づいて、図１に示されるドレイン電極１５およびソース電極１６と半導体層１２とのコンタクト抵抗を、後述の実験により得られたデータに基づいて算出した。実験は、以下のように行われた。
図４は、図１に示されるドレイン電極１５若しくはソース電極１６に相当する金属体２２と、図１に示される半導体層１２に相当する半導体層２３と、のコンタクト抵抗を求めるための実験系を示す上面図である。図４に示すように、実験系において、図１に示される半導体層１２に相当する半導体層２３は、広い面積を有する平面状のＧａＮ層２３−１と、この層２３−１の表面上の一部に帯状に形成されたＡｌＧａＮ層２３−２と、によって構成した。
ＡｌＧａＮ層２３−２は、ＧａＮ層２３−１上に、長さ３２７μｍ、幅２０μｍの帯状に長い形状になるようにエピタキシャル成長させたものである。
また、図１に示されるドレイン電極１５若しくはソース電極１６に相当する金属体２２は、ＡｌＧａＮ層２３−２を垂直に横切り、かつ一部がＡｌＧａＮ層２３−２と一部が重なるように、ＧａＮ層２３−１の表面上に、それぞれ所望の間隔で離間させて複数形成した。
複数の金属体２２は、それぞれ、Ｔｉ、Ａｌ、Ａｕをこの順で積層したものである。複数の金属体２２の形成においては、Ｔｉ、Ａｌ、Ａｕをこの順でＧａＮ層２３−１の表面上に積層した後、ＧａＮ層２３−１を加熱処理することにより、それぞれがＡｌＧａＮ層２３−２とオーミック接触するように形成された。
このような複数の金属体２２は、全て同一の幅を有しており、その幅は２０μｍである。これらの同一幅の複数の金属体２２は、ＡｌＧａＮ層２３−２上において互いに離間するように形成された。
これらの複数の金属体２２は、半導体層２３に定電流を流すために用いられる金属体２２−１、２２−２、および抵抗Ｒ（Ｌ）を測定するための対象となる複数の金属体２２−３からなる。このうち、半導体層２３に定電流を流すために用いられる金属体２２−１、２２−２は、ＡｌＧａＮ層２３−２上の両端部に配置され、抵抗Ｒ（Ｌ）を測定するための対象となる複数の金属体２２−３は、金属体２２−１、２２−２の間にそれぞれ配置された。
測定対象となる複数の金属体２２−３は、図面左側から順に、Ｌ＝２．５μｍ、５μｍ、１０μｍ、２０μｍ、４０μｍ、８０μｍ、１６０μｍの間隔で配置されるように形成された。これに対して、半導体層２３に電流を流すためだけに用いられる金属体２２−１、２２−２は、それぞれ近接する金属体２２−３と、４．５μｍ、５μｍの間隔でそれぞれ配置されるように形成された。
なお、各金属体２２には、それぞれ金属体２２と一体的に形成されたパッド部２４を設けた。
以上に説明した図４に示す実験系を用い、金属体２２を構成するＴｉに対するＡｌの膜厚比、および金属体２２をＡｌＧａＮ層２３−２にオーミック接触させるための加熱処理温度、をそれぞれ変化させた場合について、測定対象となる金属体２２−３間の抵抗Ｒ（Ｌ）を、いわゆる４端子法を採用して測定した。すなわち、ＡｌＧａＮ層２３−２とＧａＮ層２３−１との間に形成される活性層に、図面最も左側の金属体２２−１から図面最も右側の金属体２２−２にかけて０．１ｍＡ程度の定電流を流し、測定対象の複数の金属体２２−３のうち、互いに隣接する金属体２２−３間の抵抗Ｒ（Ｌ）を測定した。測定においては、各金属体２２と一体的に形成されたパッド部２４に、抵抗Ｒ（Ｌ）を測定するための測定器のプローブを接触させることによって行った。
なお、測定において４端子法を採用した理由は、以下の通りである。すなわち、４端子法を採用せずに測定対象の金属体２２−３間の抵抗を測定する場合、測定器のプローブを接触させ、金属体２２−３間に、これらの間の電位差が検出可能な程度の電流を流し、このときの金属体２２−３間の電位差を測定することにより測定される。しかし、測定器のプローブを金属体２２−３に接触させた場合、この接触抵抗によって電圧降下が生ずるため、測定された電位差は、実際の金属体２２−３間の電位差とは異なるものとなり、その結果、測定された抵抗も、実際の金属体２２−３間の抵抗とは異なるものとなる。
これに対して、４端子法を採用すれば、金属体２２−１と金属体２２−２との間に所定の定電流を流すため、測定対象の金属体２２−３間には、測定対象の金属体２２−３に測定器のプローブを接触させなくとも、所定の定電流が流れる。この状態から、測定対象の金属体２２−３に測定器のプローブを接触させてこれらの金属体間２２−３の電位差を測定する場合、予め所定の定電流が流れているため、測定器のプローブを接触させて測定対象の金属体２２−３間に流す電流は極めて小さい電流でよい。従って、測定器のプローブと金属体２２−３との接触抵抗による電圧降下は極めて小さくなり、測定された電位差は、実際の金属体２２−３間の電位差とほぼ同一となる。その結果、測定された抵抗も、実際の金属体２２−３間の抵抗とほぼ同一となる。すなわち、４端子法とは、低抵抗の測定時に接触抵抗等の影響を抑制するための方法である。従って、本実験においては、４端子法を採用した。
以上に説明した図４に示す実験系を用い、Ｔｉに対するＡｌの膜厚比が１：８、１：１０、１：１２、１：１２．５、１：１５のいずれかである金属体２２を、５５０℃〜９００℃の間の所定の加熱温度で加熱し形成した場合における、測定対象の金属体２２−３間の抵抗Ｒ（Ｌ）を測定した。なお、所定の加熱温度とは、５５０℃、６００℃、６５０℃、６７５℃、７００℃、７５０℃、８００℃、８５０℃、および９００℃のいずれかである。なお、本実験において、Ｔｉに対するＡｌの膜厚比が１：１５より大きい金属体２２−３間の抵抗は測定しなかった。これは、Ｔｉに対するＡｌの膜厚比が１：１５より大きい金属体２２を形成した場合、電極として採用することができない程度に金属体２２の表面に凹凸が生じたためである。
図５は、Ｔｉに対するＡｌの膜厚比と、上述の方法により測定された抵抗Ｒ（Ｌ）から算出したコンタクト抵抗Ｒｃと、の関係を示すグラフである。同図において、横軸はＴｉに対するＡｌの膜厚比を示しており、縦軸はコンタクト抵抗Ｒｃを示している。図５に示されるように、全体的に、加熱温度が高くなる毎に、コンタクト抵抗Ｒｃは小さくなった。しかし、加熱温度が７５０℃以上になると、金属体２２を構成するＡｌの温度が融点以上となって溶け出し、金属体２２の形状が変形した。これは、電界効果トランジスタにおいて、ドレイン電極１５およびソース電極１６が変形してしまうことを意味する。従って、このような高温の場合のコンタクト抵抗Ｒｃを採用することはできない。
反対に、加熱温度が６００℃以下になると、他の温度の場合と比較して、コンタクト抵抗Ｒｃは大きくなった。従って、このような低温の場合のコンタクト抵抗Ｒｃを採用することもできない。
加熱温度が７５０℃以上、または６００℃以下になると上述の不都合が生ずるため、加熱温度が６５０℃以上、７００℃以下の範囲で図５の結果を参照すると、ＴｉとＡｌとの膜厚比が１：１２〜１５の場合、ＴｉとＡｌとの膜厚比が１：８若しくは１：１０の場合と比較して、急激にコンタクト抵抗が小さくなった。さらに、ＴｉとＡｌとの膜厚比が１：１２〜１５の範囲においては、コンタクト抵抗がほぼ一定ではあるものの、ＴｉとＡｌとの膜厚比が１：１２．５の場合に、コンタクト抵抗Ｒｃが最も小さくなった。
また、ＴｉとＡｌとの膜厚比が１：１２〜１５の範囲においては、加熱温度が６７５℃の場合にコンタクト抵抗が最も小さくなった。
以上の実験結果から、ドレイン電極１５およびソース電極１６を構成するＴｉ厚とＡｌ厚との比が、Ｔｉ厚：Ａｌ厚＝１：１２〜１５となるように、ドレイン電極１５およびソース電極１６を形成することにより、図１に示されるＡｌＧａＮ層１４とのコンタクト抵抗を、この膜厚比以外で形成されたドレイン電極１５およびソース電極１６とＡｌＧａＮ層１４とのコンタクト抵抗よりも小さくすることができることがわかった。
さらに、Ｔｉ厚とＡｌ厚との比がＴｉ厚：Ａｌ厚＝１：１２．５のとき、コンタクト抵抗を最も小さくすることができることがわかった。なお、Ｔｉ厚：Ａｌ厚＝１：１２〜１５の範囲において、コンタクト抵抗はほぼ一定であることを考慮すると、Ｔｉ厚：Ａｌ厚＝１：１２〜１３であれば、Ｔｉ厚とＡｌ厚との比がＴｉ厚：Ａｌ厚＝１：１２．５の場合とほぼ同様に小さいコンタクト抵抗を実現することができるといえる。
さらに、Ｔｉ厚：Ａｌ厚＝１：１２〜１５となるようにドレイン電極１５およびソース電極１６を形成する場合、半導体層１２とオーミック接触させるための加熱温度は、６５０℃以上７００℃以下であることが好ましく、６７５℃であることがより好ましい。
次に、この電界効果トランジスタの製造方法について、図６乃至図１１を参照して説明する。図６乃至図１１は、それぞれ、本実施形態に係る電界効果トランジスタの製造方法を説明するための図であって、図１に相当する断面図である。
まず、図６に示すように、例えばＳｉＣ基板１１上に、III族窒化物系材料からなる半導体層１２を形成する。具体的には、例えばＳｉＣ基板１１上にＧａＮ層１３を形成し、このＧａＮ層１３上にＡｌＧａＮ層１４を形成する。これらのＧａＮ層１３およびＡｌＧａＮ層１４は、例えばエピタキシャル成長により形成される。
次に、半導体層１２の表面上、すなわち、例えばＡｌＧａＮ層１４上に、ドレイン電極１５、ソース電極１６、およびゲート電極１７を、例えば、リソグラフィー技術を用いたリフトオフ法によって形成する。具体的には、以下の通りである。
まず、図７に示すように、半導体層１２の表面上、すなわち、例えばＡｌＧａＮ層１４の表面上に、ドレイン電極１５およびソース電極１６が形成される箇所に開口部３１を有する第１のフォトレジスト層３２を形成する。この第１のフォトレジスト層３２は、例えば、ＡｌＧａＮ層１４上にフォトレジスト材料３３を一様に塗布し、ドレイン電極１５およびソース電極１６が形成される箇所に開口部３４を有するマスク３５を用いて、塗布されたフォトレジスト材料３３を露光する。さらに、露光されたフォトレジスト材料３３を現像することにより、第１のフォトレジスト層３２が形成される。
次に、図８に示すように、第１のフォトレジスト層３２をマスクとして用いて、このフォトレジスト層３２を含む半導体層１２の表面上に、Ｔｉ層１８、Ａｌ層１９、およびニッケル（Ｎｉ）、チタン（Ｔｉ）、または金（Ａｕ）のいずれかからなる金属層２０を、この順で、蒸着により積層させる。なお、Ｔｉ層１８およびＡｌ層１９は、これらの厚さの比がＴｉ：Ａｌ＝１：１２〜１５となるように積層する。この後、ＳｉＣ基板１１を、例えば６５０℃〜７００℃の範囲の温度で加熱処理することにより、半導体層１２に対してオーミック接触性を有するソース電極１６およびドレイン電極１５が形成される。
なお、この工程においては、Ｔｉ層１８およびＡｌ層１９の膜厚比がＴｉ：Ａｌ＝１：１２．５となるように形成することがより好ましい。しかし、より好ましい膜厚比はこれに限らず、Ｔｉ：Ａｌ＝１：１２〜１３となるように形成してもよい。また、ＳｉＣ基板１１の加熱温度は、６７５℃であることがより好ましい。
次に、図９に示すように、半導体層１２の表面上から、第１のフォトレジスト層３２を除去する。このとき、第１のフォトレジスト層３２とともに、このレジスト層３２上に形成された各金属膜１８、１９、２０も除去される。
次に、ドレイン電極１５およびソース電極１６を形成した方法と同様にして、ゲート電極１７を形成する。具体的には、まず、図１０に示すように、半導体層１２の表面上、すなわち、例えばＡｌＧａＮ層１４の表面上に、ゲート電極１７が形成される箇所に開口部３６を有する第２のフォトレジスト層３７を形成する。この第２のフォトレジスト層３７の形成方法は、第１のフォトレジスト層３２の形成方法と同様である。
次に、図１１に示すように、第２のフォトレジスト層３７をマスクとして用いて、このフォトレジスト層３７を含む半導体層１２の表面上に、ゲート電極１７を構成する金属３８を蒸着することにより形成する。この際に使用される金属３８は、半導体層１２に対してショットキー接合する金属である。このように金属３８を形成した後、半導体層１２を含む基板１１を加熱処理することにより、半導体層１２に対してショットキー接合するゲート電極１７が形成される。
最後に、半導体層１２の表面上から、第２のフォトレジスト層３７を除去する。このとき、第２のフォトレジスト層３７とともに、このレジスト層３７上に形成された金属３８も除去される。これにより、図１に示される本実施形態にかかる電界効果トランジスタが形成される。
本実施形態に係る電界効果トランジスタによれば、ドレイン電極１５およびソース電極１６は、これらの電極１５、１６を構成するＴｉ層１８とＡｌ層１９との膜厚比が、Ｔｉ：Ａｌ＝１：１２〜１５となるように形成される。従って、ドレイン電極１５およびソース電極１６と、半導体層１２と、のコンタクト抵抗が小さい電界効果トランジスタ、および、ドレイン電極１５およびソース電極１６と、半導体層１２と、のコンタクト抵抗が小さい電界効果トランジスタの製造方法を提供することができる。このような電界効果トランジスタは、コンタクト抵抗値が極めて小さいために、低消費電力で発熱量が小さくなり、動作特性が安定するという効果が得られる。
以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、上述の実施形態に係る電界効果トランジスタおよび電界効果トランジスタの製造方法は、半導体材料としてＧａＮを用いたＨＥＭＴであったが、半導体材料としてＧａＮを用いた電界効果トランジスタおよびこのトランジスタの製造方法であれば、本発明を適用することにより、上述の実施形態に係る電界効果トランジスタと同様の効果を得ることができる。
１１・・・ＳｉＣ基板
１２・・・半導体層
１３・・・ＧａＮ層
１４・・・ＡｌＧａＮ層
１５・・・ドレイン電極
１６・・・ソース電極
１７・・・ゲート電極
１８・・・チタン（Ｔｉ）層
１９・・・アルミニウム（Ａｌ）層
２０・・・金属層
２１Ａ・・・半導体層
２１Ａ−１・・・ＧａＮ層
２１Ａ−２・・・ＡｌＧａＮ層
２１Ｂ・・・金属体
２２・・・金属体
２２−１、２２−２・・・定電流を流すための金属体
２２−３・・・測定対象となる金属体
２３・・・半導体層
２３−１・・・ＧａＮ層
２３−２・・・ＡｌＧａＮ層
２４・・・パッド部
３１・・・開口部
３２・・・第１のフォトレジスト層
３３・・・フォトレジスト材料
３４・・・開口部
３５・・・マスク
３６・・・開口部
３７・・・第２のフォトレジスト層
３８・・・金属

Claims (8)

  1. 基板の表面上に形成された、活性層を含むＩＩＩ族窒化物系半導体層と、
    この半導体層上に互いに離間して形成され、チタン層、およびこのチタン層に対する膜厚比が１２〜１５であるアルミニウム層を有するソース電極およびドレイン電極と、
    前記半導体層上のうち、前記ソース電極と前記ドレイン電極との間に形成されたゲート電極と、
    を具備することを特徴とする電界効果トランジスタ。
  2. 前記アルミニウム層は、前記チタン層に対する膜厚比が１２〜１３であることを特徴とする請求項１に記載の電界効果トランジスタ。
  3. 前記アルミニウム層は、前記チタン層に対する膜厚比が１２．５であることを特徴とする請求項１に記載の電界効果トランジスタ。
  4. 前記半導体層は、ＧａＮ層およびＡｌＧａＮ層がこの順で積層された構造であることを特徴とする請求項１乃至３のいずれかに記載の電界効果トランジスタ。
  5. 基板の表面上に形成された、活性層を含むＩＩＩ族窒化物系半導体層上のうち、互いに離間した位置に、それぞれ、チタン層およびアルミニウム層を、前記チタン層に対する前記アルミニウム層の膜厚比が１２〜１５となるようにこの順で積層する工程と、
    前記基板を６５０℃以上７００℃以下の範囲の温度で加熱することにより、前記半導体層に対してオーミック接触されたドレイン電極およびソース電極を形成する工程と、
    前記半導体層上のうち、前記ドレイン電極と前記ソース電極との間にゲート電極を形成する工程と、
    を具備することを特徴とする電界効果トランジスタの製造方法。
  6. 前記チタン層および前記アルミニウム層を積層する工程は、前記チタン層に対する前記アルミニウム層の膜厚比が１２〜１３となるようにこの順で積層する工程であることを特徴とする請求項５に記載の電界効果トランジスタの製造方法。
  7. 前記チタン層および前記アルミニウム層を積層する工程は、前記チタン層に対する前記アルミニウム層の膜厚比が１２．５となるようにこの順で積層する工程であることを特徴とする請求項５に記載の電界効果トランジスタの製造方法。
  8. 前記半導体層は、前記基板の表面上に、ＧａＮ層およびＡｌＧａＮ層をこの順で積層することにより形成されたことを特徴とする請求項５乃至７のいずれかに記載の電界効果トランジスタの製造方法。
JP2010155612A 2010-07-08 2010-07-08 電界効果トランジスタおよび電界効果トランジスタの製造方法 Pending JP2012019069A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010155612A JP2012019069A (ja) 2010-07-08 2010-07-08 電界効果トランジスタおよび電界効果トランジスタの製造方法
US13/170,380 US20120007098A1 (en) 2010-07-08 2011-06-28 Transistor and method for producing transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010155612A JP2012019069A (ja) 2010-07-08 2010-07-08 電界効果トランジスタおよび電界効果トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2012019069A true JP2012019069A (ja) 2012-01-26

Family

ID=45437954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010155612A Pending JP2012019069A (ja) 2010-07-08 2010-07-08 電界効果トランジスタおよび電界効果トランジスタの製造方法

Country Status (2)

Country Link
US (1) US20120007098A1 (ja)
JP (1) JP2012019069A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011185A (ja) * 2012-06-27 2014-01-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体装置およびその製造方法
JP2015119006A (ja) * 2013-12-17 2015-06-25 三菱電機株式会社 半導体装置の製造方法
JP2016085757A (ja) * 2011-01-31 2016-05-19 鍵和田　芳光 取引管理システムおよび取引管理プログラム

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018052472A1 (en) * 2016-09-14 2018-03-22 Applied Materials, Inc. Method of contact formation between metal and semiconductor
CN107275199B (zh) * 2017-06-14 2019-08-02 成都海威华芯科技有限公司 一种变比例钛铝共晶的GaNHEMT欧姆接触工艺方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006513122A (ja) * 2002-12-27 2006-04-20 ゼネラル・エレクトリック・カンパニイ 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法
JP2006222160A (ja) * 2005-02-08 2006-08-24 Nec Corp 電界効果トランジスタ及びその製造方法
JP2008288289A (ja) * 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
JP2009170546A (ja) * 2008-01-11 2009-07-30 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ
JP2009272574A (ja) 2008-05-12 2009-11-19 National Institute Of Information & Communication Technology ＧａＮ系電界効果トランジスタ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US8089097B2 (en) * 2002-12-27 2012-01-03 Momentive Performance Materials Inc. Homoepitaxial gallium-nitride-based electronic devices and method for producing same
JP4385206B2 (ja) * 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
JP5362187B2 (ja) * 2006-03-30 2013-12-11 日本碍子株式会社 半導体素子
JP5332168B2 (ja) * 2006-11-17 2013-11-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法
EP2259295A4 (en) * 2008-03-24 2013-11-27 Ngk Insulators Ltd EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENT, SEMICONDUCTOR ELEMENT, AND PROCESS FOR PRODUCING EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENT
JP4729067B2 (ja) * 2008-03-31 2011-07-20 古河電気工業株式会社 電界効果トランジスタ
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US8222041B2 (en) * 2008-05-09 2012-07-17 University Of Florida Research Foundation, Inc. Oxygen and carbon dioxide sensing
CN102365763B (zh) * 2009-04-08 2015-04-22 宜普电源转换公司 GaN缓冲层中的掺杂剂扩散调制
JP5702058B2 (ja) * 2009-08-28 2015-04-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
WO2011163465A2 (en) * 2010-06-25 2011-12-29 Massachusetts Institute Of Technology Improving the performance of nitride semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006513122A (ja) * 2002-12-27 2006-04-20 ゼネラル・エレクトリック・カンパニイ 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法
JP2006222160A (ja) * 2005-02-08 2006-08-24 Nec Corp 電界効果トランジスタ及びその製造方法
JP2008288289A (ja) * 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
JP2009170546A (ja) * 2008-01-11 2009-07-30 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ
JP2009272574A (ja) 2008-05-12 2009-11-19 National Institute Of Information & Communication Technology ＧａＮ系電界効果トランジスタ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016085757A (ja) * 2011-01-31 2016-05-19 鍵和田　芳光 取引管理システムおよび取引管理プログラム
JP2014011185A (ja) * 2012-06-27 2014-01-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体装置およびその製造方法
JP2015119006A (ja) * 2013-12-17 2015-06-25 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20120007098A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
TW577127B (en) Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same
JP5621006B2 (ja) 金属及びシリコンの交互層を含むコンタクト構造体並びに関連デバイスの形成方法
JP6090764B2 (ja) 窒化物半導体装置およびその製造方法
JP4685953B2 (ja) 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法
JP5302553B2 (ja) 半導体装置とその製造方法
JP2011181934A (ja) デュアル・デプレションを示す高電子移動度トランジスタ及びその製造方法
JP6933466B2 (ja) ヘテロ接合電界効果トランジスタ
JP2008124262A (ja) 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
JP2012019069A (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP5303948B2 (ja) オーミック電極形成方法、および電界効果トランジスタの製造方法
JP5044489B2 (ja) ホール素子、ホールｉｃ、およびホール素子の作製方法
JP5055773B2 (ja) 半導体素子
JP6668597B2 (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP2015133354A (ja) 窒化物半導体エピタキシャルウェハ及び窒化物半導体デバイス
JP5487590B2 (ja) 半導体装置及びその製造方法
JP2008072083A (ja) 窒化物半導体デバイス及びその作製方法
US20150069408A1 (en) Heterojunction field effect transistor and method for manufacturing the same
JP2016115831A (ja) 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
JP5638846B2 (ja) 電界効果トランジスタ
JP2014060427A (ja) 半導体装置及びその製造方法
JP2013214625A (ja) 窒化物半導体へのオーミック接触領域の形成方法
JP7197005B2 (ja) 電界効果型トランジスタおよびその製造方法
JP2015177055A (ja) 半導体装置及びその製造方法
JP2017108060A (ja) 縦型ｍｏｓｆｅｔ
JP5514231B2 (ja) ヘテロ接合型電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130227

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130402

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130607