JP2012019034A - 半導体パッケージの構造 - Google Patents

半導体パッケージの構造 Download PDF

Info

Publication number
JP2012019034A
JP2012019034A JP2010155004A JP2010155004A JP2012019034A JP 2012019034 A JP2012019034 A JP 2012019034A JP 2010155004 A JP2010155004 A JP 2010155004A JP 2010155004 A JP2010155004 A JP 2010155004A JP 2012019034 A JP2012019034 A JP 2012019034A
Authority
JP
Japan
Prior art keywords
package
semiconductor chip
vibration
semiconductor
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010155004A
Other languages
English (en)
Inventor
Shoji Hayashi
将司 林
Takashi Ushijima
隆志 牛島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2010155004A priority Critical patent/JP2012019034A/ja
Publication of JP2012019034A publication Critical patent/JP2012019034A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Vibration Prevention Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】本発明は、半導体パッケージの構造に係り、半導体チップの防振機能を確保しつつ半導体パッケージとしての部品点数の削減及び組み付け性の向上を図ることにある。
【解決手段】半導体チップ12を収容する半導体パッケージ10を、内部に半導体チップ12を収容するパッケージ本体部14と、パッケージ本体部14に一体に形成された、半導体チップ12をパッケージ本体部14に対して弾性支持する防振部16と、から構成する。そして、半導体チップ12を、防振部16の一部に接着固定し、或いは、少なくとも2つの防振部16の弾性力により挟持固定する。
【選択図】図1

Description

本発明は、半導体パッケージの構造に係り、特に、内部に半導体チップを収容する半導体パッケージの構造に関する。
従来、物理量を検出する検出部を有する半導体チップを内部に収容する半導体パッケージの構造が知られている(例えば、特許文献1参照)。この半導体パッケージは、半導体チップ(物理量検出部20)を内部に収容するパッケージ本体部(保持部5)と、半導体チップを支持する防振部(防振部材23,24)と、からなる。防振部は、半導体チップとパッケージ本体部との間に介在したゴム等の弾性体である。このため、上記した構造によれば、防振部を用いて半導体チップに加わる振動を減衰させて外部からの衝撃による影響を排除することができる。
特開2002−195834号公報
しかし、上記した特許文献1記載の構造では、半導体チップを支持する防振部が、パッケージ本体部とは別体に設けられた弾性体であるので、半導体パッケージとしての部品点数が増大すると共に、半導体パッケージの組み付け性が低下してしまう。
本発明は、上述の点に鑑みてなされたものであり、半導体チップの防振機能を確保しつつ部品点数の削減及び組み付け性の向上を図ることが可能な半導体パッケージの構造を提供することを目的とする。
上記の目的は、半導体チップを収容するパッケージの構造であって、内部に半導体チップを収容するパッケージ本体部と、前記パッケージ本体部に一体に形成された、半導体チップを前記パッケージ本体部に対して弾性支持する防振部と、を備える半導体パッケージの構造により達成される。
この態様の発明において、防振部は、半導体チップをパッケージ本体部に対して弾性支持するので、防振部の存在により半導体チップの防振を実現することができる。また、防振部は、内部に半導体チップを収容するパッケージ本体部に一体に形成されているので、半導体パッケージ全体として部品点数の削減と組み付け性の向上とを図ることができる。
尚、上記した半導体パッケージの構造において、半導体チップは、前記防振部の一部分に接着固定されていることとしてもよいし、また、半導体チップは、少なくとも2つの前記防振部の弾性力により挟持固定されることとしてもよい。
また、上記した半導体パッケージの構造において、半導体チップは、前記パッケージ本体部に対して前記防振部としての複数のバネを介して弾性支持されていることとしてもよい。
この態様の発明において、半導体チップは、パッケージ本体部に対して防振部としての複数のバネを介して弾性支持されるので、半導体チップがパッケージ本体部の内部でそのパッケージ本体部に対して回転するのを防止することができる。
また、上記した半導体パッケージの構造において、前記防振部は、矩形状に折り畳まれつつ前記パッケージ本体部に対して所定方向に延びることで半導体チップを該所定方向に弾性変位させることが可能な矩形バネであることとしてもよい。
また、上記した半導体パッケージの構造において、前記防振部は、前記パッケージ本体部に対して所定方向に直線状に延びることで半導体チップを該所定方向と直交する直交方向に弾性変位させることが可能な板バネであることとしてもよい。
また、上記した半導体パッケージの構造において、前記防振部は、前記パッケージ本体部の内壁との間に空間を形成するように該内壁に接続した弧状に形成されたバネであり、前記パッケージ本体部の内部の複数箇所にそれぞれ設けられていることとしてもよい。
この場合、前記パッケージ本体部の内壁と前記防振部との間に形成される空間に注入される、該パッケージ本体部から半導体チップへ伝達される外力を減衰する減衰部材を備えることとしてもよい。
この態様の発明において、パッケージ本体部の内壁と防振部との間に形成される空間に減衰部材が注入されているので、パッケージ本体部から半導体チップへ伝達される外力を減衰させることができる。
更に、上記した半導体パッケージの構造において、前記防振部に一体に形成された、半導体チップを支持する台座を備えることとしてもよい。
本発明によれば、半導体チップの防振機能を確保しつつ半導体パッケージとしての部品点数の削減及び組み付け性の向上を図ることができる。
本発明の一実施例である半導体パッケージの構造を表した図である。 本発明の一実施例である半導体パッケージに電気配線を組み込んだ状態を表した図である。 本発明の変形例である半導体パッケージの構造を表した図である。 本発明の変形例である半導体パッケージの構造を表した図である。 本発明の変形例である半導体パッケージの構造を表した図である。 本発明の変形例である半導体パッケージの構造を表した図である。 本発明の変形例である半導体パッケージの構造を表した図である。 本発明の変形例である半導体パッケージの構造を表した図である。 本発明の変形例である半導体パッケージの構造を表した図である。 本発明の変形例である半導体パッケージの構造を表した図である。
以下、図面を用いて、本発明に係る半導体パッケージの構造の具体的な実施の形態について説明する。
図1は、本発明の一実施例である半導体パッケージ10の構造を表した図を示す。また、図2は、本実施例の半導体パッケージ10に電気配線を組み込んだ状態を表した図を示す。尚、図1(A)及び図2(A)には上面図を、図1(B)には図1(A)に示すIII−IIIで切断した際の断面図を、また、図2(B)には図2(A)に示すIV−IVで切断した際の断面図を、それぞれ示す。
本実施例の半導体パッケージ10は、内部に半導体チップ12を収容するパッケージ本体部14と、半導体チップ12をパッケージ本体部14に対して弾性支持する防振部16と、を備えている。半導体チップ12は、例えば、加速度やヨーレートを検出するための物理量検出センサと、その物理量検出センサを実装する回路基板と、により構成されている。半導体チップ12の回路基板には、複数(図2(A)では8つ)の外部端子18が設けられている。半導体チップ12は、矩形状の外形を有している。
パッケージ本体部14は、樹脂材料(モールド樹脂)を用いて成形されており、四角形の底面と4つの側面とからなる凹形状に形成されている。パッケージ本体部14の成形は、例えば、トランスファモールド法などを用いて金型へ樹脂を注入することにより実現される。パッケージ本体部14は、半導体チップ12を収容するための内部空間20を有している。
パッケージ本体部14の側面の内周側には、段差22が形成されている。段差22には、複数(図2(A)では8つ;上記した半導体チップ12の外部端子18の数と同じ数)のリード端子24の一端が望んでいる。リード端子24の一端と、パッケージ本体部14内に収容された半導体チップ12の外部端子18と、は一つずつ金属配線26を介して互いに接続されている。各金属配線26は、ワイヤボンディングにより形成されている。各金属配線26は、可撓性を有しており、外部から半導体チップ12に伝わる外力・振動成分を低減することが可能である。各リード端子24は、パッケージ本体部14の内周側から外周側へ導かれて、物理量を検出する装置に接続されている。
防振部16は、外部からパッケージ本体部14に伝達された外力・振動成分が半導体チップ12へ伝達されるのを防止するために内部空間20内に設けられる部材である。防振部16は、樹脂材料(モールド樹脂)を用いて成形されている。防振部16は、矩形状に折り畳まれつつパッケージ本体部14に対して所定方向(図1(A)においてX方向)Xに延びている。防振部16は、パッケージ本体14の底面を内部空間20の開口側から見た場合に上記の所定方向とは直交する方向(図1(A)においてY方向)Yへ蛇行しながら所定方向Xに延びるように形成された、半導体チップ12を所定方向Xに弾性変位させることが可能な矩形バネである。
防振部16としての矩形バネは、複数(本実施例においては4つ)設けられている。各防振部16の一端は、パッケージ本体部14の側面(具体的には、法線が所定方向Xに延びる側面)に接続されている。防振部16は、パッケージ本体部14に一体に形成されている。防振部16の成形は、パッケージ本体部14の成形と同時に、例えば、トランスファモールド法などを用いて金型へ樹脂を注入することにより実現される。
各防振部16の他端には、台座28が設けられている。台座28は、内部空間20内の半導体チップ12を支持するために設けられた部材である。台座28は、樹脂材料(モールド樹脂)を用いて成形されている。台座28は、パッケージ本体部14及び防振部16に一体に形成されている。台座28の成形は、パッケージ本体部14の成形及び防振部16の成形と同時に、例えば、トランスファモールド法などを用いて金型へ樹脂を注入することにより実現される。台座28は、パッケージ本体部14の底面から浮いており、内部空間20内でパッケージ本体部14に対する防振部16の変位に伴って変位する。
台座28は、半導体チップ12を支持するのに必要な大きさを有しており、例えば、半導体チップ12の下面全体に接するように単一の部材であってもよいが、半導体チップ12の、外力・振動成分を低減すべき所定方向Xの端部にのみ接するように分割された部材であってもよい(尚、図1及び図2においては所定方向Xに2分割されている。)。台座28は、半導体チップ12に接着剤により接着固定されている。
半導体チップ12は、台座28に接着固定された状態で、パッケージ本体部14に対して4つの防振部16を介して弾性支持されている。半導体チップ12の、外力・振動成分を低減すべき所定方向Xの対となる側面それぞれに対して、平行に並んだ2つの防振部16が弾性支持している。半導体チップ12は、外力・振動成分を低減すべき所定方向Xの対となる側面それぞれにおいて2つの防振部16を介して弾性支持されており、所定方向Xの両側から2つずつの防振部16により挟まれている。
上記した半導体パッケージ10において、半導体チップ12は、リード端子24、金属配線26、及び外部端子18を介して、電源供給が行われることにより作動し、かつ、検出した物理量に応じた電気信号を外部装置へ供給する。
かかる半導体パッケージ10の構造において、半導体チップ12は、防振部16によりパッケージ本体部14に対して弾性支持されるが、外部からの外力・振動がパッケージ本体部14に加わると、その外力・振動の主にX方向成分が防振部16の弾性力により低減される。尚、外力・振動のY方向成分も僅かに防振部16の弾性力により低減されることが可能である。この場合には、外部からの外力・振動のうち半導体チップ12の動作に悪影響を与える振動周波数成分が半導体チップ12に伝達されるのを抑制することができる。従って、本実施例の構造によれば、防振部16の存在により、パッケージ本体部14の内部空間20内にある半導体チップ12の防振を実現することができ、これにより、半導体チップ12を外部からの影響を受けることなく正常に動作させることができ、半導体チップ12における物理量検出を精度よく行うことが可能である。
尚、リード端子24と半導体チップ12の外部端子18とを繋ぐ金属配線26は、外部から半導体チップ12に伝わる外力・振動成分を低減できるように可撓性を有している。このため、外部からの外力・振動の成分を金属配線26の弾性力により低減することも可能である。この点、外部からの外力・振動の成分のうち半導体チップ12の動作に悪影響を与える振動周波数成分を低減できるように、防振部16及び金属配線26のバネ定数を設定するのが適切である。
また、半導体パッケージ10の構造において、パッケージ本体部14内で半導体チップ12を支持する機能を有する防振部16は、パッケージ本体部14と同様の樹脂材料によりそのパッケージ本体部14の成形と同時に成形されており、そのパッケージ本体部14に一体に形成されている。この場合は、パッケージ本体部14と防振部16とが互いに分離されることは無いので、半導体パッケージ10全体として部品点数の削減を図ることができると共に、半導体パッケージ10の製造時における組み付け性の向上を図ること(すなわち、パッケージ本体部と防振部とを組み付ける組み付け作業を不要すること)ができる。更には、パッケージ本体部14と防振部16とが同時に成形されるので、半導体チップ12の防振機能を確保するうえで製造上の工程追加を不要とすることができる。
更に、半導体パッケージ10の構造において、パッケージ本体部14内に収容される半導体チップ12は、パッケージ本体部14に対して4つの防振部16により弾性支持される。4つの防振部16の一端がそれぞれ半導体チップ12を弾性支持する支点が互いに異なり、また、これら4つの防振部16の他端がそれぞれパッケージ本体部14に接続する接続点が互いに異なる。このため、外力や振動が入力された際などに、半導体チップ12がパッケージ本体部14内でそのパッケージ本体部14に対して所定回り(具体的には、図1に示すZ軸回り)に回転するのを防止することができる。
ところで、上記の実施例においては、半導体パッケージ10のパッケージ本体部14と一体に形成される防振部16として、所定方向Xへ延びる4つの矩形バネを設けたうえで、半導体チップ12を挟んで左右にそれぞれ2つずつ矩形バネを配置することとしたが、本発明はこれに限定されるものではなく、図3に示す如く、半導体パッケージ100のパッケージ本体部14と一体に形成される防振部102として、所定方向Xへ延びる2つの矩形バネを設けたうえで、半導体チップ12を挟んで左右にそれぞれ一つずつ矩形バネを配置することとしてもよい。かかる変形例の構造においても、上記の実施例の構造と同様の効果を得ることが可能である。
また、同様に、図4に示す如く、半導体パッケージ200のパッケージ本体部14と一体に形成される防振部202として、所定方向Xへ延びる2つの矩形バネと、その所定方向Xに直交する直交方向Yへ延びる2つの矩形バネと、を設けたうえで、半導体チップ12の各側面に対して一つずつすなわち半導体チップ12を挟んで左右上下にそれぞれ一つずつ矩形バネを配置することとしてもよい。かかる変形例の構造においても、上記の実施例の構造と同様の効果を得ることが可能であると共に、更には、外部からパッケージ本体部14に加わる外力・振動のY方向成分が低減されるので、何れの方向からの外力・振動でも半導体チップ12の動作に悪影響を与える振動周波数成分が半導体チップ12に伝達されるのを抑制することが可能である。尚、半導体チップ12の各側面に対して、一つずつ矩形バネを配置することに代えて、所定の複数個(例えば2個)ずつ矩形バネを配置することとしてもよい。
また、上記の実施例においては、半導体パッケージ10のパッケージ本体部14と一体に形成される防振部16として、矩形状に折り畳まれつつパッケージ本体部14に対して所定方向Xへ延びる矩形バネを用いることとしたが、本発明はこれに限定されるものではなく、図5に示す如く、半導体パッケージ300のパッケージ本体部14と一体に形成される防振部302として、矩形バネに代えて、パッケージ本体部14に対して所定方向Xへ直線状に延びる板バネを用いることとしてもよい。但し、かかる変形例の構造においては、外部からの外力・振動のY方向成分が防振部302の弾性力により低減されるので、外部からの外力・振動のうち半導体チップ12の動作に悪影響を与えるY方向の振動周波数成分が半導体チップ12に伝達されるのを抑制することが可能となる。また、外部からの外力・振動のX方向成分を低減するうえでは、防振部302としての板バネをパッケージ本体部14に対して直交方向Yへ直線状に延ばすこととすればよい。尚、板バネを、半導体チップ12を挟んで左右にそれぞれ所定の複数個(例えば、図5に示す如く二つ)ずつ配置することとしてもよいが、半導体チップ12を挟んで左右にそれぞれ一つずつ配置することとしてもよい。
また、上記の実施例においては、半導体パッケージ10のパッケージ本体部14と一体に形成される防振部16を、パッケージ本体部14の内周側側面(内壁)に直交する方向に延ばしかつ半導体チップ12の側面に直交するように接続させることとしたが、本発明はこれに限定されるものではなく、図6に示す如く、半導体パッケージ400のパッケージ本体部14と一体に形成される防振部402を、パッケージ本体部14の内周側角部から延ばしかつ半導体チップ12の角部に接続させることとしてもよい。かかる変形例の構造においては、外部からパッケージ本体部14に加わる外力・振動のX方向成分及びY方向成分が共に低減されるので、何れの方向からの外力・振動でも半導体チップ12の動作に悪影響を与える振動周波数成分が半導体チップ12に伝達されるのを抑制することが可能である。
また、上記の実施例においては、半導体パッケージ10のパッケージ本体部14と一体に形成される防振部16を、半導体チップ12を挟み込むようにその両側にそれぞれ配置することとしたが、本発明はこれに限定されるものではなく、図7及び図8に示す如く、半導体パッケージ500,600のパッケージ本体部14と一体に形成される防振部502,602を、半導体チップ12の片面にのみ配置することとしてもよい。
この場合、半導体チップ12を複数の防振部502,602を用いてパッケージ本体部14に対して弾性支持するうえでは、図7に示す如く、半導体チップ12の直交する2つの側面にそれぞれ接続する防振部502を設けることとしてもよく、この場合は、各側面に一つずつ防振部502を設けることとしてもよく、また、各側面に複数個ずつ防振部502を設けることとしてもよい。また、図8に示す如く、半導体チップ12の一つの側面にのみ接続する防振部602を並列に設けることとしてもよい。かかる変形例の構造においては、半導体チップ12が複数の防振部502,602を用いてパッケージ本体部14に対して弾性支持されるので、半導体チップ12がパッケージ本体部14の内部でそのパッケージ本体部14に対して回転するのが防止される。
また、上記の実施例においては、半導体パッケージ10のパッケージ本体部14と一体に形成される防振部16として、矩形状に折り畳まれつつパッケージ本体部14に対して所定方向Xへ延びる矩形バネを用いることとしたが、本発明はこれに限定されるものではなく、図9に示す如く、半導体パッケージ700のパッケージ本体部14と一体に形成される防振部702として、矩形バネに代えて、パッケージ本体部14の内周側側面(内壁)との間に空間704を形成するように該内壁に接続した弧状に形成されたバネを用いることとしてもよい。
この変形例において、防振部702としてのバネは、パッケージ本体部14の内部の複数箇所にそれぞれ設けられ、半導体チップ12を囲むようにパッケージ本体部14の4つの各内壁に対して一つずつ配置される。また、この防振部702としての各バネは、パッケージ本体14の内部空間20の開口側から底面を見た場合にパッケージ本体部14の内壁から内部空間20の中心へ向けて突出するように形成されており、突部の頂点が半導体チップ12に接着剤により接着固定される。これらの各バネは、所定方向X又は直交方向Yについて弾性を有し、半導体チップ12を所定方向X又は直交方向Yに弾性変位させることが可能である。かかる変形例の構造においては、外部からパッケージ本体部14に加わる外力・振動のX方向成分及びY方向成分が共に低減されるので、何れの方向からの外力・振動でも半導体チップ12の動作に悪影響を与える振動周波数成分が半導体チップ12に伝達されるのを抑制することが可能である。
尚、この変形例において、パッケージ本体部14の4つの各内壁に対して一つずつ配置される防振部702としての各バネは、図9に示す如く、弧の中途で隣り合うバネと一体化されるように形成されるものとしてもよいが、弧の中途で隣り合うバネと一体化されることなく形成されるものとしてもよい。
更に、この変形例において、パッケージ本体部14の内壁と弧状の防振部702との間に形成される空間704は、パッケージ本体部14の底面側と内部空間20の開口側とでそれぞれ開放されるが、この空間704に、図10に示す如く、パッケージ本体部14から半導体チップ12へ伝達される外力を減衰する減衰部材710を注入することとしてもよい。減衰部材710は、シリコーン等の減衰材料を用いて成形されており、所望の減衰係数を有している。減衰部材710は、内部空間20の開口側から空間704内へ注入されることとすればよいが、その減衰部材710に用いられる減衰材料は、空間704に注入された減衰部材710のすべてがパッケージ本体部14の底面側から漏れ出さない程度の粘度を有することとすればよい。
かかる変形例の構造によれば、外部からパッケージ本体部14に外力・振動が入力された際に、減衰部材710を用いてパッケージ本体部14から半導体チップ12へ伝達される外力・振動成分を減衰させることができる。尚、減衰部材710の減衰係数が異なれば、減衰される外力・振動の周波数成分が変化する。この点、半導体パッケージの構造が減衰部材710を除いて同じであっても、減衰部材710の減衰係数を任意に設定することで、所望の周波数成分の外力・振動を減衰させることができる。すなわち、減衰部材710の減衰材料を変更するだけで、異なる周波数帯の外力・振動を減衰させることができる。従って、半導体パッケージの構造を基本的に変更することなく、減衰部材710の減衰材料を変更することにより、半導体パッケージを一種の製品だけでなく多種の製品へ転用させることが可能である。
ところで、上記の実施例においては、パッケージ本体部14内の半導体チップ12を、パッケージ本体部14に一体に形成されて防振部16の他端に設けられた台座28に接着剤により接着固定することとしたが、本発明はこれに限定されるものではなく、接着固定に代えて、半導体チップ12を挟んで両側に配置された防振部16の弾性力により挟持することで固定することとしてもよい。
また、上記の実施例においては、パッケージ本体部14内の半導体チップ12を、パッケージ本体部14に一体に形成されて防振部16の他端に設けられた台座28に接着固定することとしたが、本発明はこれに限定されるものではなく、パッケージ本体部14に一体に形成された防振部16の他端に直接に接着固定することとしてもよく、また、パッケージ本体部14に一体に形成された防振部16の他端に直接に接続させて、半導体チップ12を挟んで両側に配置された防振部16の弾性力により挟持固定することとしてもよい。
10,100,200,300,400,500,600,700 半導体パッケージ
12 半導体チップ
14 パッケージ本体部
16,102,202,302,402,502,602,702 防振部
28 台座

Claims (9)

  1. 半導体チップを収容するパッケージの構造であって、
    内部に半導体チップを収容するパッケージ本体部と、
    前記パッケージ本体部に一体に形成された、半導体チップを前記パッケージ本体部に対して弾性支持する防振部と、
    を備えることを特徴とする半導体パッケージの構造。
  2. 半導体チップは、前記防振部の一部分に接着固定されていることを特徴とする請求項1記載の半導体パッケージの構造。
  3. 半導体チップは、少なくとも2つの前記防振部の弾性力により挟持固定されることを特徴とする請求項1記載の半導体パッケージの構造。
  4. 半導体チップは、前記パッケージ本体部に対して前記防振部としての複数のバネを介して弾性支持されていることを特徴とする請求項1乃至3の何れか一項記載の半導体パッケージの構造。
  5. 前記防振部は、矩形状に折り畳まれつつ前記パッケージ本体部に対して所定方向に延びることで半導体チップを該所定方向に弾性変位させることが可能な矩形バネであることを特徴とする請求項1乃至4の何れか一項記載の半導体パッケージの構造。
  6. 前記防振部は、前記パッケージ本体部に対して所定方向に直線状に延びることで半導体チップを該所定方向と直交する直交方向に弾性変位させることが可能な板バネであることを特徴とする請求項1乃至4の何れか一項記載の半導体パッケージの構造。
  7. 前記防振部は、前記パッケージ本体部の内壁との間に空間を形成するように該内壁に接続した弧状に形成されたバネであり、前記パッケージ本体部の内部の複数箇所にそれぞれ設けられていることを特徴とする請求項1乃至4の何れか一項記載の半導体パッケージの構造。
  8. 前記パッケージ本体部の内壁と前記防振部との間に形成される空間に注入される、該パッケージ本体部から半導体チップへ伝達される外力を減衰する減衰部材を備えることを特徴とする請求項7記載の半導体パッケージの構造。
  9. 前記防振部に一体に形成された、半導体チップを支持する台座を備えることを特徴とする請求項1乃至8の何れか一項記載の半導体パッケージの構造。
JP2010155004A 2010-07-07 2010-07-07 半導体パッケージの構造 Pending JP2012019034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010155004A JP2012019034A (ja) 2010-07-07 2010-07-07 半導体パッケージの構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010155004A JP2012019034A (ja) 2010-07-07 2010-07-07 半導体パッケージの構造

Publications (1)

Publication Number Publication Date
JP2012019034A true JP2012019034A (ja) 2012-01-26

Family

ID=45604082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010155004A Pending JP2012019034A (ja) 2010-07-07 2010-07-07 半導体パッケージの構造

Country Status (1)

Country Link
JP (1) JP2012019034A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101609341B1 (ko) * 2014-08-28 2016-04-05 한양대학교 산학협력단 미세 시스템을 위한 3차원 방진 플랫폼 구조물
CN113685484A (zh) * 2021-08-18 2021-11-23 厦门芯一代集成电路有限公司 一种具有分级缓冲层的vdmos半导体功率器件及使用方法
US11987494B2 (en) 2020-11-24 2024-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wire-bond damper for shock absorption

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06503207A (ja) * 1990-09-27 1994-04-07 イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー 熱的歪み緩和複合超小形電子デバイス
JP2002111091A (ja) * 2000-09-28 2002-04-12 Sumitomo Bakelite Co Ltd 圧電トランス
JP2004003886A (ja) * 2002-05-31 2004-01-08 Matsushita Electric Works Ltd センサパッケージ
JP2004191321A (ja) * 2002-12-13 2004-07-08 Denso Corp センサ装置
JP2009537802A (ja) * 2006-05-16 2009-10-29 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 振動の入力が低減されたチップケーシング

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06503207A (ja) * 1990-09-27 1994-04-07 イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー 熱的歪み緩和複合超小形電子デバイス
JP2002111091A (ja) * 2000-09-28 2002-04-12 Sumitomo Bakelite Co Ltd 圧電トランス
JP2004003886A (ja) * 2002-05-31 2004-01-08 Matsushita Electric Works Ltd センサパッケージ
JP2004191321A (ja) * 2002-12-13 2004-07-08 Denso Corp センサ装置
JP2009537802A (ja) * 2006-05-16 2009-10-29 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 振動の入力が低減されたチップケーシング

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101609341B1 (ko) * 2014-08-28 2016-04-05 한양대학교 산학협력단 미세 시스템을 위한 3차원 방진 플랫폼 구조물
US11987494B2 (en) 2020-11-24 2024-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wire-bond damper for shock absorption
CN113685484A (zh) * 2021-08-18 2021-11-23 厦门芯一代集成电路有限公司 一种具有分级缓冲层的vdmos半导体功率器件及使用方法
CN113685484B (zh) * 2021-08-18 2023-11-03 厦门芯一代集成电路有限公司 一种具有分级缓冲层的vdmos半导体功率器件及使用方法

Similar Documents

Publication Publication Date Title
US10591504B2 (en) Inertia measurement module for unmanned aircraft
JP4851555B2 (ja) 力学量センサおよびその製造方法
JP4985789B2 (ja) 力学量センサ
US8646332B2 (en) Inertia force sensor
KR101534393B1 (ko) 내충격성 고정 수단을 구비한 전자 석영 공진기 모듈
US20090260226A1 (en) Device for assembling an electronic component
JP4720528B2 (ja) 角速度センサ装置
JP2008224428A (ja) センサ装置
JP2012019034A (ja) 半導体パッケージの構造
JP5257418B2 (ja) 防振対象部材の接続構造
US11105692B2 (en) Force sensor having first and second circuit board arrangements
JP2012037404A (ja) 振動ジャイロ素子、振動ジャイロセンサーおよび電子機器
TWI596712B (zh) 感測器模組與感測器模組裝置
JP2015094645A (ja) 慣性力センサ装置
WO2019102737A1 (ja) 流量計
KR101942704B1 (ko) 센서, 센서 유닛, 및 센서 유닛의 제조 방법
JP2004119624A (ja) 回路基板
JP2019082366A (ja) 圧力センサ
JP4076988B2 (ja) 電子機器
CN111983256A (zh) 加速度传感器核心单元和防止载置加速度传感器的基板挠曲的方法
JP2014044126A (ja) 環境計測装置
JP7137987B2 (ja) マイクロホン装置
KR20160126212A (ko) 압력 센서 패키지
JP2011199022A (ja) 基板アセンブリ及び基板アセンブリを備える電子機器
JP5321562B2 (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130528