JP2012019034A - Semiconductor package structure - Google Patents

Semiconductor package structure Download PDF

Info

Publication number
JP2012019034A
JP2012019034A JP2010155004A JP2010155004A JP2012019034A JP 2012019034 A JP2012019034 A JP 2012019034A JP 2010155004 A JP2010155004 A JP 2010155004A JP 2010155004 A JP2010155004 A JP 2010155004A JP 2012019034 A JP2012019034 A JP 2012019034A
Authority
JP
Japan
Prior art keywords
package
semiconductor chip
vibration
semiconductor
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010155004A
Other languages
Japanese (ja)
Inventor
Shoji Hayashi
将司 林
Takashi Ushijima
隆志 牛島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2010155004A priority Critical patent/JP2012019034A/en
Publication of JP2012019034A publication Critical patent/JP2012019034A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Vibration Prevention Devices (AREA)
  • Die Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor package structure capable of ensuring vibration insulating function of a semiconductor chip, reducing the number of components and improving the assembling performance as a semiconductor package.SOLUTION: A semiconductor package 10 housing a semiconductor chip 12 consists of a package body 14 housing the semiconductor chip 12 therein, and vibration insulating parts 16 integrated with the package body 14 and elastically supporting the semiconductor chip 12 on the package body 14. The semiconductor chip 12 is adhered and held on a part of the vibration insulating parts 16, or is held and fixed between two vibration insulating parts 16 by elastic force.

Description

本発明は、半導体パッケージの構造に係り、特に、内部に半導体チップを収容する半導体パッケージの構造に関する。   The present invention relates to a structure of a semiconductor package, and more particularly to a structure of a semiconductor package in which a semiconductor chip is accommodated.

従来、物理量を検出する検出部を有する半導体チップを内部に収容する半導体パッケージの構造が知られている（例えば、特許文献１参照）。この半導体パッケージは、半導体チップ（物理量検出部２０）を内部に収容するパッケージ本体部（保持部５）と、半導体チップを支持する防振部（防振部材２３，２４）と、からなる。防振部は、半導体チップとパッケージ本体部との間に介在したゴム等の弾性体である。このため、上記した構造によれば、防振部を用いて半導体チップに加わる振動を減衰させて外部からの衝撃による影響を排除することができる。   2. Description of the Related Art Conventionally, a structure of a semiconductor package that houses a semiconductor chip having a detection unit that detects a physical quantity is known (see, for example, Patent Document 1). The semiconductor package includes a package main body (holding unit 5) that accommodates a semiconductor chip (physical quantity detection unit 20) and a vibration isolating unit (vibration isolating members 23 and 24) that support the semiconductor chip. The vibration isolator is an elastic body such as rubber interposed between the semiconductor chip and the package main body. For this reason, according to the above-described structure, it is possible to attenuate the vibration applied to the semiconductor chip using the vibration isolator and eliminate the influence of the external impact.

特開２００２−１９５８３４号公報JP 2002-195834 A

しかし、上記した特許文献１記載の構造では、半導体チップを支持する防振部が、パッケージ本体部とは別体に設けられた弾性体であるので、半導体パッケージとしての部品点数が増大すると共に、半導体パッケージの組み付け性が低下してしまう。   However, in the structure described in Patent Document 1 described above, the vibration isolator that supports the semiconductor chip is an elastic body that is provided separately from the package body, so that the number of components as a semiconductor package increases, The assembling property of the semiconductor package is lowered.

本発明は、上述の点に鑑みてなされたものであり、半導体チップの防振機能を確保しつつ部品点数の削減及び組み付け性の向上を図ることが可能な半導体パッケージの構造を提供することを目的とする。   The present invention has been made in view of the above points, and provides a structure of a semiconductor package capable of reducing the number of components and improving the assembling property while ensuring the vibration-proof function of the semiconductor chip. Objective.

上記の目的は、半導体チップを収容するパッケージの構造であって、内部に半導体チップを収容するパッケージ本体部と、前記パッケージ本体部に一体に形成された、半導体チップを前記パッケージ本体部に対して弾性支持する防振部と、を備える半導体パッケージの構造により達成される。   An object of the present invention is a structure of a package that accommodates a semiconductor chip, and a package main body portion that accommodates a semiconductor chip therein, and a semiconductor chip formed integrally with the package main body portion with respect to the package main body portion. This is achieved by a structure of a semiconductor package including a vibration isolating portion that elastically supports.

この態様の発明において、防振部は、半導体チップをパッケージ本体部に対して弾性支持するので、防振部の存在により半導体チップの防振を実現することができる。また、防振部は、内部に半導体チップを収容するパッケージ本体部に一体に形成されているので、半導体パッケージ全体として部品点数の削減と組み付け性の向上とを図ることができる。   In the invention of this aspect, the vibration isolator elastically supports the semiconductor chip with respect to the package main body, so that the vibration isolation of the semiconductor chip can be realized by the presence of the vibration isolator. In addition, since the vibration isolator is integrally formed with the package main body that accommodates the semiconductor chip therein, the number of parts and the assembly can be improved as a whole semiconductor package.

尚、上記した半導体パッケージの構造において、半導体チップは、前記防振部の一部分に接着固定されていることとしてもよいし、また、半導体チップは、少なくとも２つの前記防振部の弾性力により挟持固定されることとしてもよい。   In the semiconductor package structure described above, the semiconductor chip may be bonded and fixed to a part of the vibration isolator, and the semiconductor chip is sandwiched by the elastic force of at least two of the vibration isolator. It may be fixed.

また、上記した半導体パッケージの構造において、半導体チップは、前記パッケージ本体部に対して前記防振部としての複数のバネを介して弾性支持されていることとしてもよい。   In the semiconductor package structure described above, the semiconductor chip may be elastically supported with respect to the package body through a plurality of springs serving as the vibration isolator.

この態様の発明において、半導体チップは、パッケージ本体部に対して防振部としての複数のバネを介して弾性支持されるので、半導体チップがパッケージ本体部の内部でそのパッケージ本体部に対して回転するのを防止することができる。   In this aspect of the invention, the semiconductor chip is elastically supported with respect to the package main body through a plurality of springs as vibration isolator, so that the semiconductor chip rotates relative to the package main body within the package main body. Can be prevented.

また、上記した半導体パッケージの構造において、前記防振部は、矩形状に折り畳まれつつ前記パッケージ本体部に対して所定方向に延びることで半導体チップを該所定方向に弾性変位させることが可能な矩形バネであることとしてもよい。   Further, in the semiconductor package structure described above, the anti-vibration part is a rectangle that can be elastically displaced in the predetermined direction by being folded into a rectangular shape and extending in a predetermined direction with respect to the package body part. It may be a spring.

また、上記した半導体パッケージの構造において、前記防振部は、前記パッケージ本体部に対して所定方向に直線状に延びることで半導体チップを該所定方向と直交する直交方向に弾性変位させることが可能な板バネであることとしてもよい。   Further, in the structure of the semiconductor package described above, the vibration isolator extends elastically in a direction orthogonal to the predetermined direction by extending linearly in a predetermined direction with respect to the package body. It may be a flat leaf spring.

また、上記した半導体パッケージの構造において、前記防振部は、前記パッケージ本体部の内壁との間に空間を形成するように該内壁に接続した弧状に形成されたバネであり、前記パッケージ本体部の内部の複数箇所にそれぞれ設けられていることとしてもよい。   Further, in the structure of the semiconductor package described above, the vibration isolating portion is a spring formed in an arc shape connected to the inner wall so as to form a space between the inner wall of the package main body portion, and the package main body portion It is good also as being provided in each of a plurality of locations inside the.

この場合、前記パッケージ本体部の内壁と前記防振部との間に形成される空間に注入される、該パッケージ本体部から半導体チップへ伝達される外力を減衰する減衰部材を備えることとしてもよい。   In this case, a damping member that attenuates an external force that is injected into the space formed between the inner wall of the package body and the vibration isolator and transmitted from the package body to the semiconductor chip may be provided. .

この態様の発明において、パッケージ本体部の内壁と防振部との間に形成される空間に減衰部材が注入されているので、パッケージ本体部から半導体チップへ伝達される外力を減衰させることができる。   In the invention of this aspect, since the damping member is injected into the space formed between the inner wall of the package body and the vibration isolator, the external force transmitted from the package body to the semiconductor chip can be attenuated. .

更に、上記した半導体パッケージの構造において、前記防振部に一体に形成された、半導体チップを支持する台座を備えることとしてもよい。   Furthermore, in the structure of the semiconductor package described above, a pedestal that is integrally formed with the vibration isolator and supports the semiconductor chip may be provided.

本発明によれば、半導体チップの防振機能を確保しつつ半導体パッケージとしての部品点数の削減及び組み付け性の向上を図ることができる。   According to the present invention, it is possible to reduce the number of parts as a semiconductor package and improve the assemblability while ensuring the vibration-proof function of the semiconductor chip.

本発明の一実施例である半導体パッケージの構造を表した図である。It is a figure showing the structure of the semiconductor package which is one Example of this invention. 本発明の一実施例である半導体パッケージに電気配線を組み込んだ状態を表した図である。It is a figure showing the state which incorporated the electrical wiring in the semiconductor package which is one Example of this invention. 本発明の変形例である半導体パッケージの構造を表した図である。It is a figure showing the structure of the semiconductor package which is a modification of this invention. 本発明の変形例である半導体パッケージの構造を表した図である。It is a figure showing the structure of the semiconductor package which is a modification of this invention. 本発明の変形例である半導体パッケージの構造を表した図である。It is a figure showing the structure of the semiconductor package which is a modification of this invention. 本発明の変形例である半導体パッケージの構造を表した図である。It is a figure showing the structure of the semiconductor package which is a modification of this invention. 本発明の変形例である半導体パッケージの構造を表した図である。It is a figure showing the structure of the semiconductor package which is a modification of this invention. 本発明の変形例である半導体パッケージの構造を表した図である。It is a figure showing the structure of the semiconductor package which is a modification of this invention. 本発明の変形例である半導体パッケージの構造を表した図である。It is a figure showing the structure of the semiconductor package which is a modification of this invention. 本発明の変形例である半導体パッケージの構造を表した図である。It is a figure showing the structure of the semiconductor package which is a modification of this invention.

以下、図面を用いて、本発明に係る半導体パッケージの構造の具体的な実施の形態について説明する。   Hereinafter, specific embodiments of the structure of a semiconductor package according to the present invention will be described with reference to the drawings.

図１は、本発明の一実施例である半導体パッケージ１０の構造を表した図を示す。また、図２は、本実施例の半導体パッケージ１０に電気配線を組み込んだ状態を表した図を示す。尚、図１（Ａ）及び図２（Ａ）には上面図を、図１（Ｂ）には図１（Ａ）に示すIII−IIIで切断した際の断面図を、また、図２（Ｂ）には図２（Ａ）に示すIV−IVで切断した際の断面図を、それぞれ示す。   FIG. 1 is a diagram showing the structure of a semiconductor package 10 according to an embodiment of the present invention. Moreover, FIG. 2 shows the figure showing the state which integrated the electrical wiring in the semiconductor package 10 of a present Example. 1A and 2A are top views, FIG. 1B is a cross-sectional view taken along III-III shown in FIG. 1A, and FIG. B) is a cross-sectional view taken along IV-IV shown in FIG.

本実施例の半導体パッケージ１０は、内部に半導体チップ１２を収容するパッケージ本体部１４と、半導体チップ１２をパッケージ本体部１４に対して弾性支持する防振部１６と、を備えている。半導体チップ１２は、例えば、加速度やヨーレートを検出するための物理量検出センサと、その物理量検出センサを実装する回路基板と、により構成されている。半導体チップ１２の回路基板には、複数（図２（Ａ）では８つ）の外部端子１８が設けられている。半導体チップ１２は、矩形状の外形を有している。   The semiconductor package 10 of the present embodiment includes a package main body portion 14 that accommodates the semiconductor chip 12 therein, and a vibration isolating portion 16 that elastically supports the semiconductor chip 12 with respect to the package main body portion 14. The semiconductor chip 12 includes, for example, a physical quantity detection sensor for detecting acceleration and yaw rate, and a circuit board on which the physical quantity detection sensor is mounted. A plurality (eight in FIG. 2A) of external terminals 18 are provided on the circuit board of the semiconductor chip 12. The semiconductor chip 12 has a rectangular outer shape.

パッケージ本体部１４は、樹脂材料（モールド樹脂）を用いて成形されており、四角形の底面と４つの側面とからなる凹形状に形成されている。パッケージ本体部１４の成形は、例えば、トランスファモールド法などを用いて金型へ樹脂を注入することにより実現される。パッケージ本体部１４は、半導体チップ１２を収容するための内部空間２０を有している。   The package body 14 is formed using a resin material (mold resin), and is formed in a concave shape having a rectangular bottom surface and four side surfaces. The molding of the package body 14 is realized by injecting a resin into a mold using, for example, a transfer mold method. The package main body 14 has an internal space 20 for accommodating the semiconductor chip 12.

パッケージ本体部１４の側面の内周側には、段差２２が形成されている。段差２２には、複数（図２（Ａ）では８つ；上記した半導体チップ１２の外部端子１８の数と同じ数）のリード端子２４の一端が望んでいる。リード端子２４の一端と、パッケージ本体部１４内に収容された半導体チップ１２の外部端子１８と、は一つずつ金属配線２６を介して互いに接続されている。各金属配線２６は、ワイヤボンディングにより形成されている。各金属配線２６は、可撓性を有しており、外部から半導体チップ１２に伝わる外力・振動成分を低減することが可能である。各リード端子２４は、パッケージ本体部１４の内周側から外周側へ導かれて、物理量を検出する装置に接続されている。   A step 22 is formed on the inner peripheral side of the side surface of the package body 14. One end of a plurality of lead terminals 24 (eight in FIG. 2A; the same number as the number of external terminals 18 of the semiconductor chip 12) is desired for the step 22. One end of the lead terminal 24 and the external terminal 18 of the semiconductor chip 12 accommodated in the package main body 14 are connected to each other via the metal wiring 26 one by one. Each metal wiring 26 is formed by wire bonding. Each metal wiring 26 has flexibility and can reduce external force / vibration components transmitted to the semiconductor chip 12 from the outside. Each lead terminal 24 is led from the inner peripheral side to the outer peripheral side of the package main body 14 and connected to a device that detects a physical quantity.

防振部１６は、外部からパッケージ本体部１４に伝達された外力・振動成分が半導体チップ１２へ伝達されるのを防止するために内部空間２０内に設けられる部材である。防振部１６は、樹脂材料（モールド樹脂）を用いて成形されている。防振部１６は、矩形状に折り畳まれつつパッケージ本体部１４に対して所定方向（図１（Ａ）においてＸ方向）Ｘに延びている。防振部１６は、パッケージ本体１４の底面を内部空間２０の開口側から見た場合に上記の所定方向とは直交する方向（図１（Ａ）においてＹ方向）Ｙへ蛇行しながら所定方向Ｘに延びるように形成された、半導体チップ１２を所定方向Ｘに弾性変位させることが可能な矩形バネである。   The vibration isolator 16 is a member provided in the internal space 20 to prevent external force / vibration components transmitted from the outside to the package body 14 from being transmitted to the semiconductor chip 12. The vibration isolator 16 is formed using a resin material (mold resin). The vibration isolator 16 extends in a predetermined direction (X direction in FIG. 1A) X with respect to the package body 14 while being folded into a rectangular shape. When the bottom surface of the package body 14 is viewed from the opening side of the internal space 20, the vibration isolator 16 is in a predetermined direction X while meandering in a direction (Y direction in FIG. 1A) perpendicular to the predetermined direction. It is a rectangular spring that can be elastically displaced in a predetermined direction X, and is formed so as to extend in the direction.

防振部１６としての矩形バネは、複数（本実施例においては４つ）設けられている。各防振部１６の一端は、パッケージ本体部１４の側面（具体的には、法線が所定方向Ｘに延びる側面）に接続されている。防振部１６は、パッケージ本体部１４に一体に形成されている。防振部１６の成形は、パッケージ本体部１４の成形と同時に、例えば、トランスファモールド法などを用いて金型へ樹脂を注入することにより実現される。   A plurality (four in this embodiment) of rectangular springs as the vibration isolator 16 are provided. One end of each vibration isolator 16 is connected to the side surface of the package main body 14 (specifically, the side surface whose normal extends in the predetermined direction X). The vibration isolator 16 is formed integrally with the package body 14. The vibration isolator 16 is formed simultaneously with the package body 14 by, for example, injecting a resin into the mold using a transfer mold method or the like.

各防振部１６の他端には、台座２８が設けられている。台座２８は、内部空間２０内の半導体チップ１２を支持するために設けられた部材である。台座２８は、樹脂材料（モールド樹脂）を用いて成形されている。台座２８は、パッケージ本体部１４及び防振部１６に一体に形成されている。台座２８の成形は、パッケージ本体部１４の成形及び防振部１６の成形と同時に、例えば、トランスファモールド法などを用いて金型へ樹脂を注入することにより実現される。台座２８は、パッケージ本体部１４の底面から浮いており、内部空間２０内でパッケージ本体部１４に対する防振部１６の変位に伴って変位する。   A pedestal 28 is provided at the other end of each vibration isolator 16. The pedestal 28 is a member provided to support the semiconductor chip 12 in the internal space 20. The pedestal 28 is molded using a resin material (mold resin). The pedestal 28 is formed integrally with the package body 14 and the vibration isolator 16. The molding of the pedestal 28 is realized by injecting a resin into the mold using, for example, a transfer molding method at the same time as the molding of the package main body portion 14 and the vibration isolating portion 16. The pedestal 28 floats from the bottom surface of the package main body 14 and is displaced in the internal space 20 with the displacement of the vibration isolator 16 relative to the package main body 14.

台座２８は、半導体チップ１２を支持するのに必要な大きさを有しており、例えば、半導体チップ１２の下面全体に接するように単一の部材であってもよいが、半導体チップ１２の、外力・振動成分を低減すべき所定方向Ｘの端部にのみ接するように分割された部材であってもよい（尚、図１及び図２においては所定方向Ｘに２分割されている。）。台座２８は、半導体チップ１２に接着剤により接着固定されている。   The pedestal 28 has a size necessary to support the semiconductor chip 12, and may be a single member so as to be in contact with the entire lower surface of the semiconductor chip 12, for example. The member may be divided so as to be in contact only with the end portion in the predetermined direction X where the external force / vibration component should be reduced (in FIG. 1 and FIG. 2, it is divided into two in the predetermined direction X). The pedestal 28 is bonded and fixed to the semiconductor chip 12 with an adhesive.

半導体チップ１２は、台座２８に接着固定された状態で、パッケージ本体部１４に対して４つの防振部１６を介して弾性支持されている。半導体チップ１２の、外力・振動成分を低減すべき所定方向Ｘの対となる側面それぞれに対して、平行に並んだ２つの防振部１６が弾性支持している。半導体チップ１２は、外力・振動成分を低減すべき所定方向Ｘの対となる側面それぞれにおいて２つの防振部１６を介して弾性支持されており、所定方向Ｘの両側から２つずつの防振部１６により挟まれている。   The semiconductor chip 12 is elastically supported via the four vibration isolation parts 16 with respect to the package main body part 14 while being bonded and fixed to the base 28. Two anti-vibration parts 16 arranged in parallel are elastically supported on each side surface of the semiconductor chip 12 which forms a pair in the predetermined direction X in which the external force / vibration component should be reduced. The semiconductor chip 12 is elastically supported via two anti-vibration parts 16 on each of the pair of side surfaces in the predetermined direction X where the external force / vibration component should be reduced, and two anti-vibration units are provided from both sides of the predetermined direction X. It is sandwiched between the parts 16.

上記した半導体パッケージ１０において、半導体チップ１２は、リード端子２４、金属配線２６、及び外部端子１８を介して、電源供給が行われることにより作動し、かつ、検出した物理量に応じた電気信号を外部装置へ供給する。   In the semiconductor package 10 described above, the semiconductor chip 12 operates when power is supplied via the lead terminal 24, the metal wiring 26, and the external terminal 18, and sends an electrical signal corresponding to the detected physical quantity to the outside. Supply to the device.

かかる半導体パッケージ１０の構造において、半導体チップ１２は、防振部１６によりパッケージ本体部１４に対して弾性支持されるが、外部からの外力・振動がパッケージ本体部１４に加わると、その外力・振動の主にＸ方向成分が防振部１６の弾性力により低減される。尚、外力・振動のＹ方向成分も僅かに防振部１６の弾性力により低減されることが可能である。この場合には、外部からの外力・振動のうち半導体チップ１２の動作に悪影響を与える振動周波数成分が半導体チップ１２に伝達されるのを抑制することができる。従って、本実施例の構造によれば、防振部１６の存在により、パッケージ本体部１４の内部空間２０内にある半導体チップ１２の防振を実現することができ、これにより、半導体チップ１２を外部からの影響を受けることなく正常に動作させることができ、半導体チップ１２における物理量検出を精度よく行うことが可能である。   In such a structure of the semiconductor package 10, the semiconductor chip 12 is elastically supported by the vibration isolator 16 with respect to the package body 14. However, when external force / vibration is applied to the package body 14, the external force / vibration is applied. Is mainly reduced by the elastic force of the vibration isolator 16. Note that the Y direction component of the external force / vibration can be slightly reduced by the elastic force of the vibration isolator 16. In this case, it is possible to suppress the vibration frequency component that adversely affects the operation of the semiconductor chip 12 from the external force and vibration from the outside from being transmitted to the semiconductor chip 12. Therefore, according to the structure of the present embodiment, the presence of the vibration isolating section 16 can realize the vibration isolation of the semiconductor chip 12 in the internal space 20 of the package main body section 14. It is possible to operate normally without being influenced by the outside, and it is possible to detect a physical quantity in the semiconductor chip 12 with high accuracy.

尚、リード端子２４と半導体チップ１２の外部端子１８とを繋ぐ金属配線２６は、外部から半導体チップ１２に伝わる外力・振動成分を低減できるように可撓性を有している。このため、外部からの外力・振動の成分を金属配線２６の弾性力により低減することも可能である。この点、外部からの外力・振動の成分のうち半導体チップ１２の動作に悪影響を与える振動周波数成分を低減できるように、防振部１６及び金属配線２６のバネ定数を設定するのが適切である。   The metal wiring 26 connecting the lead terminal 24 and the external terminal 18 of the semiconductor chip 12 is flexible so that external force / vibration components transmitted from the outside to the semiconductor chip 12 can be reduced. For this reason, the external force / vibration component from the outside can be reduced by the elastic force of the metal wiring 26. In this regard, it is appropriate to set the spring constants of the vibration isolator 16 and the metal wiring 26 so that the vibration frequency component that adversely affects the operation of the semiconductor chip 12 among the external force and vibration components from the outside can be reduced. .

また、半導体パッケージ１０の構造において、パッケージ本体部１４内で半導体チップ１２を支持する機能を有する防振部１６は、パッケージ本体部１４と同様の樹脂材料によりそのパッケージ本体部１４の成形と同時に成形されており、そのパッケージ本体部１４に一体に形成されている。この場合は、パッケージ本体部１４と防振部１６とが互いに分離されることは無いので、半導体パッケージ１０全体として部品点数の削減を図ることができると共に、半導体パッケージ１０の製造時における組み付け性の向上を図ること（すなわち、パッケージ本体部と防振部とを組み付ける組み付け作業を不要すること）ができる。更には、パッケージ本体部１４と防振部１６とが同時に成形されるので、半導体チップ１２の防振機能を確保するうえで製造上の工程追加を不要とすることができる。   Further, in the structure of the semiconductor package 10, the vibration isolator 16 having a function of supporting the semiconductor chip 12 in the package body 14 is formed simultaneously with the molding of the package body 14 by the same resin material as the package body 14. And is formed integrally with the package body 14. In this case, the package body 14 and the vibration isolator 16 are not separated from each other, so that the number of parts can be reduced as a whole of the semiconductor package 10 and the assembling property at the time of manufacturing the semiconductor package 10 can be improved. The improvement can be achieved (that is, the assembling work for assembling the package main body and the vibration isolator is not required). Furthermore, since the package main body 14 and the vibration isolator 16 are formed at the same time, it is possible to eliminate the need for additional manufacturing steps in order to secure the vibration isolating function of the semiconductor chip 12.

更に、半導体パッケージ１０の構造において、パッケージ本体部１４内に収容される半導体チップ１２は、パッケージ本体部１４に対して４つの防振部１６により弾性支持される。４つの防振部１６の一端がそれぞれ半導体チップ１２を弾性支持する支点が互いに異なり、また、これら４つの防振部１６の他端がそれぞれパッケージ本体部１４に接続する接続点が互いに異なる。このため、外力や振動が入力された際などに、半導体チップ１２がパッケージ本体部１４内でそのパッケージ本体部１４に対して所定回り（具体的には、図１に示すＺ軸回り）に回転するのを防止することができる。   Further, in the structure of the semiconductor package 10, the semiconductor chip 12 accommodated in the package main body 14 is elastically supported by the four vibration isolation parts 16 with respect to the package main body 14. The fulcrum for elastically supporting the semiconductor chip 12 is different from each other at one end of the four vibration isolation parts 16, and the connection point at which the other ends of the four vibration isolation parts 16 are connected to the package body part 14 is different from each other. For this reason, when an external force or vibration is input, the semiconductor chip 12 rotates in a predetermined direction with respect to the package main body 14 within the package main body 14 (specifically, around the Z axis shown in FIG. 1). Can be prevented.

ところで、上記の実施例においては、半導体パッケージ１０のパッケージ本体部１４と一体に形成される防振部１６として、所定方向Ｘへ延びる４つの矩形バネを設けたうえで、半導体チップ１２を挟んで左右にそれぞれ２つずつ矩形バネを配置することとしたが、本発明はこれに限定されるものではなく、図３に示す如く、半導体パッケージ１００のパッケージ本体部１４と一体に形成される防振部１０２として、所定方向Ｘへ延びる２つの矩形バネを設けたうえで、半導体チップ１２を挟んで左右にそれぞれ一つずつ矩形バネを配置することとしてもよい。かかる変形例の構造においても、上記の実施例の構造と同様の効果を得ることが可能である。   By the way, in the above-described embodiment, four rectangular springs extending in the predetermined direction X are provided as the vibration isolator 16 integrally formed with the package body 14 of the semiconductor package 10, and the semiconductor chip 12 is sandwiched therebetween. Although two rectangular springs are arranged on each of the left and right sides, the present invention is not limited to this, and as shown in FIG. 3, the vibration isolation formed integrally with the package body 14 of the semiconductor package 100 is provided. As the portion 102, two rectangular springs extending in the predetermined direction X may be provided, and one rectangular spring may be arranged on each of the left and right sides of the semiconductor chip 12. Also in the structure of this modification, it is possible to obtain the same effect as the structure of the above-described embodiment.

また、同様に、図４に示す如く、半導体パッケージ２００のパッケージ本体部１４と一体に形成される防振部２０２として、所定方向Ｘへ延びる２つの矩形バネと、その所定方向Ｘに直交する直交方向Ｙへ延びる２つの矩形バネと、を設けたうえで、半導体チップ１２の各側面に対して一つずつすなわち半導体チップ１２を挟んで左右上下にそれぞれ一つずつ矩形バネを配置することとしてもよい。かかる変形例の構造においても、上記の実施例の構造と同様の効果を得ることが可能であると共に、更には、外部からパッケージ本体部１４に加わる外力・振動のＹ方向成分が低減されるので、何れの方向からの外力・振動でも半導体チップ１２の動作に悪影響を与える振動周波数成分が半導体チップ１２に伝達されるのを抑制することが可能である。尚、半導体チップ１２の各側面に対して、一つずつ矩形バネを配置することに代えて、所定の複数個（例えば２個）ずつ矩形バネを配置することとしてもよい。   Similarly, as shown in FIG. 4, two anti-vibration portions 202 that are integrally formed with the package body 14 of the semiconductor package 200, two rectangular springs extending in a predetermined direction X, and an orthogonal direction orthogonal to the predetermined direction X In addition to providing two rectangular springs extending in the direction Y, one rectangular spring may be arranged on each side of the semiconductor chip 12, that is, one on each side of the semiconductor chip 12. Good. Even in the structure of this modified example, it is possible to obtain the same effect as the structure of the above-described embodiment, and furthermore, the Y-direction component of external force and vibration applied to the package body 14 from the outside is reduced. It is possible to suppress the transmission of vibration frequency components that adversely affect the operation of the semiconductor chip 12 to the semiconductor chip 12 due to external force / vibration from any direction. Instead of arranging one rectangular spring for each side surface of the semiconductor chip 12, a predetermined plurality (for example, two) of rectangular springs may be arranged.

また、上記の実施例においては、半導体パッケージ１０のパッケージ本体部１４と一体に形成される防振部１６として、矩形状に折り畳まれつつパッケージ本体部１４に対して所定方向Ｘへ延びる矩形バネを用いることとしたが、本発明はこれに限定されるものではなく、図５に示す如く、半導体パッケージ３００のパッケージ本体部１４と一体に形成される防振部３０２として、矩形バネに代えて、パッケージ本体部１４に対して所定方向Ｘへ直線状に延びる板バネを用いることとしてもよい。但し、かかる変形例の構造においては、外部からの外力・振動のＹ方向成分が防振部３０２の弾性力により低減されるので、外部からの外力・振動のうち半導体チップ１２の動作に悪影響を与えるＹ方向の振動周波数成分が半導体チップ１２に伝達されるのを抑制することが可能となる。また、外部からの外力・振動のＸ方向成分を低減するうえでは、防振部３０２としての板バネをパッケージ本体部１４に対して直交方向Ｙへ直線状に延ばすこととすればよい。尚、板バネを、半導体チップ１２を挟んで左右にそれぞれ所定の複数個（例えば、図５に示す如く二つ）ずつ配置することとしてもよいが、半導体チップ１２を挟んで左右にそれぞれ一つずつ配置することとしてもよい。   In the above embodiment, the anti-vibration part 16 formed integrally with the package body 14 of the semiconductor package 10 is a rectangular spring that extends in the predetermined direction X with respect to the package body 14 while being folded into a rectangular shape. Although the present invention is used, the present invention is not limited to this, and as shown in FIG. 5, the vibration isolator 302 formed integrally with the package body 14 of the semiconductor package 300 is replaced with a rectangular spring. A leaf spring that extends linearly in the predetermined direction X with respect to the package body 14 may be used. However, in the structure of such a modified example, the Y-direction component of external force / vibration from the outside is reduced by the elastic force of the vibration isolator 302, so that the operation of the semiconductor chip 12 is adversely affected by external force / vibration from the outside. It is possible to suppress transmission of the applied vibration frequency component in the Y direction to the semiconductor chip 12. In order to reduce the X-direction component of external force / vibration from the outside, the leaf spring as the vibration isolator 302 may be extended linearly in the direction perpendicular to the package body 14. It should be noted that a predetermined number of leaf springs may be arranged on the left and right sides of the semiconductor chip 12 (for example, two as shown in FIG. 5). It is good also as arranging one by one.

また、上記の実施例においては、半導体パッケージ１０のパッケージ本体部１４と一体に形成される防振部１６を、パッケージ本体部１４の内周側側面（内壁）に直交する方向に延ばしかつ半導体チップ１２の側面に直交するように接続させることとしたが、本発明はこれに限定されるものではなく、図６に示す如く、半導体パッケージ４００のパッケージ本体部１４と一体に形成される防振部４０２を、パッケージ本体部１４の内周側角部から延ばしかつ半導体チップ１２の角部に接続させることとしてもよい。かかる変形例の構造においては、外部からパッケージ本体部１４に加わる外力・振動のＸ方向成分及びＹ方向成分が共に低減されるので、何れの方向からの外力・振動でも半導体チップ１２の動作に悪影響を与える振動周波数成分が半導体チップ１２に伝達されるのを抑制することが可能である。   In the above-described embodiment, the vibration isolator 16 formed integrally with the package main body 14 of the semiconductor package 10 extends in a direction orthogonal to the inner peripheral side surface (inner wall) of the package main body 14 and the semiconductor chip. However, the present invention is not limited to this, and as shown in FIG. 6, a vibration isolating portion formed integrally with the package body portion 14 of the semiconductor package 400. 402 may be extended from the inner peripheral corner of the package main body 14 and connected to the corner of the semiconductor chip 12. In the structure of such a modified example, both the X-direction component and the Y-direction component of the external force / vibration applied to the package body 14 from the outside are reduced, so that the external force / vibration from any direction adversely affects the operation of the semiconductor chip 12. Is transmitted to the semiconductor chip 12.

また、上記の実施例においては、半導体パッケージ１０のパッケージ本体部１４と一体に形成される防振部１６を、半導体チップ１２を挟み込むようにその両側にそれぞれ配置することとしたが、本発明はこれに限定されるものではなく、図７及び図８に示す如く、半導体パッケージ５００，６００のパッケージ本体部１４と一体に形成される防振部５０２，６０２を、半導体チップ１２の片面にのみ配置することとしてもよい。   Further, in the above embodiment, the vibration isolator 16 formed integrally with the package main body 14 of the semiconductor package 10 is arranged on both sides of the semiconductor chip 12 so as to sandwich the semiconductor chip 12. The present invention is not limited to this, and as shown in FIGS. 7 and 8, the vibration isolating portions 502 and 602 formed integrally with the package main body portion 14 of the semiconductor packages 500 and 600 are disposed only on one surface of the semiconductor chip 12. It is good to do.

この場合、半導体チップ１２を複数の防振部５０２，６０２を用いてパッケージ本体部１４に対して弾性支持するうえでは、図７に示す如く、半導体チップ１２の直交する２つの側面にそれぞれ接続する防振部５０２を設けることとしてもよく、この場合は、各側面に一つずつ防振部５０２を設けることとしてもよく、また、各側面に複数個ずつ防振部５０２を設けることとしてもよい。また、図８に示す如く、半導体チップ１２の一つの側面にのみ接続する防振部６０２を並列に設けることとしてもよい。かかる変形例の構造においては、半導体チップ１２が複数の防振部５０２，６０２を用いてパッケージ本体部１４に対して弾性支持されるので、半導体チップ１２がパッケージ本体部１４の内部でそのパッケージ本体部１４に対して回転するのが防止される。   In this case, in order to elastically support the semiconductor chip 12 with respect to the package main body 14 using the plurality of vibration isolating portions 502 and 602, the semiconductor chip 12 is connected to two orthogonal side surfaces of the semiconductor chip 12 as shown in FIG. The anti-vibration unit 502 may be provided. In this case, one anti-vibration unit 502 may be provided on each side surface, or a plurality of anti-vibration units 502 may be provided on each side surface. . Moreover, as shown in FIG. 8, it is good also as providing the anti-vibration part 602 connected only to one side surface of the semiconductor chip 12 in parallel. In the structure of this modified example, the semiconductor chip 12 is elastically supported with respect to the package main body 14 using the plurality of vibration isolating portions 502 and 602, so that the semiconductor chip 12 is inside the package main body 14 and the package main body thereof. Rotation relative to the part 14 is prevented.

また、上記の実施例においては、半導体パッケージ１０のパッケージ本体部１４と一体に形成される防振部１６として、矩形状に折り畳まれつつパッケージ本体部１４に対して所定方向Ｘへ延びる矩形バネを用いることとしたが、本発明はこれに限定されるものではなく、図９に示す如く、半導体パッケージ７００のパッケージ本体部１４と一体に形成される防振部７０２として、矩形バネに代えて、パッケージ本体部１４の内周側側面（内壁）との間に空間７０４を形成するように該内壁に接続した弧状に形成されたバネを用いることとしてもよい。   In the above embodiment, the anti-vibration part 16 formed integrally with the package body 14 of the semiconductor package 10 is a rectangular spring that extends in the predetermined direction X with respect to the package body 14 while being folded into a rectangular shape. Although the present invention is used, the present invention is not limited to this. As shown in FIG. 9, the vibration isolator 702 formed integrally with the package body 14 of the semiconductor package 700 is replaced with a rectangular spring. It is good also as using the spring formed in the arc shape connected to this inner wall so that the space 704 may be formed between the inner peripheral side surface (inner wall) of the package main-body part 14. FIG.

この変形例において、防振部７０２としてのバネは、パッケージ本体部１４の内部の複数箇所にそれぞれ設けられ、半導体チップ１２を囲むようにパッケージ本体部１４の４つの各内壁に対して一つずつ配置される。また、この防振部７０２としての各バネは、パッケージ本体１４の内部空間２０の開口側から底面を見た場合にパッケージ本体部１４の内壁から内部空間２０の中心へ向けて突出するように形成されており、突部の頂点が半導体チップ１２に接着剤により接着固定される。これらの各バネは、所定方向Ｘ又は直交方向Ｙについて弾性を有し、半導体チップ１２を所定方向Ｘ又は直交方向Ｙに弾性変位させることが可能である。かかる変形例の構造においては、外部からパッケージ本体部１４に加わる外力・振動のＸ方向成分及びＹ方向成分が共に低減されるので、何れの方向からの外力・振動でも半導体チップ１２の動作に悪影響を与える振動周波数成分が半導体チップ１２に伝達されるのを抑制することが可能である。   In this modification, the springs as the vibration isolator 702 are provided at a plurality of locations inside the package main body 14, and one spring is provided for each of the four inner walls of the package main body 14 so as to surround the semiconductor chip 12. Be placed. Further, each spring as the vibration isolating portion 702 is formed so as to protrude from the inner wall of the package main body portion 14 toward the center of the internal space 20 when the bottom surface is viewed from the opening side of the internal space 20 of the package main body 14. The top of the protrusion is bonded and fixed to the semiconductor chip 12 with an adhesive. Each of these springs has elasticity in the predetermined direction X or the orthogonal direction Y, and can elastically displace the semiconductor chip 12 in the predetermined direction X or the orthogonal direction Y. In the structure of such a modified example, both the X-direction component and the Y-direction component of the external force / vibration applied to the package body 14 from the outside are reduced, so that the external force / vibration from any direction adversely affects the operation of the semiconductor chip 12. Is transmitted to the semiconductor chip 12.

尚、この変形例において、パッケージ本体部１４の４つの各内壁に対して一つずつ配置される防振部７０２としての各バネは、図９に示す如く、弧の中途で隣り合うバネと一体化されるように形成されるものとしてもよいが、弧の中途で隣り合うバネと一体化されることなく形成されるものとしてもよい。   In this modified example, each of the springs as the vibration isolating portion 702 arranged one by one with respect to each of the four inner walls of the package main body portion 14 is integrated with adjacent springs in the middle of the arc as shown in FIG. However, it may be formed without being integrated with an adjacent spring in the middle of the arc.

更に、この変形例において、パッケージ本体部１４の内壁と弧状の防振部７０２との間に形成される空間７０４は、パッケージ本体部１４の底面側と内部空間２０の開口側とでそれぞれ開放されるが、この空間７０４に、図１０に示す如く、パッケージ本体部１４から半導体チップ１２へ伝達される外力を減衰する減衰部材７１０を注入することとしてもよい。減衰部材７１０は、シリコーン等の減衰材料を用いて成形されており、所望の減衰係数を有している。減衰部材７１０は、内部空間２０の開口側から空間７０４内へ注入されることとすればよいが、その減衰部材７１０に用いられる減衰材料は、空間７０４に注入された減衰部材７１０のすべてがパッケージ本体部１４の底面側から漏れ出さない程度の粘度を有することとすればよい。   Furthermore, in this modification, the space 704 formed between the inner wall of the package body 14 and the arc-shaped vibration isolator 702 is opened on the bottom surface side of the package body 14 and the opening side of the internal space 20. However, as shown in FIG. 10, a damping member 710 that attenuates an external force transmitted from the package body 14 to the semiconductor chip 12 may be injected into the space 704. The attenuation member 710 is formed using an attenuation material such as silicone and has a desired attenuation coefficient. The damping member 710 may be injected into the space 704 from the opening side of the internal space 20, but the damping material used for the damping member 710 is all of the damping member 710 injected into the space 704. What is necessary is just to have a viscosity of the grade which does not leak from the bottom face side of the main-body part 14. FIG.

かかる変形例の構造によれば、外部からパッケージ本体部１４に外力・振動が入力された際に、減衰部材７１０を用いてパッケージ本体部１４から半導体チップ１２へ伝達される外力・振動成分を減衰させることができる。尚、減衰部材７１０の減衰係数が異なれば、減衰される外力・振動の周波数成分が変化する。この点、半導体パッケージの構造が減衰部材７１０を除いて同じであっても、減衰部材７１０の減衰係数を任意に設定することで、所望の周波数成分の外力・振動を減衰させることができる。すなわち、減衰部材７１０の減衰材料を変更するだけで、異なる周波数帯の外力・振動を減衰させることができる。従って、半導体パッケージの構造を基本的に変更することなく、減衰部材７１０の減衰材料を変更することにより、半導体パッケージを一種の製品だけでなく多種の製品へ転用させることが可能である。   According to the structure of this modified example, when external force / vibration is input to the package main body 14 from the outside, the external force / vibration component transmitted from the package main body 14 to the semiconductor chip 12 is attenuated using the attenuation member 710. Can be made. If the damping coefficient of the damping member 710 is different, the frequency component of the external force / vibration to be damped changes. In this regard, even if the structure of the semiconductor package is the same except for the attenuation member 710, the external force / vibration of a desired frequency component can be attenuated by arbitrarily setting the attenuation coefficient of the attenuation member 710. That is, external force / vibration in different frequency bands can be attenuated simply by changing the attenuation material of the attenuation member 710. Therefore, by changing the damping material of the damping member 710 without basically changing the structure of the semiconductor package, it is possible to divert the semiconductor package to various products as well as one type of product.

ところで、上記の実施例においては、パッケージ本体部１４内の半導体チップ１２を、パッケージ本体部１４に一体に形成されて防振部１６の他端に設けられた台座２８に接着剤により接着固定することとしたが、本発明はこれに限定されるものではなく、接着固定に代えて、半導体チップ１２を挟んで両側に配置された防振部１６の弾性力により挟持することで固定することとしてもよい。   By the way, in the above-described embodiment, the semiconductor chip 12 in the package body 14 is bonded and fixed to the pedestal 28 formed integrally with the package body 14 and provided at the other end of the vibration isolator 16 with an adhesive. However, the present invention is not limited to this. Instead of adhesive fixing, the semiconductor chip 12 is fixed by being clamped by the elastic force of the vibration isolating portions 16 arranged on both sides. Also good.

また、上記の実施例においては、パッケージ本体部１４内の半導体チップ１２を、パッケージ本体部１４に一体に形成されて防振部１６の他端に設けられた台座２８に接着固定することとしたが、本発明はこれに限定されるものではなく、パッケージ本体部１４に一体に形成された防振部１６の他端に直接に接着固定することとしてもよく、また、パッケージ本体部１４に一体に形成された防振部１６の他端に直接に接続させて、半導体チップ１２を挟んで両側に配置された防振部１６の弾性力により挟持固定することとしてもよい。   In the above-described embodiment, the semiconductor chip 12 in the package body 14 is bonded and fixed to a pedestal 28 that is integrally formed with the package body 14 and provided at the other end of the vibration isolator 16. However, the present invention is not limited to this, and may be directly bonded and fixed to the other end of the vibration isolating portion 16 formed integrally with the package main body portion 14. The anti-vibration unit 16 may be directly connected to the other end of the anti-vibration unit 16 and may be sandwiched and fixed by the elastic force of the anti-vibration unit 16 disposed on both sides of the semiconductor chip 12.

１０，１００，２００，３００，４００，５００，６００，７００ 半導体パッケージ
１２ 半導体チップ
１４ パッケージ本体部
１６，１０２，２０２，３０２，４０２，５０２，６０２，７０２ 防振部
２８ 台座 10, 100, 200, 300, 400, 500, 600, 700 Semiconductor package 12 Semiconductor chip 14 Package main body 16, 102, 202, 302, 402, 502, 602, 702 Vibration isolator 28 Base

Claims (9)

半導体チップを収容するパッケージの構造であって、
内部に半導体チップを収容するパッケージ本体部と、
前記パッケージ本体部に一体に形成された、半導体チップを前記パッケージ本体部に対して弾性支持する防振部と、
を備えることを特徴とする半導体パッケージの構造。 A package structure for housing a semiconductor chip,
A package body for housing a semiconductor chip inside,
An anti-vibration unit that is integrally formed with the package body and elastically supports the semiconductor chip with respect to the package body;
A structure of a semiconductor package comprising: 半導体チップは、前記防振部の一部分に接着固定されていることを特徴とする請求項１記載の半導体パッケージの構造。   2. The semiconductor package structure according to claim 1, wherein the semiconductor chip is bonded and fixed to a part of the vibration isolator. 半導体チップは、少なくとも２つの前記防振部の弾性力により挟持固定されることを特徴とする請求項１記載の半導体パッケージの構造。   2. The semiconductor package structure according to claim 1, wherein the semiconductor chip is clamped and fixed by an elastic force of at least two of the vibration isolating portions. 半導体チップは、前記パッケージ本体部に対して前記防振部としての複数のバネを介して弾性支持されていることを特徴とする請求項１乃至３の何れか一項記載の半導体パッケージの構造。   4. The semiconductor package structure according to claim 1, wherein the semiconductor chip is elastically supported by the package main body through a plurality of springs as the vibration isolator. 5. 前記防振部は、矩形状に折り畳まれつつ前記パッケージ本体部に対して所定方向に延びることで半導体チップを該所定方向に弾性変位させることが可能な矩形バネであることを特徴とする請求項１乃至４の何れか一項記載の半導体パッケージの構造。   The said anti-vibration part is a rectangular spring which can be elastically displaced in the predetermined direction by extending in a predetermined direction with respect to the package body part while being folded in a rectangular shape. The structure of the semiconductor package as described in any one of 1 thru | or 4. 前記防振部は、前記パッケージ本体部に対して所定方向に直線状に延びることで半導体チップを該所定方向と直交する直交方向に弾性変位させることが可能な板バネであることを特徴とする請求項１乃至４の何れか一項記載の半導体パッケージの構造。   The anti-vibration part is a leaf spring capable of elastically displacing a semiconductor chip in an orthogonal direction orthogonal to the predetermined direction by extending linearly in a predetermined direction with respect to the package body part. The structure of the semiconductor package according to claim 1. 前記防振部は、前記パッケージ本体部の内壁との間に空間を形成するように該内壁に接続した弧状に形成されたバネであり、前記パッケージ本体部の内部の複数箇所にそれぞれ設けられていることを特徴とする請求項１乃至４の何れか一項記載の半導体パッケージの構造。   The vibration isolator is a spring formed in an arc connected to the inner wall so as to form a space between the inner wall of the package main body, and is provided at each of a plurality of locations inside the package main body. 5. The structure of the semiconductor package according to claim 1, wherein the structure is a semiconductor package. 前記パッケージ本体部の内壁と前記防振部との間に形成される空間に注入される、該パッケージ本体部から半導体チップへ伝達される外力を減衰する減衰部材を備えることを特徴とする請求項７記載の半導体パッケージの構造。   And a damping member for attenuating an external force transmitted from the package body to the semiconductor chip, which is injected into a space formed between the inner wall of the package body and the vibration isolator. 8. The structure of the semiconductor package according to 7. 前記防振部に一体に形成された、半導体チップを支持する台座を備えることを特徴とする請求項１乃至８の何れか一項記載の半導体パッケージの構造。   9. The structure of a semiconductor package according to claim 1, further comprising a pedestal that is formed integrally with the vibration isolator and supports a semiconductor chip.
JP2010155004A 2010-07-07 2010-07-07 Semiconductor package structure Pending JP2012019034A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010155004A JP2012019034A (en) 2010-07-07 2010-07-07 Semiconductor package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010155004A JP2012019034A (en) 2010-07-07 2010-07-07 Semiconductor package structure

Publications (1)

Publication Number Publication Date
JP2012019034A true JP2012019034A (en) 2012-01-26

Family

ID=45604082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010155004A Pending JP2012019034A (en) 2010-07-07 2010-07-07 Semiconductor package structure

Country Status (1)

Country Link
JP (1) JP2012019034A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101609341B1 (en) * 2014-08-28 2016-04-05 한양대학교 산학협력단 3-dimensional vibration platform structure for micromachined systems
CN113685484A (en) * 2021-08-18 2021-11-23 厦门芯一代集成电路有限公司 VDMOS semiconductor power device with graded buffer layer and use method
US11987494B2 (en) 2020-11-24 2024-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wire-bond damper for shock absorption

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06503207A (en) * 1990-09-27 1994-04-07 イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー Thermal strain relaxation composite microelectronic device
JP2002111091A (en) * 2000-09-28 2002-04-12 Sumitomo Bakelite Co Ltd Piezoelectric transformer
JP2004003886A (en) * 2002-05-31 2004-01-08 Matsushita Electric Works Ltd Sensor package
JP2004191321A (en) * 2002-12-13 2004-07-08 Denso Corp Sensor device
JP2009537802A (en) * 2006-05-16 2009-10-29 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Chip casing with reduced vibration input

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06503207A (en) * 1990-09-27 1994-04-07 イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー Thermal strain relaxation composite microelectronic device
JP2002111091A (en) * 2000-09-28 2002-04-12 Sumitomo Bakelite Co Ltd Piezoelectric transformer
JP2004003886A (en) * 2002-05-31 2004-01-08 Matsushita Electric Works Ltd Sensor package
JP2004191321A (en) * 2002-12-13 2004-07-08 Denso Corp Sensor device
JP2009537802A (en) * 2006-05-16 2009-10-29 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Chip casing with reduced vibration input

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101609341B1 (en) * 2014-08-28 2016-04-05 한양대학교 산학협력단 3-dimensional vibration platform structure for micromachined systems
US11987494B2 (en) 2020-11-24 2024-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wire-bond damper for shock absorption
CN113685484A (en) * 2021-08-18 2021-11-23 厦门芯一代集成电路有限公司 VDMOS semiconductor power device with graded buffer layer and use method
CN113685484B (en) * 2021-08-18 2023-11-03 厦门芯一代集成电路有限公司 VDMOS semiconductor power device with graded buffer layer and use method thereof

Similar Documents

Publication Publication Date Title
US10591504B2 (en) Inertia measurement module for unmanned aircraft
JP4851555B2 (en) Mechanical quantity sensor and manufacturing method thereof
JP4985789B2 (en) Mechanical quantity sensor
US8646332B2 (en) Inertia force sensor
KR101534393B1 (en) Electronic quartz resonator module provided with shock resistant securing means
US20090260226A1 (en) Device for assembling an electronic component
JP4720528B2 (en) Angular velocity sensor device
JP2008224428A (en) Sensor device
JP2012019034A (en) Semiconductor package structure
JP5257418B2 (en) Connection structure for vibration isolation target members
US11105692B2 (en) Force sensor having first and second circuit board arrangements
JP2012037404A (en) Vibration gyro element, vibration gyro sensor, and electronic apparatus
TWI596712B (en) Sensormodul und anordnung eines sensormoduls
JP2015094645A (en) Inertial force sensor device
WO2019102737A1 (en) Flow rate meter
KR101942704B1 (en) Sensor, sensor unit, and method for producing a sensor unit
JP2004119624A (en) Circuit board
JP2019082366A (en) Pressure sensor
JP4076988B2 (en) Electronics
CN111983256A (en) Acceleration sensor core unit and method for preventing substrate on which acceleration sensor is mounted from flexing
JP2014044126A (en) Environmental measuring apparatus
JP7137987B2 (en) microphone device
KR20160126212A (en) Pressure Sensor Package
JP2011199022A (en) Substrate assembly and electronic equipment including the same
JP5321562B2 (en) Electronic device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130528