JP2012015909A - 半導体実装装置 - Google Patents
半導体実装装置 Download PDFInfo
- Publication number
- JP2012015909A JP2012015909A JP2010152326A JP2010152326A JP2012015909A JP 2012015909 A JP2012015909 A JP 2012015909A JP 2010152326 A JP2010152326 A JP 2010152326A JP 2010152326 A JP2010152326 A JP 2010152326A JP 2012015909 A JP2012015909 A JP 2012015909A
- Authority
- JP
- Japan
- Prior art keywords
- antenna
- disposed
- insulating substrate
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structure Of Printed Boards (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Waveguide Aerials (AREA)
Abstract
【課題】誘電体の厚みを確保し、パッチアンテナと半導体装置の短距離接続、低寄生インダクタンス接続を可能として、放射効率のよいパッチアンテナを内蔵した半導体実装装置を提供する。
【解決手段】本発明の半導体実装装置１Ａ（１）は、絶縁基板１０と、該絶縁基板の一面側に配された誘電体層１１と、該誘電体層上に配された第一端子部１４ａ，１４ｂと、該第一端子部にバンプ３１を介して実装された高周波半導体３０と、を少なくとも備えた半導体装置４０に、パッチアンテナ２０を構成するアンテナ部２１を備える。該アンテナ部は、前記絶縁基板の他面側に配されたプリント基板５０に設けられたアンテナ上面部２２、該プリント基板、及び、該プリント基板においてアンテナ上面部が配された面と反対側の面に配された第一接地パターン５１により構成されるとともに、前記第一端子部と前記プリント基板に配された第二端子部とが電気的に接続されている。
【選択図】図１
【解決手段】本発明の半導体実装装置１Ａ（１）は、絶縁基板１０と、該絶縁基板の一面側に配された誘電体層１１と、該誘電体層上に配された第一端子部１４ａ，１４ｂと、該第一端子部にバンプ３１を介して実装された高周波半導体３０と、を少なくとも備えた半導体装置４０に、パッチアンテナ２０を構成するアンテナ部２１を備える。該アンテナ部は、前記絶縁基板の他面側に配されたプリント基板５０に設けられたアンテナ上面部２２、該プリント基板、及び、該プリント基板においてアンテナ上面部が配された面と反対側の面に配された第一接地パターン５１により構成されるとともに、前記第一端子部と前記プリント基板に配された第二端子部とが電気的に接続されている。
【選択図】図１
Description
本発明は、特に３０ＧＨｚ以上のミリ波帯において使用されるパッチアンテナ内蔵の半導体実装装置に関する。
準ミリ波やミリ波領域といった、高い周波数領域で使用される代表的な半導体装置として、トランジスタ素子と受動回路素子をＧａＡｓなどの化合物半導体上に集積するＭＭＩＣ（=Monolithic Microwave IC）が知られている（例えば非特許文献１，２参照）。
しかしながら、ＭＭＩＣでは、高価な化合物半導体基板上のほとんどの面積を電力分配回路や合成回路、給電回路等の受動回路素子が占めており、コストが高く、民生市場に進出が難しいという問題を有している。こういった事情を受け、ＭＭＩＣに対してよりコストメリットの出せる半導体装置としてＭＦＩＣ（Milimeter-wave Flip-chip IC） が考案されている（例えば、特許文献１参照）。
ＭＦＩＣはＳｉ等からなる基板上にＡｕからなるグランドプレーンとＳｉＯ２ からなる誘電体膜と配線パターンとが順次形成され、受動回路素子が形成されている。この基板に対し、トランジスタを有する半導体チップがフリップチップ実装されてなる半導体装置がＭＦＩＣである。ＭＦＩＣは面積を占有する受動素子回路を安価なＳｉ基板上に形成できることから、従来のＭＭＩＣに比べ、大幅なコストダウンを実現することが可能である。
また、近年では、従来の化合物半導体に代わり、ＣＭＯＳ技術の微細化によりＭＯＳトランジスタの高周波特性が飛躍的に向上したことから、準ミリ波〜ミリ波で動作するＣＭＯＳ−ＩＣの研究や発表が相次いでおり、実用化に近づいている。よって、ＣＭＯＳ−ＩＣを用いたＭＦＩＣが可能になると考えられる。
しかしながら、ＭＦＩＣチップとアンテナをどのように接続するか、或いはミリ波ＣＭＯＳ−ＬＳＩとアンテナの接続をどのようにするかに関して、これまでに有効な解がないという問題があった。例えば、ＣＭＯＳ−ＬＳＩの高周波信号パッドからワイヤボンドにより外部のアンテナ装置に接続するという形態は比較的実施しやすい形態ではあるが、ミリ波という高い周波数領域ではワイヤボンドの寄生インダクタンスにより大きな損失が生じる、或いは設計が破綻するという不具合が容易に考えられる。
例えばＭＦＩＣのように樹脂層（誘電体層）、配線層の積層構造では、パッチアンテナを形成するのに十分な誘電体の厚みが得られない。例えば、アンテナの性能として放射効率が８０〜９０％あることが望ましいが、誘電体の比誘電率を２．６とすると、およそ１００μｍ以上の誘電体厚みがこれを達成するために必要となる。しかしながら、この誘電体厚みは、ＭＦＩＣのように、シリコン基板上に樹脂層、配線層を積層させる構造では実現が困難である。
また、ミリ波等の高い周波数では、伝送ロスを抑えるために、高周波半導体チップの信号入出力端子とアンテナとはできるだけ短距離で接続することが求められる。また、ワイヤボンド等による接続は寄生インダクタンスが大きく、大きな反射損失を招くため適切でない。例えば７７ＧＨｚの回路で直径２０μｍ、長さ５００μｍのワイヤを使用すると約３ｄＢの反射損が発生するという報告がある。
K.Takahashi,U.Sangawa,S.Fujita,M.Matsuo,T.Urabe,H.Ogura,and H,Yabuki,"Packaging using microelectromechenical technologies and planer components," IEEE Trans. Microwave Theory Tech., vol.49,no.11,pp.2009-2104,Nov.2001.
U.Sangawa, K.Takahashi, T.Urabe, H.Ogura, and H,Yabuki,"A Ka-band high efficiency directric lens antenna with a silicon micromachined microstrip patch radiator,"IEEE MIT-S Int.Microwave Symp.Dig., vol.1,pp.389-392,May 2001
本発明は、このような従来の実情に鑑みて考案されたものであり、誘電体の厚みを確保し、パッチアンテナと半導体装置の短距離接続、低寄生インダクタンス接続を可能として、放射効率のよいパッチアンテナを内蔵した半導体実装装置を提供することを目的とする。
本発明の請求項１に記載の半導体実装装置は、絶縁基板と、前記絶縁基板の一面側に配された誘電体層と、前記誘電体層上に配された１以上の第一端子部と、前記１以上の第一端子部にバンプを介して実装された高周波半導体と、を少なくとも備えた半導体装置に、パッチアンテナを構成するアンテナ部を備えた半導体実装装置であって、前記絶縁基板の他面側に配されたプリント基板と、前記プリント基板の前記絶縁基板と対向する面ａ、または反対側の面ｂに配されたアンテナ上面部と、前記プリント基板の前記面ａに配され、一端部が前記アンテナ上面部と電気的に接続された伝送線路、及び１以上の第二端子部と、前記プリント基板において前記アンテナ上面部が配された面と反対側の面に配された第一接地パターンと、を有し、前記アンテナ部は、前記アンテナ上面部、前記プリント基板、及び前記第一接地パターンにより構成されるとともに、前記第一端子部と前記第二端子部とが電気的に接続されていることを特徴とする。
本発明の請求項２に記載の半導体実装装置は、請求項１において、前記絶縁基板の一面と前記誘電体層との間に配された第二接地パターンを、さらに備えたことを特徴とする。
本発明の請求項３に記載の半導体実装装置は、請求項１又は２において、前記プリント基板を貫通して配されたスルーホールを介して、前記第二端子部と前記第一接地パターンとが、電気的に接続されていることを特徴とする。
本発明の請求項４に記載の半導体実装装置は、前記誘電体層を貫通して配されたビア、請求項１において、前記絶縁基板を貫通して配され前記ビアと電気的に接続された第一貫通配線、及び前記第一貫通配線と電気的に接続されたバンプを介して、前記第一端子部と第二端子部とが電気的に接続されていることを特徴とする。
本発明の請求項５に記載の半導体実装装置は、請求項１において、前記第一端子部と前記第二端子部がワイヤボンドにより電気的に接続されていることを特徴とする。
本発明の請求項６に記載の半導体実装装置は、請求項１乃至５のいずれか１項において、前記アンテナ上面部の面内においてスリットが形成されていることを特徴とする。
本発明の請求項７に記載の半導体実装装置は、請求項１乃至５のいずれか１項において、前記アンテナ上面部が、多層構造を有していることを特徴とする。
本発明の請求項８に記載の半導体実装装置は、請求項１乃至７のいずれか１項において、前記プリント基板の外周域において、前記第一接地パターンの端部と前記アンテナ上面部の端部との、面内方向の距離が、アンテナの動作周波数における波長λよりも大きいこと、を特徴とする。
本発明の請求項２に記載の半導体実装装置は、請求項１において、前記絶縁基板の一面と前記誘電体層との間に配された第二接地パターンを、さらに備えたことを特徴とする。
本発明の請求項３に記載の半導体実装装置は、請求項１又は２において、前記プリント基板を貫通して配されたスルーホールを介して、前記第二端子部と前記第一接地パターンとが、電気的に接続されていることを特徴とする。
本発明の請求項４に記載の半導体実装装置は、前記誘電体層を貫通して配されたビア、請求項１において、前記絶縁基板を貫通して配され前記ビアと電気的に接続された第一貫通配線、及び前記第一貫通配線と電気的に接続されたバンプを介して、前記第一端子部と第二端子部とが電気的に接続されていることを特徴とする。
本発明の請求項５に記載の半導体実装装置は、請求項１において、前記第一端子部と前記第二端子部がワイヤボンドにより電気的に接続されていることを特徴とする。
本発明の請求項６に記載の半導体実装装置は、請求項１乃至５のいずれか１項において、前記アンテナ上面部の面内においてスリットが形成されていることを特徴とする。
本発明の請求項７に記載の半導体実装装置は、請求項１乃至５のいずれか１項において、前記アンテナ上面部が、多層構造を有していることを特徴とする。
本発明の請求項８に記載の半導体実装装置は、請求項１乃至７のいずれか１項において、前記プリント基板の外周域において、前記第一接地パターンの端部と前記アンテナ上面部の端部との、面内方向の距離が、アンテナの動作周波数における波長λよりも大きいこと、を特徴とする。
本発明の請求項９に記載の半導体実装装置は、請求項１において、前記アンテナ上面部が、前記プリント基板の前記面ｂに配され、前記プリント基板を貫通して配された第二貫通配線を介して、前記アンテナ上面部と前記伝送線路とが電気的に接続されていること、を特徴とする。
本発明の請求項１０に記載の半導体実装装置は、絶縁基板と、前記絶縁基板の一面側に配された誘電体層と、前記誘電体層上に配されたアンテナ上面部と、一端部が前記アンテナ上面部と電気的に接続された伝送線路、及び１以上の第一端子部と、前記１以上の第一端子部にバンプを介して実装された高周波半導体と、を少なくとも備えた半導体装置に、パッチアンテナを構成するアンテナ部を備えた半導体実装装置であって、前記絶縁基板の他面側に配されたプリント基板と、該プリント基板の前記絶縁基板と対向する面ａ、または反対側の面ｂに配された第一接地パターンと、前記該プリント基板の前記面ａに配され、前記第一端子部と電気的に接続された第二端子部と、を有し、前記アンテナ部は、前記アンテナ上面部、前記誘電体層、前記絶縁基板、及び前記第一接地パターンにより構成されるとともに、前記アンテナ上面部に対応する部位において、前記絶縁基板の他面側が薄板化されていることを特徴とする。
本発明の請求項１１に記載の半導体実装装置は、請求項１０において、前記アンテナ上面部に対応する部位において、前記絶縁基板の他面側とともに、前記プリント基板の前記面ａ側も薄板化されていることを特徴とする。
本発明の請求項１２に記載の半導体実装装置は、絶縁基板と、前記絶縁基板の一面側に配された誘電体層と、前記誘電体層上に配された伝送線路及び１以上の第一端子部と、前記１以上の第一端子部にバンプを介して実装された高周波半導体と、を少なくとも備えた半導体装置に、パッチアンテナを構成するアンテナ部を備えた半導体実装装置であって、前記アンテナ部は、ガラス基板と、該ガラス基板上に配されたアンテナ上面部とを有し、端子部を介して前記誘電体層上に実装されるとともに、前記ガラス基板を貫通して配された第三貫通配線を通じて、前記アンテナ上面部と前記伝送線路とが電気的に接続されていること、を特徴とする。
本発明の請求項１０に記載の半導体実装装置は、絶縁基板と、前記絶縁基板の一面側に配された誘電体層と、前記誘電体層上に配されたアンテナ上面部と、一端部が前記アンテナ上面部と電気的に接続された伝送線路、及び１以上の第一端子部と、前記１以上の第一端子部にバンプを介して実装された高周波半導体と、を少なくとも備えた半導体装置に、パッチアンテナを構成するアンテナ部を備えた半導体実装装置であって、前記絶縁基板の他面側に配されたプリント基板と、該プリント基板の前記絶縁基板と対向する面ａ、または反対側の面ｂに配された第一接地パターンと、前記該プリント基板の前記面ａに配され、前記第一端子部と電気的に接続された第二端子部と、を有し、前記アンテナ部は、前記アンテナ上面部、前記誘電体層、前記絶縁基板、及び前記第一接地パターンにより構成されるとともに、前記アンテナ上面部に対応する部位において、前記絶縁基板の他面側が薄板化されていることを特徴とする。
本発明の請求項１１に記載の半導体実装装置は、請求項１０において、前記アンテナ上面部に対応する部位において、前記絶縁基板の他面側とともに、前記プリント基板の前記面ａ側も薄板化されていることを特徴とする。
本発明の請求項１２に記載の半導体実装装置は、絶縁基板と、前記絶縁基板の一面側に配された誘電体層と、前記誘電体層上に配された伝送線路及び１以上の第一端子部と、前記１以上の第一端子部にバンプを介して実装された高周波半導体と、を少なくとも備えた半導体装置に、パッチアンテナを構成するアンテナ部を備えた半導体実装装置であって、前記アンテナ部は、ガラス基板と、該ガラス基板上に配されたアンテナ上面部とを有し、端子部を介して前記誘電体層上に実装されるとともに、前記ガラス基板を貫通して配された第三貫通配線を通じて、前記アンテナ上面部と前記伝送線路とが電気的に接続されていること、を特徴とする。
本発明では、アンテナ上面部を、プリント基板の絶縁基板と対向する面ａまたは反対側の面ｂに配することで、アンテナの放射方向を選択することができる。また、本発明の半導体実装装置では、前記アンテナ部は、前記アンテナ上面部、前記プリント基板、及び前記第一接地パターンにより構成されるとともに、前記第一端子部と第二端子部とが電気的に接続されているので、アンテナと半導体装置の短距離接続、低寄生インダクタンス接続を可能とし、放射効率のよいパッチアンテナを内蔵した半導体実装装置を提供することができる。
以下、本発明に係る半導体実装装置の好適な形態について説明する。
（第一実施形態）
図１は、本発明の半導体実装装置の一例を模式的に示す図であり、（ａ）は断面図、（ｂ）は平面図である。図１（ａ）は、図１（ｂ）のＡ−Ａ間の断面図である。
この半導体実装装置１Ａ（１）は、絶縁基板１０と、前記絶縁基板１０の一面１０ａ側に配された誘電体層１１と、前記誘電体層１１上に配された１以上の第一端子部１４ａ，１４ｂと、前記１以上の第一端子部１４ａ，１４ｂおよび高周波信号端子１４ｚにバンプ３１を介して実装された高周波半導体３０と、を少なくとも備えた半導体装置４０に、パッチアンテナ２０を構成するアンテナ部２１を備える。
図１は、本発明の半導体実装装置の一例を模式的に示す図であり、（ａ）は断面図、（ｂ）は平面図である。図１（ａ）は、図１（ｂ）のＡ−Ａ間の断面図である。
この半導体実装装置１Ａ（１）は、絶縁基板１０と、前記絶縁基板１０の一面１０ａ側に配された誘電体層１１と、前記誘電体層１１上に配された１以上の第一端子部１４ａ，１４ｂと、前記１以上の第一端子部１４ａ，１４ｂおよび高周波信号端子１４ｚにバンプ３１を介して実装された高周波半導体３０と、を少なくとも備えた半導体装置４０に、パッチアンテナ２０を構成するアンテナ部２１を備える。
そして本発明の半導体実装装置１Ａ（１）は、前記絶縁基板１０の他面１０ｂ側に配されたプリント基板５０と、前記プリント基板５０の前記絶縁基板１０と対向する面５０ａ、または反対側の面５０ｂに配されたアンテナ上面部２２と、前記プリント基板５０の前記面５０ａに配され、一端部が前記アンテナ上面部２２と電気的に接続された伝送線路２３、及び１以上の第二端子部５２ａ，５２ｂと、前記プリント基板５０において前記アンテナ上面部２２が配された面５０ａと反対側の面５０ｂに配された第一接地パターン５１と、を有し、前記アンテナ部２１は、前記アンテナ上面部２２、前記プリント基板５０、及び前記第一接地パターン５１により構成されるとともに、前記第一端子部１４ａ，１４ｂと前記第二端子部５２ａ，５２ｂとが電気的に接続されていることを特徴とする。
本発明では、アンテナ上面部２２を、プリント基板５０の絶縁基板１０と対向する面５０ａまたは反対側の面５０ｂに配することで、アンテナの放射方向を選択することができる。また、本発明の半導体実装装置１Ａ（１）では、前記アンテナ部２１は、前記アンテナ上面部２２、前記プリント基板５０、及び前記第一接地パターン５１により構成されるとともに、前記第一端子部１４ａ，１４ｂと第二端子部５２ａ，５２ｂとが電気的に接続されているので、本発明の半導体実装装置１Ａ（１）は、パッチアンテナ２０と半導体装置４０の短距離接続、低寄生インダクタンス接続を可能とし、放射効率のよいパッチアンテナ２０を内蔵したものとなる。
この半導体実装装置１Ａ（１）は、半導体装置４０に高周波半導体３０を小型のバンプ３１によりフリップチップ実装し、高周波半導体３０の高周波信号端子１４ｚとパッチアンテナ２０のパッチ或いは伝送線路２３とが小型のバンプ３１により電気的に接続されたものである。
この半導体実装装置１Ａ（１）では、パッチアンテナ２０は、アンテナ上面部２２、プリント基板５０、及び第一接地パターン５１により構成される。
高周波半導体３０は、低雑音増幅器や電圧制御発振器、電力増幅器、発振器等のＲＦ回路やベースバンド処理回路等のデジタル回路を備えたＬＳＩチップであってもよい。
この半導体実装装置１Ａ（１）では、パッチアンテナ２０は、アンテナ上面部２２、プリント基板５０、及び第一接地パターン５１により構成される。
高周波半導体３０は、低雑音増幅器や電圧制御発振器、電力増幅器、発振器等のＲＦ回路やベースバンド処理回路等のデジタル回路を備えたＬＳＩチップであってもよい。
前記絶縁基板１０は、絶縁材又は半絶縁材からなり、例えばシリコンからなる基板が用いられる。
本発明では、ＭＦＩＣ（半導体装置４０）を誘電体の厚みが１００μｍ以上とされるプリント基板５０と直結できるような構造とした。また、絶縁基板１０に第一貫通配線１７を設けることでパッチアンテナ２０と半導体装置４０の短距離接続を可能とした。短距離接続を実現するには、絶縁基板１０は裏面研削等で薄肉化されることが望ましい。
本発明では、ＭＦＩＣ（半導体装置４０）を誘電体の厚みが１００μｍ以上とされるプリント基板５０と直結できるような構造とした。また、絶縁基板１０に第一貫通配線１７を設けることでパッチアンテナ２０と半導体装置４０の短距離接続を可能とした。短距離接続を実現するには、絶縁基板１０は裏面研削等で薄肉化されることが望ましい。
この半導体実装装置１Ａ（１）では、前記誘電体層１１を貫通して配されたビア１６、前記絶縁基板１０を貫通して配され前記ビア１６と電気的に接続された第一貫通配線１７、及び前記第一貫通配線１７と電気的に接続されたバンプ５８を介して、前記第一端子部１４ａ，１４ｂと第二端子部５２ａ，５２ｂとが電気的に接続されている。
図１に示すように、半導体実装装置１Ａ（１）において、パッチアンテナ２０のパッチに対するグランドは、プリント基板５０の面５０ｂの第一接地パターン５１である。
また、プリント基板５０を貫通して配されたスルーホール５５を介して、前記第二端子部５２ａ，５２ｂと前記第一接地パターン５１とが、電気的に接続されている。
また、絶縁基板１０の一面１０ａと前記誘電体層１１との間に配された第二接地パターン１９を、さらに備えていてもよい。これにより、伝送線路の特性インピーダンス（又は線路幅）を規定することができる。すなわち、第二接地パターン１９は、絶縁基板１０上の伝送線路に対するグランド（中間グランド）として機能する。
また、プリント基板５０を貫通して配されたスルーホール５５を介して、前記第二端子部５２ａ，５２ｂと前記第一接地パターン５１とが、電気的に接続されている。
また、絶縁基板１０の一面１０ａと前記誘電体層１１との間に配された第二接地パターン１９を、さらに備えていてもよい。これにより、伝送線路の特性インピーダンス（又は線路幅）を規定することができる。すなわち、第二接地パターン１９は、絶縁基板１０上の伝送線路に対するグランド（中間グランド）として機能する。
図２に示す半導体実装装置１Ｂ（１）のように、半導体装置４０の高周波信号が通過する第一貫通配線１７およびバンプ３１を基板外側にもってきてもよい。パッチアンテナ２０と半導体装置４０を最短距離で接続でき、伝送損失を低減できる。
また、図３に示す半導体実装装置１Ｄ（１）のように、前記絶縁基板１０の外周域において、前記第一接地パターン５１の端部と前記アンテナ上面部２２の端部との、面内方向の距離ｄ１ が、アンテナの動作周波数における波長λよりも大きくなされていることが好ましい。これにより有限なグランド基板が及ぼすアンテナ特性への影響を回避することができ、放射効率のよいパッチアンテナ２０となる。
図４に示す半導体実装装置１Ｅ（１）は、マイクロストリップラインをベースとした機能素子１８（電力合成回路、フィルタ）を用いた例である。
図４に示す半導体実装装置１Ｅ（１）は、マイクロストリップラインをベースとした機能素子１８（電力合成回路、フィルタ）を用いた例である。
また、図５に示す半導体実装装置１Ｆ（１）のように、アンテナ入力のインピーダンス整合のために、アンテナ上面部２２の面内においてスリット２２ａを形成していてもよい。
さらに、図６に示す半導体実装装置１Ｇ（１）のように、アンテナ上面部２２を、多層構造とし、パッチの適当な場所で給電を行うことによりインピーダンス整合をとってもよい。
さらに、図６に示す半導体実装装置１Ｇ（１）のように、アンテナ上面部２２を、多層構造とし、パッチの適当な場所で給電を行うことによりインピーダンス整合をとってもよい。
また、図７に示す半導体実装装置１Ｈ（１）のように、半導体装置４０の高周波信号端子以外の端子（第一端子部１４ａ，１４ｂ）と、プリント基板５０の端子（第二端子部５１ａ，５１ｂ）がワイヤボンド４１により電気的に接続されていてもよい。この場合、半導体装置４０やプリント基板５０のボンディングパッドはＮｉ／Ａｕ等の表面処理が行われることが好ましい。なお、電気的機能を有するバンプ５９の他に、絶縁基板１０とプリント基板５０との間隔を確保するために、電気的機能を持たないバンプ５７（５７ａ、５７ｂ、５７ｃ）が配されていてもよい。
（第二実施形態）
次に、本発明の半導体実装装置の第二実施形態について説明する。
なお、以下に示す説明では、上述した実施形態と異なる部分について主に説明し、第一実施形態と同様の部分については、その説明を省略する。
図８は、本実施形態に係る半導体実装装置１Ｉ（１）の一構成例を模式的に示す断面図である。
この半導体実装装置１Ｉ（１）は、前記アンテナ上面部２２が、前記プリント基板５０の前記面５０ｂに配され、前記プリント基板５０を貫通して配された第二貫通配線５６を介して、前記アンテナ上面部２２と前記伝送線路２３とが電気的に接続されている。
次に、本発明の半導体実装装置の第二実施形態について説明する。
なお、以下に示す説明では、上述した実施形態と異なる部分について主に説明し、第一実施形態と同様の部分については、その説明を省略する。
図８は、本実施形態に係る半導体実装装置１Ｉ（１）の一構成例を模式的に示す断面図である。
この半導体実装装置１Ｉ（１）は、前記アンテナ上面部２２が、前記プリント基板５０の前記面５０ｂに配され、前記プリント基板５０を貫通して配された第二貫通配線５６を介して、前記アンテナ上面部２２と前記伝送線路２３とが電気的に接続されている。
上述した半導体実装装置１Ａ（１）では、プリント基板５０の一面５０ａ側にアンテナ上面部２２が配されていたが、本実施形態の半導体実装装置１Ｉ（１）では、アンテナ上面部２２が、プリント基板５０の他面５０ｂ側に配されている。また、対向するプリント基板５０の面５０ａ側に第一接地パターン５１（グランド層）が設けられている。
本発明では、アンテナ上面部２２を、プリント基板５０の絶縁基板１０と対向する面５０ａまたは反対側の面５０ｂに配することができるので、アンテナの放射方向を選択することができる。本実施形態は、プリント基板５０の面５０ｂ側に電波が放射する形態としたものである。
本発明では、アンテナ上面部２２を、プリント基板５０の絶縁基板１０と対向する面５０ａまたは反対側の面５０ｂに配することができるので、アンテナの放射方向を選択することができる。本実施形態は、プリント基板５０の面５０ｂ側に電波が放射する形態としたものである。
また、図９に示す半導体実装装置１Ｊ（１）は、プリント基板５０の面５０ｂ側にアンテナ上面部２２を設けるとともに、対向するプリント基板５０の面５０ａ側に第一接地パターン５１（グランド層）を設け、さらに第一接地パターン５１に接地電位の端子（電気的機能を有するバンプ５９）を接続したものである。このような構造とすることにより装置の小型化が可能となる。
（第三実施形態）
次に、本発明の半導体実装装置の第三実施形態について説明する。
なお、以下に示す説明では、上述した実施形態と異なる部分について主に説明し、第一実施形態と同様の部分については、その説明を省略する。
図１０は、本実施形態に係る半導体実装装置１Ｋ（１）の一構成例を模式的に示す断面図である。
この半導体実装装置１Ｋ（１）は、絶縁基板１０と、前記絶縁基板１０の一面１０ａ側に配された誘電体層１１と、前記誘電体層１１上に配されたアンテナ上面部２２と、一端部が前記アンテナ上面部２２と電気的に接続された伝送線路２３、及び１以上の第一端子部１４ａ，１４ｂと、前記１以上の第一端子部１４ａ，１４ｂにバンプ３１を介して実装された高周波半導体３０と、を少なくとも備えた半導体装置４０に、パッチアンテナ２０を構成するアンテナ部２１を備える。
次に、本発明の半導体実装装置の第三実施形態について説明する。
なお、以下に示す説明では、上述した実施形態と異なる部分について主に説明し、第一実施形態と同様の部分については、その説明を省略する。
図１０は、本実施形態に係る半導体実装装置１Ｋ（１）の一構成例を模式的に示す断面図である。
この半導体実装装置１Ｋ（１）は、絶縁基板１０と、前記絶縁基板１０の一面１０ａ側に配された誘電体層１１と、前記誘電体層１１上に配されたアンテナ上面部２２と、一端部が前記アンテナ上面部２２と電気的に接続された伝送線路２３、及び１以上の第一端子部１４ａ，１４ｂと、前記１以上の第一端子部１４ａ，１４ｂにバンプ３１を介して実装された高周波半導体３０と、を少なくとも備えた半導体装置４０に、パッチアンテナ２０を構成するアンテナ部２１を備える。
そして、この半導体実装装置１Ｋ（１）は、絶縁基板１０の他面１０ｂ側に配されたプリント基板５０と、該プリント基板５０の絶縁基板１０と対向する面５０ａ、または反対側の面５０ｂに配された第一接地パターン５１と、プリント基板５０の前記面５０ａに配され、第一端子部１４ａ，１４ｂと電気的に接続された第二端子部５２ａ，５２ｂと、を有する。前記アンテナ部２１は、アンテナ上面部２２、誘電体層１１、絶縁基板１０、第一接地パターン５１、及びプリント基板５０により構成される。また、前記アンテナ部２１は、アンテナ上面部２２に対応する部位において、絶縁基板１０の他面１０ｂ側が薄板化されていることを特徴とする。
本実施形態の半導体実装装置１Ｋ（１）は、誘電体層１１の積層構造内にアンテナパッチを設け、その下部の絶縁基板１０を掘り込んだ構造としたものである。アンテナ上面部２２に対応する部位において、絶縁基板１０の他面１０ｂ側が薄板化されていることで、絶縁基板１０とプリント基板５０との間に、薄板化されたことによる凹部１０ｃの深さ分の空気層を形成することができ、空気が誘電体層となり、誘電体損失が低減できる。
なお、図１０に示す半導体実装装置１Ｋ（１）では、アンテナ上面部２２に対応する部位の絶縁基板１０のみを薄板化しているが、後掲する半導体実装装置１Ｌ（１）（プリント基板５０の前記面５０ａ側に第一接地パターン５１が配されたもの）と比較すると、低周波側に対応できる。何故ならば、半導体実装装置１Ｌ（１）に比べて半導体実装装置１Ｋ（１）は、アンテナ上面部２２と第一接地パターン（ＧＮＤ）５１との間が、スルーホール５５の厚み分だけ大きいからである。
また、図１０に示す半導体実装装置１Ｋ（１）では、第一接地パターン５１がプリント基板５０の前記面５０ｂ側に配されていたが、図１１に示す半導体実装装置１Ｌ（１）のように、第一接地パターン５１をプリント基板５０の前記面５０ａ側に配してもよい。
また、図１２に示す半導体実装装置１Ｍ（１）は、アンテナ上面部２２に対応する部位の絶縁基板１０とプリント基板５０の双方を薄板化したものである。この構成によれば、プリント基板５０の誘電体が純粋な空気に置換されたことになるため、半導体実装装置１Ｋ（１）に比べて半導体実装装置１Ｍ（１）は、誘電体損失を減らすことができる。ゆえに、上記効果をより良好に得ることが可能となり、更なるアンテナの放射効率の向上が期待できる。
なお、図１２では、アンテナ上面部２２に対応する部位の絶縁基板１０とプリント基板５０の双方を薄板化したもの、について詳述したが、プリント基板５０のみ薄板化した構成（不図示）としてもよい。何故ならば、プリント基板５０のみ薄板化した構成においても、プリント基板５０の誘電体が純粋な空気に置換されることによる、上記の作用・効果は確実に得られるからである。
（第四実施形態）
次に、本発明の半導体実装装置の第四実施形態について説明する。
なお、以下に示す説明では、上述した実施形態と異なる部分について主に説明し、第一実施形態と同様の部分については、その説明を省略する。
図１３は、本実施形態に係る半導体実装装置１Ｎ（１）の一構成例を模式的に示す断面図である。
半導体実装装置１Ｎ（１）は、絶縁基板１０と、前記絶縁基板１０の一面１０ａ側に配された誘電体層１１と、前記誘電体層１１上に配された伝送線路２３及び１以上の第一端子部１４ａ，１４ｂと、前記１以上の第一端子部１４ａ，１４ｂにバンプ３１を介して実装された高周波半導体３０と、を少なくとも備えた半導体装置４０に、パッチアンテナ２０を構成するアンテナ部２１を備える。
次に、本発明の半導体実装装置の第四実施形態について説明する。
なお、以下に示す説明では、上述した実施形態と異なる部分について主に説明し、第一実施形態と同様の部分については、その説明を省略する。
図１３は、本実施形態に係る半導体実装装置１Ｎ（１）の一構成例を模式的に示す断面図である。
半導体実装装置１Ｎ（１）は、絶縁基板１０と、前記絶縁基板１０の一面１０ａ側に配された誘電体層１１と、前記誘電体層１１上に配された伝送線路２３及び１以上の第一端子部１４ａ，１４ｂと、前記１以上の第一端子部１４ａ，１４ｂにバンプ３１を介して実装された高周波半導体３０と、を少なくとも備えた半導体装置４０に、パッチアンテナ２０を構成するアンテナ部２１を備える。
そして、この半導体実装装置は、前記アンテナ部２１は、ガラス基板６０と、該ガラス基板上に配されたアンテナ上面部２２とを有し、端子部を介して前記誘電体層１１上に実装されるとともに、前記ガラス基板６０を貫通して配された第三貫通配線６１を通じて、前記アンテナ上面部２２と前記伝送線路２３とが電気的に接続されていること、を特徴とする。
本実施形態の半導体実装装置１Ｎ（１）は、ガラス基板６０上にアンテナ上面部２２を配し、ガラスをパッチアンテナ２０の誘電体としたものである。これにより、樹脂層からなる誘電体層１１では実現不可能な誘電体厚みを確保し、放射効率を改善することが可能である。特にミリ波帯の使用において、パッチアンテナ２０の実用化に十分な誘電体厚みを確保することができる。
また、半導体実装装置１Ｎ（１）は、絶縁基板１０の一面１０ａ側に配された内層ＧＮＤプレーン５６を備え、第四貫通配線６２を通じて、絶縁基板１０の他面１０ｂ側に配されたバンプ５９と電気的に接続されている。なお、内層ＧＮＤプレーン５６は、アンテナ上面部２２および伝送線路２３と重なる位置に配されている。
また、半導体実装装置１Ｎ（１）は、絶縁基板１０の一面１０ａ側に配された内層ＧＮＤプレーン５６を備え、第四貫通配線６２を通じて、絶縁基板１０の他面１０ｂ側に配されたバンプ５９と電気的に接続されている。なお、内層ＧＮＤプレーン５６は、アンテナ上面部２２および伝送線路２３と重なる位置に配されている。
以上、本発明の半導体実装装置について説明してきたが、本発明は上述した例に限定されるものではなく、発明の趣旨を逸脱しない範囲で適宜変更可能である。
本発明は、パッチアンテナが内蔵された半導体実装装置に広く適用可能である。
１Ａ〜１Ｎ（１） 半導体実装装置、１０ 絶縁基板、１１ 誘電体層、１４ａ，１４ｂ 第一端子部、１９ 第二接地パターン、２０ パッチアンテナ、２１ アンテナ部、２２ アンテナ上面部、２３ 伝送線路、３０ 高周波半導体、３１ バンプ、４０ 半導体装置、５０ プリント基板、５１ 第一接地パターン、５２ａ，５２ｂ 第二端子部。
Claims (12)
- 絶縁基板と、前記絶縁基板の一面側に配された誘電体層と、
前記誘電体層上に配された１以上の第一端子部と、
前記１以上の第一端子部にバンプを介して実装された高周波半導体と、を少なくとも備えた半導体装置に、パッチアンテナを構成するアンテナ部を備えた半導体実装装置であって、
前記絶縁基板の他面側に配されたプリント基板と、
前記プリント基板の前記絶縁基板と対向する面ａ、または反対側の面ｂに配されたアンテナ上面部と、
前記プリント基板の前記面ａに配され、一端部が前記アンテナ上面部と電気的に接続された伝送線路、及び１以上の第二端子部と、
前記プリント基板において前記アンテナ上面部が配された面と反対側の面に配された第一接地パターンと、を有し、
前記アンテナ部は、前記アンテナ上面部、前記プリント基板、及び前記第一接地パターンにより構成されるとともに、
前記第一端子部と前記第二端子部とが電気的に接続されていることを特徴とする半導体実装装置。 - 前記絶縁基板の一面と前記誘電体層との間に配された第二接地パターンを、さらに備えたことを特徴とする請求項１に記載の半導体実装装置。
- 前記プリント基板を貫通して配されたスルーホールを介して、前記第二端子部と前記第一接地パターンとが、電気的に接続されていることを特徴とする請求項１又は２に記載の半導体実装装置。
- 前記誘電体層を貫通して配されたビア、
前記絶縁基板を貫通して配され前記ビアと電気的に接続された第一貫通配線、及び前記第一貫通配線と電気的に接続されたバンプを介して、
前記第一端子部と第二端子部とが電気的に接続されていることを特徴とする請求項１に記載の半導体実装装置。 - 前記第一端子部と前記第二端子部がワイヤボンドにより電気的に接続されていることを特徴とする請求項１に記載の半導体実装装置。
- 前記アンテナ上面部の面内においてスリットが形成されていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体実装装置。
- 前記アンテナ上面部が、多層構造を有していることを特徴とする請求項１乃至５のいずれか１項に記載の半導体実装装置。
- 前記プリント基板の外周域において、前記第一接地パターンの端部と前記アンテナ上面部の端部との、面内方向の距離が、アンテナの動作周波数における波長λよりも大きいこと、を特徴とする請求項１乃至７のいずれか１項に記載の半導体実装装置。
- 前記アンテナ上面部が、前記プリント基板の前記面ｂに配され、
前記プリント基板を貫通して配された第二貫通配線を介して、前記アンテナ上面部と前記伝送線路とが電気的に接続されていること、を特徴とする請求項１に記載の半導体実装装置。 - 絶縁基板と、前記絶縁基板の一面側に配された誘電体層と、
前記誘電体層上に配されたアンテナ上面部と、
一端部が前記アンテナ上面部と電気的に接続された伝送線路、及び１以上の第一端子部と、
前記１以上の第一端子部にバンプを介して実装された高周波半導体と、を少なくとも備えた半導体装置に、パッチアンテナを構成するアンテナ部を備えた半導体実装装置であって、
前記絶縁基板の他面側に配されたプリント基板と、該プリント基板の前記絶縁基板と対向する面ａ、または反対側の面ｂに配された第一接地パターンと、
前記該プリント基板の前記面ａに配され、前記第一端子部と電気的に接続された第二端子部と、を有し、
前記アンテナ部は、前記アンテナ上面部、前記誘電体層、前記絶縁基板、及び前記第一接地パターンにより構成されるとともに、
前記アンテナ上面部に対応する部位において、前記絶縁基板の他面側が薄板化されていることを特徴とする半導体実装装置。 - 前記アンテナ上面部に対応する部位において、前記絶縁基板の他面側とともに、前記プリント基板の前記面ａ側も薄板化されていることを特徴とする請求項１０に記載の半導体実装装置。
- 絶縁基板と、前記絶縁基板の一面側に配された誘電体層と、
前記誘電体層上に配された伝送線路及び１以上の第一端子部と、
前記１以上の第一端子部にバンプを介して実装された高周波半導体と、を少なくとも備えた半導体装置に、パッチアンテナを構成するアンテナ部を備えた半導体実装装置であって、
前記アンテナ部は、ガラス基板と、該ガラス基板上に配されたアンテナ上面部とを有し、端子部を介して前記誘電体層上に実装されるとともに、
前記ガラス基板を貫通して配された第三貫通配線を通じて、前記アンテナ上面部と前記伝送線路とが電気的に接続されていること、を特徴とする半導体実装装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010152326A JP2012015909A (ja) | 2010-07-02 | 2010-07-02 | 半導体実装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010152326A JP2012015909A (ja) | 2010-07-02 | 2010-07-02 | 半導体実装装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012015909A true JP2012015909A (ja) | 2012-01-19 |
Family
ID=45601786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010152326A Pending JP2012015909A (ja) | 2010-07-02 | 2010-07-02 | 半導体実装装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012015909A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887186A (zh) * | 2012-12-20 | 2014-06-25 | 英特尔公司 | 包括在器件上组装的分立天线的封装结构 |
| JP2015530055A (ja) * | 2012-09-11 | 2015-10-08 | アルカテル−ルーセント | 放射効率のよい一体型アンテナ |
| US9437535B2 (en) | 2013-01-29 | 2016-09-06 | Panasonic Intellectual Property Management Co., Ltd. | Wireless module and production method for wireless module |
| WO2017111767A1 (en) | 2015-12-22 | 2017-06-29 | Intel Corporation | Microelectronic devices designed with integrated antennas on a substrate |
| WO2018194546A1 (en) * | 2017-04-17 | 2018-10-25 | Hewlett-Packard Development Company, L.P. | Antenna elements |
| JP2019097026A (ja) * | 2017-11-22 | 2019-06-20 | 株式会社村田製作所 | 無線通信モジュール |
| US11363718B2 (en) * | 2019-10-30 | 2022-06-14 | Samsung Electronics Co., Ltd | Oscillator structure and electronic device including the same |
-
2010
- 2010-07-02 JP JP2010152326A patent/JP2012015909A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015530055A (ja) * | 2012-09-11 | 2015-10-08 | アルカテル−ルーセント | 放射効率のよい一体型アンテナ |
| CN103887186A (zh) * | 2012-12-20 | 2014-06-25 | 英特尔公司 | 包括在器件上组装的分立天线的封装结构 |
| JP2014123945A (ja) * | 2012-12-20 | 2014-07-03 | Intel Corp | デバイス上に取り付けられた個別アンテナを含むパッケージ構造 |
| US9166284B2 (en) | 2012-12-20 | 2015-10-20 | Intel Corporation | Package structures including discrete antennas assembled on a device |
| US9419339B2 (en) | 2012-12-20 | 2016-08-16 | Intel Corporation | Package structures including discrete antennas assembled on a device |
| US9437535B2 (en) | 2013-01-29 | 2016-09-06 | Panasonic Intellectual Property Management Co., Ltd. | Wireless module and production method for wireless module |
| WO2017111767A1 (en) | 2015-12-22 | 2017-06-29 | Intel Corporation | Microelectronic devices designed with integrated antennas on a substrate |
| US20180332151A1 (en) * | 2015-12-22 | 2018-11-15 | Intel Corporation | Microelectronic devices designed with integrated antennas on a substrate |
| US10887439B2 (en) | 2015-12-22 | 2021-01-05 | Intel Corporation | Microelectronic devices designed with integrated antennas on a substrate |
| EP3764466A1 (en) * | 2015-12-22 | 2021-01-13 | INTEL Corporation | Microelectronic devices designed with integrated antennas on a substrate |
| WO2018194546A1 (en) * | 2017-04-17 | 2018-10-25 | Hewlett-Packard Development Company, L.P. | Antenna elements |
| US10985452B2 (en) | 2017-04-17 | 2021-04-20 | Hewlett-Packard Development Company, L.P. | Antenna elements |
| JP2019097026A (ja) * | 2017-11-22 | 2019-06-20 | 株式会社村田製作所 | 無線通信モジュール |
| US11363718B2 (en) * | 2019-10-30 | 2022-06-14 | Samsung Electronics Co., Ltd | Oscillator structure and electronic device including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100634947B1 (ko) | 고주파 디바이스 | |
| JP5199307B2 (ja) | 半導体装置 | |
| JP5763704B2 (ja) | 半導体集積回路 | |
| JP5239309B2 (ja) | 半導体装置 | |
| JP3378435B2 (ja) | 超高周波帯無線通信装置 | |
| US10950569B2 (en) | High frequency module and communication device | |
| JP2012015909A (ja) | 半導体実装装置 | |
| WO2019181589A1 (ja) | 高周波モジュールおよび通信装置 | |
| JP2790033B2 (ja) | 半導体装置 | |
| WO2021044691A1 (ja) | 高周波モジュール及び通信装置 | |
| JP2020027973A (ja) | 高周波モジュールおよび通信装置 | |
| US20220278703A1 (en) | Radio frequency module and communication device | |
| US11716103B2 (en) | Radio-frequency module and communication device | |
| JP2015023473A (ja) | アンテナ装置 | |
| WO2021039076A1 (ja) | 高周波モジュールおよび通信装置 | |
| JP2011097526A (ja) | ミリ波無線装置 | |
| US8288845B2 (en) | Package including proximately-positioned lead frame | |
| JP5412372B2 (ja) | 半導体実装装置 | |
| US20150021748A1 (en) | Semiconductor device | |
| WO2011104774A1 (ja) | 半導体装置 | |
| WO2022186132A1 (ja) | 高周波モジュール及び通信装置 | |
| JP2019145536A (ja) | 高周波デバイスおよび空中線 | |
| US11069634B2 (en) | Amplifier and amplification apparatus | |
| US20230107075A1 (en) | High frequency device | |
| JP3925929B2 (ja) | マイクロ波・ミリ波装置 |