CN103887186A - 包括在器件上组装的分立天线的封装结构 - Google Patents
包括在器件上组装的分立天线的封装结构 Download PDFInfo
- Publication number
- CN103887186A CN103887186A CN201310704018.5A CN201310704018A CN103887186A CN 103887186 A CN103887186 A CN 103887186A CN 201310704018 A CN201310704018 A CN 201310704018A CN 103887186 A CN103887186 A CN 103887186A
- Authority
- CN
- China
- Prior art keywords
- substrate
- antenna
- hole
- encapsulating structures
- discrete
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
- H01Q9/04—Resonant antennas
- H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
- H01Q9/045—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
- H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
- H01Q1/526—Electromagnetic shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q21/00—Antenna arrays or systems
- H01Q21/0006—Particular feeding systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49016—Antenna or wave energy "plumbing" making
- Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Details Of Aerials (AREA)
- Transceivers (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
描述了形成微电子封装结构的方法和由此形成的相关联的结构。这些方法和结构可以包括形成包括设置于器件的背面的分立的天线的封装结构,其中,分立的天线包括天线衬底、穿过天线衬底垂直设置的穿过天线衬底的通孔。垂直地设置于器件内的穿过器件衬底的通孔与穿过天线衬底的通孔耦合,而封装衬底与器件的有源面耦合。
Description
本发明的背景
在平台上集成以30GHz或以上操作的毫米波无线电,可以在器件之间或在芯片之间进行无线数据传输。在器件/芯片之间成功地传输数据要求充当接口的一个或多个封装级别集成的天线。诸如极短范围的芯片到芯片通信以及使用无线调试端口来对芯片上的***(SoC)/中央处理单元(CPU)器件的后硅验证之类的应用可能遭受与传统的/现有技术的封装衬底/天线阵列设计相关联的路由损失以及封装可操作区域的损失。
附图简述
尽管说明书以特别指出并明确声明了某些实施例的权利要求书来结束,但是,可以相信,通过参考图形并阅读下列详细描述,将更轻松地弄清这些实施例的优点,其中:
图1a-1d表示根据各实施例的结构。
图2表示根据各实施例的流程图。
图3表示根据各实施例的结构。
图4表示根据各实施例的***。
具体实施方式
在下面的详细描述中,将参考作为说明示出其中可以实施方法和结构的特定实施例的各个附图。足够详细地描述了这些实施例,以使那些精通本技术的人员能实施本发明。可以理解,各实施例,虽然不同,但是,不一定互相排斥。例如,在不偏离各实施例的精神和范围的情况下,此处与一实施例一起所描述的特定特征、结构,或特征可以在其他实施例内实现。另外,可以理解,在不偏离各实施例的精神和范围的情况下,可以修改每一个所公开的实施例内的单个元件的位置或布局。因此,下面的详细描述不是在限制性的意义上进行的,实施例的范围只由所附权利要求书以及这些权利要求所授权的等效技术方案完整范围定义,适当地解释。在附图中,在多个视图中,相同参考编号可以表示相同或类似的功能。
描述了形成并使用微电子封装结构,诸如形成包括设置于微电子器件的顶表面上的分立的天线的封装结构的方法。这些方法和结构可以包括形成包括设置于器件的背面的分立的天线的封装结构,其中,分立的天线包括天线衬底、穿过天线衬底垂直地设置的穿过天线衬底的通孔。垂直地设置于器件内的穿过衬底的通孔与穿过天线衬底的通孔耦合,而封装衬底可以与器件的有源面耦合。此处所公开的各实施例的封装结构允许为较短的范围发射应用,使用分立的单个天线。
图1a-1d示出了包括设置于器件上的至少一个分立的天线的封装结构的实施例。在一个实施例中,封装结构100包括至少一个分立的天线102(图1a)。分立的天线102包括天线衬底104,在某些实施例中,该天线衬底104可以包括玻璃材料。在其他实施例中,天线衬底104可以包括液晶聚合物、有机材料、低温共烧陶瓷、氧化铝、无掺杂的硅,以及任何高性能,毫米波衬底中的至少一个,这取决于特定应用。在一个实施例中,天线衬底104包括大约30GHz以及以上的频率。在一个实施例中,天线衬底104可以包括导电材料和介电材料的交替层。在一个实施例中,分立的天线102可以包括高k介电材料,该介电材料可以在某些情况下用于缩小分立的天线102的尺寸。在一个实施例中,分立的天线102可以包括辐射元件106以及穿过天线衬底的通孔108。在一个实施例中,辐射元件106可以包括可以电容地彼此耦合的多个级别的金属(例如,辐射元件可以包括被介电材料分隔的多个金属层),以增强分立的天线102的频带宽。
在一个实施例中,辐射元件106可以水平地设置于天线衬底104的顶部部分,并可以垂直地与穿过天线衬底的通孔108耦合。在一个实施例中,分立的天线102可以包括可以宽度方向上在小于大约2mm,在长度方向小于大约2mm,在在高度方向上小于大约0.4mm的尺寸。取决于特定应用,分立的天线102的尺寸可以不同。在一个实施例中,天线衬底104的物理尺寸可以比器件/应用能够在其内操作的频率范围的波长小得多。在一个实施例中,穿过天线衬底的通孔108可以不物理耦合到辐射元件106,其中,毫米波信号可以在辐射元件106和穿过衬底的通孔116之间电磁耦合。
穿过天线衬底的通孔108可以垂直地设置于天线衬底104内。天线触点110可以与穿过天线衬底的通孔108耦合,并可以设置于天线衬底104的底部部分上。天线导电结构112可以与天线触点110耦合。可以包括再分布层(RDL)114的器件触点114可以与天线导电结构112耦合。器件触点114可以设置于器件118的背面上。在一个实施例中,器件118可以包括芯片上的***(SoC)器件,其中包括诸如毫米波无线电之类的无线电119,并在其他实施例中,可以包括适于特定应用的任何类型的器件。
可以包括穿过衬底的通孔(TSV)116的穿过器件衬底的通孔可以与器件触点114耦合,并可以垂直地设置于器件/器件衬底118内。在一个实施例中,穿过衬底的通孔116可以用,例如,诸如二氧化硅之类的绝缘材料121形成内衬(图1d,描绘了包括TSV116的器件118的一部分)。用绝缘体121形成内衬的穿过衬底的通孔116可被设置成穿过器件材料135,该器件材料135可以在某些情况下包括硅衬底材料135,在某些实施例中,器件118可以表现出小于1dB的损耗。例如,器件材料135可以通过诸如氧化物材料之类的绝缘材料137,与器件触点114和器件118的有源层/面120绝缘。
回头参考图1a,穿过衬底的通孔116可与穿过天线衬底的通孔108电耦合和物理耦合(且天线触点110、导电结构112和器件触点114耦合在它们之间),其中,与穿过衬底的通孔116耦合的穿过天线衬底的通孔108可以将信号从分立的天线102传导到器件118。在另一个实施例中,穿过天线衬底的通孔108可以通过导电结构和金属与金属的接合中的一种来耦合到穿过衬底的通孔116。在一个实施例中,分立的天线102可以包括诸如玻璃之类的高性能毫米波天线衬底104。能够从天线衬底104中/上的辐射元件106发出/传播的毫米波信号可以通过穿过天线衬底的通孔108和穿过衬底的通孔116之间的耦合,在分立的天线102和器件118之间传输/传播。
接地天线触点111可以设置于天线衬底104的底部部分,与天线触点110相邻。接地天线导电结构113可以与接地天线触点111耦合。接地器件触点115可以与接地天线导电结构113耦合。接地器件触点115可以设置于器件118的背面。可以包括接地穿过衬底的通孔117的接地穿过器件衬底的通孔117可以与接地器件触点115耦合,并可以垂直地设置于器件118内。接地穿过器件衬底的通孔117可以与信号穿过衬底的通孔116相邻,并可以提供到分立的天线102的接地参考。
在一个实施例中,第二分立的天线102'可以设置于器件118上,并可以与分立的天线102相邻。第二分立的天线102'包括天线衬底104',并可以包括与天线衬底104类似的材料。第二分立的天线102'可以包括耦合到穿过天线衬底的通孔108'的辐射元件106',与穿过天线衬底的通孔108'耦合的天线触点110',以及与天线触点110'耦合的天线导电结构112'。
器件触点114'可以与天线导电结构112'耦合。器件触点114'可以设置于器件118的背面。穿过器件衬底的通孔116'可以与器件触点114'耦合,可以垂直地设置于器件118内。穿过器件衬底的通孔116'可以与穿过天线衬底的通孔108'电耦合和物理耦合。
接地天线触点111'可以设置于天线衬底104'的底部部分上,与天线触点110'相邻。接地天线导电结构113'可以与接地天线触点111'耦合。接地器件触点115'可以与接地天线导电结构113'耦合。接地器件触点115'可以设置于器件118的背面。可以包括接地穿过衬底的通孔117'的接地穿过器件衬底的通孔117'可以与接地器件触点115'耦合,并可以垂直地设置于器件118内。接地穿过器件衬底的通孔117'可以与信号穿过衬底的通孔116'相邻,并可以提供到第二分立的天线102'的接地参考。
分立的天线102,102'可以被组装/与器件118的背面耦合。在一个实施例中,可以通过辐射元件106,106'在器件和分立的天线102,102'之间感应的毫米波信号可以由信号穿过衬底的通孔116,116'以及穿过天线衬底的通孔108,108'之间的串行连接携带。另外,取决于特定应用,信号通孔中的每一个(可以包括穿过衬底的通孔116,116'和穿过天线衬底的通孔108,108'之间的串行连接)可以由一个或多个接地穿过衬底的通孔117,117'包围。接地穿过衬底的通孔117,117'充当来自分立的天线102,102'的毫米波信号的返回路径。
与在封装衬底内实现的天线相比,分立的天线102,102'表现显著改善的电特性。另外,与垂直穿过天线衬底的通孔耦合的TSV的垂直实现腾出,例如,传统的CPU信号路由所需的封装空间,因此,改善了封装结构100的总体紧凑性。
在一个实施例中,器件118的有源面/层120可以通过焊球/互连122与衬底126耦合。在另一个实施例中,器件118的有源面120可以通过直接金属与金属接合来与衬底126耦合。在一个实施例中,封装结构100可以包括3D封装结构100。在一个实施例中,封装结构100可以包括无芯的,无凸起构造层(BBUL)封装结构100的一部分。在另一个实施例中,封装结构100的一部分可以包括能够在诸如器件102,102',102"之类的微电子器件以及封装结构100可以与其耦合的下一级别的组件(例如,电路板)之间提供电通信的任何合适类型的封装结构100。在另一个实施例中,此处的封装结构100可以包括能够在管芯以及与下IC封装耦合的上集成电路(IC)封装之间提供电通信的任何合适类型的封装结构。
此处的各实施例的衬底126可以包括多层衬底126,包括介电材料以及核心层(电介质或者金属芯)周围构造的金属的交替层。在另一个实施例中,衬底126可以包括无芯的多层衬底126。其他类型的衬底以及衬底材料也可以与所公开的各实施例一起使用(例如,陶瓷、蓝宝石、玻璃等等)。
在一个实施例中,器件封装结构100包括可以在多层封装衬底126上倒装组装的器件118,该器件118包括毫米波无线电119。在另一个实施例中,可以在器件118上形成多个分立的芯片天线102/将它们耦合到器件118,其中,与器件118耦合的分立的天线102的数量可以取决于特定设计要求。此处的各实施例的分立的天线102在封装衬底126上占用较少的区域,且表现出显著减少的信号损失。另外,各实施例要求较不严格的信号隔离方案,导致封装覆盖区的缩小。
图1b描绘了这样的实施例:其中,器件118(类似于图1a中所描绘的器件118以及相关联的封装100组件)可以部分地嵌入在诸如,BBUL衬底127之类的无芯的衬底127中。互连122可以设置于衬底127内,并可以与无芯的互连结构124耦合。在一个实施例中,封装结构131可以包括至少两个分立的天线102,102'。在部分地嵌入的衬底127中形成/耦合器件118和分立的天线102,102'的优点是封装结构131的总体Z高度缩小。在另一个实施例中,器件118和天线102,102'可以完全嵌入在衬底127中。
图1c描绘了这样的实施例:封装结构132包括彼此层叠的两个器件118,118'(类似于图1a的器件118以及相关联的封装100组件)。第一器件/管芯118可以与封装衬底126耦合/设置于其上,封装衬底126可以包括任何类型的合适的封装衬底126,且第二器件/管芯118'可以设置于/层叠在第一器件118上。第一器件118可以通过接地通孔117'以及信号通孔116',以及通过接地互连结构123以及信号互连结构125,与第二器件118'耦合。在一个实施例中,分立的天线102(类似于图1a的分立的天线),可以包括在宽度方向1mm以及在长度方向1mm那样小的尺寸,可以与第二器件118'相邻地层叠在第一器件118上。一般而言,各实施例的分立的天线的尺寸包括特定应用/设计的频率范围内的最小波长的几分之一。
在一个实施例中,封装结构132可以包括芯片上的***,其中包括至少一个3D层叠的毫米波芯片天线。在某些实施例中,多个分立的天线可以置于第一器件118的背面/与其耦合。在一个实施例中,可选的射频干扰(RFI)屏蔽130可以设置在层叠的器件118,118'周围或包围层叠的器件118,118'。在某些实施例中,RFI屏蔽可以被用来进一步将分立的天线与封装结构组件的其余部分隔离。
此处的各实施例包括允许分立的天线与封装结构的3D集成,其中,一个或多个分立的毫米波芯片天线在主芯片上的***/CPU管芯/器件上面组装,其中,器件包括集成的毫米波无线电。天线可以在诸如,例如,玻璃之类的高性能毫米波衬底上实现,其中,毫米波信号可以使用穿过衬底的通孔耦合在分立的天线和器件之间。此处各实施例支持3D分立的天线集成到诸如极短的范围芯片到芯片通信之类的应用,以及使用例如无线调试端口对SoC/CPU芯片的后硅验证。诸如到逻辑分析器的无线信号,设备之间(诸如在移动设备之间和/或在诸如,例如,DVD和显示设备之间)的多个无线天线发射之类的应用此处被允许。
在另一个实施例中在图2中描绘了形成封装结构的方法。在步骤202中,至少一个分立的天线在器件的背面形成,其中,分立的天线包括天线衬底。在步骤204中,穿过天线衬底形成穿过天线衬底的通孔,其中,穿过天线衬底的通孔垂直地设置成穿过天线衬底。在步骤206中,穿过天线衬底的通孔与垂直地设置于器件内的穿过衬底的通孔耦合,在步骤208中,器件与封装衬底耦合。
现在转向图3,所示是计算***300的实施例。***300包括若干个设置于主板310或其他电路板上的组件。主板310包括第一面312和相对的第二面314,各种组件可以设置于第一和第二面312,314中的一面或两面上。在所示出的实施例中,计算***300包括设置于主板的第一面312上的封装结构340(可以类似于,例如,图1a的封装结构100),其中,封装结构340可以包括此处所描述的微通道结构实施例中的任何一种。
***300可以包括任何类型的计算***,诸如,例如,手持式或移动计算设备(例如,蜂窝电话、智能电话、移动因特网设备、音乐播放器、平板电脑、膝上型计算机、上网机计算机等等)然而,所公开的实施例不仅限于手持式及其他移动计算设备,这些实施例可以在诸如台式计算机以及服务器之类的其他类型的计算***方面得到应用。
主板310可以包括能够在设置于板上的各种组件中的一个或多个之间提供电通信的任何合适类型的电路板或其他衬底。在一个实施例中,例如,主板310包括印刷电路板(PCB),该印刷电路板(PCB)包括被介电材料层彼此分立的并通过导电通孔互连的多个金属层。金属层中的任何一层或多层可以以所需电路图案形成,以在与板310耦合的组件之间路由电信号——或许与其他金属层结合。然而,应该理解,所公开的各实施例不仅限于上文所描述的PCB,进一步地,主板310可以包括任何其他合适的衬底。
除封装结构340之外,可以在主板310的一侧或者两侧312,314上设置一个或多个额外的组件。作为示例,如图所示,组件301a可以设置于主板310的第一面312上,组件301b可以设置于主板的对面314上。可以设置于主板310上的额外的组件包括其他IC器件(例如,处理设备、存储器设备、信号处理设备、无线通信设备、图形控制器和/或驱动器,音频处理器和/或控制器等等),电力输送组件(例如,电压调节器和/或其他电源管理器件,电源,诸如电池,和/或无源器件,诸如电容器),以及一个或多个用户接口设备(例如,音频输入设备、音频输出设备、小键盘或其他数据输入设备,诸如触摸屏显示器,和/或图形显示器等等),以及这些和/或其他设备的任何组合。
在一个实施例中,计算***300包括辐射屏蔽层。在又一实施例中,计算***300包括冷却方案。在再一个实施例中,计算***300包括天线。在进一步的实施例中,组合件300可以设置于外壳或壳内。在主板310被设置在外壳内的情况下,计算机***300的某些组件——例如,用户接口设备,诸如显示器或小键盘,和/或电源,诸如电池——可以与主板310(和/或位于此板上的组件)电耦合,但是可以与外壳机械耦合。
图4是根据一实施例的计算机***400的示意图。描绘的计算机***400(也称为电子***400)可以实现/包括封装结构,该封装结构包括多个所公开的实施例中的任何一种,以及本发明中阐述的它们的等效内容。计算机***400可以是诸如上网本计算机之类的移动设备。计算机***400可以是诸如无线智能电话之类的移动设备。计算机***400可以是台式计算机。计算机***400可以是手持式读取器。计算机***400可以与汽车集成在一起。计算机***400可以与电视机集成在一起。
在一个实施例中,电子***400是包括电耦合电子***400的各种组件的***总线420的计算机***。***总线420是根据各实施例的单一总线或总线的任何组合。电子***400包括向集成电路410提供电能的电压源430。在某些实施例中,电压源430通过***总线420向集成电路410提供电流。
集成电路410电耦合、通信耦合到***总线420,且包括根据一实施例的任何电路或电路的组合,包括本文中包括的各实施例的封装/器件。在一个实施例中,集成电路410包括可包括根据此处的各实施例的任何类型的封装结构的处理器412。如此处所使用的,处理器412可以表示任何类型的电路,诸如,但不仅限于,微处理器、微控制器、图形处理器、数字信号处理器,或另一种处理器。在一个实施例中,处理器412包括此处所公开的封装结构中的各实施例中的任何一种。在一个实施例中,SRAM实施例用于处理器的存储器缓存中。
可以包括在集成电路410中的其他类型的电路有定制电路或专用集成电路(ASIC),诸如用于诸如蜂窝电话、智能电话、寻呼机、便携式计算机、双向无线电之类的无线设备,以及类似的电子***中的通信电路414。在一个实施例中,处理器412包括诸如静态随机存取存储器(SRAM)之类的管芯上的存储器416。在一个实施例中,处理器412包括嵌入式管芯上的存储器416,诸如嵌入式动态随机存取存储器(eDRAM)。
在一个实施例中,集成电路410与随后的集成电路411互补。在一个实施例中,双集成电路411包括诸如eDRAM之类的嵌入式管芯上的存储器417。双集成电路411包括RFIC双处理器413和双通信电路415和诸如SRAM之类的双管芯上的存储器417。双通信电路415可以被配置为用于RF处理。
至少一个无源器件480耦合到随后的集成电路411。在一个实施例中,电子***400还包括外部存储器440,该外部存储器440又可以包括适合于特定应用的一个或多个存储器元件,诸如RAM形式的主存储器442,一个或多个硬盘驱动器444,和/或处理诸如磁盘、紧致盘(CD)、数字多功能盘DVD、闪存驱动器之类的可移动介质446的一种或多种驱动器、及其他本领域内已知的可移动介质。外部存储器440也可以是嵌入式存储器448。在一个实施例中,电子***400还包括显示设备450,以及音频输出460。在一个实施例中,电子***400包括诸如控制器470之类的输入设备,可以是键盘、鼠标、触摸板、小键盘、轨迹球、游戏控制器、麦克风、语音识别设备,或向电子***400输入信息的任何其他输入设备。在一个实施例中,输入设备470包括照像机。在一个实施例中,输入设备470包括数字声音记录器。在一个实施例中,输入设备470包括像机和数字声音记录器。
虽然前面的描述指定了可以在各实施例的方法中使用的某些步骤以及材料,但是,所属领域的技术人员将理解,可以作出许多修改方案和替换。因此,所有这样的修改方案,改变替换和添加都被视为在如所附权利要求书所定义的各实施例的精神和范围内。另外,此处所提供的图形只示出了涉及各实施例的实施的示例性微电子器件的某些部分以及相关联的封装结构。如此,各实施例不仅限于此处所描述的结构。
Claims (46)
1.一种形成封装结构的方法,包括:
在器件的背面形成分立的天线,其中,所述分立的天线包括天线衬底;
穿过所述天线衬底,形成穿过天线衬底的通孔,其中,所述穿过天线衬底的通孔垂直地设置成穿过所述天线衬底;
将所述穿过天线衬底的通孔与垂直地设置于所述器件内的穿过衬底的通孔耦合;以及
将所述器件与封装衬底耦合。
2.如权利要求1所述的方法,还包括形成与所述穿过天线衬底的通孔垂直耦合并设置于所述分立的天线的顶部部分的辐射元件。
3.如权利要求1所述的方法,其特征在于,所述天线衬底包括导电材料和介电材料的交替层。
4.如权利要求2所述的方法,其特征在于,所述辐射元件包括导电材料和介电材料的交替层。
5.如权利要求1所述的方法,其特征在于,所述天线衬底包括玻璃、无掺杂的硅和液晶聚合物中的至少一种。
6.如权利要求1所述的方法,其特征在于,所述穿过天线衬底的通孔通过导电结构和金属与金属的接合中的一种来耦合到所述穿过衬底的通孔。
7.如权利要求1所述的方法,其特征在于,所述天线衬底包括至少大约30GHz的频率。
8.如权利要求1所述的方法,其特征在于,耦合到所述穿过衬底的通孔的所述穿过天线衬底的通孔能够传播毫米波信号。
9.如权利要求1所述的方法,还包括在所述分立的天线的底部部分上形成接地天线触点。
10.如权利要求9所述的方法,其特征在于,所述接地天线触点耦合到垂直地设置于所述器件中的接地的穿过衬底的通孔。
11.如权利要求1所述的方法,其特征在于,所述器件包括其中包括毫米波无线电的芯片上的***。
12.如权利要求1所述的方法,其特征在于,所述器件的有源面通过直接金属与金属接合和通过焊球点中的一种来与封装衬底耦合。
13.如权利要求1所述的方法,其特征在于,所述封装衬底包括多层封装衬底。
14.如权利要求1所述的方法,其特征在于,所述封装衬底包括BBUL封装衬底,其中,所述器件部分地嵌入在所述BBUL封装衬底内。
15.如权利要求1所述的方法,其特征在于,所述分立的天线包括小于器件能够在其内操作的频率范围的物理尺寸。
16.如权利要求8所述的方法,其特征在于,所述接地的穿过衬底的通孔与所述穿过衬底的通孔相邻。
17.如权利要求1所述的方法,还包括在所述器件上形成多个分立的天线。
18.如权利要求1所述的方法,其特征在于,第二器件层叠在所述器件上,并与所述分立的天线相邻。
19.如权利要求18所述的方法,还包括形成辐射屏蔽层以包围所述器件和所述第二器件。
20.如权利要求18所述的方法,其特征在于,所述第二器件包括存储器件。
21.一种封装结构,包括:
设置于第一器件的背面的分立的天线,其中,所述分立的天线包括天线衬底;
穿过天线衬底的通孔,其中,所述穿过天线衬底的通孔垂直地设置成穿过所述天线衬底;
垂直地设置于所述第一器件内并与所述穿过天线衬底的通孔耦合的穿过衬底的通孔;以及
与所述第一器件的有源面耦合的封装衬底。
22.如权利要求21所述的封装结构,还包括与所述穿过天线衬底的通孔垂直耦合并设置于所述分立的天线的顶部部分上的辐射元件。
23.如权利要求21所述的封装结构,其特征在于,所述天线衬底包括玻璃、无掺杂的硅和液晶聚合物中的至少一种。
24.如权利要求21所述的封装结构,其特征在于,所述天线衬底包括导电材料和介电材料的交替层。
25.如权利要求22所述的封装结构,其特征在于,所述辐射元件包括导电材料和介电材料的交替层。
26.如权利要求21所述的封装结构,其特征在于,所述穿过天线衬底的通孔通过导电结构和金属与金属的接合中的一种来耦合到所述穿过衬底的通孔。
27.如权利要求21所述的封装结构,其特征在于,所述天线衬底包括至少大约30GHz的频率。
28.如权利要求26所述的封装结构,其特征在于,耦合到所述穿过衬底的通孔的所述穿过天线衬底的通孔能够发射毫米波信号。
29.如权利要求21所述的封装结构,还包括设置于所述分立的天线底部部分上的接地天线触点。
30.如权利要求29所述的封装结构,其特征在于,所述接地天线触点耦合到垂直地设置于所述第一器件中的接地的穿过衬底的通孔。
31.如权利要求21所述的封装结构,其特征在于,所述第一器件包括其中包括毫米波无线电的芯片上的硅。
32.如权利要求21所述的封装结构,其特征在于,所述第一器件的有源面通过直接金属与金属接合和通过焊料凸点中的一种来与所述封装衬底耦合。
33.如权利要求21所述的封装结构,其特征在于,所述封装衬底包括多层封装衬底。
34.如权利要求21所述的封装结构,其特征在于,所述封装衬底包括BBUL封装衬底,其中,所述第一器件部分地嵌入在所述BBUL封装衬底内。
35.如权利要求21所述的封装结构,其特征在于,所述分立的天线包括小于器件能够在其内操作的频率范围的物理尺寸。
36.如权利要求30所述的封装结构,其中,所述接地的穿过衬底的通孔与所述穿过衬底的通孔相邻。
37.如权利要求21所述的封装结构,还包括设置于所述第一器件上的多个分立的天线。
38.如权利要求21所述的封装结构,其特征在于,第二器件层叠在所述第一器件上。
39.如权利这些求38所述的封装结构,还包括包围所述第一器件和所述第二器件的辐射屏蔽层。
40.如权利要求38所述的封装结构,其中,所述第二器件包括存储器件。
41.一种封装结构,包括:
设置于管芯的背面的分立的天线,其中,所述分立的天线包括天线衬底,所述管芯包括无线电;
水平地设置于所述分立的天线的顶部部分的辐射元件;
穿过天线衬底的通孔,其中,所述穿过天线衬底的通孔垂直地设置成穿过所述天线衬底,并与所述辐射元件耦合;
垂直地设置于所述管芯内并与所述穿过天线衬底的通孔耦合的穿过衬底的通孔;以及
与所述管芯的有源面耦合的封装衬底。
42.如权利要求41所述的封装结构,还包括:
通信地耦合到所述封装结构的总线;以及
通信地耦合到所述总线的eDRAM。
43.如权利要求41所述的封装结构,其特征在于,所述管芯包括芯片上的***。
44.如权利要求41所述的封装结构,其特征在于,所述无线电包括毫米波无线电。
45.如权利要求41所述的封装结构,其特征在于,所述天线衬底包括至少大约30GHz的频率。
46.如权利要求41所述的封装结构,其中,耦合到所述穿过衬底的通孔的所述穿过天线衬底的通孔能够发射毫米波信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/721,245 | 2012-12-20 | ||
US13/721,245 US9166284B2 (en) | 2012-12-20 | 2012-12-20 | Package structures including discrete antennas assembled on a device |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103887186A true CN103887186A (zh) | 2014-06-25 |
Family
ID=50000446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310704018.5A Pending CN103887186A (zh) | 2012-12-20 | 2013-12-19 | 包括在器件上组装的分立天线的封装结构 |
Country Status (8)
Country | Link |
---|---|
US (2) | US9166284B2 (zh) |
JP (2) | JP2014123945A (zh) |
KR (2) | KR101587331B1 (zh) |
CN (1) | CN103887186A (zh) |
BR (1) | BR112014016136A8 (zh) |
DE (1) | DE102013114594B4 (zh) |
GB (1) | GB2510055B (zh) |
WO (1) | WO2014099032A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107646156A (zh) * | 2015-05-11 | 2018-01-30 | 三星电子株式会社 | 天线设备及包括该天线设备的电子设备 |
CN108511426A (zh) * | 2017-02-24 | 2018-09-07 | 台湾积体电路制造股份有限公司 | 封装 |
TWI700860B (zh) * | 2018-01-18 | 2020-08-01 | 南韓商三星電機股份有限公司 | 天線模組 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9077794B2 (en) | 2012-09-27 | 2015-07-07 | Tyfone, Inc. | Lightning connector accessory device |
JP6027905B2 (ja) * | 2013-01-31 | 2016-11-16 | 新光電気工業株式会社 | 半導体装置 |
US9831564B1 (en) * | 2014-04-22 | 2017-11-28 | Rockwell Collins, Inc. | System-on-package integration with antenna elements |
US10522895B2 (en) * | 2014-12-12 | 2019-12-31 | Sony Corporation | Microwave antenna apparatus, packing and manufacturing method |
US10594355B2 (en) * | 2015-06-30 | 2020-03-17 | Skyworks Solutions, Inc. | Devices and methods related to radio-frequency filters on silicon-on-insulator substrate |
US10327268B2 (en) * | 2015-09-25 | 2019-06-18 | Intel Corporation | Microelectronic package with wireless interconnect |
US10205224B2 (en) | 2016-09-23 | 2019-02-12 | Apple Inc. | Electronic device with millimeter wave antenna arrays |
US20180197829A1 (en) * | 2017-01-09 | 2018-07-12 | Qorvo Us, Inc. | Three-dimensional integrated circuit assembly with active interposer |
US10580761B2 (en) * | 2017-12-13 | 2020-03-03 | Intel Corporation | Systems in packages including wide-band phased-array antennas and methods of assembling same |
KR102254877B1 (ko) * | 2018-01-18 | 2021-05-24 | 삼성전기주식회사 | 안테나 모듈 |
US10679924B2 (en) * | 2018-03-05 | 2020-06-09 | Win Semiconductors Corp. | Semiconductor device with antenna integrated |
KR102565122B1 (ko) * | 2018-09-18 | 2023-08-09 | 삼성전기주식회사 | 칩 안테나 모듈 |
WO2020200458A1 (en) * | 2019-04-04 | 2020-10-08 | Huawei Technologies Co., Ltd. | Antenna device and method of its fabrication |
US10804591B1 (en) | 2019-04-10 | 2020-10-13 | Jabil Inc. | Side mounting of MEMS microphones on tapered horn antenna |
KR102627223B1 (ko) | 2019-08-01 | 2024-01-19 | 삼성전자주식회사 | 안테나 모듈 및 이를 포함하는 전자 시스템 |
US10742250B1 (en) | 2019-09-26 | 2020-08-11 | Apple Inc. | Electronic devices having integrated antenna structures |
US20220007500A1 (en) * | 2019-10-08 | 2022-01-06 | Rockwell Collins, Inc. | Antenna Element for Phased Antenna Array |
KR20210157595A (ko) | 2020-06-22 | 2021-12-29 | 삼성전자주식회사 | 반도체 패키지 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012015909A (ja) * | 2010-07-02 | 2012-01-19 | Fujikura Ltd | 半導体実装装置 |
US20120229345A1 (en) * | 2009-11-20 | 2012-09-13 | Hitachi Metals, Ltd. | Antenna |
US20120235880A1 (en) * | 2011-03-14 | 2012-09-20 | Samsung Electronics Co., Ltd. | Ultrahigh-frequency package module |
US20120242547A1 (en) * | 2011-03-23 | 2012-09-27 | Murata Manufacturing Co., Ltd. | Antenna device |
US20120280860A1 (en) * | 2011-05-05 | 2012-11-08 | Telesphor Kamgaing | Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005086603A (ja) | 2003-09-10 | 2005-03-31 | Tdk Corp | 電子部品モジュールおよびその製造方法 |
JP2006033034A (ja) | 2004-07-12 | 2006-02-02 | Japan Aviation Electronics Industry Ltd | 電磁波送受信デバイス |
US20080142941A1 (en) | 2006-12-19 | 2008-06-19 | Advanced Chip Engineering Technology Inc. | 3d electronic packaging structure with enhanced grounding performance and embedded antenna |
JP5592053B2 (ja) | 2007-12-27 | 2014-09-17 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
KR100986230B1 (ko) * | 2008-07-22 | 2010-10-07 | 삼성탈레스 주식회사 | 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지 |
US20100127937A1 (en) * | 2008-11-25 | 2010-05-27 | Qualcomm Incorporated | Antenna Integrated in a Semiconductor Chip |
JP2010136296A (ja) | 2008-12-08 | 2010-06-17 | Fdk Corp | 円偏波パッチアンテナ |
US20100155931A1 (en) | 2008-12-22 | 2010-06-24 | Qualcomm Incorporated | Embedded Through Silicon Stack 3-D Die In A Package Substrate |
WO2010076187A2 (en) * | 2008-12-30 | 2010-07-08 | Stmicroelectronics S.R.L. | Integrated electronic device with transceiving antenna and magnetic interconnection |
US8362599B2 (en) * | 2009-09-24 | 2013-01-29 | Qualcomm Incorporated | Forming radio frequency integrated circuits |
US9112263B2 (en) * | 2010-02-25 | 2015-08-18 | Stmicroelectronics S.R.L. | Electronic communications device with antenna and electromagnetic shield |
WO2012014527A1 (ja) | 2010-07-29 | 2012-02-02 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
US9007273B2 (en) * | 2010-09-09 | 2015-04-14 | Advances Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
KR20120035394A (ko) | 2010-10-05 | 2012-04-16 | 삼성전자주식회사 | 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치 |
US8759950B2 (en) * | 2011-05-05 | 2014-06-24 | Intel Corporation | Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same |
US8901688B2 (en) * | 2011-05-05 | 2014-12-02 | Intel Corporation | High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same |
KR101434003B1 (ko) * | 2011-07-07 | 2014-08-27 | 삼성전기주식회사 | 반도체 패키지 및 그 제조 방법 |
US9153542B2 (en) * | 2012-08-01 | 2015-10-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having an antenna and manufacturing method thereof |
US9196951B2 (en) * | 2012-11-26 | 2015-11-24 | International Business Machines Corporation | Millimeter-wave radio frequency integrated circuit packages with integrated antennas |
-
2012
- 2012-12-20 US US13/721,245 patent/US9166284B2/en active Active
-
2013
- 2013-06-28 WO PCT/US2013/048671 patent/WO2014099032A1/en active Application Filing
- 2013-06-28 BR BR112014016136A patent/BR112014016136A8/pt active Search and Examination
- 2013-12-10 GB GB1321766.6A patent/GB2510055B/en not_active Expired - Fee Related
- 2013-12-17 JP JP2013259964A patent/JP2014123945A/ja active Pending
- 2013-12-19 CN CN201310704018.5A patent/CN103887186A/zh active Pending
- 2013-12-19 KR KR1020130159091A patent/KR101587331B1/ko active IP Right Grant
- 2013-12-20 DE DE102013114594.9A patent/DE102013114594B4/de active Active
-
2015
- 2015-05-04 KR KR1020150062551A patent/KR20150059152A/ko not_active Application Discontinuation
- 2015-07-24 JP JP2015146685A patent/JP2015222979A/ja active Pending
- 2015-10-20 US US14/918,508 patent/US9419339B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120229345A1 (en) * | 2009-11-20 | 2012-09-13 | Hitachi Metals, Ltd. | Antenna |
JP2012015909A (ja) * | 2010-07-02 | 2012-01-19 | Fujikura Ltd | 半導体実装装置 |
US20120235880A1 (en) * | 2011-03-14 | 2012-09-20 | Samsung Electronics Co., Ltd. | Ultrahigh-frequency package module |
US20120242547A1 (en) * | 2011-03-23 | 2012-09-27 | Murata Manufacturing Co., Ltd. | Antenna device |
US20120280860A1 (en) * | 2011-05-05 | 2012-11-08 | Telesphor Kamgaing | Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107646156A (zh) * | 2015-05-11 | 2018-01-30 | 三星电子株式会社 | 天线设备及包括该天线设备的电子设备 |
CN107646156B (zh) * | 2015-05-11 | 2020-11-20 | 三星电子株式会社 | 天线设备及包括该天线设备的电子设备 |
CN108511426A (zh) * | 2017-02-24 | 2018-09-07 | 台湾积体电路制造股份有限公司 | 封装 |
CN108511426B (zh) * | 2017-02-24 | 2022-11-11 | 台湾积体电路制造股份有限公司 | 封装、半导体封装及封装结构的形成方法 |
TWI700860B (zh) * | 2018-01-18 | 2020-08-01 | 南韓商三星電機股份有限公司 | 天線模組 |
Also Published As
Publication number | Publication date |
---|---|
BR112014016136A2 (pt) | 2017-06-13 |
US9166284B2 (en) | 2015-10-20 |
DE102013114594B4 (de) | 2022-03-17 |
US20160043471A1 (en) | 2016-02-11 |
US20140176368A1 (en) | 2014-06-26 |
KR20150059152A (ko) | 2015-05-29 |
KR101587331B1 (ko) | 2016-01-20 |
WO2014099032A1 (en) | 2014-06-26 |
JP2014123945A (ja) | 2014-07-03 |
DE102013114594A1 (de) | 2014-06-26 |
JP2015222979A (ja) | 2015-12-10 |
BR112014016136A8 (pt) | 2017-07-04 |
KR20140080441A (ko) | 2014-06-30 |
GB2510055B (en) | 2017-06-21 |
GB2510055A (en) | 2014-07-23 |
US9419339B2 (en) | 2016-08-16 |
GB201321766D0 (en) | 2014-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103887186A (zh) | 包括在器件上组装的分立天线的封装结构 | |
US8110899B2 (en) | Method for incorporating existing silicon die into 3D integrated stack | |
US8937370B2 (en) | Memory device and fabricating method thereof | |
US9158081B2 (en) | Semiconductor package with an optical signal path, memory card including the same, and electronic system including the same | |
US20080003717A1 (en) | Electronic assembly with stacked ic's using two or more different connection technologies and methods of manufacture | |
US9391009B2 (en) | Semiconductor packages including heat exhaust part | |
US20140328023A1 (en) | Semiconductor package having emi shielding function and heat dissipation function | |
CN104752550B (zh) | 具有光学收发器的半导体封装件 | |
CN104952855A (zh) | 包括叠置的电子部件的电子组件 | |
US10741536B2 (en) | Magnetic small footprint inductor array module for on-package voltage regulator | |
US10008476B2 (en) | Stacked semiconductor package including a smaller-area semiconductor chip | |
CN103681551A (zh) | 半导体芯片和具有半导体芯片的半导体封装体 | |
US20170309607A1 (en) | Method for embedding silicon die into a stacked package | |
CN104241212A (zh) | 柔性层叠封装体、包括其的电子***及包括其的存储卡 | |
CN103620766A (zh) | 用于无芯基板的原位建立针栅阵列及其制造方法 | |
US20140361437A1 (en) | Package substrates and methods of fabricating the same | |
US9620492B2 (en) | Package-on-package type stack package and method for manufacturing the same | |
US9565763B2 (en) | Printed circuit boards having supporting patterns and method of fabricating the same | |
US8546921B2 (en) | Hybrid multilayer substrate | |
US9209161B2 (en) | Stacked package and method for manufacturing the same | |
US11694987B2 (en) | Active package substrate having anisotropic conductive layer | |
US8692133B2 (en) | Semiconductor package | |
WO2019066870A1 (en) | CAGE OF FARADAY COMPRISING INTERCONNECTION HOLES CROSSING THE SILICON |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140625 |
|
RJ01 | Rejection of invention patent application after publication |