JP2012015586A - 固体撮像装置 - Google Patents

Abstract

【課題】十分に高速なＡＤ変換の処理速度を確保し且つ連続性の確保されたデジタル値を得る。
【解決手段】固体撮像装置は、画素、垂直信号線、上位アナログデジタル変換回路、下位アナログデジタル変換回路、第１の選択回路および第２の選択回路を備えている。第１の選択回路は、通常モードにおいては垂直信号線のうち１つを選択して選択した垂直信号線の電圧を出力する一方、補正モードにおいては補正用電圧を出力する。上位アナログデジタル変換回路は、第１の選択回路の出力に基づく信号電圧と２^M個の閾値電圧との差に応じた２^M個の残差電圧を算出し、通常モードにおいては、２^M個の閾値電圧のうち信号電圧を超えない最大の閾値電圧に対応する上位ビットのデジタル値を出力すると共に当該最大の閾値電圧に対応する残差電圧を出力する一方、補正モードにおいては、２^M個の閾値電圧のうちいずれか１つである選択閾値電圧に対応する残差電圧を出力する。
【選択図】図１

Description

本発明は、固体撮像装置に関する。

近年、画像を電子的に撮像し記録するために、固体撮像装置を用いることが常識的になってきている。固体撮像装置は、一般に、イメージセンサと呼ばれ、ＣＣＤ型センサ（これは単にＣＣＤと呼ばれることもある）と、ＭＯＳセンサまたはＣＭＯＳセンサ（以下、これらを合わせてＣＭＯＳセンサと呼ぶ）との２種類に大別される。これら固体撮像装置は、入射する光の強度に応じた電気信号を出力する微小な部分（これは画素と呼ばれる）を有し、多数の画素が、行方向と列方向の２次元に配列されている。

画素から出力される信号は、当然のことながら、アナログ信号である。しかしながら、固体撮像装置が応用される電子スチルカメラ等では、デジタル信号が要求されるため、アナログ信号をデジタル信号に変換する、即ちＡＤ変換を行う必要がある。

従来、固体撮像装置からアナログ信号を外部に出力し、外部でＡＤ変換を行う場合が多かった。しかしながら、この場合、外部でアナログ信号にノイズが重畳されたり、固体撮像装置と外部装置との結合方法によりアナログ信号が変化したりする問題があった。そこで、近年、固体撮像装置内にＡＤ変換器を内蔵し、外部にデジタル信号を出力する固体撮像装置が提案されている。

特に、ＣＭＯＳセンサに内蔵されるＡＤ変換器は、高速であることが要求される。ＡＤ変換器が高速であれば、ＣＭＯＳセンサからの出力画像のフレームレートを大きくすることができるからである。そこで、ＡＤ変換器を高速にするために、２次元に配列された画素のうち同列の画素毎に専用のＡＤ変換器を設けている。ＡＤ変換器をさらに高速にするためには、クロック周波数を増大させればよいが、クロック周波数の増大には、トランジスタの応答速度または配線遅延による限界があるという問題がある。さらに、クロック周波数の増大により、ＡＤ変換器の消費電力が増大するという問題もある。

この問題を解決するために、特許文献１に記載の技術が提案されている。従来の固体撮像装置について、図９を参照しながら説明する。

図９は、従来の固体撮像装置を示している。

図９に示すように、ＡＤ変換器を、上位Ｎビットを変換する部分と、下位Ｍビットを変換する部分との２段に分けている。これにより、ＡＤ変換を２段階に分けて行う。具体的には、上位ＡＤ変換器で上位Ｎビットを変換した後、上位Ｎビット値に対応するアナログ値と、信号電圧のアナログ値との差分（アナログ残差）を、下位ＡＤ変換器に入力して、全体のＡＤ変換を行う。

上位Ｎビットの変換には、高い精度が要求されないので、上位Ｎビットの変換方法としては、線形性は劣るが速度が速い方法を用い、下位Ｍビットの変換方法としては、線形性に優れるが速度が遅い方法を用いる。例えば、Ｎ＝３、Ｍ＝７の場合、下位Ｍビットは１２８個の値しかないので、１２８クロックでＡＤ変換が完了し、全体として３＋７＝１０ビットの精度を確保しながら、ＡＤ変換の処理速度を高速化できる。

特許第４０６９２０３号

ＡＤ変換を２段階に分けて行う従来の固体撮像装置には、ＡＤ変換の処理速度を高速化できるという利点があるものの、欠点が存在する。それは、仮に連続的に変化するアナログ値を入力したとしても、出力されたデジタル値が連続的になるとは限らないということである。例えば、Ｎ＝３、Ｍ＝９の場合、デジタル値が図１０のようになると考えられる。図１０に示すように、上位ビットの値が変化するときにデジタル値が離散的になる。

前記に鑑み、本発明の目的は、固体撮像装置において、十分に高速なＡＤ変換の処理速度を確保し、且つ、連続性の確保されたデジタル値を得ることである。

本願発明者らが鋭意検討を重ねた結果、従来の固体撮像装置では、上位ＡＤ変換器と下位ＡＤ変換器との関係を全く考慮していないが故に、出力されたデジタル値が離散的になることを見出した。さらに、デジタル値が離散的になることを防止するためには、ＡＤ変換を行う前または後に、上位ＡＤ変換器および下位ＡＤ変換器の特性を測定し、測定結果に従って、出力されたデジタル値を補正する必要があることを見出した。なお、特許文献１に記載された技術では、上述の通り、上位ＡＤ変換器と下位ＡＤ変換器との関係を全く考慮していないため、当然のことながら、出力されたデジタル値を補正する手段が全く記載されていない。

前記の目的を達成するため、本発明に係る固体撮像装置は、二次元に配列された複数の画素と、画素のうち同列の画素を接続する複数の垂直信号線と、複数の上位アナログデジタル変換回路（上位アナログデジタル変換回路の変換ビット数をＭとする）と、複数の下位アナログデジタル変換回路と、上位アナログデジタル変換回路の個々に対応した第１の選択回路と、上位アナログデジタル変換回路の個々に対応した第２の選択回路とを備え、第１の選択回路は、通常モードにおいては垂直信号線のうち１つを選択して選択した垂直信号線の電圧を出力する一方、補正モードにおいては補正用電圧を出力し、上位アナログデジタル変換回路は、第１の選択回路の出力に基づく信号電圧と２^M個の閾値電圧との差に応じた２^M個の残差電圧を算出し、通常モードにおいては、２^M個の閾値電圧のうち信号電圧を超えない最大の閾値電圧に対応する上位ビットのデジタル値を出力すると共に当該最大の閾値電圧に対応する残差電圧を出力する一方、補正モードにおいては、２^M個の閾値電圧のうちいずれか１つである選択閾値電圧に対応する残差電圧を出力し、第２の選択回路は、下位アナログデジタル変換回路のうち１つを選択して上位アナログデジタル変換回路の出力を接続することを特徴とする。

本発明に係る固体撮像装置において、上位アナログデジタル変換回路は、２^M個の閾値電圧に対応する２^M個の残差電圧を算出し出力すると共に信号電圧と２^M個の閾値電圧との大小関係を出力する２^M個の算出部と、２^M個の算出部により出力された大小関係に基づいて、２^M個の閾値電圧のうち信号電圧を超えない最大の閾値電圧に対応する上位ビットのデジタル値を出力すると共に当該最大の閾値電圧に対応する残差電圧を選択する選択回路と、２^M個の算出部により出力される２^M個の残差電圧のうち選択閾値電圧に対応する残差電圧を選択する選択回路とを備えていることが好ましい。

本発明に係る固体撮像装置において、補正モードにおいて、２^M個の閾値電圧のうちｋ番目（ｋは自然数）に大きい閾値電圧に対応する残差電圧が上位アナログデジタル変換回路により出力された場合の下位アナログデジタル変換回路の出力と、ｋ＋１番目に大きい閾値電圧に対応する残差電圧が上位アナログデジタル変換回路により出力された場合の下位アナログデジタル変換回路の出力との差分を算出する算出部をさらに備えていることが好ましい。

本発明に係る固体撮像装置において、算出部により算出された差分に基づいて、上位ビットと下位ビットとを合わせたデジタル値を変換する変換部をさらに備えていることが好ましい。

本発明に係る固体撮像装置において、２^M個の閾値電圧を発生し出力する閾値電圧発生回路をさらに備え、補正用電圧は、閾値電圧発生回路により出力された２^M個の閾値電圧のうち１つであることが好ましい。

本発明に係る固体撮像装置において、閾値電圧発生回路は、出力トランジスタと、比較器と、ラダー回路とを含み、ラダー回路は、信号電圧の上限値に設定された第１の参照電圧と、信号電圧の下限値に設定された第２の参照電圧との間に、互いに同一の２^M個の直列に接続された抵抗またはコンデンサを含み、外部からの制御信号により抵抗またはコンデンサそれぞれの両端の電圧で生成される２^M個の閾値電圧のうち１つを選択的に出力し、比較器は、出力トランジスタからの出力電圧と、ラダー回路からの出力電圧とを比較し、比較結果に応じた電圧を出力トランジスタの入力に出力することが好ましい。

本発明に係る固体撮像装置において、画素は、外部から入力される参照電圧に従った電圧を垂直信号線に出力し、垂直信号線に出力された電圧と２^M個の閾値電圧との差に応じた２^M個の電圧を記憶すると共に２^M個の電圧のうち１つを補正用電圧として出力する電圧記憶回路をさらに備えていることが好ましい。

本発明に係る固体撮像装置において、画素は、増幅用トランジスタと、増幅用トランジスタの入力に接続されたスイッチ用トランジスタとを備え、参照電圧が、スイッチ用トランジスタを介して増幅用トランジスタに入力されることが好ましい。

本発明に係る固体撮像装置において、参照電圧の値は、信号電圧の上限値および下限値に対し、増幅用トランジスタのオフセット電圧を加えた値に略等しいことが好ましい。

本発明に係る固体撮像装置において、画素は、外部から入力される参照電圧に従った電圧を垂直信号線に出力し、補正用電圧は、垂直信号線に出力された電圧であることが好ましい。

本発明に係る固体撮像装置において、画素は、増幅用トランジスタと、増幅用トランジスタの入力に接続されたスイッチ用トランジスタとを備え、参照電圧が、スイッチ用トランジスタを介して増幅用トランジスタに入力されることが好ましい。

本発明に係る固体撮像装置において、参照電圧の値は、２^M個の閾値電圧のうち１つに対して、増幅用トランジスタのオフセット電圧を加えた値に略等しいことが好ましい。

本発明に係る固体撮像装置によると、十分に高速なＡＤ変換の処理速度を確保し、且つ、連続性の確保されたデジタル値を得ることができる。

本発明の実施の形態１に係る固体撮像装置を示す図である。 閾値電圧発生回路を示す図である。 上位ＡＤ変換器の回路例を示す図である。 上位ビットのＡＤ変換動作を説明する図である。 本発明の効果を説明する図である。 本発明の実施の形態１の変形例１に係る固体撮像装置を示す図である。 画素の回路例を示す図である。 本発明の実施の形態１の変形例２に係る固体撮像装置を示す図である。 従来の固体撮像装置を示す図である。 本発明の課題を説明する図である。

以下、本発明の実施の形態について、図面を参照しながら説明する。

（実施の形態１）
以下、本発明の実施の形態１に係る固体撮像装置について、図１〜図５を参照しながら説明する。

図１は、本発明の実施の形態１に係る固体撮像装置を示している。

１０１は画素である。１０２は第１の選択回路である。１０３は上位ＡＤ変換器である。１０４は第２の選択回路である。１０５は下位ＡＤ変換器である。１０６は閾値電圧発生回路である。１０７は制御回路である。１０８はゾーン選択回路である。１０９はランプ電圧発生回路である。１１０は比較器である。１１１はカウンタである。１１２はカウンタクロックである。１１３はアナログ電圧記憶器（例えばキャパシタ）である。１１４は、算出部である。１１５は、変換部である。

画素１０１は、行方向（図１の横方向）と列方向（図１の縦方向）の二次元に配列されている。

第１の選択回路１０２は、画素１０１の各列に接続された垂直信号線のうちの１つを選択し、上位ＡＤ変換器１０３の入力に接続する。

上位ＡＤ変換器１０３は、アナログ出力（図示省略）とデジタル出力（図示省略）とを備えている。入力される電圧値に対応したデジタル値が、デジタル出力から出力される。このデジタル値に対応する電圧値から、上位ＡＤ変換器１０３に入力された電圧値を差し引いた値(即ち、残差電圧）が、アナログ出力から出力される。

第２の選択回路１０４は、上位ＡＤ変換器１０３のアナログ出力を、下位ＡＤ変換器１０５のうちの１つを選択して接続する。

ゾーン選択回路１０８は、後述するように、上位ＡＤ変換器１０３が「補正モード」のとき、どのゾーンに対応した残差電圧をアナログ出力に接続するかを選択する。

制御回路１０７は、第１の選択回路１０２、上位ＡＤ変換器１０３、ゾーン選択回路１０８、第２の選択回路１０４および閾値電圧発生回路１０６を制御する。

閾値電圧発生回路１０６としては、例えば図２のような回路が考えられる。以下、閾値電圧発生回路について説明する。

図２は、閾値電圧発生回路を示している。

２０１はラダー回路である。２０２はスイッチである。２０３はオペアンプである。２０４は出力トランジスタである。２０５は負荷抵抗である。

ラダー回路２０１は、第１の参照電圧ＶHと第２の参照電圧ＶLとの間に、２^M個の直列に接続されたコンデンサを含む。なお、コンデンサの代わりに抵抗を用いてもよい。２^M個のコンデンサは、互いに同じものである。第１の参照電圧ＶHは、信号電圧の上限値に設定されている。第２の参照電圧ＶLは、信号電圧の下限値に設定されている。

スイッチ２０２は、２^M個のコンデンサの各端のうちの１つを選択する。スイッチ２０２から、２^M個のコンデンサのそれぞれの両端の電圧で生成される２^M個の閾値電圧のうちの１つが選択的に出力される。

オペアンプ２０３の正入力が、スイッチ２０２に接続されている。オペアンプ２０３の負入力が、出力トランジスタ２０４の出力に接続されている。オペアンプ２０３の出力が、出力トランジスタ２０４の入力に接続されている。出力トランジスタ２０４が、例えばｎ型ＭＯＳ（Metal Oxide Semiconductor）トランジスタの場合、出力はドレインであり、入力はゲートである。

負荷抵抗２０５は、一方の端子が、出力トランジスタ２０４の出力に接続されている。負荷抵抗２０５は、他方の端子が、接地されている。なお、負荷抵抗２０５の代わりに、入力（例えばゲート）が一定の電圧にバイアスされたトランジスタ（例えば負荷トランジスタ）を用いてもよい。

出力トランジスタ２０４の出力から、閾値電圧発生回路の出力電圧が取り出される。

スイッチ２０２から出力された閾値電圧は、高インピーダンスであるため、実際に上位ＡＤ変換器等の他回路を接続すると電圧が変動してしまう。これを防止するために、閾値電圧発生回路は、オペアンプ２０３、出力トランジスタ２０４および負荷抵抗２０５を備えている。これにより、スイッチ２０２からの出力電圧を、低インピーダンスに変換して出力する。

出力電圧を低インピーダンスに変換するためには、一般に、ソースフォロワ回路（具体的には、出力トランジスタ２０４および負荷抵抗２０５を備えたソースフォロワ回路）またはボルテージフォロワ回路を用いる。ところが、ソースフォロワ回路の場合、入力電圧に対し、一定の電圧だけ減算された電圧が出力されるために、入力電圧と等しい出力電圧を得ることができないという問題がある。また、ボルテージフォロワ回路の場合、確かに入力電圧と等しい出力電圧を得ることができるが、一般に、入力電圧と等しい出力電圧を得ることが可能な入力電圧の範囲は広くない。このため、第１の参照電圧ＶHの値と第２の参照電圧ＶLの値とが制限されてしまうという問題がある。

この問題を回避するために、本実施の形態１における閾値電圧発生回路は、出力トランジスタ２０４および負荷抵抗２０５の他に、オペアンプ２０３を備えている。オペアンプ２０３は、スイッチ２０２から出力された閾値電圧を参照電圧として、出力トランジスタ２０４に負帰還をかけている。よって、出力トランジスタ２０４からの出力電圧は、負帰還ループの時定数以上の時間が経過した後、スイッチ２０２からの閾値電圧と一致する。

以下、下位ＡＤ変換器の動作について説明する。本実施の形態１では、下位ＡＤ変換器として、所謂シングルスロープ型ＡＤ変換器を採用した場合を例に挙げて説明する。なお、ＡＤ変換方式は、これに限られるものではない。

カウンタクロック１１２により、カウンタ１１１を動作させる。一方、ランプ電圧発生回路１０９からのランプ電圧を、比較器１１０の一方の入力に入力する。上位ＡＤ変換器１０３からの残差電圧を、アナログ電圧記憶器１１３を介して、比較器１１０の他方の入力に入力する。そして、ランプ電圧と残差電圧とが一致したときに、比較器１１０の出力の極性が変化して、比較器１１０に接続されたカウンタ１１１の動作を停止させる。このとき、カウンタ１１１が保持しているカウンタ値は、残差電圧に応じた値になっており、カウンタ値をデジタル値として出力すればよい。但し、実際には、カウンタ値は、残差電圧に応じた値にオフセット値を加えた値になっている場合がある。この場合、カウンタ値からオフセット値を除去することが必要になるが、本実施の形態１では、その説明を省略する。

上位ＡＤ変換器としては、例えば図３のような回路が考えられる。以下、上位ＡＤ変換器について説明する。なお、上位ＡＤ変換器は、これに限られるものではない。

図３は、上位ＡＤ変換器の回路例を示している。

３０１〜３０４は、配線である。３０５-１〜３０５-２^Mは、第１〜第２^Mの計算ユニットである（上位ＡＤ変換器の変換ビット数をＭとする）。３０６は、インピーダンス変換器である。３０７は、デコーダ・選択回路である。３０８は、ゾーン選択回路である。

配線３０１には、基準電圧生成部からの第１の基準電圧ＶHが印加される。配線３０２には、基準電圧生成部からの第２の基準電圧ＶL（ＶL＜ＶH）が印加される。第１の基準電圧ＶHは、信号電圧の上限値に設定されている。第２の基準電圧ＶLは、信号電圧の下限値に設定されている。配線３０３には、画素からの信号電圧Ｖinが印加される。配線３０４には、画素からのリセット電圧Ｖrefが印加される。

上位ＡＤ変換器の変換ビット数をＭとすると、２^M個の計算ユニット３０５-１〜３０５-２^Mが、並列に接続されている。

インピーダンス変換器３０６は、計算ユニット３０５-１〜３０５-２^Mからの出力電圧を、低インピーダンスに変換して出力する。

デコーダ・選択回路３０７は、後述するように、各計算ユニット３０５-１〜３０５-２^Mの出力に応じ、上位Ｍビットのデジタル値を出力すると共に、計算ユニット３０５-１〜３０５-２^Mのうちの１つを選択してインピーダンス変換器３０６に接続する。

以下、上位ビットのＡＤ変換動作について、図４を参照しながら説明する。図４は、上位ビットのＡＤ変換動作について説明する図である。

まず、リセット電圧から信号電圧を差し引き、ノイズキャンセル動作を行う。得られた値は、ノイズおよび画素内の回路の個々のばらつきによるオフセット電圧を含まず、画素に入射した光強度のみにほぼ依存するので、この得られた値を、真の信号電圧Ｖと呼ぶことにする。

次に、参照信号部からの２個の電圧ＶL，ＶH（図４参照）と、この２個の電圧間を２^M等分する２^M−１個の電圧Ｖ1〜Ｖ2^M-1（図４参照）とについて考える。計２^M＋１個の電圧ＶL〜ＶHを、閾値電圧と呼ぶことにする。閾値電圧は、下位Ｎビットが０になる値に対応している。閾値電圧Ｖ1〜Ｖ2^M-1は、

で表される。

真の信号電圧Ｖと閾値電圧ＶL〜Ｖ2^M-1のそれぞれとの大小関係を比較し、真の信号電圧Ｖを超えない最も大きい閾値電圧に対応する上位Ｍビットのデジタル値が、上位ビットのＡＤ変換結果になる。

さらに、上位ＡＤ変換器には、残差電圧を計算し出力する機能が必要である。残差電圧は、真の信号電圧Ｖと閾値電圧ＶL〜Ｖ2^M-1のそれぞれとの差である。

計算ユニット３０５-１〜３０５-２^Mのそれぞれには、第１，第２の基準電圧ＶH、ＶL、信号電圧Ｖinおよびリセット電圧Ｖrefが入力される。計算ユニット３０５-１〜３０５-２^Mのそれぞれの出力は、デコーダ・選択回路３０７の入力に入力される。また、計算ユニット３０５-１〜３０５-２^Mのそれぞれの出力は、スイッチ回路を介して、インピーダンス変換器３０６に入力される。

計算ユニット３０５-１〜３０５-２^Mは、それぞれ、閾値電圧ＶL〜Ｖ2^M-1のそれぞれに対応している。上述したように、計算ユニット３０５-１〜３０５-２^Mは、真の信号電圧Ｖと閾値電圧ＶL〜Ｖ2^M-1のそれぞれとの大小関係を比較し、デコーダ・選択回路３０７に出力する。また、計算ユニット３０５-１〜３０５-２^Mは、真の信号電圧Ｖと閾値電圧ＶL〜Ｖ2^M-1のそれぞれとの差である残差電圧Ｑ1〜Ｑ2^M（Ｑ1＝ＶーＶL，Ｑ2＝Ｖ−Ｖ1，・・・Ｑ2^M＝ＶーＶ2^M-1）を計算し出力する。

デコーダ・選択回路３０７は、各計算ユニット３０５-１〜３０５-２^Mからの出力をデコードし、真の信号電圧Ｖを超えない最も大きい閾値電圧に対応する上位Ｍビットのデジタル値を出力する。また、デコーダ・選択回路３０７は、当該最も大きい閾値電圧に対応する計算ユニットの出力に接続されたスイッチをＯＮし、当該計算ユニット以外の計算ユニットの出力に接続されたスイッチをＯＦＦする。これにより、当該最も大きい閾値電圧に対応する残差電圧をインピーダンス変換器３０６に出力する。インピーダンス変換器３０６に出力された残差電圧は、下位Ｎビットに対応している。

インピーダンス変換器３０６は、残差電圧を低インピーダンスに変換して出力する。なお、インピーダンス変換器３０６には、残差電圧を増幅する機能があってもよい。

ここで、既述の通り、従来の固体撮像装置の場合、以下のような問題がある。この問題について、図１０を参照しながら説明する。図１０は、本発明の問題について説明している。

図１０に示す横軸は、入力された信号電圧である。図１０に示す縦軸は、出力されたデジタル値である。この出力されたデジタル値は、上位ＡＤ変換器によるＭビットと、下位ＡＤ変換器によるＮビットとを合わせたものである。

Ｖ1〜Ｖ7は、閾値電圧である。閾値電圧は、上位ビットの値が変化するときの信号電圧と定義する。図１０は、Ｍ＝３、Ｎ＝９の場合について示しているが、他の場合についても同様である。

図１０に示すように、デジタル値は、連続しておらず、８つの線分が、離散している。８つの線分のそれぞれを、第１ゾーン、第２ゾーン、・・・と呼ぶことにする。第１ゾーンが、図３に示す第１の計算ユニット３０５-１、第２ゾーンが、図３に示す第２の計算ユニット３０５-２、・・・に対応している。

第１〜第８のゾーンが離散せずに連続するためには、下記の条件１）及び条件２）を満たすことが必要である。
条件１）残差電圧＝閾値電圧差のとき111111111をデジタル出力すること
条件２）各閾値電圧差が等しいこと（閾値電圧が等間隔であること）
しかしながら、上位ＡＤ変換器において、各閾値電圧差を全て等しくすることが実質的に困難であること、残差電圧＝閾値電圧差のとき111111111をデジタル出力するように、全ての下位ＡＤ変換器の特性を揃えることが実質的に困難であることから、上記の条件１）および条件２）を満たすことは難しいと考えられる。

そこで、本実施の形態１では、以下のようにする。

まず、上位ＡＤ変換器１０３に、ゾーン選択回路（図１：１０８、図３：３０８参照）を付加する。

そして、制御回路１０７により、上位ＡＤ変換器１０３を「通常モード」から「補正モード」に切り替える。具体的には、スイッチ制御回路を、デコーダ・選択回路３０７から、ゾーン選択回路３０８に切り替える。

次に、閾値電圧発生回路１０６から、閾値電圧（図１０：Ｖ1〜Ｖ7参照)を、上位ＡＤ変換器１０３に入力する。なお、各ゾーン（図１０：第１〜第８ゾーン参照）の傾きが互いに同じであれば（各ゾーンが互いに平行であれば）、閾値電圧ではなく、閾値電圧に近い値を、上位ＡＤ変換器に入力してもよい。上述した下位ＡＤ変換器であれば、通常、各ゾーンの傾きは互いに同じである。

例えば、閾値電圧Ｖ3を、上位ＡＤ変換器１０３に入力する場合を、以下に説明するが、他の場合も同様である。

閾値電圧Ｖ3が、上位ＡＤ変換器１０３に入力されると、ゾーン選択回路１０８により、第３ゾーン（第３の計算ユニット）を選択する。第３ゾーンの残差電圧を、下位ＡＤ変換器１０５でＡＤ変換し、得られた９ビットのデジタル値をＣ31とする。

次に、ゾーン選択回路１０８により、第４ゾーン（第４の計算ユニット）を選択する。第４ゾーンの残差電圧を、下位ＡＤ変換器１０５でＡＤ変換し、得られた９ビットのデジタル値をＣ32とする。ここで、Ｃ31を出力する下位ＡＤ変換器と、Ｃ32を出力する下位ＡＤ変換器とは同一である（即ち、同一の下位ＡＤ変換器がＣ31およびＣ32を出力する）ことが望ましい。しかしながら、各下位ＡＤ変換器の特性が揃っている場合、第２の選択回路１０４により、Ｃ31を出力する下位ＡＤ変換器と、Ｃ32を出力する下位ＡＤ変換器とを異ならせてもよい。

次に、算出部１１４で、Ｃ32からＣ31を差し引いて、Ｃ3（Ｃ3＝Ｃ32−Ｃ31）を計算し、この値を保持する。なお、Ｃ3を算出し保持する算出部は、固体撮像装置内でもよいし、外部でもよい。

このように、閾値電圧Ｖ3に対して、第３ゾーンおよび第４ゾーンにより、Ｃ3を計算する。

同様に、閾値電圧Ｖ1に対して、第１ゾーンおよび第２ゾーンにより、Ｃ1を計算し、閾値電圧Ｖ2に対して、第２ゾーンおよび第３ゾーンにより、Ｃ2を計算し、・・・閾値電圧Ｖ7に対して、第７ゾーンおよび第８ゾーンにより、Ｃ7を計算する。Ｃ1〜Ｃ7を計算し、これらの値を保持する。

次に、上位ＡＤ変換器１０３を「補正モード」から「通常モード」に切り替え、画素からの信号電圧をＡＤ変換する。出力された１２ビットのデジタル値は、離散的になる（図５：破線参照）が、出力された１２ビットのデジタル値に対し、変換部１１５で、以下のような変換を行う。

上位ビットが000の場合：得られた12ビットのデジタル値
上位ビットが001の場合：得られた12ビットのデジタル値-C1
上位ビットが010の場合：得られた12ビットのデジタル値-C1-C2
・・・
上位ビットが111の場合：得られた12ビットのデジタル値-C1-C2-C3-C4-C5-C6-C7
これにより、変換されたデジタル値は、図５に示すように、連続的になる。即ち、本発明の課題を解決することができる。なお、出力されたデジタル値を変換する変換部は、固体撮像装置内でもよいし、外部でもよい。

＜実施の形態１の変形例１＞
以下、本発明の実施の形態１の変形例１に係る固体撮像装置について、図６および図７を参照しながら説明する。なお、本変形例１では、実施の形態１における構成要素と同様の構成要素には、同一の名称を付す。従って、本変形例１では、実施の形態１と同様の説明を適宜省略する。

図６は、本発明の実施の形態１の変形例１に係る固体撮像装置を示している。

４０１は画素である。４０２は第１の選択回路である。４０３は上位ＡＤ変換器である。４０４は第２の選択回路である。４０５は下位ＡＤ変換器である。４０６はアナログ電圧記憶回路である。４０７は制御回路である。４０８はゾーン選択回路である。４０９はランプ電圧発生回路である。４１０は比較器である。４１１はカウンタである。４１２はカウンタクロックである。４１３はアナログ電圧記憶器である。４１４は、算出部である。４１５は、変換部である。

画素４０１は、行方向（図６の横方向）と列方向（図６の縦方向）の二次元に配列されている。

第１の選択回路４０２は、画素４０１の各列に接続された垂直信号線のうちの１つを選択し、上位ＡＤ変換器４０３の入力に接続する。

上位ＡＤ変換器４０３は、アナログ出力（図示省略）とデジタル出力（図示省略）とを備えている。入力される電圧値に対応したデジタル値が、デジタル出力から出力される。

第２の選択回路４０４は、上位ＡＤ変換器４０３のアナログ出力を、下位ＡＤ変換器４０５のうちの１つを選択して接続する。

下位ＡＤ変換器４０５として、シングルスロープ型ＡＤ変換器が考えられるが、ＡＤ変換方式は、これに限られるものではない。

制御回路４０７は、第１の選択回路４０２、上位ＡＤ変換器４０３、ゾーン選択回路４０８、第２の選択回路４０４およびアナログ電圧記憶回路４０６を制御する。

画素４０１としては、例えば図７のような画素が考えられる。以下、画素について説明する。なお、画素は、これに限られるものではない。

図７は、画素の回路例を示している。

５０１はフォトダイオードである。５０２はトランスファートランジスタである。５０３はリセットトランジスタである。５０４はソースフォロワトランジスタである。５０５は電源線である。５０６はリセット信号線である。５０７はトランスファーゲート信号線である。５０８はリセット電圧線である。５０９は垂直信号線である。

以下、画素の動作について説明する。以下、各信号線にトランジスタをＯＦＦさせる電圧を印加するときは０、ＯＮさせる電圧を印加するときは１という。

まず、ある行の画素に対して、下記の動作を行う。

電源線５０５に電源電圧、リセット信号線５０６に１、トランスファーゲート信号線５０７に０、リセット電圧線５０８にリセット電圧を印加する。次に、リセット信号線５０６に０を印加して、垂直信号線５０９の電圧を上位ＡＤ変換器で読み取る。この電圧がリセット電圧となる。次に、トランスファーゲート信号線５０７に１を印加する。しばらくした後、トランスファーゲート信号線５０７に０を印加して、垂直信号線５０９の電圧を上位ＡＤ変換器で読み取る。この電圧が信号電圧となる。次に、リセット信号線５０６に１、リセット電圧線５０８に低い電圧を印加する。しばらくした後、リセット信号線５０６に０を印加して、電源線５０５の電圧を落とす。

上記の動作を行った後、次の行の画素に対して、上記と同様の動作を行う。

以下、本発明の実施の形態１の変形例１に係る固体撮像装置の動作を説明する。なお、本変形例１では、実施の形態１と重複する説明を、適宜省略する。また、本変形例１では、Ｍ＝３，Ｎ＝９の場合を例に挙げて説明するが、他の場合も同様である。

まず、制御回路４０８により、上位ＡＤ変換器４０３を「通常モード」から「補正モード」に切り替える。

次に、画素４０１から、ＶH＋ＶL（ＶH：第１の参照電圧，ＶL：第２の参照電圧）を入力する。具体的には、画素として、例えば図７のような画素を用いた場合、ある行の画素に対して、次のようにする。まず、電源線５０５に電源電圧、リセット信号線５０６に１、トランスファーゲート信号線５０７に０を印加する。次に、リセット電圧線５０８に、ＶH＋ＶL＋Ｖtを入力する。ここで、Ｖtは、ソースフォロワトランジスタ５０４の入力電圧に対する出力電圧のオフセット電圧である。これにより、垂直信号線５０９から、ＶH＋ＶLを出力することができる。

次に、ゾーン選択回路４０８により、第２ゾーン（第２の計算ユニット）を選択する。このとき、上位ＡＤ変換器のアナログ出力から出力される電圧は、ＶH＋ＶL−Ｖ1≒Ｖ7となる。但し、Ｖ1〜Ｖ7がほぼ等間隔であるとする。この電圧を、アナログ電圧記憶回路４０６に記憶する。

このように、ゾーン選択回路４０８により、第２ゾーンを選択し、Ｖ7が得られ、この値を、アナログ電圧記憶回路４０６に記憶する。

同様に、ゾーン選択回路４０８により、第３ゾーン、第４ゾーン、・・・第８ゾーンを順次選択し、Ｖ6、Ｖ5、・・・、Ｖ1が順次得られ、これらの値を、アナログ電圧記憶回路４０６に順次記憶する。

次に、アナログ電圧記憶回路４０６から、アナログ電圧記憶回路４０６に記憶されたＶ1を、上位ＡＤ変換器４０３に入力し、実施の形態１と同様にして、Ｖ1に対してＣ1を計算する。

同様に、Ｖ2に対してＣ2を計算し、Ｖ3に対してＣ3を計算し、・・・Ｖ7に対してＣ7を計算する。

以降、実施の形態１と同様にする。

なお、実際には、垂直信号線からの出力電圧を、正確にＶH＋ＶLにするのは困難である。しかしながら、図１０に示すように、各ゾーンは互いに平行であるので、垂直信号線からの出力電圧に、多少の誤差があっても、Ｃ1〜Ｃ7に、殆ど誤差が重畳されない。

＜実施の形態１の変形例２＞
以下、本発明の実施の形態１の変形例２に係る固体撮像装置について、図８を参照しながら説明する。なお、本変形例２では、実施の形態１における構成要素と同様の構成要素には、同一の名称を付す。従って、本変形例２では、実施の形態１と同様の説明を適宜省略する。

図８は、本発明の実施の形態１の変形例２に係る固体撮像装置を示している。

６０１は画素である。６０２は第１の選択回路である。６０３は上位ＡＤ変換器である。６０４は第２の選択回路である。６０５は下位ＡＤ変換器である。６０７は制御回路である。６０８はゾーン選択回路である。６０９はランプ電圧発生回路である。６１０は比較器である。６１１はカウンタである。６１２はカウンタクロックである。６１３はアナログ電圧記憶器である。６１４は、算出部である。６１５は、変換部である。

画素６０１は、行方向（図８の横方向）と列方向（図８の縦方向）の二次元に配列されている。

第１の選択回路６０２は、画素６０１の各列に接続された垂直信号線のうちの１つを選択し、上位ＡＤ変換器６０３の入力に接続する。

上位ＡＤ変換器６０３は、アナログ出力（図示省略）とデジタル出力（図示省略）とを備えている。入力される電圧値に対応したデジタル値が、デジタル出力から出力される。

第２の選択回路６０４は、上位ＡＤ変換器６０３のアナログ出力を、下位ＡＤ変換器６０５のうちの１つを選択して接続する。

下位ＡＤ変換器６０５として、シングルスロープ型ＡＤ変換器が考えられるが、ＡＤ変換方式は、これに限られるものではない。

制御回路６０７は、第１の選択回路６０２、上位ＡＤ変換器６０３、ゾーン選択回路６０８および第２の選択回路６０４を制御する。

以下、本発明の実施の形態１の変形例２に係る固体撮像装置の動作を説明する。なお、本変形例２では、実施の形態１と重複する説明を、適宜省略する。また、本変形例２では、Ｍ＝３，Ｎ＝９の場合を例に挙げて説明するが、他の場合も同様である。

まず、制御回路６０８により、上位ＡＤ変換器６０２を「通常モード」から「補正モード」に切り替える。

次に、画素６０１から、Ｖ1を入力する。具体的には、画素６０１として、図７のような画素を用いた場合は、ある行の画素に対して、次のようにする。まず、電源線５０５に電源電圧、リセット信号線５０６に１、トランスファーゲート信号線５０７に０を印加する。次に、リセット電圧線５０８に、Ｖ1＋Ｖtを入力する。これにより、垂直信号線５０９から、Ｖ1を出力することができる。

次に、画素６０１から出力されたＶ1を、上位ＡＤ変換器６０２に入力し、実施の形態１と同様にして、Ｖ1に対してＣ1を計算する。

同様に、Ｖ2に対してＣ2を計算し、Ｖ3に対してＣ3を計算し、・・・Ｖ7に対してＣ7を計算する。

以降、実施の形態１と同様にする。

本発明に係る固体撮像装置は、十分に高速なＡＤ変換の処理速度を確保し、且つ、連続性の確保されたデジタル値を得ることができ、電子スチルカメラ等に利用することができ、有用である。

１０１，４０１，６０１ 画素
１０２，４０２，６０２ 第１の選択回路
１０３，４０３，６０３ 上位ＡＤ変換器
１０４，４０４，６０４ 第２の選択回路
１０５，４０５，６０５ 下位ＡＤ変換器
１０６ 閾値電圧発生回路
４０６ アナログ電圧記憶回路
１０７，４０７，６０７ 制御回路
１０８，４０８，６０８ ゾーン選択回路
１０９，４０９，６０９ ランプ電圧発生回路
１１０，４１０，６１０ 比較器
１１１，４１１，６１１ カウンタ
１１２，４１２，６１２ カウンタクロック
１１３，４１３，６１３ アナログ電圧記憶器
１１４，４１４，６１４ 算出部
１１５，４１５，６１５ 変換部
２０１ ラダー回路
２０２ スイッチ
２０３ オペアンプ
２０４ 出力トランジスタ
２０５ 負荷抵抗
３０１〜３０４ 配線
３０５-１〜３０５-２^M 第１〜第２^Mの計算ユニット
３０６ インピーダンス変換器
３０７ デコーダ・選択回路
３０８ ゾーン選択回路
５０１ フォトダイオード
５０２ トランスファートランジスタ
５０３ リセットトランジスタ（スイッチ用トランジスタ）
５０４ ソースフォロワトランジスタ（増幅用トランジスタ）
５０５ 電源線
５０６ リセット信号線
５０７ トランスファーゲート信号線
５０８ リセット電圧線
５０９ 垂直信号線

Claims (12)

1. 二次元に配列された複数の画素と、
   前記画素のうち同列の画素を接続する複数の垂直信号線と、
   複数の上位アナログデジタル変換回路（上位アナログデジタル変換回路の変換ビット数をＭとする）と、
   複数の下位アナログデジタル変換回路と、
   前記上位アナログデジタル変換回路の個々に対応した第１の選択回路と、
   前記上位アナログデジタル変換回路の個々に対応した第２の選択回路とを備え、
   前記第１の選択回路は、通常モードにおいては前記垂直信号線のうち１つを選択して選択した垂直信号線の電圧を出力する一方、補正モードにおいては補正用電圧を出力し、
   前記上位アナログデジタル変換回路は、前記第１の選択回路の出力に基づく信号電圧と２^M個の閾値電圧との差に応じた２^M個の残差電圧を算出し、通常モードにおいては、前記２^M個の閾値電圧のうち前記信号電圧を超えない最大の閾値電圧に対応する上位ビットのデジタル値を出力すると共に当該最大の閾値電圧に対応する残差電圧を出力する一方、補正モードにおいては、前記２^M個の閾値電圧のうちいずれか１つである選択閾値電圧に対応する残差電圧を出力し、
   前記第２の選択回路は、前記下位アナログデジタル変換回路のうち１つを選択して前記上位アナログデジタル変換回路の出力を接続することを特徴とする固体撮像装置。
2. 前記上位アナログデジタル変換回路は、
   前記２^M個の閾値電圧に対応する前記２^M個の残差電圧を算出し出力すると共に前記信号電圧と前記２^M個の閾値電圧との大小関係を出力する２^M個の算出部と、
   前記２^M個の算出部により出力された前記大小関係に基づいて、前記２^M個の閾値電圧のうち前記信号電圧を超えない最大の閾値電圧に対応する上位ビットのデジタル値を出力すると共に当該最大の閾値電圧に対応する残差電圧を選択する選択回路と、
   前記２^M個の算出部により出力される前記２^M個の残差電圧のうち前記選択閾値電圧に対応する残差電圧を選択する選択回路とを備えていることを特徴とする請求項１に記載の固体撮像装置。
3. 補正モードにおいて、前記２^M個の閾値電圧のうちｋ番目（ｋは自然数）に大きい閾値電圧に対応する残差電圧が前記上位アナログデジタル変換回路により出力された場合の前記下位アナログデジタル変換回路の出力と、ｋ＋１番目に大きい閾値電圧に対応する残差電圧が前記上位アナログデジタル変換回路により出力された場合の前記下位アナログデジタル変換回路の出力との差分を算出する算出部をさらに備えていることを特徴とする請求項１または２に記載の固体撮像装置。
4. 前記算出部により算出された前記差分に基づいて、上位ビットと下位ビットとを合わせたデジタル値を変換する変換部をさらに備えていることを特徴とする請求項３に記載の固体撮像装置。
5. 前記２^M個の閾値電圧を発生し出力する閾値電圧発生回路をさらに備え、
   前記補正用電圧は、前記閾値電圧発生回路により出力された前記２^M個の閾値電圧のうち１つであることを特徴とする請求項１〜４のうちいずれか１項に記載の固体撮像装置。
6. 前記閾値電圧発生回路は、
   出力トランジスタと、
   比較器と、
   ラダー回路とを含み、
   前記ラダー回路は、
   信号電圧の上限値に設定された第１の参照電圧と、信号電圧の下限値に設定された第２の参照電圧との間に、互いに同一の２^M個の直列に接続された抵抗またはコンデンサを含み、
   外部からの制御信号により前記抵抗または前記コンデンサそれぞれの両端の電圧で生成される２^M個の閾値電圧のうち１つを選択的に出力し、
   前記比較器は、前記出力トランジスタからの出力電圧と、前記ラダー回路からの出力電圧とを比較し、比較結果に応じた電圧を前記出力トランジスタの入力に出力することを特徴とする請求項５に記載の固体撮像装置。
7. 前記画素は、外部から入力される参照電圧に従った電圧を前記垂直信号線に出力し、
   前記垂直信号線に出力された前記電圧と前記２^M個の閾値電圧との差に応じた２^M個の電圧を記憶すると共に前記２^M個の電圧のうち１つを前記補正用電圧として出力する電圧記憶回路をさらに備えていることを特徴とする請求項１〜４のうちいずれか１項に記載の固体撮像装置。
8. 前記画素は、
   増幅用トランジスタと、
   前記増幅用トランジスタの入力に接続されたスイッチ用トランジスタとを備え、
   前記参照電圧が、前記スイッチ用トランジスタを介して前記増幅用トランジスタに入力されることを特徴とする請求項７に記載の固体撮像装置。
9. 前記参照電圧の値は、信号電圧の上限値および下限値に対し、前記増幅用トランジスタのオフセット電圧を加えた値に略等しいことを特徴とする請求項８項に記載の固体撮像装置。
10. 前記画素は、外部から入力される参照電圧に従った電圧を前記垂直信号線に出力し、
    前記補正用電圧は、前記垂直信号線に出力された前記電圧であることを特徴とする請求項１〜４のうちいずれか１項に記載の固体撮像装置。
11. 前記画素は、
    増幅用トランジスタと、
    前記増幅用トランジスタの入力に接続されたスイッチ用トランジスタとを備え、
    前記参照電圧が、前記スイッチ用トランジスタを介して前記増幅用トランジスタに入力されることを特徴とする請求項１０に記載の固体撮像装置。
12. 前記参照電圧の値は、２^M個の閾値電圧のうち１つに対して、前記増幅用トランジスタのオフセット電圧を加えた値に略等しいことを特徴とする請求項１１に記載の固体撮像装置。

Images