JP2011258502A - Method for manufacturing patterned electron source, and patterned electron source - Google Patents
Method for manufacturing patterned electron source, and patterned electron source Download PDFInfo
- Publication number
- JP2011258502A JP2011258502A JP2010133888A JP2010133888A JP2011258502A JP 2011258502 A JP2011258502 A JP 2011258502A JP 2010133888 A JP2010133888 A JP 2010133888A JP 2010133888 A JP2010133888 A JP 2010133888A JP 2011258502 A JP2011258502 A JP 2011258502A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- field emission
- layer
- substrate
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
本発明は、パターン状電子源の製造方法、パターン状電子源に関するものである。 The present invention relates to a method for manufacturing a patterned electron source and a patterned electron source.
電子源としては、導電体からなるカソード層とカソード層上に配置される絶縁層と、絶縁層上に配置され、開口部を設けた導電体からなるゲート層と、エミッタとを備えるフィールドエミッション装置が開示されている（例えば、特許文献１）。このフィールドエミッション装置を製造する際にも用いられる微細加工・パターン形成技術は、各種電子デバイスの製造に欠かせない。 As an electron source, a field emission device including a cathode layer made of a conductor, an insulating layer arranged on the cathode layer, a gate layer made of a conductor arranged on the insulating layer and provided with an opening, and an emitter Is disclosed (for example, Patent Document 1). The microfabrication / pattern formation technology used when manufacturing this field emission apparatus is indispensable for manufacturing various electronic devices.
フォトリソグラフィは広く利用されているが、デバイス線幅の数１０ｎｍへの微細化に伴い、設備が高度に複雑化し、例えば露光装置は１台数１０億円と極端に高コストになっている。一方で、インクジェットやマイクロコンタクトプリンティング等の安価なパターン形成技術の開発も進んでいるが、前者は数μｍ以上とパターンが粗く、後者は未だ研究開発途上である。最も高精細なパターン形成技術として、電子線リソグラフィが開示されている（例えば、特許文献２）。 Photolithography is widely used. However, with the miniaturization of the device line width to several tens of nanometers, the facilities have become highly complex. For example, one exposure apparatus is extremely expensive at 1 billion yen. On the other hand, development of inexpensive pattern forming techniques such as ink jet and micro contact printing is also progressing, but the former is a rough pattern of several μm or more, and the latter is still under research and development. Electron beam lithography has been disclosed as the finest pattern formation technology (for example, Patent Document 2).
特許文献２には、スループットの高い光リソグラフィと、スループットは光リソグラフィと比較し劣るものの比較的高いスループットを持ち解像性能の優れた電子線転写装置の２種類の中から、各品種・各層毎に必要な要求精度、要求解像度を満たしながら、最大限のスループットが得られるように転写装置・転写方法を提案するとともに、電子線転写装置を選択した場合には、非相補レチクルと相補レチクルの２種類の転写方法のうち、必要な要求精度、要求解像度を満たしながら、最大限のスループットが得られるように効果的に選択を行う半導体装置製造方法が開示されている。 Patent Document 2 discloses a high-throughput optical lithography and an electron beam transfer apparatus having a relatively high throughput and an excellent resolution performance, although the throughput is inferior to that of optical lithography. The transfer device and transfer method are proposed so that the maximum throughput can be obtained while satisfying the required accuracy and resolution required for the transfer, and when an electron beam transfer device is selected, there are 2 non-complementary reticles and complementary reticles. Among various types of transfer methods, a semiconductor device manufacturing method is disclosed in which selection is effectively performed so as to obtain the maximum throughput while satisfying required accuracy and resolution.
電子線リソグラフィは、原理的には電子顕微鏡と同じであり、装置が高コストであり、かつまた電子線をスキャンして描画を行うために生産性も低く、用途がフォトリソグラフィのマスク形成や、研究開発に限定されていた。一方で、二次元でパターン状の電子線を発生することが出来れば、スキャンをせずに短時間で描画を行うことができ、安価で大規模な電子線リソグラフィを実現できる。 In principle, the electron beam lithography is the same as the electron microscope, the apparatus is expensive, and the productivity is low because the electron beam is scanned to perform drawing. Limited to research and development. On the other hand, if a two-dimensional pattern of electron beams can be generated, drawing can be performed in a short time without scanning, and inexpensive and large-scale electron beam lithography can be realized.
そこで、本発明は、微細パターンを容易に形成することができるパターン状電子源の製造方法、パターン状電子源を提供することを目的とする。 Then, an object of this invention is to provide the manufacturing method of a patterned electron source which can form a fine pattern easily, and a patterned electron source.
本発明の請求項１に係るパターン状電子源の製造方法は、表面が導電性を有する第１の基板上に第１のパターンを形成し、当該第１のパターンに沿って１または２以上の第１のエミッタを設けて第１のフィールドエミッション部を形成するステップと、前記第１のフィールドエミッション部から電子線を照射して、表面が導電性を有する第２の基板上に第２のパターンを形成し、当該第２のパターンに沿って１または２以上の第２のエミッタを設けて第２のフィールドエミッション部を形成するステップとを備え、前記第２のフィールドエミッション部を複数形成することを特徴とする。 In the method of manufacturing a patterned electron source according to claim 1 of the present invention, a first pattern is formed on a first substrate having a conductive surface, and one or more of the first pattern is formed along the first pattern. Providing a first emitter to form a first field emission portion; and irradiating an electron beam from the first field emission portion to form a second pattern on a second substrate having a conductive surface Forming a second field emission portion by providing one or two or more second emitters along the second pattern, and forming a plurality of the second field emission portions. It is characterized by.
本発明の請求項２に係るパターン状電子源の製造方法は、前記第２のフィールドエミッション部を形成するステップは、前記第２の基板上に絶縁層を形成するステップと、
前記第１のフィールドエミッション部から電子線を照射して前記絶縁層の表面に前記第２のパターンを形成するステップと、前記第２のパターンに沿って、前記絶縁層に、前記第２の基板表面を底面とする空間を形成するステップと、前記空間の底面に、前記第２のエミッタを形成するステップとを有することを特徴とする。
In the method of manufacturing a patterned electron source according to claim 2 of the present invention, the step of forming the second field emission section includes the step of forming an insulating layer on the second substrate,
Irradiating an electron beam from the first field emission unit to form the second pattern on the surface of the insulating layer; and forming the second substrate on the insulating layer along the second pattern. The method includes a step of forming a space having a surface as a bottom surface, and a step of forming the second emitter on the bottom surface of the space.
本発明の請求項３に係るパターン状電子源の製造方法は、前記第２のフィールドエミッション部を形成するステップは、前記第２の基板上に絶縁層を形成するステップと、前記絶縁層上に導電体からなるゲート層を形成するステップと、前記第１のフィールドエミッション部から電子線を照射して前記ゲート層の表面に前記第２のパターンを形成するステップと、前記第２のパターンに沿って、前記ゲート層に開口部を形成するステップと、前記絶縁層に、前記開口部に沿って、前記第２の基板表面を底面とする空間を形成するステップと、前記空間の底面に、前記第２のエミッタを形成するステップとを有することを特徴とする。 In the method of manufacturing a patterned electron source according to claim 3 of the present invention, the step of forming the second field emission portion includes the step of forming an insulating layer on the second substrate, and the step of forming an insulating layer on the insulating layer. A step of forming a gate layer made of a conductor, a step of irradiating an electron beam from the first field emission portion to form the second pattern on the surface of the gate layer, and a step along the second pattern Forming an opening in the gate layer; forming a space in the insulating layer with the second substrate surface as a bottom surface along the opening; and Forming a second emitter.
本発明の請求項４に係るパターン状電子源の製造方法は、前記第１のエミッタおよび前記第２のエミッタはカーボンナノチューブで構成されたことを特徴とする。 The method for producing a patterned electron source according to claim 4 of the present invention is characterized in that the first emitter and the second emitter are made of carbon nanotubes.
本発明の請求項５に係るパターン状電子源は、第１のフィールドエミッション部の第１のパターンに沿って形成された１または２以上の第１のエミッタから電子線を照射して、表面が導電性を有する第２の基板上に第２のパターンを形成し、当該第２のパターンに沿って１または２以上の第２のエミッタが形成された第２のフィールドエミッション部を複数集積したことを特徴とする。 In the patterned electron source according to claim 5 of the present invention, the surface is irradiated with an electron beam from one or more first emitters formed along the first pattern of the first field emission section. A second pattern is formed on a second substrate having conductivity, and a plurality of second field emission portions in which one or more second emitters are formed along the second pattern are integrated. It is characterized by.
本発明の請求項６に係るパターン状電子源は、前記第２のフィールドエミッション部は、前記第２の基板上に配置された絶縁層と、前記第２のパターンに沿って前記絶縁層に形成され、前記基板表面を底面とする空間とを有し、前記第２のエミッタが前記空間の底面に配置されたことを特徴とする。 In the patterned electron source according to claim 6 of the present invention, the second field emission part is formed in the insulating layer along the second pattern, and the insulating layer disposed on the second substrate. And the second emitter is arranged on the bottom surface of the space.
本発明の請求項７に係るパターン状電子源は、前記第２のフィールドエミッション部は、前記第２の基板上に配置された絶縁層と、前記絶縁層上に配置された導電体からなるゲート層と、前記第２のパターンに沿って前記ゲート層に形成された開口部と、前記開口部に沿って前記絶縁層に形成され、前記第２の基板表面を底面とする空間とを有し、前記第２のエミッタが前記空間の底面に配置されたことを特徴とする。 The patterned electron source according to claim 7 of the present invention is characterized in that the second field emission portion includes a gate made of an insulating layer disposed on the second substrate and a conductor disposed on the insulating layer. A layer, an opening formed in the gate layer along the second pattern, and a space formed in the insulating layer along the opening and having the second substrate surface as a bottom surface. The second emitter is disposed on the bottom surface of the space.
本発明の請求項８に係るパターン状電子源は、前記第１のエミッタおよび前記第２のエミッタはカーボンナノチューブで構成されたことを特徴とする。 The patterned electron source according to an eighth aspect of the present invention is characterized in that the first emitter and the second emitter are composed of carbon nanotubes.
本発明によれば、第１のフィールドエミッション部を用いて、第２のフィールドエミッション部を自己複製することができるので、微細パターンを容易に形成することができるパターン状電子源を製造することができる。 According to the present invention, since the second field emission unit can be self-replicated using the first field emission unit, a patterned electron source capable of easily forming a fine pattern can be manufactured. it can.
以下、図面を参照して本発明の実施形態について詳細に説明する。
１．第１実施形態
（製造方法）
以下、本実施形態に係るパターン状電子源の製造方法について説明する。まず第１の基板上に第１のパターンを形成し、当該第１のパターンに沿って第１のフィールドエミッション部を形成する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
1. First embodiment (manufacturing method)
Hereinafter, the manufacturing method of the patterned electron source according to the present embodiment will be described. First, a first pattern is formed on a first substrate, and a first field emission portion is formed along the first pattern.
次いで、前記第１のフィールドエミッション部を用いて、当該第１のフィールドエミッション部と同じパターンの第２のフィールドエミッション部を形成する。すなわち、前記第１のフィールドエミッション部から電子線を照射して第２の基板上に第２のパターンを形成し、当該第２のパターンに沿って１または２以上の第２のエミッタを設けて第２のフィールドエミッション部を形成する。そして、前記第２のフィールドエミッション部を複数形成して集積することにより、チップサイズやウェハサイズのパターン状電子源を製造することができる。 Next, a second field emission portion having the same pattern as that of the first field emission portion is formed using the first field emission portion. That is, an electron beam is irradiated from the first field emission unit to form a second pattern on the second substrate, and one or more second emitters are provided along the second pattern. A second field emission portion is formed. Then, by forming and integrating a plurality of the second field emission parts, a chip-sized or wafer-sized patterned electron source can be manufactured.
実際上、第２の基板上に第１のフィールドエミッション部から電子線を繰り返し照射して第２のパターンを第２の基板上に複数形成し、当該第２のパターン毎に１または２以上の第２のエミッタを１度に設けて、複数の第２のフィールドエミッション部が集積したチップサイズやウェハサイズのパターン状電子源を製造することもできる。 In practice, a plurality of second patterns are formed on the second substrate by repeatedly irradiating the second substrate with the electron beam from the first field emission unit, and one or two or more of the second patterns are formed for each second pattern. It is also possible to manufacture a patterned electron source having a chip size or wafer size in which a plurality of second field emission units are integrated by providing the second emitter at a time.
以下、パターン状電子源の製造方法について図面を参照してさらに詳細に説明する。 Hereinafter, the manufacturing method of the patterned electron source will be described in more detail with reference to the drawings.
まず、図1を参照して、第１のフィールドエミッション部１を形成する場合について説明する。なお、以下の説明では第１のパターン５に第１のエミッタ１０を１個形成する場合について説明するが、本発明はこれに限定されるものではない。実際上、第１のフィールドエミッション部１には、複数の第１のエミッタ１０が第１のパターン５に沿って設けられている。また、第１のパターン５の形態は、特に限定されるものではなく、例えば縦横方向に点状、線状、面状の形態とすることができ、また、これらをそれぞれ複数含んだ形態や、互いに組み合わせた形態とすることもできる。 First, with reference to FIG. 1, the case where the 1st field emission part 1 is formed is demonstrated. In the following description, the case where one first emitter 10 is formed in the first pattern 5 will be described, but the present invention is not limited to this. In practice, the first field emission unit 1 is provided with a plurality of first emitters 10 along the first pattern 5. In addition, the form of the first pattern 5 is not particularly limited, and can be, for example, a dotted, linear, or planar form in the vertical and horizontal directions, and a form including a plurality of these, It can also be a form combined with each other.
第１のフィールドエミッション部１が形成される第１の基板２として、導電性を有するシリコン基板を用意する。さらに、酸化ケイ素をＣＶＤ法で成膜して、絶縁層３を形成する。 A conductive silicon substrate is prepared as the first substrate 2 on which the first field emission unit 1 is formed. Further, the insulating layer 3 is formed by depositing silicon oxide by a CVD method.
次いで、パターン形成のためのレジストを塗布してレジスト層４を形成し（図1（Ａ））、フォトリソグラフィまたは電子線リソグラフィにより、レジスト層４に電子線をパターン状に照射して感光させた後に現像することにより、第１のパターン５を形成する（図1（Ｂ））。 Next, a resist for pattern formation was applied to form a resist layer 4 (FIG. 1A), and the resist layer 4 was irradiated with an electron beam in a pattern by photolithography or electron beam lithography to be exposed. By developing later, the first pattern 5 is formed (FIG. 1B).
そして、フッ酸水溶液により、絶縁層３のエッチングを行って空間６を形成する（図1（Ｃ））。当該空間６の底面７は、第１の基板２表面で構成される。 Then, the insulating layer 3 is etched with an aqueous hydrofluoric acid solution to form a space 6 (FIG. 1C). A bottom surface 7 of the space 6 is configured by the surface of the first substrate 2.
次に、酸化アルミニウムをスパッタ法により成膜して、空間６の底面７上に、触媒担体層８を形成する。そして、鉄をスパッタ法により供給し、触媒担体層８の表面に触媒層９を形成する（図1（Ｄ））。なお、この際、レジスト層４上にも、同程度の厚さの触媒担体層８および触媒層９が形成される。 Next, aluminum oxide is deposited by sputtering to form the catalyst carrier layer 8 on the bottom surface 7 of the space 6. Then, iron is supplied by a sputtering method to form a catalyst layer 9 on the surface of the catalyst carrier layer 8 (FIG. 1D). At this time, the catalyst carrier layer 8 and the catalyst layer 9 having the same thickness are also formed on the resist layer 4.
この後、レジスト層４およびレジスト層４上の触媒担体層８および触媒層９を剥離液により剥離する（図1（Ｅ））。 Thereafter, the resist layer 4 and the catalyst carrier layer 8 and the catalyst layer 9 on the resist layer 4 are stripped with a stripping solution (FIG. 1E).
触媒担体層８は、触媒層９と第１の基板２とが合金化するのを防止するとともに、触媒層９の上にカーボンナノチューブが成長する際に、その成長をさらに促す役割を果たす。 The catalyst carrier layer 8 serves to prevent the catalyst layer 9 and the first substrate 2 from alloying and further promote the growth of the carbon nanotubes on the catalyst layer 9.
この後、アルコール等の炭素源を供給するＣＶＤ処理により、触媒層９からカーボンナノチューブを成長させて、第１のエミッタ１０を形成する（図1（Ｆ））。ＣＶＤ処理は、例えば、触媒還元時には、水素とアルゴンの混合体を、カーボンナノチューブ成長時には、エタノールとアルゴンの混合体を、圧力７６０Ｔｏｒｒ，温度８００℃で５分間供給することにより、行うことができる。 Thereafter, a carbon nanotube is grown from the catalyst layer 9 by a CVD process for supplying a carbon source such as alcohol to form the first emitter 10 (FIG. 1F). The CVD process can be performed, for example, by supplying a mixture of hydrogen and argon at the time of catalytic reduction and a mixture of ethanol and argon at the time of growth of carbon nanotubes at a pressure of 760 Torr and a temperature of 800 ° C. for 5 minutes.
このようにして、第１のフィールドエミッション部１が製造される。なお、第１の基板２にシリコン基板を用いた際には、シリコン基板の導電性により、第１のエミッタ１０に電流を供給することができる。第１の基板２にガラス等の絶縁性の材料を用いた際には、モリブデンや窒化チタン等の導電性の層を、第１の基板２と絶縁層３の間に適宜設けることで、第１のエミッタ１０に電流を供給することができる。触媒担体層８に窒化チタン等の導電性の材料を用いた際には、触媒担体層８を通して第１のエミッタ１０に電流を供給することもできる。なお、触媒担体層８に酸化アルミニウムを利用した際にも、酸化アルミニウムを膜厚１０ｎｍ程度と薄くすることで、第１のエミッタ１０と第１の基板２の間に電流を供給することができる。 In this way, the first field emission unit 1 is manufactured. Note that when a silicon substrate is used as the first substrate 2, a current can be supplied to the first emitter 10 due to the conductivity of the silicon substrate. When an insulating material such as glass is used for the first substrate 2, a conductive layer such as molybdenum or titanium nitride is appropriately provided between the first substrate 2 and the insulating layer 3. One emitter 10 can be supplied with current. When a conductive material such as titanium nitride is used for the catalyst carrier layer 8, a current can be supplied to the first emitter 10 through the catalyst carrier layer 8. Even when aluminum oxide is used for the catalyst carrier layer 8, a current can be supplied between the first emitter 10 and the first substrate 2 by reducing the thickness of the aluminum oxide to about 10 nm. .
つづいて、図2を参照して、第２のフィールドエミッション部１５を形成する場合について説明する。第２のフィールドエミッション部１５を製造する方法は、主にパターンを形成する方法が上述した第１のフィールドエミッション部１を形成する場合と異なる。 Next, the case where the second field emission unit 15 is formed will be described with reference to FIG. The method of manufacturing the second field emission unit 15 is different from the method of forming the first field emission unit 1 described above mainly in the method of forming a pattern.
第２のフィールドエミッション部１５が形成される第２の基板１６として、導電性を有するシリコン基板を用意する。第２の基板１６は、第１の基板２に比べ面積が大きく、例えば、チップやウェハである。 A conductive silicon substrate is prepared as the second substrate 16 on which the second field emission unit 15 is formed. The second substrate 16 has a larger area than the first substrate 2 and is, for example, a chip or a wafer.
次いで、パターン形成のためのレジストを塗布してレジスト層１７を形成する。このレジスト層１７を挟んで第２の基板１６上に第１のフィールドエミッション部１を重ねて配置する（図2（Ａ））。第１の基板２と第２の基板１６は、絶縁層３とレジスト層１７を挟んで重ねて配置される。 Next, a resist for pattern formation is applied to form a resist layer 17. The first field emission section 1 is placed on the second substrate 16 with the resist layer 17 in between (FIG. 2A). The first substrate 2 and the second substrate 16 are disposed so as to overlap each other with the insulating layer 3 and the resist layer 17 interposed therebetween.
この状態で第１のエミッタ１０から電子線を照射して電子線リソグラフィにより、レジスト層１７に電子線をパターン状に照射して感光させた後に現像することにより、第２のパターン１８を形成する（図2（Ｂ））。このように形成された第２のパターン１８は、第１のパターン５と同じ構造となる。 In this state, a second pattern 18 is formed by irradiating an electron beam from the first emitter 10 and irradiating the resist layer 17 with an electron beam in a pattern and exposing it to a pattern by electron beam lithography. (Figure 2 (B)). The second pattern 18 thus formed has the same structure as the first pattern 5.
次に、酸化アルミニウムをスパッタにより成膜して、第２のパターン１８上に触媒担体層１９を形成する。そして、鉄をスパッタ法により供給し、触媒担体層１９の表面に触媒層２０を形成する（図2（Ｃ））。なお、この際、レジスト層１７上にも、同程度の厚さの触媒担体層１９および触媒層２０が形成される。 Next, aluminum oxide is deposited by sputtering to form a catalyst carrier layer 19 on the second pattern 18. Then, iron is supplied by sputtering to form the catalyst layer 20 on the surface of the catalyst carrier layer 19 (FIG. 2C). At this time, the catalyst carrier layer 19 and the catalyst layer 20 having the same thickness are also formed on the resist layer 17.
この後、レジスト層１７およびレジスト層１７上の触媒担体層１９および触媒層２０を剥離液により剥離する（図2（Ｄ））。 Thereafter, the resist layer 17 and the catalyst carrier layer 19 and the catalyst layer 20 on the resist layer 17 are stripped with a stripping solution (FIG. 2D).
この後、アルコール等の炭素源を供給するＣＶＤ処理により、触媒層２０からカーボンナノチューブを成長させて、第２のエミッタ２１を形成する（図2（Ｅ））。 Thereafter, a carbon nanotube is grown from the catalyst layer 20 by a CVD process for supplying a carbon source such as alcohol to form the second emitter 21 (FIG. 2E).
上記のような手順で、第１のフィールドエミッション部１により第１のパターン５と同じ構造を有する第２のパターン１８を複数形成して、当該第２のパターン１８毎に第２のフィールドエミッション部１５を形成することにより、図3に示すように第２のフィールドエミッション部１５が集積されたパターン状電子源２５を形成することができる。このパターン状電子源２５は、電子線源として第２のパターン１８と同じ構造を複数備えた微細パターン（図示しない）を自己複製により形成することができる。 According to the above procedure, a plurality of second patterns 18 having the same structure as the first pattern 5 are formed by the first field emission unit 1, and a second field emission unit is formed for each second pattern 18. By forming 15, a patterned electron source 25 in which the second field emission unit 15 is integrated can be formed as shown in FIG. 3. The patterned electron source 25 can form a fine pattern (not shown) having a plurality of the same structures as the second pattern 18 as an electron beam source by self-replication.
なお、本図に示すパターン状電子源２５は、一例として、一直線状に複数（４個）の第２のフィールドエミッション部１５が設けられているが、本発明はこれに限らず、第２のパターン１８が第１のパターンと同様に縦横方向に点状、線状、面状に形成されることにより、縦横方向に点状、線状、面状のフィールドエミッション部を任意に設けることができ、第２のパターン１８が集積された微細パターンを自己複製により形成することができる。また、第２のパターン１８に第２のエミッタ２１が１個形成されている場合について図示しているが、本発明はこれに限定されるものではない。実際上、第２のフィールドエミッション部１５には、複数の第２のエミッタ２１が第２のパターン１８に沿って設けられている。 As an example, the patterned electron source 25 shown in this figure is provided with a plurality of (four) second field emission sections 15 in a straight line, but the present invention is not limited to this, and the second Like the first pattern, the pattern 18 is formed in the form of dots, lines, or planes in the vertical and horizontal directions, so that it is possible to arbitrarily provide point, line, and plane field emission portions in the vertical and horizontal directions. A fine pattern in which the second patterns 18 are integrated can be formed by self-replication. Moreover, although the case where one second emitter 21 is formed in the second pattern 18 is illustrated, the present invention is not limited to this. In practice, the second field emission unit 15 is provided with a plurality of second emitters 21 along the second pattern 18.
第２のフィールドエミッション部１５は、第２の基板１６上にエミッタとしての第２のエミッタ２１が形成されている。第２のエミッタ２１は、複数のカーボンナノチューブが絡み合った構造体からなる。当該カーボンナノチューブは、単層カーボンナノチューブ、２層カーボンナノチューブ、３層カーボンナノチューブ、多層カーボンナノチューブ等、種々の太さのカーボンナノチューブが利用できる。 In the second field emission unit 15, a second emitter 21 as an emitter is formed on a second substrate 16. The second emitter 21 is made of a structure in which a plurality of carbon nanotubes are intertwined. As the carbon nanotube, carbon nanotubes of various thicknesses such as single-walled carbon nanotubes, double-walled carbon nanotubes, triple-walled carbon nanotubes, and multi-walled carbon nanotubes can be used.
第２のエミッタ２１は、カーボンナノチューブの突端の一部が棘のように第２の基板１６表面から外部へ突き出ている。本実施形態の場合、第２のエミッタ２１は、ブラシの毛の部分が平面上に帯状に生えているような形状であるが、これに限られるものではない。例えば、第２のエミッタ２１は、第２の基板１６表面を平野と考えた場合の山脈のような形状、第２の基板１６表面を平地と考えた場合の樹列状もしくは帯状に芝生が生えているような形状である。 In the second emitter 21, a part of the tip of the carbon nanotube protrudes outward from the surface of the second substrate 16 like a barb. In the case of the present embodiment, the second emitter 21 has such a shape that the bristle portion of the brush grows in a strip shape on a plane, but is not limited thereto. For example, the second emitter 21 has a grassy shape in a mountain range when the surface of the second substrate 16 is considered as a plain, and a tree shape or a belt shape when the surface of the second substrate 16 is considered as a flat ground. The shape is like
なお、第２のエミッタ２１と、第２の基板１６との間には、モリブデン、コバルト、鉄もしくはニッケル等の遷移金属からなる触媒層２０が配置されている。触媒層２０に用いる触媒としては、コバルト−モリブデン、もしくは、鉄−モリブデンの２元系が、特に有効と考えられるが、これには限られず、上記の遷移金属を含む混合物を利用することができる。これにより、第２のエミッタ２１を構成するカーボンナノチューブは、108〜1012本/cm2の範囲で密度を制御して成長することができる。 A catalyst layer 20 made of a transition metal such as molybdenum, cobalt, iron or nickel is disposed between the second emitter 21 and the second substrate 16. As the catalyst used in the catalyst layer 20, a cobalt-molybdenum or iron-molybdenum binary system is considered to be particularly effective, but is not limited thereto, and a mixture containing the above transition metal can be used. . As a result, the carbon nanotubes constituting the second emitter 21 can be grown while controlling the density in the range of 10 8 to 10 12 / cm 2 .
また、触媒層２０と第２の基板１６との合金化を抑制するため、ならびに、当該触媒層２０を担持するため、触媒担体層１９が配置されている。 Further, a catalyst carrier layer 19 is disposed to suppress alloying of the catalyst layer 20 and the second substrate 16 and to support the catalyst layer 20.
触媒担体層１９は、Si、Al、Mg、O、N、Cの何れか１つ以上の元素を含む物質により形成され、例えば、AlOxやアルミノシリケート（AlOxとSiOxの複合酸化物）などにより形成される。また、触媒担体層１９に窒化チタン等の導電性の材料を用いると、触媒担体層１９を通して第２のエミッタ２１に電流を供給することもできる。 The catalyst carrier layer 19 is formed of a material containing one or more elements of Si, Al, Mg, O, N, and C. For example, AlO x or aluminosilicate (a composite oxide of AlO x and SiO x ). And so on. In addition, when a conductive material such as titanium nitride is used for the catalyst carrier layer 19, a current can be supplied to the second emitter 21 through the catalyst carrier layer 19.
（作用および効果）
本実施形態に係るパターン状電子源２５の製造方法は、第１のフィールドエミッション部１により第２のパターン１８を複数形成し、当該第２のパターン１８に沿って第２のフィールドエミッション部１５を形成してパターン状電子源２５を製造する。これにより、第１のフィールドエミッション部１を用いて自己複製によって第２のパターン１８を形成して第２のフィールドエミッション部１５を複数製造し大規模に集積することができるので、容易にパターン状電子源２５を製造することができる。
(Function and effect)
In the manufacturing method of the patterned electron source 25 according to the present embodiment, a plurality of second patterns 18 are formed by the first field emission unit 1, and the second field emission unit 15 is formed along the second pattern 18. Then, the patterned electron source 25 is manufactured. As a result, the second pattern 18 can be formed by self-replication using the first field emission unit 1 and a plurality of the second field emission units 15 can be manufactured and integrated on a large scale. The electron source 25 can be manufactured.
したがって、第２のフィールドエミッション部１５が集積されたパターン状電子源２５では、ステッパを用いずに、リソグラフィを行うことができるので、より容易に微細パターンを形成することができる。 Therefore, in the patterned electron source 25 in which the second field emission unit 15 is integrated, lithography can be performed without using a stepper, so that a fine pattern can be formed more easily.
また、第１のエミッタ１０は第２の基板１６と接触せずに第２のパターン１８を形成し得るので、ひとつの第１のフィールドエミッション部１を繰り返し使用することができると共に、接触による欠陥が発生するリスクを低減することができる。 Further, since the first emitter 10 can form the second pattern 18 without being in contact with the second substrate 16, one first field emission unit 1 can be used repeatedly and defects due to contact can be obtained. Can reduce the risk of occurrence.
このように形成された第２のフィールドエミッション部１５が集積されたパターン状電子源２５は、電子線リソグラフィ装置として他の基板上に微細パターンを形成したり、ディスプレイ用電子源として利用することができる。 The patterned electron source 25 in which the second field emission unit 15 formed in this way is integrated can form a fine pattern on another substrate as an electron beam lithography apparatus, or can be used as a display electron source. it can.
２．第２実施形態
本実施形態に係るパターン状電子源は、絶縁層３上にゲート層が設けられている点が上記第１実施形態と異なる。
2. Second Embodiment A patterned electron source according to this embodiment is different from the first embodiment in that a gate layer is provided on the insulating layer 3.
まず、図4を参照して、本実施形態に係る第１のフィールドエミッション部３０を形成する場合について説明する。第１のフィールドエミッション部３０が形成される第１の基板３１として、ガラス板もしくはシリコン基板を用意し、当該第１の基板３１上にモリブデンをスパッタ法で成膜して、カソード層３２を形成する。なお、表面が導電性を有する基板を第１の基板３１として用いた際には、第１の基板３１の表面をカソード層３２として用いることもできる。 First, with reference to FIG. 4, the case where the 1st field emission part 30 which concerns on this embodiment is formed is demonstrated. A glass plate or a silicon substrate is prepared as the first substrate 31 on which the first field emission unit 30 is formed, and a cathode layer 32 is formed by depositing molybdenum on the first substrate 31 by a sputtering method. To do. When a substrate having a conductive surface is used as the first substrate 31, the surface of the first substrate 31 can be used as the cathode layer 32.
さらに、酸化ケイ素をＣＶＤ法で成膜して、絶縁層３３を形成する。次いで、モリブデンをスパッタ法で成膜して、ゲート層３４を形成する。 Further, the insulating layer 33 is formed by depositing silicon oxide by the CVD method. Next, molybdenum is deposited by sputtering to form the gate layer 34.
次いで、パターン形成のためのレジストを塗布してレジスト層３５を形成し（図4（Ａ））、フォトリソグラフィにより、レジスト層３５に電子線をパターン状に照射して感光させた後に現像することにより、第１のパターン３６を形成する（図4（Ｂ））。 Next, a resist for pattern formation is applied to form a resist layer 35 (FIG. 4A), and the resist layer 35 is irradiated with an electron beam in a pattern by photolithography to be developed. Thus, the first pattern 36 is formed (FIG. 4B).
そして、リン酸、酢酸、硝酸の混合液により、ゲート層３４のエッチングを行って開口部３７を形成する（図4（Ｃ））。 Then, the gate layer 34 is etched with a mixed solution of phosphoric acid, acetic acid, and nitric acid to form an opening 37 (FIG. 4C).
さらに、フッ酸水溶液により、絶縁層３３のエッチングを行って第１の空間３８を形成する（図4（Ｄ））。 Further, the insulating layer 33 is etched with a hydrofluoric acid aqueous solution to form the first space 38 (FIG. 4D).
次に、酸化アルミニウムをスパッタ法により成膜して、第１の空間３８の底面３８Ａ上に、触媒担体層３９を形成する。そして、鉄をスパッタ法により供給し、触媒担体層３９の表面に触媒層４０を形成する（図4（Ｅ））。なお、この際、レジスト層３５上にも、同程度の厚さの触媒担体層３９および触媒層４０が形成される。 Next, aluminum oxide is deposited by sputtering to form a catalyst carrier layer 39 on the bottom surface 38 </ b> A of the first space 38. Then, iron is supplied by a sputtering method to form the catalyst layer 40 on the surface of the catalyst carrier layer 39 (FIG. 4E). At this time, the catalyst carrier layer 39 and the catalyst layer 40 having the same thickness are also formed on the resist layer 35.
この後、レジスト層３５およびレジスト層３５上の触媒担体層３９および触媒層４０を剥離液により剥離する（図4（Ｆ））。 Thereafter, the resist layer 35 and the catalyst carrier layer 39 and the catalyst layer 40 on the resist layer 35 are peeled off by a peeling solution (FIG. 4F).
この後、アルコール等の炭素源を供給するＣＶＤ処理により、触媒層４０からカーボンナノチューブを成長させて、第１のエミッタ４１を形成する（図4（Ｇ））。 Thereafter, a carbon nanotube is grown from the catalyst layer 40 by a CVD process for supplying a carbon source such as alcohol to form a first emitter 41 (FIG. 4G).
このようにして、第１のフィールドエミッション部３０が製造される。 In this way, the first field emission unit 30 is manufactured.
つづいて、図5を参照して、第２のフィールドエミッション部５０を形成する場合について説明する。第２のフィールドエミッション部５０が形成される第２の基板５１として、ガラス板もしくはシリコン基板を用意し、当該第２の基板５１上にモリブデンをスパッタ法で成膜して、カソード層５２を形成する。なお、表面が導電性を有する基板を第２の基板５１として用いた際には、第２の基板５１の表面をカソード層５２として用いることもできる。さらに、酸化ケイ素をＣＶＤ法で成膜して、絶縁層５３を形成する。次いで、モリブデンをスパッタ法で成膜して、ゲート層５４を形成する。 Next, the case where the second field emission unit 50 is formed will be described with reference to FIG. A glass plate or a silicon substrate is prepared as the second substrate 51 on which the second field emission unit 50 is formed, and a cathode layer 52 is formed by depositing molybdenum on the second substrate 51 by a sputtering method. To do. When a substrate having a conductive surface is used as the second substrate 51, the surface of the second substrate 51 can be used as the cathode layer 52. Further, the insulating layer 53 is formed by depositing silicon oxide by a CVD method. Next, molybdenum is deposited by sputtering to form the gate layer 54.
次いで、パターン形成のためのレジストを塗布してレジスト層５５を形成する。このレジスト層５５を挟んで第２の基板５１上に第１のフィールドエミッション部３０を重ねて配置する（図5（Ａ））。この状態で第１のエミッタ４１から電子線を照射して電子線リソグラフィにより、レジスト層５５に電子線をパターン状に照射して感光させた後に現像することにより、第２のパターン５６を形成する（図5（Ｂ））。 Next, a resist for pattern formation is applied to form a resist layer 55. The first field emission unit 30 is placed on the second substrate 51 with the resist layer 55 interposed therebetween (FIG. 5A). In this state, a second pattern 56 is formed by irradiating an electron beam from the first emitter 41, irradiating the resist layer 55 with the electron beam in a pattern and exposing it by electron beam lithography, and developing it. (Fig. 5 (B)).
そして、リン酸、酢酸、硝酸の混合液により、ゲート層５４のエッチングを行って開口部５７を形成する（図5（Ｃ））。 Then, the gate layer 54 is etched with a mixed solution of phosphoric acid, acetic acid, and nitric acid to form an opening 57 (FIG. 5C).
さらに、フッ酸水溶液により、絶縁層５３のエッチングを行って第２の空間５８を形成する（図5（Ｄ））。 Further, the insulating layer 53 is etched with a hydrofluoric acid aqueous solution to form the second space 58 (FIG. 5D).
次に、酸化アルミニウムをスパッタ法により成膜して、第２の空間５８の底面５８Ａ上に、触媒担体層５９を形成する。そして、鉄をスパッタ法により供給し、触媒担体層５９の表面に触媒層６０を形成する（図5（Ｅ））。なお、この際、レジスト層５５上にも、同程度の厚さの触媒担体層５９および触媒層６０が形成される。 Next, aluminum oxide is deposited by sputtering to form the catalyst carrier layer 59 on the bottom surface 58 </ b> A of the second space 58. Then, iron is supplied by sputtering to form the catalyst layer 60 on the surface of the catalyst carrier layer 59 (FIG. 5E). At this time, the catalyst carrier layer 59 and the catalyst layer 60 having the same thickness are also formed on the resist layer 55.
この後、レジスト層５５およびレジスト層５５上の触媒担体層５９および触媒層６０を剥離液により剥離する（図5（Ｆ））。 Thereafter, the resist layer 55 and the catalyst carrier layer 59 and the catalyst layer 60 on the resist layer 55 are peeled off by a peeling solution (FIG. 5F).
この後、アルコール等の炭素源を供給するＣＶＤ処理により、触媒層６０からカーボンナノチューブを成長させて、第２のエミッタ６１を形成する（図5（Ｇ））。 Thereafter, carbon nanotubes are grown from the catalyst layer 60 by a CVD process for supplying a carbon source such as alcohol to form the second emitter 61 (FIG. 5G).
上記のような手順で、第１のフィールドエミッション部１により第２のパターン５６を複数形成して、当該第２のパターン５６毎に第２のフィールドエミッション部５０を形成することにより、図6に示すように第２のフィールドエミッション部５０が集積されたパターン状電子源６５が形成される。 In the above procedure, a plurality of second patterns 56 are formed by the first field emission unit 1 and the second field emission unit 50 is formed for each second pattern 56. As shown, a patterned electron source 65 in which the second field emission unit 50 is integrated is formed.
第２のフィールドエミッション部５０は、カソード層としての第２のカソード層５２、絶縁層としての第２の絶縁層５３、ゲート層としての第２のゲート層５４、第２のエミッタ６１を備える。 The second field emission unit 50 includes a second cathode layer 52 as a cathode layer, a second insulating layer 53 as an insulating layer, a second gate layer 54 as a gate layer, and a second emitter 61.
第２のカソード層５２および第２のゲート層５４は、モリブデンなどの導電体からなる平板状ないし帯状の薄膜形状を有する。この第２のカソード層５２と第２のゲート層５４の間に酸化ケイ素などの絶縁体からなる第２の絶縁層５３が形成されている。 The second cathode layer 52 and the second gate layer 54 have a flat or strip-like thin film shape made of a conductor such as molybdenum. A second insulating layer 53 made of an insulator such as silicon oxide is formed between the second cathode layer 52 and the second gate layer 54.
第２のカソード層５２としてモリブデン等を利用する場合には、酸化膜付きシリコン基板やガラス板などの基板の上に導電体の薄膜を形成するのが一般的であるが、第２のカソード層５２として導電性を有するドープシリコン基板そのものを利用することも可能である。また、第１のカソード層３２ないし第２のカソード層５２として窒化チタン等を利用する場合には、窒化チタン等が第１の触媒担体層３９ないし第２の触媒担体層５９の役割を兼ねることができる。 When molybdenum or the like is used as the second cathode layer 52, it is common to form a thin film of a conductor on a substrate such as a silicon substrate with an oxide film or a glass plate. It is also possible to use a doped silicon substrate itself having conductivity as 52. Further, when titanium nitride or the like is used as the first cathode layer 32 or the second cathode layer 52, the titanium nitride or the like also serves as the first catalyst carrier layer 39 or the second catalyst carrier layer 59. Can do.
第２のゲート層５４には、開口部としての第２の開口部５７が設けられており、この第２の開口部５７と第２のカソード層５２表面の間に空間としての第２の空間５８が形成されている。 The second gate layer 54 is provided with a second opening 57 as an opening, and a second space as a space between the second opening 57 and the surface of the second cathode layer 52. 58 is formed.
第２の空間５８の形状は、本図では、理解を容易にするため、斜面状に描いているが（以下同様）、第２の開口部５７を中心とするような半円柱、蒲鉾状、直方体状などの形状をなすように構成することも可能である。これらの形状は、エッチングに採用する手法やその条件によって、適宜選択が可能である。 In this drawing, the shape of the second space 58 is depicted as an inclined surface for the sake of easy understanding (hereinafter the same), but a semi-cylindrical shape having a second opening 57 as the center, a bowl shape, A configuration such as a rectangular parallelepiped shape is also possible. These shapes can be appropriately selected depending on the technique employed for etching and the conditions thereof.
第２のエミッタ６１は、第２の空間５８に配置され、カーボンナノチューブが毛羽立った構造からなる。 The second emitter 61 is disposed in the second space 58 and has a structure in which carbon nanotubes are fluffed.
本実施形態に係るパターン状電子源６５の製造方法でも、上記第１実施形態と同様の効果を得ることができる。 Even in the method of manufacturing the patterned electron source 65 according to the present embodiment, the same effect as in the first embodiment can be obtained.
また、本実施形態に係るパターン状電子源６５の製造方法は、第１のフィールドエミッション部３０が第１のカソード層３２と第１のゲート層３４とを備えるので、第１のフィールドエミッション部３０から照射された電子線の広がりを防ぐことができ、形成される第２のパターン５６の精度を向上することができる。さらに、第１のカソード層３２とゲート層３４の間にかける電圧を制御することで、第１のフィールドエミッション部３０から放出される電子の量を精密に制御することができ、形成される第２のパターン５６の精度をより向上することができる。 Further, in the method of manufacturing the patterned electron source 65 according to the present embodiment, the first field emission unit 30 includes the first cathode layer 32 and the first gate layer 34, and thus the first field emission unit 30. Thus, the spread of the electron beam irradiated from can be prevented, and the accuracy of the formed second pattern 56 can be improved. Further, by controlling the voltage applied between the first cathode layer 32 and the gate layer 34, the amount of electrons emitted from the first field emission unit 30 can be precisely controlled, and the first formed is formed. The accuracy of the second pattern 56 can be further improved.
同様に、形成されたパターン状電子源６５は、個々の第２のフィールドエミッション部５０が第２のカソード層５２と第２のゲート層５４とを備えるので、第２のフィールドエミッション部５０から照射される電子線の広がりを防ぐことができ、形成される微細パターンの精度を向上することができる。さらに、第２のカソード層５２とゲート層５４の間にかける電圧を制御することで、第２のフィールドエミッション部６１から放出される電子の量を精密に制御することができ、形成される微細パターンの精度をより向上することができる。 Similarly, the formed patterned electron source 65 is irradiated from the second field emission unit 50 because each second field emission unit 50 includes the second cathode layer 52 and the second gate layer 54. The spread of the generated electron beam can be prevented, and the precision of the formed fine pattern can be improved. Further, by controlling the voltage applied between the second cathode layer 52 and the gate layer 54, the amount of electrons emitted from the second field emission unit 61 can be precisely controlled, and the formed fine structure The accuracy of the pattern can be further improved.
３．実施例
本発明に係る上記第１実施形態に対応する一実施例について説明する。本実施例に係る第１のフィールドエミッション部は、下記のように製造した。
3. Example An example corresponding to the first embodiment of the present invention will be described. The 1st field emission part which concerns on a present Example was manufactured as follows.
第１のフィールドエミッション部が形成される第１の基板として、Ｓｉ基板を用いた。また、絶縁層は、厚さ１μｍの酸化ケイ素膜とした。 A Si substrate was used as the first substrate on which the first field emission part was formed. The insulating layer was a silicon oxide film having a thickness of 1 μm.
第１のパターンを形成するためのレジストは、OFPR-800を用い、スピンコート法により１μｍ厚に形成した。レジストを塗布後、コーターを初速500rpm，5s、本速4500rpm，60sの条件で回転させた後、１１０℃で5分間加熱した。なお、レジストの形成に先立ち、ＨＭＤＳ（ヘキサメチルジシラザン）処理を行った。ＨＭＤＳ塗布後、コーターを初速500rpm，5s、本速2000rpm，30sの条件で回転させた後、１１０℃で2分間加熱した。 As a resist for forming the first pattern, OFPR-800 was used and formed to a thickness of 1 μm by spin coating. After coating the resist, the coater was rotated under conditions of an initial speed of 500 rpm, 5 s, a main speed of 4500 rpm, and 60 s, and then heated at 110 ° C. for 5 minutes. Prior to resist formation, HMDS (hexamethyldisilazane) treatment was performed. After applying HMDS, the coater was rotated under conditions of initial speed 500 rpm, 5 s, main speed 2000 rpm, 30 s, and then heated at 110 ° C. for 2 minutes.
露光は、ＵＶ光を９ｓ間照射して行った。現像液にはＮＭＤ−３を使用し、当該現像液に３０ｓ間浸漬して現像した。その後、流水（純水）で３０ｓ洗浄し、Ｎ２ブロー後、１２０℃で３分間加熱した。 The exposure was performed by irradiating UV light for 9 seconds. NMD-3 was used as a developing solution, and developed by immersing in the developing solution for 30 seconds. Thereafter, it was washed with running water (pure water) for 30 s, blown with N 2 , and heated at 120 ° C. for 3 minutes.
第１の空間は、フッ酸水溶液（ＢＨＦ）を用い、１８分間浸漬してエッチングして形成した。 The first space was formed by immersing and etching for 18 minutes using a hydrofluoric acid aqueous solution (BHF).
触媒担体層は、ＲＦマグネトロンスパッタリング法により、ＲＦパワー３００Ｗで厚さ15nmの酸化アルミニウム膜を形成した。そして、触媒層は、スパッタ法により、ＲＦパワー１００Ｗで厚さ1nmの鉄膜とした。 As the catalyst carrier layer, an aluminum oxide film having a thickness of 15 nm and an RF power of 300 W was formed by RF magnetron sputtering. The catalyst layer was an iron film having a thickness of 1 nm with an RF power of 100 W by sputtering.
レジスト層およびレジスト層上の触媒担体層および触媒層は、剥離液として104（東京応化工業株式会社）を使用し、当該剥離液に20分間浸漬して剥離した。その後、ＩＰＡ（イソプロピルアルコール）中で10分間、超音波洗浄し、純水で洗浄後、Ｎ２ブローをした。 The resist layer and the catalyst carrier layer and the catalyst layer on the resist layer were peeled off by using 104 (Tokyo Ohka Kogyo Co., Ltd.) as a stripping solution and immersed in the stripping solution for 20 minutes. Then, it was ultrasonically washed in IPA (isopropyl alcohol) for 10 minutes, washed with pure water, and then blown with N 2 .
第１のエミッタを形成する際、Ｈ２雰囲気で還元前処理を行い、Ｃ２Ｈ２：１Ｔｏｒｒ（１．３×１０２Ｐａ）、Ｈ２：５０Ｔｏｒｒ（６．５×１０３Ｐａ）、Ａｒ：７０９Ｔｏｒｒ（９．２×１０４Ｐａ）の混合気体を、８００℃で５ｓ間供給して、カーボンナノチューブを形成した。 When the first emitter is formed, reduction pretreatment is performed in an H 2 atmosphere, and C 2 H 2 : 1 Torr (1.3 × 10 2 Pa), H 2 : 50 Torr (6.5 × 10 3 Pa), Ar : 709 Torr (9.2 × 10 4 Pa) mixed gas was supplied at 800 ° C. for 5 s to form carbon nanotubes.
また、第２のフィールドエミッション部は下記のように製造した。第２のフィールドエミッション部が形成される第２の基板として、Ｓｉ基板を用いた。 The second field emission part was manufactured as follows. A Si substrate was used as the second substrate on which the second field emission part was formed.
第２のパターンを形成するためのレジストは、ZEP520-Aを用い、スピンコート法により０．１−０．２μｍ厚に形成した。レジストを塗布後、コーターを初速500rpm，10s、本速4800rpm，60sの条件で回転させた後、１８０℃で3分間加熱した。なお、レジストの形成に先立ち、ＨＭＤＳ（ヘキサメチルジシラザン）処理を行った。ＨＭＤＳ塗布後、コーターを初速500rpm，5s、本速2000rpm，30sの条件で回転させた後、１１０℃で2分間加熱した。 The resist for forming the second pattern was ZEP520-A and was formed to a thickness of 0.1 to 0.2 μm by spin coating. After coating the resist, the coater was rotated under conditions of initial speed of 500 rpm, 10 s, main speed of 4800 rpm, 60 s, and then heated at 180 ° C. for 3 minutes. Prior to resist formation, HMDS (hexamethyldisilazane) treatment was performed. After applying HMDS, the coater was rotated under conditions of initial speed 500 rpm, 5 s, main speed 2000 rpm, 30 s, and then heated at 110 ° C. for 2 minutes.
前記レジストに対し、真空度１×１０−６〜１×１０−５Ｐａ、加速電圧Ｖａ＝２５０Ｖ（１／２デューティ、１００Ｈｚ）、電流密度Ｉａ＝１０〜２０ｍＡ／ｃｍ２の電子線を第１のフィールドエミッション部より２０分間照射した。現像液にはo-xylene（オルトキシレン）を使用し、当該現像液に５分間浸漬して現像した。イソプロピルアルコールで洗浄してＮ２ブロー後、１１０℃で３分間加熱して、第２のパターンを形成した。 An electron beam having a degree of vacuum of 1 × 10 −6 to 1 × 10 −5 Pa, an acceleration voltage V a = 250 V (1/2 duty, 100 Hz), and a current density I a = 10 to 20 mA / cm 2 is applied to the resist. Irradiation was performed for 20 minutes from the first field emission section. O-xylene (ortho-xylene) was used as a developing solution, which was developed by being immersed in the developing solution for 5 minutes. After washing with isopropyl alcohol and blowing with N 2 , heating was performed at 110 ° C. for 3 minutes to form a second pattern.
当該第２のパターン上に、第１のフィールドエミッション部と同様の方法によって触媒担体層および触媒層を形成した。 A catalyst carrier layer and a catalyst layer were formed on the second pattern by the same method as that for the first field emission section.
レジスト層およびレジスト層上の触媒担体層および触媒層は、剥離液としてＺＤＭＡＣ（日本ゼオン株式会社）使用し、当該剥離液に20分間浸漬して剥離した。その後、ＩＰＡ（イソプロピルアルコール）中で10分間、超音波洗浄し、純水で洗浄後、Ｎ２ブローをした。 The resist layer and the catalyst carrier layer and the catalyst layer on the resist layer were peeled off by using ZDMAC (Nippon Zeon Co., Ltd.) as a stripping solution and immersed in the stripping solution for 20 minutes. Then, it was ultrasonically washed in IPA (isopropyl alcohol) for 10 minutes, washed with pure water, and then blown with N 2 .
第２のエミッタは、第１のエミッタと同様に形成した。 The second emitter was formed in the same manner as the first emitter.
このようにして得られた第１のフィールドエミッション部と、第２のフィールドエミッション部の電子顕微鏡写真を図7に示す。本図から明らかなように、第１のフィールドエミッション部により、第１のパターンを、第２のフィールドエミッション部の第２のパターンに確実に複製できることが確認できた。 FIG. 7 shows electron micrographs of the first field emission part and the second field emission part thus obtained. As is clear from this figure, it has been confirmed that the first field emission unit can reliably copy the first pattern to the second pattern of the second field emission unit.
４．変形例
本発明は上記実施形態に限定されるものではなく、本発明の趣旨の範囲内で適宜変更することが可能である。
4). The present invention is not limited to the above-described embodiment, and can be appropriately changed within the scope of the gist of the present invention.
また、各部材の材料については、以下のような態様を考えることができる。 Moreover, about the material of each member, the following aspects can be considered.
カソード層やゲート層としては、Mo，W，Ta，MoW，MoTa，Cr等の金属ないし合金、ｎ型もしくはｐ型のドープ多結晶シリコン、TaSix，MoSix，WSix，CrSixなどの金属シリサイド、TiN，TaNなどの金属窒化物を採用することができ、両層で異なる材料を採用しても良い。 As the cathode layer and the gate layer, metals or alloys such as Mo, W, Ta, MoW, MoTa, and Cr, metals such as n-type or p-type doped polycrystalline silicon, TaSi x , MoSi x , WSi x , and CrSi x Metal nitrides such as silicide, TiN, and TaN can be used, and different materials may be used for both layers.
絶縁層としては、上記のようなSiOxだけでなく、SiOxNy、SiNx、あるいは、これらの積層構造といった、Si，C，O，Nのいずれか１以上の元素を含む絶縁体を採用することも可能である。 As the insulating layer, not only the above-mentioned SiO x but also an insulator containing one or more elements of Si, C, O, N, such as SiO x Ny, SiN x , or a laminated structure thereof is adopted. It is also possible to do.
エミッタは、カーボンナノチューブで構成した場合について説明したが、本発明はこれに限らず、Moなどの金属や導電体で構成してもよい。 Although the case where the emitter is composed of carbon nanotubes has been described, the present invention is not limited thereto, and the emitter may be composed of a metal such as Mo or a conductor.
開口部の形成には、レジスト層の塗布からエッチングに至るまでの処理を実行する他、スタンプやスクラッチ等の機械的なパターニング手法を採用することもできる。 For the formation of the opening, in addition to performing processing from application of the resist layer to etching, a mechanical patterning method such as stamping or scratching can be employed.
また、上記実施形態では、説明の便宜上、第１のフィールドエミッション部に第１のエミッタを１個設ける場合について説明したが、本発明はこれに限らず、第１のフィールドエミッション部に第１のエミッタを複数、たとえば数億個設けることとしてもよい。このように、第１のフィールドエミッション部に第１のエミッタを複数設けることにより、第２のフィールドエミッション部をより効率的に形成することができる。 In the above embodiment, the case where one first emitter is provided in the first field emission unit has been described for convenience of explanation. However, the present invention is not limited to this, and the first field emission unit includes the first emitter. A plurality of, for example, several hundred million emitters may be provided. Thus, by providing a plurality of first emitters in the first field emission part, the second field emission part can be formed more efficiently.
なお、上記第１実施形態に係る第１のフィールドエミッション部を用いて第２実施形態に係る第２のフィールドエミッション部を形成することとしてもよいし、また、第２実施形態に係る第１のフィールドエミッション部を用いて第１実施形態に係る第２のフィールドエミッション部を形成することとしてもよい。 The second field emission unit according to the second embodiment may be formed using the first field emission unit according to the first embodiment, or the first field emission unit according to the second embodiment may be used. The field emission unit may be used to form the second field emission unit according to the first embodiment.
１，３０ 第１のフィールドエミッション部
２，３１ 第１の基板
３ 絶縁層
４，１７，３５，５５ レジスト層
５，３６ 第１のパターン
６ 空間
７ 底面
８，１９，３９，５９ 触媒担体層
９，２０，４０，６０ 触媒層
１０，４１ 第１のエミッタ
１５，５０ 第２のフィールドエミッション部
１６，５１ 第２の基板
１８，５６ 第２のパターン
２１，６１ 第２のエミッタ
２５，６５ パターン状電子源
３２ 第１のカソード層
３３ 第１の絶縁層
３４ 第１のゲート層
３７ 第１の開口部
３８ 第１の空間
３８Ａ 底面
５２ 第２のカソード層（カソード層）
５３ 第２の絶縁層（絶縁層）
５４ 第２のゲート層（ゲート層）
５７ 第２の開口部（開口部）
５８ 第２の空間（空間）
５８Ａ 底面
DESCRIPTION OF SYMBOLS 1,30 1st field emission part 2,31 1st board | substrate 3 Insulating layer 4,17,35,55 Resist layer 5,36 1st pattern 6 Space 7 Bottom surface 8,19,39,59 Catalyst support layer 9 , 20, 40, 60 Catalyst layer 10, 41 First emitter 15, 50 Second field emission portion 16, 51 Second substrate 18, 56 Second pattern 21, 61 Second emitter 25, 65 Pattern shape Electron source 32 First cathode layer 33 First insulating layer 34 First gate layer 37 First opening 38 First space 38A Bottom surface 52 Second cathode layer (cathode layer)
53 Second insulating layer (insulating layer)
54 Second gate layer (gate layer)
57 Second opening (opening)
58 Second space (space)
58A Bottom
Claims (8)
前記第１のフィールドエミッション部から電子線を照射して、表面が導電性を有する第２の基板上に第２のパターンを形成し、当該第２のパターンに沿って１または２以上の第２のエミッタを設けて第２のフィールドエミッション部を形成するステップと
を備え、
前記第２のフィールドエミッション部を複数形成することを特徴とするパターン状電子源の製造方法。 Forming a first pattern on a first substrate having a conductive surface and providing one or more first emitters along the first pattern to form a first field emission section; When,
An electron beam is irradiated from the first field emission section to form a second pattern on the second substrate having a conductive surface, and one or more second patterns are formed along the second pattern. And forming a second field emission portion by providing the emitter of
A method of manufacturing a patterned electron source, comprising forming a plurality of the second field emission portions.
前記第２の基板上に絶縁層を形成するステップと、
前記第１のフィールドエミッション部から電子線を照射して前記絶縁層の表面に前記第２のパターンを形成するステップと、
前記第２のパターンに沿って、前記絶縁層に、前記第２の基板表面を底面とする空間を形成するステップと、
前記空間の底面に、前記第２のエミッタを形成するステップと
を有することを特徴とする請求項１記載のパターン状電子源の製造方法。 Forming the second field emission portion comprises:
Forming an insulating layer on the second substrate;
Irradiating an electron beam from the first field emission unit to form the second pattern on the surface of the insulating layer;
Along the second pattern, forming a space in the insulating layer with the second substrate surface as a bottom surface;
The method of manufacturing a patterned electron source according to claim 1, further comprising: forming the second emitter on a bottom surface of the space.
前記第２の基板上に絶縁層を形成するステップと、
前記絶縁層上に導電体からなるゲート層を形成するステップと、
前記第１のフィールドエミッション部から電子線を照射して前記ゲート層の表面に前記第２のパターンを形成するステップと、
前記第２のパターンに沿って、前記ゲート層に開口部を形成するステップと、
前記絶縁層に、前記開口部に沿って、前記第２の基板表面を底面とする空間を形成するステップと、
前記空間の底面に、前記第２のエミッタを形成するステップと
を有する
ことを特徴とする請求項１記載のパターン状電子源の製造方法。 Forming the second field emission portion comprises:
Forming an insulating layer on the second substrate;
Forming a gate layer made of a conductor on the insulating layer;
Irradiating an electron beam from the first field emission unit to form the second pattern on the surface of the gate layer;
Forming an opening in the gate layer along the second pattern;
Forming a space in the insulating layer with the second substrate surface as a bottom surface along the opening;
The method of manufacturing a patterned electron source according to claim 1, further comprising: forming the second emitter on a bottom surface of the space.
前記第２の基板上に配置された絶縁層と、
前記第２のパターンに沿って前記絶縁層に形成され、前記基板表面を底面とする空間とを有し、
前記第２のエミッタが前記空間の底面に配置された
ことを特徴とする請求項５記載のパターン状電子源。 The second field emission unit is:
An insulating layer disposed on the second substrate;
A space formed on the insulating layer along the second pattern and having the substrate surface as a bottom surface;
6. The patterned electron source according to claim 5, wherein the second emitter is disposed on a bottom surface of the space.
前記第２の基板上に配置された絶縁層と、
前記絶縁層上に配置された導電体からなるゲート層と、
前記第２のパターンに沿って前記ゲート層に形成された開口部と、
前記開口部に沿って前記絶縁層に形成され、前記第２の基板表面を底面とする空間とを有し、
前記第２のエミッタが前記空間の底面に配置された
ことを特徴とする請求項５記載のパターン状電子源。 The second field emission unit is:
An insulating layer disposed on the second substrate;
A gate layer made of a conductor disposed on the insulating layer;
An opening formed in the gate layer along the second pattern;
A space formed in the insulating layer along the opening and having the second substrate surface as a bottom surface;
6. The patterned electron source according to claim 5, wherein the second emitter is disposed on a bottom surface of the space.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010133888A JP2011258502A (en) | 2010-06-11 | 2010-06-11 | Method for manufacturing patterned electron source, and patterned electron source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010133888A JP2011258502A (en) | 2010-06-11 | 2010-06-11 | Method for manufacturing patterned electron source, and patterned electron source |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011258502A true JP2011258502A (en) | 2011-12-22 |
Family
ID=45474456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010133888A Withdrawn JP2011258502A (en) | 2010-06-11 | 2010-06-11 | Method for manufacturing patterned electron source, and patterned electron source |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011258502A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2598530C1 (en) * | 2012-09-07 | 2016-09-27 | Сони Корпорейшн | Device and method for managing wireless data transmission resources |
-
2010
- 2010-06-11 JP JP2010133888A patent/JP2011258502A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2598530C1 (en) * | 2012-09-07 | 2016-09-27 | Сони Корпорейшн | Device and method for managing wireless data transmission resources |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4648807B2 (en) | Carbon nanotube emitter, method of manufacturing the same, field emission device using the same, and method of manufacturing the same | |
| JP3863781B2 (en) | Method of manufacturing a triode carbon nanotube field emission array | |
| DE102012214559B4 (en) | Graphene and nanotube / nanowire transistor having a self-aligned gate electrode structure on transparent substrates and method of making the same | |
| JP3497740B2 (en) | Method for producing carbon nanotube and method for producing field emission cold cathode device | |
| US7868531B2 (en) | Carbon nanotube arrays for field electron emission | |
| US9318295B2 (en) | Carbon nanotube patterning on a metal substrate | |
| WO2014025615A1 (en) | Methods for graphene fabrication on patterned catalytic metal | |
| US10483073B2 (en) | Fabrication of vacuum electronic components with self-aligned double patterning lithography | |
| JP4501339B2 (en) | Method for manufacturing pn junction element | |
| RU2391738C2 (en) | Structure and method for manufacturing of field emission elements with carbon nanotubes used as cathodes | |
| JP2006196364A (en) | Field electron emission element and its manufacturing method | |
| JP2007257994A (en) | Field electron emission device and its manufacturing method | |
| US20090233240A1 (en) | Method of fabricating Triode-Structure field-emission device | |
| JP2011258502A (en) | Method for manufacturing patterned electron source, and patterned electron source | |
| JP2005513812A (en) | Resistless lithography method for fine structure manufacturing | |
| JP4532108B2 (en) | Field emission back plate, field emission device using the field emission back plate, and method for manufacturing the field emission back plate | |
| TWI261302B (en) | Method for fabricating field emitters by using laser-induced re-crystallization | |
| JP4774665B2 (en) | Manufacturing method of semiconductor device | |
| KR102088111B1 (en) | Fabrication method of Highly conductive and higher performance carbon nanotube emitters and the emitters | |
| CN111653613A (en) | Two-dimensional material superlattice device and manufacturing method thereof | |
| KR20160062269A (en) | Organic film pattering method, semiconductor element and transistor manufactured by the same | |
| JP2012126113A (en) | Method for manufacturing nanoimprint mold using metal deposition | |
| KR20240015601A (en) | Pellicle for euv lithography masks and methods of manufacturing thereof | |
| Lägel et al. | Integration Of Carbon Nanotubes Into Device Structures | |
| CN113675057A (en) | Self-aligned graphene field emission gate structure and preparation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130903 |