JP2011254034A - フローはんだ付け方法 - Google Patents
フローはんだ付け方法 Download PDFInfo
- Publication number
- JP2011254034A JP2011254034A JP2010128505A JP2010128505A JP2011254034A JP 2011254034 A JP2011254034 A JP 2011254034A JP 2010128505 A JP2010128505 A JP 2010128505A JP 2010128505 A JP2010128505 A JP 2010128505A JP 2011254034 A JP2011254034 A JP 2011254034A
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- circuit board
- electronic component
- solder
- mounting electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Molten Solder (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】熱容量や耐熱性の異なる複数の挿入実装電子部品をその特性を損なわず且つ確実に接合品質を確保してはんだ付けできるフローはんだ付け方法を提供する。
【解決手段】回路基板の種類と挿入実装電子部品の熱容量および耐熱温度と使用はんだの種類とはんだ付け条件との組み合わせによって得られる、スルーホール内のはんだ濡れ上がり特性および挿入実装電子部品の本体部の温度に基づいて、はんだ付け条件の許容範囲を特定する許容範囲特定工程と、熱容量とはんだ付け条件の許容範囲との相関関係を取得する相関関係取得工程と、この相関関係よりはんだ付け条件を決定するはんだ付け条件決定工程と、を有する。
【選択図】 図1
【解決手段】回路基板の種類と挿入実装電子部品の熱容量および耐熱温度と使用はんだの種類とはんだ付け条件との組み合わせによって得られる、スルーホール内のはんだ濡れ上がり特性および挿入実装電子部品の本体部の温度に基づいて、はんだ付け条件の許容範囲を特定する許容範囲特定工程と、熱容量とはんだ付け条件の許容範囲との相関関係を取得する相関関係取得工程と、この相関関係よりはんだ付け条件を決定するはんだ付け条件決定工程と、を有する。
【選択図】 図1
Description
この発明は、電子機器の組立において全般的に利用される技術であって、回路基板あるいはモジュール(マルチチップモジュール)等に挿入実装電子部品(IMD:Insertion Mount Device)や表面実装電子部品(SMD:Surface Mount Device)を直接実装するためのフローはんだ付け方法に関する。
回路基板に電子部品を実装する方法としては、フローはんだ付け方法やリフローはんだ付け方法などの幾つかの方法が実用されている。
ランドおよびスルーホールを有する回路基板に、リードを有する挿入実装電子部品を実装する場合には、一般的にフローはんだ付け方法が用いられることが多い。この方法では、挿入実装電子部品(以下において厳密性を要しない場合には「電子部品」と略称する)が回路基板のスルーホールにそのリードを挿入された状態で回路基板に配置され、この状態の回路基板の下面が噴流はんだに接触させられ、スルーホールとリードの間に濡れ上がってきたはんだによって、リードが回路基板にはんだ付けされる。
図4は、不図示のはんだ槽から噴流ノズル2へ送られて上方へ噴出している噴流はんだ3が回路基板であるプリント基板1の下面(図4ではB面)11に接触している状態を示している。図4にはプリント基板1に配置された電子部品は示されていないが、実際には、そのリードがプリント基板1の上面(図4ではF面)12から下方に向けてスルーホールに挿入されている。
ランドおよびスルーホールを有する回路基板に、リードを有する挿入実装電子部品を実装する場合には、一般的にフローはんだ付け方法が用いられることが多い。この方法では、挿入実装電子部品(以下において厳密性を要しない場合には「電子部品」と略称する)が回路基板のスルーホールにそのリードを挿入された状態で回路基板に配置され、この状態の回路基板の下面が噴流はんだに接触させられ、スルーホールとリードの間に濡れ上がってきたはんだによって、リードが回路基板にはんだ付けされる。
図4は、不図示のはんだ槽から噴流ノズル2へ送られて上方へ噴出している噴流はんだ3が回路基板であるプリント基板1の下面(図4ではB面)11に接触している状態を示している。図4にはプリント基板1に配置された電子部品は示されていないが、実際には、そのリードがプリント基板1の上面(図4ではF面)12から下方に向けてスルーホールに挿入されている。
フローはんだ付けにおいては、図5に示すような温度プロファイルではんだ付けが実行される。図5の場合は、2つの噴流ノズルが2段階に配置されている場合であって、プリント基板およびこれに実装される電子部品は、予熱加熱時にはプリント基板のB面側より加熱され、2段階の噴流はんだとの接触によってはんだ付けされ、自然放熱で冷却される。噴流ノズルが2段階に配置されるのは、十分なはんだの濡れ上がりを確保するのに加えて、はんだブリッジなどのトラブルを低減するのが目的である。噴流ノズルが1段階の場合も実用されている。
上記のプロセスにおいては、プリント基板のB面は、予備加熱や噴流はんだとの接触で直接に加熱され、常にプリント基板のF面より温度が高くなっている。予備加熱では、B面の温度もはんだの融点以下に設定されている。B面ピーク温度は接触する噴流はんだの温度になる。F面ピーク温度は実装される電子部品の耐熱温度以下に設定されている。
回路基板に実装される電子部品には多くの種類があり、電子機器に使用される回路基板にも熱容量や耐熱温度の異なる複数の電子部品が実装されることが一般的である。また、回路基板にも、材質や厚さなどの違いによって多くの種類があり、配置される部品の種類や数と配置位置なども多種多様である。そのため、これらの組み合わせによって、同じはんだ付け条件でフローはんだ付けを実行しても、スルーホール内でのはんだの濡れ上がり状態に差異が現われる。図6は、この状態をモデル的に示したスルーホール部の断面図である。なお、図においては、電子部品のリードが図示されていないが、実際にはスルーホール内をリードが貫通している。
回路基板に実装される電子部品には多くの種類があり、電子機器に使用される回路基板にも熱容量や耐熱温度の異なる複数の電子部品が実装されることが一般的である。また、回路基板にも、材質や厚さなどの違いによって多くの種類があり、配置される部品の種類や数と配置位置なども多種多様である。そのため、これらの組み合わせによって、同じはんだ付け条件でフローはんだ付けを実行しても、スルーホール内でのはんだの濡れ上がり状態に差異が現われる。図6は、この状態をモデル的に示したスルーホール部の断面図である。なお、図においては、電子部品のリードが図示されていないが、実際にはスルーホール内をリードが貫通している。
はんだ付け工程においては、先ず、B面ランド14および電子部品のリードの先端がはんだ4で濡れ、次いで、スルーホール13内をはんだ4が濡れ上がり、場合によっては、F面ランド15まではんだが塗れ拡がる。スルーホール13内でのはんだの濡れ上がり率については、IEC規格があり、スルーホール13の高さの75%以上に濡れ上がっている状態を合格とし、それ未満を不合格としている。図6(a)は、はんだの濡れ上がり率75%未満の不合格状態を、図6(b)は、はんだの濡れ上がり率75%以上の合格状態を、図6(c)は、F面ランド15にまではんだが拡がっているはんだの濡れ上がり率100%以上の合格状態を、示している。濡れ上がり率は、外観観察やX線観察、断面観察により評価される。
上述したように、回路基板およびこれに実装される電子部品にはいろんな種類があるから、同じフローはんだ付け条件ではんだ付けしても、はんだの濡れ上がり状態が合格基準を満たすものもあれば満たさないものもあり、全ての電子部品で十分なはんだの濡れ上がり率を確保しようとすると、耐熱条件を満たさないこともある。
上述したように、回路基板およびこれに実装される電子部品にはいろんな種類があるから、同じフローはんだ付け条件ではんだ付けしても、はんだの濡れ上がり状態が合格基準を満たすものもあれば満たさないものもあり、全ての電子部品で十分なはんだの濡れ上がり率を確保しようとすると、耐熱条件を満たさないこともある。
従来技術においては、はんだの濡れ上がり状態が合格基準を満たさないものに対しては、はんだゴテや光ビーム、熱風、レーザ光などによる局所加熱による修正工程で合格基準を満たすはんだの濡れ上がり状態を確保している。しかしながら、この方法では修正工程が個別作業となって余分の工数を必要とするし、接合品質にもバラツキが生じる。
このような個別の修正工程を必要としないはんだ付け方法として、リフローはんだ付け方法においては、特許文献1に、要求される温度プロフィールを満たす加熱条件を設定する方法が開示されている。これによると、熱容量等が異なる複数の部品の「温度上昇を表す等温線図」を重ね合わせるとともに、「部品のはんだ付け性が問題となる領域」と「部品の耐熱性が問題となる領域」とを除外して、「加熱対象物のすべてが所定の温度プロフィールを満たす加熱条件」を設定する。
このような個別の修正工程を必要としないはんだ付け方法として、リフローはんだ付け方法においては、特許文献1に、要求される温度プロフィールを満たす加熱条件を設定する方法が開示されている。これによると、熱容量等が異なる複数の部品の「温度上昇を表す等温線図」を重ね合わせるとともに、「部品のはんだ付け性が問題となる領域」と「部品の耐熱性が問題となる領域」とを除外して、「加熱対象物のすべてが所定の温度プロフィールを満たす加熱条件」を設定する。
上記の特許文献1に開示されているのは、リフローはんだ付け方法によって熱容量や耐熱性の異なる複数の電子部品を、特性を損なうことなく且つ確実に接合品質を確保してはんだ付けしようとするものである。
一方、この発明の課題は、熱容量や耐熱性の異なるものを含む複数の挿入実装電子部品を同一回路基板に搭載してはんだ付けするフローはんだ付け方法において、電子部品の特性を損なうことなく且つ確実に接合品質を確保してはんだ付けしようとするものである。
一方、この発明の課題は、熱容量や耐熱性の異なるものを含む複数の挿入実装電子部品を同一回路基板に搭載してはんだ付けするフローはんだ付け方法において、電子部品の特性を損なうことなく且つ確実に接合品質を確保してはんだ付けしようとするものである。
請求項1の発明は、ランドおよびスルーホールを有する回路基板に、リードを有する挿入実装電子部品を実装するのに際して、前記挿入実装電子部品を前記回路基板のスルーホールにそのリードを回路基板の上面側から下面側へ挿入させた状態で配置し、この状態の回路基板の下面を上方へ噴出する溶融はんだに接触させ、回路基板のランドおよびスルーホールとスルーホールに挿入されたリードとをはんだ付けするフローはんだ付け方法であって、前記回路基板の種類と前記挿入実装電子部品の熱容量および耐熱温度と使用はんだの種類とはんだ付け条件との組み合わせによって得られる、スルーホール内のはんだの濡れ上がり特性および挿入実装電子部品の本体部の温度に基づいて、はんだ付け条件の許容範囲を特定する許容範囲特定工程と、この工程で得られたはんだ付け条件の許容範囲を用いて、回路基板の種類およびはんだの種類に対応させて、同じ耐熱温度を有する挿入実装電子部品毎に挿入実装電子部品の熱容量とはんだ付け条件の許容範囲との相関関係を取得する相関関係取得工程と、この工程で得られた相関関係に基づいてフローはんだ付けの対象とする回路基板および挿入実装電子部品のはんだ付け条件を決定するはんだ付け条件決定工程と、を有する。
挿入実装電子部品の熱容量とはんだ付け条件の許容範囲との相関関係を取得し、それに基づいてはんだ付け条件を決定するので、どのような熱容量の挿入実装電子部品に対しても、その相関関係よりはんだ付け条件の許容範囲を把握することができる。
なお、想定される最大と最小の熱容量の挿入実装電子部品を含めて許容範囲特定工程を実行すれば、得られる相関関係の精度がより高くなる。
また、請求項2の発明のように、請求項1に記載のフローはんだ付け方法において、前記はんだ付け条件は、前記回路基板の下面が前記溶融はんだに接触を開始してから接触を終るまでの接合時間であるものとすることができる。
なお、想定される最大と最小の熱容量の挿入実装電子部品を含めて許容範囲特定工程を実行すれば、得られる相関関係の精度がより高くなる。
また、請求項2の発明のように、請求項1に記載のフローはんだ付け方法において、前記はんだ付け条件は、前記回路基板の下面が前記溶融はんだに接触を開始してから接触を終るまでの接合時間であるものとすることができる。
請求項1の発明においては、挿入実装電子部品の熱容量とはんだ付け条件の許容範囲との相関関係を取得し、それに基づいてはんだ付け条件を決定するので、どのような熱容量の挿入実装電子部品に対しても、その相関関係よりはんだ付け条件の許容範囲を把握することができる。
したがって、この発明によれば、熱容量や耐熱性の異なるものを含む複数の挿入実装電子部品を同一回路基板に搭載してはんだ付けする時にも、電子部品の特性を損なうことなく且つ確実に接合品質を確保してはんだ付けすることができる。このため、はんだゴテなどによる個別の修正工程が不要となり、タクトタイムの改善および生産性の向上が図れる。
また、上記はんだ付け条件としては、例えば請求項2の発明のように回路基板の下面が溶融はんだに接触を開始してから接触を終るまでの接合時間を対象とすることができる。
したがって、この発明によれば、熱容量や耐熱性の異なるものを含む複数の挿入実装電子部品を同一回路基板に搭載してはんだ付けする時にも、電子部品の特性を損なうことなく且つ確実に接合品質を確保してはんだ付けすることができる。このため、はんだゴテなどによる個別の修正工程が不要となり、タクトタイムの改善および生産性の向上が図れる。
また、上記はんだ付け条件としては、例えば請求項2の発明のように回路基板の下面が溶融はんだに接触を開始してから接触を終るまでの接合時間を対象とすることができる。
この発明によるフローはんだ付け方法は、ランドおよびスルーホールを有する回路基板に、リードを有する挿入実装電子部品を実装するものであって、挿入実装電子部品の熱容量とはんだ付け条件の許容範囲との相関関係を取得し、それに基づいてはんだ付け条件を決定することが特徴であり、図1に示す3つの工程「はんだ付け条件の許容範囲特定工程」と「相関関係取得工程」と「はんだ付け条件決定工程」を有する。
「はんだ付け条件の許容範囲特定工程」では、回路基板の種類と挿入実装電子部品の熱容量および耐熱温度と使用はんだの種類とはんだ付け条件との組み合わせによって得られる、スルーホール内のはんだの濡れ上がり特性および挿入実装電子部品の本体部の温度に基づいて、はんだ付け条件の許容範囲を特定する。「相関関係取得工程」では、前工程で得られたはんだ付け条件の許容範囲を用いて、回路基板の種類およびはんだの種類に対応させて、同じ耐熱温度を有する挿入実装電子部品毎に挿入実装電子部品の熱容量とはんだ付け条件の許容範囲との相関関係を取得する。「はんだ付け条件決定工程」では、前工程で得られた相関関係に基づいてフローはんだ付けの対象とする回路基板および挿入実装電子部品のはんだ付け条件を決定する。
熱容量とはんだ付け条件の許容範囲との相関関係が得られているので、その相関関係からどのような熱容量の電子部品に対するはんだ付け条件の許容範囲をも把握することができる。
以下において、実施例を用いて実施の形態を説明する。
「はんだ付け条件の許容範囲特定工程」では、回路基板の種類と挿入実装電子部品の熱容量および耐熱温度と使用はんだの種類とはんだ付け条件との組み合わせによって得られる、スルーホール内のはんだの濡れ上がり特性および挿入実装電子部品の本体部の温度に基づいて、はんだ付け条件の許容範囲を特定する。「相関関係取得工程」では、前工程で得られたはんだ付け条件の許容範囲を用いて、回路基板の種類およびはんだの種類に対応させて、同じ耐熱温度を有する挿入実装電子部品毎に挿入実装電子部品の熱容量とはんだ付け条件の許容範囲との相関関係を取得する。「はんだ付け条件決定工程」では、前工程で得られた相関関係に基づいてフローはんだ付けの対象とする回路基板および挿入実装電子部品のはんだ付け条件を決定する。
熱容量とはんだ付け条件の許容範囲との相関関係が得られているので、その相関関係からどのような熱容量の電子部品に対するはんだ付け条件の許容範囲をも把握することができる。
以下において、実施例を用いて実施の形態を説明する。
図2は、この発明によるフローはんだ付け方法の実施例を説明するための挿入実装電子部品の熱容量と接合時間の相関関係を示す相関図であり、図3は、図2の相関図を作成するためのデータ取得プロセスを示すフローダイアグラムである。
なお、接合時間は、図5に示すように、プリント基板の下面(図4ではプリント基板1のB面11)が上方に噴出してくる溶融はんだ(図4では噴流はんだ3)に接触を開始してから接触を終るまでの時間である。
まず、「はんだ付け条件の許容範囲特定工程」として、プリント基板に、熱容量がそれぞれ6.8mJ/K、17.2 mJ/Kおよび75.7 mJ/Kで同じ耐熱性を有する3種の挿入実装電子部品を搭載し、錫銀銅系の鉛フリーはんだを用い、噴流はんだ温度250℃で、図5と同様の温度プロフィイルによって、接合時間を短時間から長時間に変化させて、繰り返しフローはんだ付けした。この際、1回のフローはんだ付け毎に、電子部品の本体部の最高温度を測定し、はんだ付け終了後、はんだの濡れ上がり率を評価し、電子部品の特性変化の有無により耐熱性を確認した。
なお、接合時間は、図5に示すように、プリント基板の下面(図4ではプリント基板1のB面11)が上方に噴出してくる溶融はんだ(図4では噴流はんだ3)に接触を開始してから接触を終るまでの時間である。
まず、「はんだ付け条件の許容範囲特定工程」として、プリント基板に、熱容量がそれぞれ6.8mJ/K、17.2 mJ/Kおよび75.7 mJ/Kで同じ耐熱性を有する3種の挿入実装電子部品を搭載し、錫銀銅系の鉛フリーはんだを用い、噴流はんだ温度250℃で、図5と同様の温度プロフィイルによって、接合時間を短時間から長時間に変化させて、繰り返しフローはんだ付けした。この際、1回のフローはんだ付け毎に、電子部品の本体部の最高温度を測定し、はんだ付け終了後、はんだの濡れ上がり率を評価し、電子部品の特性変化の有無により耐熱性を確認した。
なお、噴流はんだ温度は、図5のB面ピーク温度に相当し、通常、はんだの融点+25℃程度に設定される。
以上のプロセスをまとめると図3のフローダイアグラムとなる。濡れ上がり率が規格を満たした時点で、接合時間の下限値を決定し、本体部の温度が耐熱温度に達した時点または特性変化が現れた時点で、接合時間の上限値を決定する。
図2は、このようにして得られた結果を示したものであり、ハッチング部が許容接合時間範囲を示している。
このような図を耐熱性の異なる挿入実装電子部品毎に作成しておけば、どのような熱容量を有する挿入実装電子部品についても、その許容接合時間を把握することができるので、はんだ接合品質を確保することができる。
この実施例は、はんだ付け条件の内の接合時間に関するものであるが、他のはんだ付け条件に関しても同様の方法で相関関係を取得することができることは言うまでもないであろう。
以上のプロセスをまとめると図3のフローダイアグラムとなる。濡れ上がり率が規格を満たした時点で、接合時間の下限値を決定し、本体部の温度が耐熱温度に達した時点または特性変化が現れた時点で、接合時間の上限値を決定する。
図2は、このようにして得られた結果を示したものであり、ハッチング部が許容接合時間範囲を示している。
このような図を耐熱性の異なる挿入実装電子部品毎に作成しておけば、どのような熱容量を有する挿入実装電子部品についても、その許容接合時間を把握することができるので、はんだ接合品質を確保することができる。
この実施例は、はんだ付け条件の内の接合時間に関するものであるが、他のはんだ付け条件に関しても同様の方法で相関関係を取得することができることは言うまでもないであろう。
1 プリント基板
11 B面 12 F面 13 スルーホール
14 B面ランド 15 F面ランド
2 噴流ノズル
3 噴流はんだ
4 はんだ
11 B面 12 F面 13 スルーホール
14 B面ランド 15 F面ランド
2 噴流ノズル
3 噴流はんだ
4 はんだ
Claims (2)
- ランドおよびスルーホールを有する回路基板に、リードを有する挿入実装電子部品を実装するのに際して、前記挿入実装電子部品を前記回路基板のスルーホールにそのリードを回路基板の上面側から下面側へ挿入させた状態で配置し、この状態の回路基板の下面を上方へ噴出する溶融はんだに接触させ、回路基板のランドおよびスルーホールとスルーホールに挿入されたリードとをはんだ付けするフローはんだ付け方法であって、
前記回路基板の種類と前記挿入実装電子部品の熱容量および耐熱温度と使用はんだの種類とはんだ付け条件との組み合わせによって得られる、スルーホール内のはんだの濡れ上がり特性および挿入実装電子部品の本体部の温度に基づいて、はんだ付け条件の許容範囲を特定する許容範囲特定工程と、
この工程で得られたはんだ付け条件の許容範囲を用いて、回路基板の種類およびはんだの種類に対応させて、同じ耐熱温度を有する挿入実装電子部品毎に挿入実装電子部品の熱容量とはんだ付け条件の許容範囲との相関関係を取得する相関関係取得工程と、
この工程で得られた相関関係に基づいてフローはんだ付けの対象とする回路基板および挿入実装電子部品のはんだ付け条件を決定するはんだ付け条件決定工程と、
を有する、
ことを特徴とするフローはんだ付け方法。 - 請求項1に記載のフローはんだ付け方法において、
前記はんだ付け条件は、前記回路基板の下面が前記溶融はんだに接触を開始してから接触を終るまでの接合時間である
ことを特徴とするフローはんだ付け方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010128505A JP2011254034A (ja) | 2010-06-04 | 2010-06-04 | フローはんだ付け方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010128505A JP2011254034A (ja) | 2010-06-04 | 2010-06-04 | フローはんだ付け方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011254034A true JP2011254034A (ja) | 2011-12-15 |
Family
ID=45417707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010128505A Pending JP2011254034A (ja) | 2010-06-04 | 2010-06-04 | フローはんだ付け方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011254034A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018025314A1 (ja) * | 2016-08-01 | 2018-02-08 | 富士機械製造株式会社 | はんだ付け装置 |
WO2018061207A1 (ja) * | 2016-09-30 | 2018-04-05 | 富士機械製造株式会社 | 対基板作業機、および挿入方法 |
-
2010
- 2010-06-04 JP JP2010128505A patent/JP2011254034A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018025314A1 (ja) * | 2016-08-01 | 2018-02-08 | 富士機械製造株式会社 | はんだ付け装置 |
CN109565938A (zh) * | 2016-08-01 | 2019-04-02 | 株式会社富士 | 钎焊装置 |
US20190176256A1 (en) * | 2016-08-01 | 2019-06-13 | Fuji Corporation | Soldering device |
US10569351B2 (en) | 2016-08-01 | 2020-02-25 | Fuji Corporation | Soldering device |
CN109565938B (zh) * | 2016-08-01 | 2022-06-03 | 株式会社富士 | 钎焊装置 |
WO2018061207A1 (ja) * | 2016-09-30 | 2018-04-05 | 富士機械製造株式会社 | 対基板作業機、および挿入方法 |
CN109792844A (zh) * | 2016-09-30 | 2019-05-21 | 株式会社富士 | 对基板作业机及***方法 |
EP3522687A4 (en) * | 2016-09-30 | 2020-07-08 | Fuji Corporation | MACHINE FOR CARRYING OUT WORK ON A SUBSTRATE AND IMPLEMENTATION METHOD |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108337821B (zh) | 一种电路板的焊接方法 | |
US8338715B2 (en) | PCB with soldering pad projections forming fillet solder joints and method of production thereof | |
CN104540333A (zh) | 3D Plus封装器件的装配工艺方法 | |
US10843284B2 (en) | Method for void reduction in solder joints | |
US20120018498A1 (en) | Pre-solder method and rework method for multi-row qfn chip | |
US20130248237A1 (en) | Printed circuit board | |
KR100899251B1 (ko) | 실장 구조체 | |
JP2011254034A (ja) | フローはんだ付け方法 | |
JP2010109010A (ja) | 挿入実装部品搭載回路基板およびその製造方法 | |
JPS63124496A (ja) | 多端子部品の取付方法 | |
JPH0983128A (ja) | 半導体モジュールの接合構造 | |
US6550662B2 (en) | Chip rework solder tool | |
JP2017162846A (ja) | 回路モジュール及び回路モジュールの製造方法 | |
JP2007027242A (ja) | 基板 | |
Diepstraten et al. | Design Improvements for Selective Soldering Assemblies | |
JP4225164B2 (ja) | 配線基板の製造方法 | |
JP2001085827A (ja) | プリント配線基板 | |
JP2002319747A (ja) | 回路基板 | |
JP2018006416A (ja) | 評価用部品、電子基板、及び電子基板生産システム | |
JP2015149418A (ja) | 電子装置およびその製造方法 | |
JP2018032837A (ja) | 両面実装基板の製造方法 | |
US20130301231A1 (en) | Method for producing an electronic module by means of sequential fixation of the components, and corresponding production line | |
JPH08315877A (ja) | 表面実装型コネクタの実装方法 | |
KR101019101B1 (ko) | Bga형 부품의 납땜 불량 시 대처 방법 | |
JP2527644B2 (ja) | プリント基板の部品取付装置 |