JP2011242211A - 位相差測定装置 - Google Patents
位相差測定装置 Download PDFInfo
- Publication number
- JP2011242211A JP2011242211A JP2010113324A JP2010113324A JP2011242211A JP 2011242211 A JP2011242211 A JP 2011242211A JP 2010113324 A JP2010113324 A JP 2010113324A JP 2010113324 A JP2010113324 A JP 2010113324A JP 2011242211 A JP2011242211 A JP 2011242211A
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- signal
- output
- input signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Phase Differences (AREA)
Abstract
【課題】二つの入力信号の位相差を0〜360度の範囲で連続して安定的に測定可能な位相差測定装置を提供する。
【解決手段】二つの入力信号R,MをR信号分周回路101及びM信号分周回路102で分周し、位相差出力回路103で二つの分周信号の排他的論理和をとることにより分周信号の位相差を算出する。位相差算出部122は位相差出力回路103から出力された分周信号の位相差に基づいて、入力信号R,Mの位相差を算出する。位相差矛盾解決回路110は、位相差が0〜360度の周期範囲を超えたときに、R信号分周回路101をリセットする。二つの位相差測定回路100,200は測定範囲が異なり、セレクタ16は位相差信号のデューティが50%に近い位相差測定回路から出力される位相差を選択する。
【選択図】図1
【解決手段】二つの入力信号R,MをR信号分周回路101及びM信号分周回路102で分周し、位相差出力回路103で二つの分周信号の排他的論理和をとることにより分周信号の位相差を算出する。位相差算出部122は位相差出力回路103から出力された分周信号の位相差に基づいて、入力信号R,Mの位相差を算出する。位相差矛盾解決回路110は、位相差が0〜360度の周期範囲を超えたときに、R信号分周回路101をリセットする。二つの位相差測定回路100,200は測定範囲が異なり、セレクタ16は位相差信号のデューティが50%に近い位相差測定回路から出力される位相差を選択する。
【選択図】図1
Description
本発明は、二つの周期信号の位相差を測定する位相差測定装置に関するものである。
二つの周期信号の位相差を測定する位相差測定装置として、素子遅延型エッジ抽出とRSフリップフロップ回路を組み合わせたものや、排他的論理和回路を使用したものが知られている。
素子遅延型エッジ抽出とRSフリップフロップ回路を組み合わせた位相差測定装置は、一方の入力信号の立ち上がりエッジでRSフリップフロップ回路をセットし、他方の入力信号の立ち上がりエッジでRSフリップフロップ回路をリセットする。これにより、一方の入力信号の立ち上がりから他方の入力信号の立ち上がりまでをHiレベルとし、位相差をデューティ比として持つパルスを得ることができる。そして、積分回路等によりデューティ比に応じた大きさの出力信号を取り出す等により、二つの信号の位相差を測定するように構成される。
排他的論理和回路を使用した位相差測定装置は、一方の入力信号と他方の入力信号の値が等しい場合にL(Low)レベル、異なる場合にH(Hi)レベルを出力することで、入力信号間の位相差をデューティ比として持つパルスを出力する。そして、積分回路等によりデューティ比に応じた大きさの出力信号を取り出す等により、二つの信号の位相差を測定するように構成される(例えば特許文献1を参照)。
しかしながら、素子遅延型エッジ抽出とRSフリップフロップ回路を組み合わせた位相差検出装置では、エッジ抽出でグリッジと称される時間軸方向に非常に短いヒゲ状のパルスを生成し、これをRSフリップフロップ回路の入力信号として使用するため、入力信号の検出エラー等により動作が不安定になりやすい。また、検出エラーを防止するためエッジ抽出で時間軸方向に十分長いパルスを出力するように設定すると、今度は入力信号がともにHレベルになる状況が生じ得る。よく知られるように、RSフリップフロップ回路では両入力信号がHレベルの場合に出力が不定となり、正常な動作が期待できない。このように素子遅延型エッジ抽出とRSフリップフロップ回路を組み合わせた位相差検出装置は、入力信号の扱いが難しく安定動作させることが難しいという課題があった。
排他的論理和回路を使用したものは、上記のような取り扱い上の困難性がなく、広く用いられている。しかし、この手法では二つの入力信号の位相差を360度の範囲で変化させたときに、180+a度と180−a度(aは任意の値)において同じデューティ比を持つ位相差信号が出力される特徴を持つことから、360度の範囲で位相差を測定するには位相差信号をそのまま使用することができない。
この問題を解決する手段として、例えば特許文献1に開示された手法が挙げられる。ところが、この特許文献1に開示されたような従来の手法では、測定範囲が−180度〜+180度であることから、入力信号の位相差が180×n度(nは整数)において出力信号のデューティ比が0%もしくは100%に近くなり、この領域でのスイッチング素子の特性上、真の位相差からの誤差が増加するという課題があった。また、上記のような従来の技術では、二つの入力信号間に1周期(360度)以上の位相差がある場合の測定手段がないという課題があった。さらには、測定範囲が−180度〜+180度である(0度〜360度ではない)ことから、周期数差測定と組み合わせにくいという課題や、二つの入力信号のデューティ比がともに50%でなければ正常な出力が得られないという課題もあった。
本発明は、上記のような課題に鑑みてなされたものであり、入力信号の位相差について、0度〜360度の範囲で連続的に位相差測定が可能な位相差測定装置を提供することを目的とする。また更に進んで、0度〜360度の範囲を超えて1周期以上の位相差となっても正常に測定可能な位相差測定装置を提供することを目的とする。
上記目的を達成するため、本発明による位相差測定装置は、二つの入力信号の位相差を測定する位相差測定装置である。この位相差測定装置は、二つの入力信号を各々分周する第1の分周回路(例えば、実施形態におけるR信号分周回路101,201,401,501等)及び第2の分周回路(例えば、実施形態におけるM信号分周回路102,202,402,502等)、並びに第1、第2の分周回路により分周された二つの分周信号の排他的論理和をとり前記二つの分周信号の位相差に相当する位相差信号を出力する位相差出力回路(例えば、実施形態における位相差出力回路103,203,403,503等)を備えた位相差測定部と、この位相差測定部から出力された位相差信号に基づいて、前記二つの入力信号の位相差を算出する位相差算出部(例えば、実施形態におけるデューティ位相変換テーブル122,222)とを備えて構成される。
上記の本発明において、前記二つの入力信号の位相差が一周期の範囲を超えて変化したときに、第1の分周回路及び第の2分周回路のいずれか一方の分周回路の分周信号を当該分周信号の半周期分シフトさせる位相差無矛盾解決手段(例えば、実施形態における位相差矛盾解決回路110,210,410,510等)を備えることが望ましい。
この場合において、位相差矛盾解決手段は、いずれか一方の分周回路(例えば、実施形態におけるR信号分周回路501)に入力された入力信号と、位相差出力回路(例えば、実施形態における位相差出力回路503)から出力された位相差信号とに基づいて、当該分周回路の分周信号を半周期分シフトさせるように構成することが好ましい。
あるいは、位相差矛盾解決手段は、いずれか一方の分周回路(例えば、実施形態におけるR信号分周回路101,201)に入力された入力信号及び当該分周回路から出力された分周信号と、位相差出力回路(例えば、実施形態における位相差出力回路103,203)から出力された位相差信号とに基づいて、当該分周回路の分周信号を半周期分シフトさせるように構成することも好ましい。
なお、第1の分周回路及び第2の分周回路のいずれか一方がリセット端子またはセット端子付きのT型フリップフロップ回路であり、位相差無矛盾解決手段がリセット端子にリセット信号を出力しまたはセット端子にセット信号を出力することにより、上記のようにいずれか一方の分周回路の分周信号を半周期分シフトさせるように構成することは好ましい構成態様である。
また、以上の本発明において、前記の位相差測定部を二つ備え、第1の位相差測定部に入力される二つの入力信号は第1入力信号R及び第2入力信号Mであり、第2の位相差測定部に入力される二つの入力信号は第1入力信号の極性を反転した反転第1入力信号R′及び第2入力信号Mである。そして、第1の位相差測定部から出力された第1の位相差信号及び第2の位相差測定部から出力された第2の位相差信号から、いずれの位相差信号が各位相差測定部の測定範囲の中心値に近いかを判断する判断手段(例えば、実施形態におけるセレクタ16)と、この判断手段により中心値に近いと判断された位相差測定部から出力された位相差信号に基づいて位相差算出部により算出された位相差を出力させる位相差選択手段(例えば、実施形態における位相差マルチプレクサ18)とを備えることが好ましい。
あるいは、前記の位相差測定部を二つ備え、第1の位相差測定部に入力される二つの入力信号は第1入力信号R及び第2入力信号Mであり、第2の差測定部に入力される二つの入力信号は第1入力信号の位相が180度ずれたオフセット第1入力信号R″と第2入力信号Mである。そして、第1の位相差測定部から出力された第1の位相差信号、及び第2の位相差測定部から出力された第2の前記位相差信号から、いずれの位相差信号が各位相差測定部の測定範囲の中心値に近いかを判断する判断手段(例えば、実施形態におけるセレクタ16)と、この判断手段により中心値に近いと判断された位相差測定部から出力された位相差信号に基づいて前記位相差算出部により算出された位相差を出力させる位相差選択手段(例えば、実施形態における位相差マルチプレクサ18)とを備えることも好ましい。
さらに、第1入力信号Rの周期数をカウントする第1の周期数カウンタ(例えば、実施形態におけるRカウンタ10)と、第2入力信号Mの周期数をカウントする第2の周期数カウンタ(例えば、実施形態におけるMカウンタ11)と、第1入力信号Rに同期したタイミングで第1の周期数カウンタの出力値をラッチする第1の保持回路(例えば、実施形態におけるRカウント値保持回路12)と、第1入力信号Rに同期したタイミングで第2の周期数カウンタの出力値をラッチする第2の保持回路(例えば、実施形態におけるM0カウント値保持回路13)と、第1入力信号の極性を反転した反転第1入力信号R´に同期したタイミングで第2の周期数カウンタの出力値をラッチする第3の保持回路(例えば、実施形態におけるM1カウント値保持回路14)と、第2の保持回路及び第3の保持回路のうち、判断手段により中心値に近いと判断された位相差測定部への入力信号に対応する同期タイミングで動作する保持回路を選択する周期数選択手段と、第1の保持回路にラッチされた出力値と周期数選択手段により選択された保持回路にラッチされた出力値との差分をとる減算器とを備えて構成することが好ましい。
あるいは、第1入力信号Rの周期数をカウントする第1の周期数カウンタ(例えば、実施形態におけるRカウンタ10)と、第2入力信号Mの周期数をカウントする第2の周期数カウンタ(例えば、実施形態におけるMカウンタ11)と、第1入力信号Rに同期したタイミングで第1の周期数カウンタの出力値をラッチする第1の保持回路(例えば、実施形態におけるRカウント値保持回路12)と、第1入力信号Rに同期したタイミングで第2の周期数カウンタの出力値をラッチする第2の保持回路(例えば、実施形態におけるM0カウント値保持回路13)と、第1入力信号の位相が180度ずれたオフセット第1入力信号R″に同期したタイミングで第2の周期数カウンタの出力値をラッチする第3の保持回路(例えば、実施形態におけるM1カウント値保持回路14)と、第2の保持回路及び第3の保持回路のうち、判断手段により中心値に近いと判断された位相差測定部への入力信号に対応する同期タイミングで動作する保持回路を選択する周期数選択手段と、第1の保持回路にラッチされた出力値と周期数選択手段により選択された保持回路にラッチされた出力値との差分をとる減算器とを備えて構成することが好ましい。
本発明に係る位相差測定装置においては、測定対象である二つの入力信号を第1,第2の分周回路により分周して排他的論理和をとることで二つの分周信号の位相差を算出し、算出された位相差を位相差算出部により入力信号の位相差に変換して出力する。そのため、測定対象である二つの入力信号について、0〜360度の範囲について切れ目なく連続した位相差測定が可能となる。また、本発明の位相差測定装置では、分周信号から位相差を算出するため、入力信号の波形がデューティ比50%に限定されることがなく、任意デューティの入力信号の位相差を測定することができる。
また、二つの入力信号の位相差が一周期の範囲を超えて変化したときに、いずれか一方の分周回路の分周信号を当該分周信号の半周期分シフトさせる位相差無矛盾解決手段を備えた構成によれば、分周信号の周期範囲を超えて入力信号の位相が変化した場合であっても、周期範囲を挟む前後の位相差領域で矛盾のない正確な位相差を算出することができる。
この場合において、位相差矛盾解決手段が、一方の分周回路に入力された入力信号(及び当該分周回路から出力された分周信号)と、位相差出力回路から出力された位相差信号とに基づいて、分周回路の分周信号を半周期分シフトさせるような構成によれば、複雑な信号処理を行うことなく上記効果を達成可能な位相差測定装置を提供することができる。さらに、第1,第2の分周回路の一方がリセット端子(セット端子)付きのT型フリップフロップ回路であり、位相差無矛盾解決手段がリセット端子(セット端子)にリセット信号(セット信号)を出力することにより、いずれか一方の分周回路の分周信号を半周期分シフトさせるような構成によれば、極めて簡明かつ低廉な回路構成で上記効果を達成可能な位相差測定装置を提供することができる。
また、第1入力信号Rと第2入力信号Mの位相差を測定する第1の位相差測定部と、第1入力信号の極性を反転した反転第1入力信号R′(あるいはオフセット第1入力信号R″)と2入力信号Mの位相差を測定する第2の位相差測定部と、これら二つの測定部から出力された第1,第2の位相差信号のいずれが各位相差測定部の測定範囲の中心値に近いかを判断する判断手段と、判断手段により中心値に近いと判断された位相差測定部の位相差信号に基づいて位相差を出力させる位相差選択手段とを備えて位相差測定装置を構成する。このような位相差測定装置によれば、各々の測定範囲の端部が他方の測定範囲の中央となるところ、常に中央に近い(すなわち安定した)位相差信号を読み出して、安定かつ正確な位相差測定を実現することができる。
また、第1,第2入力信号の周期数をカウントする第1,第2の周期数カウンタと、これらのカウント値を第1入力信号Rに同期したタイミングでラッチする第1,第2の保持回路と、反転第1入力信号R´(あるいはオフセット第1入力信号R″)に同期したタイミングで第2の周期数カウンタの出力値をラッチする第3の保持回路と、第2,第3の保持回路のうち判断手段により中心値に近いと判断された位相差測定部への入力信号に対応する同期タイミングで動作する保持回路を選択する周期数選択手段と、第1の保持回路にラッチされた出力値と周期数選択手段により選択された保持回路にラッチされた出力値との差分をとる減算器とを備えて位相差測定装置を構成する。このような位相差測定装置によれば、分周信号の一周期以内の測定領域について安定かつ正確な位相差測定が可能であることに加えて、当該一周期を超えて変化する入力信号の位相差についても、周期数を含めた正確な位相差測定を実現することができる。
従って、本発明によれば、入力信号の位相差について0度〜360度の範囲で連続的に位相差測定が可能な位相差測定装置を提供することができる。また、0度〜360度の範囲を超えて1周期以上の位相差となっても正常に測定可能な位相差測定装置を提供することができる。
以下、本発明を実施するための形態について図面を参照しながら説明する。図1に本発明に係る位相差測定装置1を例示するブロック図を示しており、まず、この図を参照しながら、位相差測定装置1の概要構成について説明する。
位相差測定装置1は、大別的に、二つの入力信号の周期数差を測定する周期数差測定ブロックAと、これら二つの入力信号の一周期内の位相差を測定する位相差測定ブロックBとからなり、これらの測定ブロックA,Bにより計測された測定値から、二つの入力信号間の位相差を測定する。位相差測定装置1は、例えばレーザー測長システム等に好適に用いられる。いま、二つの入力信号の一方を入力信号R、他方を入力信号Mとする。
[周期数差測定ブロック]
周期数差測定ブロックAは、入力信号Rの周期数を計測するR周期数計測系(10,12)、入力信号Mの周期数を計測するM周期数計測系(11,13,14,15)、M周期数計測系に保持された二つのカウント値のいずれを選択するか判断するセレクタ16、セレクタ16の判断に基づいて入力信号Mのカウント値を出力する周期数マルチプレクサ17、R周期数計測系により計測された入力信号Rの周期数とM周期数計測系により計測され周期数マルチプレクサ17から出力された入力信号Mの周期数との周期数差を算出する減算器19、及び減算器から出力された周期数差の出力信号を保持する周期数差保持回路20などから構成される。
周期数差測定ブロックAは、入力信号Rの周期数を計測するR周期数計測系(10,12)、入力信号Mの周期数を計測するM周期数計測系(11,13,14,15)、M周期数計測系に保持された二つのカウント値のいずれを選択するか判断するセレクタ16、セレクタ16の判断に基づいて入力信号Mのカウント値を出力する周期数マルチプレクサ17、R周期数計測系により計測された入力信号Rの周期数とM周期数計測系により計測され周期数マルチプレクサ17から出力された入力信号Mの周期数との周期数差を算出する減算器19、及び減算器から出力された周期数差の出力信号を保持する周期数差保持回路20などから構成される。
R周期数計測系は、入力信号Rの周期数をカウントするRカウンタ10と、Rカウンタ10のカウント値を入力信号Rに同期したタイミング(本実施形態においては入力信号Rの立ち上がり)でラッチするRカウント値保持回路12とを有して構成される。
M周期数計測系は、入力信号Mの周期数をカウントするMカウンタ11、Mカウンタ11のカウント値を入力信号Rに同期したタイミング(入力信号Rの立ち上がり)でラッチするM0カウント値保持回路13、Mカウンタ11のカウント値を入力信号Rの極性を反転した反転入力信号R′に同期したタイミング(典型的には入力信号Rの立下り)でラッチするM1カウント値保持回路14、及びM1カウント値保持回路14によりラッチされたカウント値を入力信号Rに同期したタイミングで保持するM11カウント値保持回路15などから構成される。
セレクタ16については、後に詳述するが、第1,第2の位相測定部100,200から出力された二つの位相差信号から、いずれの位相差信号が各位相差測定部の測定範囲の中心値に近いかを判断する判断手段である。セレクタ16は、M0カウント値保持回路13及びM1カウント値保持回路14(M11カウント値保持回路15)のうち、位相差信号が中心値に近いと判断された入力信号に対応する同期タイミング(入力信号Rの立ち上がりまたは立下りタイミング)のカウント値保持回路を選択する。そして、選択した同期タイミングのカウント値保持回路を指定する選択信号を、周期数マルチプレクサ17に出力する。
周期数マルチプレクサ17は、セレクタ16の選択信号に基づいて、M0カウント値保持回路13またはM11カウント値保持回路15に保持されたカウント値を、入力信号Mの周期数として減算器19に出力する。減算器19は、Rカウント値保持回路12から出力された入力信号Rの周期数と、周期数マルチプレクサ17から出力された入力信号Mの周期数とから、入力信号Rと入力信号Mとの周期数差を算出する。周期数差保持回路20は、減算器19により算出された周期数差を保持し、これを入力信号Rと入力信号Mとの周期数差として出力する。
[位相差測定ブロック]
位相差測定ブロックBは、大別的に、入力信号Rと入力信号Mとの位相差を測定する第1位相差測定部B1、反転入力信号R′と入力信号Mとの位相差を測定する第2位相差測定部B2、第1位相差測定部B1により測定された位相差信号及び第2位相差測定部B2により測定された位相差信号に基づき、いずれの位相差信号が各位相差測定部B1,B2の測定範囲の中心値に近いかを判断して選択信号を出力するセレクタ16、セレクタ16の選択信号に基づいて入力信号間の位相差を出力する位相差マルチプレクサ18、及び位相差マルチプレクサ18から出力された位相差を保持し出力する位相差保持回路21などから構成される。
位相差測定ブロックBは、大別的に、入力信号Rと入力信号Mとの位相差を測定する第1位相差測定部B1、反転入力信号R′と入力信号Mとの位相差を測定する第2位相差測定部B2、第1位相差測定部B1により測定された位相差信号及び第2位相差測定部B2により測定された位相差信号に基づき、いずれの位相差信号が各位相差測定部B1,B2の測定範囲の中心値に近いかを判断して選択信号を出力するセレクタ16、セレクタ16の選択信号に基づいて入力信号間の位相差を出力する位相差マルチプレクサ18、及び位相差マルチプレクサ18から出力された位相差を保持し出力する位相差保持回路21などから構成される。
第1位相差測定部B1は、図中にそれぞれ点線で囲んで示す位相差測定回路100及び位相差矛盾解決回路110と、デューティ値生成回路120と、デューティ値保持回路121と、デューティ−位相変換テーブル122などから構成される。
デューティ値生成回路120は、位相差測定回路100から出力された位相差に応じたデューティ比の位相差信号を、デューティ比に応じたデジタル値(「デューティ値」という)にAD変換して出力する。デューティ値保持回路121は、デューティ値生成回路120から出力されたデューティ値を入力信号Rに同期したタイミング(入力信号Rの立ち上がりタイミング)で保持する。デューティ−位相変換テーブル122は、予め設定記憶された変換テーブルに基づいて、デューティ値保持回路121に保持されたデューティ値を入力信号の位相差に変換するように構成される。
第2位相差測定部B2は、同様に点線で囲んで示す位相差測定回路200及び位相差矛盾解決回路210と、デューティ値生成回路220と、デューティ値保持回路221と、デューティ−位相変換テーブル222などから構成される。
デューティ値生成回路220は、位相差測定回路200から出力された位相差に応じたデューティ比の位相差信号を、デューティ比に応じたデジタルのデューティ値にAD変換して出力する。デューティ値保持回路221は、デューティ値生成回路220から出力されたデューティ値を入力信号Rに同期したタイミング(入力信号Rの立ち上がりタイミング)で保持する。デューティ−位相変換テーブル222は、予め設定記憶された変換テーブルに基づいて、デューティ値保持回路221に保持されたデューティ値を入力信号の位相差に変換するように構成される。
すなわち、本実施形態において、第1位相差測定部B1と第2位相差測定部B2とは、共に二つの入力信号が入力されるものであるが、そのうち一方が入力信号Rと入力信号Mであり、他方が入力信号Rの極性を反転した反転入力信号R′と入力信号Mである、という相違を除いて、各部の基本的な構成が共通になっている。そこで、以下では第1位相差測定部B1の構成及び作用について詳細に説明し、第2位相差測定部B2についての重複説明は省略する。
[第1位相差測定部]
位相差測定回路100は、入力信号Rを二分周するR信号分周回路101と、入力信号Mを二分周するM信号分周回路102と、R信号分周回路101の出力信号とM信号分周回路102の出力信号との排他的論理和(XOR)を出力する位相差出力回路103とを主体として構成される。
位相差測定回路100は、入力信号Rを二分周するR信号分周回路101と、入力信号Mを二分周するM信号分周回路102と、R信号分周回路101の出力信号とM信号分周回路102の出力信号との排他的論理和(XOR)を出力する位相差出力回路103とを主体として構成される。
R信号分周回路101及びM信号分周回路102は、各々入力信号R,Mの立ち上がりエッジに呼応して出力がH(High)レベル−L(Low)レベルに切り替え作動する分周回路である。このように入力信号の立ち上がりエッジに呼応して入力信号をn分周(n=2,4,8…、本実施形態においてn=2)するポジティブエッジトリガ型の分周回路として、D−FF(ディレイ−フリップフロップ)やJK−FFを利用したT−FF(トグル−フリップフロップ)を用いることができ、入力信号を四分周(n=4)する場合にはT−FFを二段直列接続することにより構成することができる。
本実施形態においては、図示のように、R信号分周回路101及びM信号分周回路102ともに、D−FFの反転出力(Qバー)端子とデータ(D)端子を接続してT−FFを構成した構成例を示す。
そのため、R信号分周回路101からは、入力信号Rが二分周されて入力信号Rの半分の周波数をもったデューティ比50%の分周信号(以下、「R分周信号」という)が出力され、M信号分周回路102からは、入力信号Mが二分周されて入力信号Mの半分の周波数をもったデューティ比50%の分周信号(同様、「M分周信号」という)が出力される。これら二つの信号分周回路101,102のうち、一方のR信号分周回路101には、Hレベルの出力をLレベルにリセットするリセット端子が設けられている。
位相差出力回路103は、R信号分周回路101から出力されたR分周信号と、M信号分周回路102から出力されたM分周信号との排他的論理和をとり、これら二つの分周信号の位相差に相当する位相差信号を出力する。すなわち、位相差測定回路100においては、位相差出力回路103が二つの入力信号R,Mの排他的論理和をとるのではなく、これらの入力信号を二分周したR分周信号とM分周信号との排他的論理和をとることが特徴になっている。
図2は、入力信号Rと入力信号Mとの位相関係が変化したときに、R信号分周回路101から出力されるR分周信号(101出力)、M信号分周回路102から出力されるM分周信号(102出力)、及び位相差出力回路103から出力される位相差信号(103出力)の様子を示した説明図である。
図2における(a)は、入力信号Rと入力信号Mとの位相差θが略0度のとき(0度より微小角だけ大きいとき)、(b)〜(e)は、それぞれ入力信号Rと入力信号Mとの位相差θが90,180,270,略360度のとき(360度より微小角だけ小さいとき)の上記各信号の状態を示す。
なお、実施形態においては、入力信号Rと入力信号Mとの位相差は、これら二つの入力信号R,Mの位相が揃った位相差θ=0度の状態から、入力信号Mに対して入力信号Rの位相が進んだときに(入力信号Rに対して入力信号Mの位相が遅れたときに)、進角に応じて位相差θが0〜360度に増大するものとする。
(a)に示すように、二つの入力信号R,Mの位相差が略0度のとき、R信号分周回路101から出力されるR分周信号(101出力)と、M信号分周回路102から出力されるM分周信号(102出力)とは同位相であり、且つこれらの分周信号の位相差がほぼゼロである。そのため、二つの分周信号の排他的論理和である位相差出力回路103からの位相差信号(103出力)のデューティ比は略0%になる。
(b),(c),(d)に示すように、入力信号Rと入力信号Mとの位相差が90,180,270度と大きくなると、これに応じてR分周信号(101出力)とM分周信号(102出力)との位相差が増大し、位相差信号(103出力)のデューティ比がこれに比例して増大する。具値的には、入力信号Rと入力信号Mとの位相差θが90度のときに位相差信号のデューティ比が25%、位相差θが180度のときに位相差信号のデューティ比が50%、位相差θが270度のときに位相差信号のデューティ比が75%になる。
そして、(e)に示すように、入力信号Rと入力信号Mとの位相差θが略360度になると、R分周信号(101出力)とM分周信号(102出力)の位相が逆位相の関係になり、これらの分周信号の位相差がほぼ180度になる。そのため、位相差出力回路103からの位相差信号(103出力)のデューティ比は略100%になる。
このように、位相差測定回路100においては、二つの入力信号R,MをR信号分周回路101及びM信号分周回路102で各々二分周し、二分周されたR分周信号及びM分周信号を位相差出力回路103で排他的論理和をとる。これにより、入力信号Rと入力信号Mとの位相差θ=0〜360度の範囲に対応して、デューティ比が0〜100%の範囲で連続的に変化する位相差信号を抽出することができる。
位相差出力回路103から出力されたデューティ比0〜100%の位相差信号は、デューティ値生成回路120に入力される。デューティ値生成回路120は、ローパスフィルタLPFと、ADコンバータADCとからなり、103から出力されたPWM状態の位相差信号をローパスフィルタLPFでアナログ電圧に変換し、ADコンバータADCによりデューティ比に応じたデジタル値(デューティ値)に変換する。AD変換されたデューティ値は、入力信号Rに同期したタイミングでデューティ値保持回路121により保持される。
デューティ−位相変換テーブル122は、予め設定記憶された変換テーブルに基づいて、デューティ値保持回路121に保持された0〜100%のデューティ値を、0〜360度の入力信号の位相差に変換する。従って、このような構成の第1位相差測定部B1によれば、入力信号Rと入力信号Mとの位相差が0〜360度の範囲で位相差を連続的に計測することができる。
このように、位相差測定回路100においては、入力信号Rと入力信号Mとの位相差が0〜360度の範囲について、デューティ比が0〜100%に連続的に変化する位相差信号が出力される。
[第2位相差測定部]
既述したように、第1位相差測定部B1と第2位相差測定部B2との相違点は、第1位相差測定部B1のR信号分周回路101に入力される信号が入力信号Rであるのに対し、第2位相差測定部B2のR信号分周回路201に入力される信号は入力信号の極性を反転した反転入力信号R′であることである。
既述したように、第1位相差測定部B1と第2位相差測定部B2との相違点は、第1位相差測定部B1のR信号分周回路101に入力される信号が入力信号Rであるのに対し、第2位相差測定部B2のR信号分周回路201に入力される信号は入力信号の極性を反転した反転入力信号R′であることである。
すなわち、第2位相差測定部B2のR信号分周回路201においては、反転入力信号R′の立ち上がりエッジ(入力信号Rの立下りエッジ)に呼応して、反転入力信号R′が二分周される。このことは、入力信号Rがデューティ比50%の周期信号の場合に、入力信号Rの位相を180度シフトさせることと等価であり、その結果、第2位相差測定部B2においてR信号分周回路201から出力される反転入力信号R′の分周信号は、第1位相差測定部B1においてR信号分周回路101から出力される入力信号Rの分周信号と、位相が180度ずれた関係になる。
そのため、第1位相差測定部B1では、位相差測定回路100において二つの入力信号R,Mの位相差θ=0〜360度に対応してデューティ比が0〜100%に変化する位相差信号が出力されるのに対し、第2位相差測定部B2では、位相差測定回路200において二つの入力信号R,Mの位相差θ=−180〜0〜180度に対応してデューティ比が0〜100%に変化する位相差信号が出力される。
そして、位相差測定回路200の位相差出力回路203から出力されたデューティ比0〜100%の位相差信号がデューティ値生成回路220においてデューティ比に応じたデューティ値に変換され、入力信号Rに同期したタイミングでデューティ値保持回路221に保持される。デューティ−位相変換テーブル222は、予め設定記憶された変換テーブルに基づいて、デューティ値保持回路221に保持された0〜100%のデューティ値を、−180度〜0度〜180度の入力信号の位相差に変換する。従って、第2位相差測定部B2においては、入力信号Rと入力信号Mとの位相差が−180〜0〜180度の範囲で連続的に計測される。
[位相差矛盾の問題]
以上のように、位相差測定回路100においては、入力信号Rと入力信号Mとの位相差が0〜360度の範囲でデューティ比が0〜100%に連続的に変化する位相差信号が出力される。また、位相差測定回路200においては、入力信号Rと入力信号Mとの位相差が−180〜0〜180度の範囲でデューティ比が0〜100%に連続的に変化する位相差信号が出力される。
以上のように、位相差測定回路100においては、入力信号Rと入力信号Mとの位相差が0〜360度の範囲でデューティ比が0〜100%に連続的に変化する位相差信号が出力される。また、位相差測定回路200においては、入力信号Rと入力信号Mとの位相差が−180〜0〜180度の範囲でデューティ比が0〜100%に連続的に変化する位相差信号が出力される。
しかしながら、二つの入力信号R,Mの位相差が、上記各範囲を超えて変化すると、二つの入力信号R,Mの位相の関係が同一であるにもかかわらずデューティ比が大きく異なる場合や、二つの入力信号R,Mの位相の関係が異なるにもかかわらずデューティ比が同一になる矛盾(本明細書において「位相差矛盾」という)が生じる。例えば、位相差測定回路100において、前者は0度と360度の場合であり、後者は0±α度や360±α度の場合である。
まず前者の場合についてみると、図2における(a)と(e)では、入力信号Rと入力信号Mの位相の関係がほぼ同じであるが、103出力(位相差信号)のデューティ比Dは0%と100%であり、大きく異なった値になる。
次に、図3及び4に後者の場合の各信号の状態を示す。図3は入力信号R,Mの位相差θが0度付近における各信号の状態を示しており、(a)は入力信号Rと入力信号Mの位相差θ=−α度、(b)は位相差θ=0度、(c)は位相差θ=α度である。また、図4は360度付近における各信号の状態を示しており、(a)は入力信号Rと入力信号Mの位相差θ=−α度、(b)は位相差θ=0度、(c)は位相差θ=α度である。なお、各図における信号は、上から順に、入力信号R、入力信号M、101出力(R分周信号)、102出力(M分周信号)、103出力(位相差信号)である。
図3(a)〜(c)に示されるように、(b)の位相差θ=0度を挟んで(a)のθ=−α度と、(c)のθ=α度では、入力信号Rと入力信号Mの位相の関係が異なっているが、103出力(位相差信号)のデューティ比はともに15%程度(以下15%とする)で同一になっている。
また図4(a)〜(c)に示されるように、(b)の位相差θ=360度を挟んで(a)のθ=360−α度と、(c)のθ=360+α度では、入力信号Rと入力信号Mの位相の関係が異なっているが、103出力(位相差信号)のデューティ比はともに85%程度(以下85%とする)で同一になっている。
つまり、R信号分周回路101とM信号分周回路102がともに入力信号の立ち上がりエッジで動作するT型フリップフロップ回路であるため、位相差出力回路103から出力される位相差信号(103出力)のエッジの位置は保障されるが、出力レベル(デューディ比)は必ずしも保障されない。このため、時間軸で二つの入力信号R,Mの位相の関係が等しくとも図2(a)と(e)のように位相差信号のデューティ比が正反対になる可能性があり、図3の(a)と(c)及び図4の(a)と(c)のように二つの入力信号R,Mの位相の関係が異なるにもかかわらずデューティ比が同一になる位相差矛盾が生じる。
位相差が0〜360度の範囲を周期範囲とした場合、本来的には、位相差が0度を下回ったときに一つ前の周期範囲で位相差が導出されることが望ましく、位相差が360度を超えたときには一つ後の周期範囲で位相差が導出されることが望ましい。
例えば、図3(a)の位相差θ=−α度の状態は、同図(b)(c)が含まれる周期範囲よりも一つ前の周期範囲における360−α度の状態であり、図4(a)に示すようなデューティ比85%の位相差信号を出力することが望まれる。同様に、図4(c)の位相差θ=360+α度の状態は、同図(a)(b)が含まれる周期範囲よりも一つ後の周期範囲におけるα度の状態であり、図3(c)に示すようなデューティ比15%の位相差信号を出力することが望まれる。
位相差測定装置1では、このような位相差矛盾を解決し、二つの入力信号R,Mの位相差が0〜360度の周期範囲を超えて変化したような場合でも、適切な位相差信号を出力するように位相差矛盾解決回路110が設けられている。
また、二つの入力信号の位相差が0度を下回って一つ前の周期範囲になった場合や、360度を超えて一つ後の周期範囲になったような場合に、この周期数差を含めた位相差を正確に測定するために、周期数差測定ブロックAが設けられているのである。周期範囲は異なるが位相差測定回路200においても同様であり、同じ構成の位相差矛盾解決回路220が設けられている。そこで、以下では、位相差矛盾解決回路110を例として構成及び作用について説明する。
[位相差矛盾解決回路の構成及び作用]
位相差矛盾解決回路110は、位相矛盾判断保持回路111と、位相矛盾出力回路112とを有し、入力信号R及びR信号分周回路101から出力されたR分周信号と、位相差出力回路103から出力された位相差信号とに基づいて、位相差矛盾が生じたときに、R信号分周回路101から出力されるR分周信号が分周周期の半周期分シフトするように機能する。
位相差矛盾解決回路110は、位相矛盾判断保持回路111と、位相矛盾出力回路112とを有し、入力信号R及びR信号分周回路101から出力されたR分周信号と、位相差出力回路103から出力された位相差信号とに基づいて、位相差矛盾が生じたときに、R信号分周回路101から出力されるR分周信号が分周周期の半周期分シフトするように機能する。
本実施形態では、位相矛盾判断保持回路111としてD−FF(ディレイ−フリップフロップ)を用いた構成を例示しており、D−FFのクロック端子に入力信号Rが供給され、データ端子に位相差出力回路103から出力される位相差信号が供給される。また、位相矛盾出力回路112はANDゲートを用いた構成例を示し、R信号分周回路101の出力と位相矛盾判断保持回路111の出力との論理積が出力される。位相矛盾出力回路112の出力は、R信号分周回路101のリセット端子に接続されている。
このような構成の位相差矛盾解決回路110は以下のように動作する。まず、図5に、入力信号Rと入力信号Mの位相差θが、0度付近においてθ=α度からθ=−α度に変化したとき(図3における(c)から(a)に変化したとき)の、位相差矛盾解決回路110による矛盾解消の動作状況を示す。
図5に示すタイミングチャートの各波形は、上から順に、入力信号R、入力信号M、R信号分周回路101から出力されるR分周信号(101出力)、M信号分周回路102から出力されるM分周信号(102出力)、位相差出力回路103から出力される位相差信号(103出力)、位相矛盾判断保持回路111の出力信号(111出力)、位相矛盾出力回路112の出力信号(112出力)である。図中には、各信号の変化に起因して生じる他の回路の出力変化を解りやすくするため、信号相互間に矢印を付して対応関係を示している。
なお、以降では、説明の便宜上、R信号分周回路101の出力信号であるR分周信号を101出力、位相差出力回路103の出力信号である位相差信号を103出力、などのように表記する。また前述したように、入力信号Rと入力信号Mの位相差は、二つの入力信号R,Mの位相が揃った位相差θ=0度の状態から、入力信号Mに対して入力信号Rの位相が進んだときに、入力信号Rの進角に応じて位相差θが増大するものとしている。
タイミングt1では、入力信号Mに対して入力信号Rがα度進んだ状態になっている。このタイミングt1付近において、位相差出力回路103から出力される位相差信号(103出力)は、デューティ比が進角αに比例した15%の状態となっており位相差θを正しく表している。
次のタイミングt2では、入力信号Mに対して入力信号Rがα度遅れた状態になっている。つまり、位相差θがα度から0度を超えて−α度に変化した状態であり、タイミングt1の周期範囲より一つ前の周期範囲の360−α度の状態になっている。タイミングt3についても同様である。
そのため、タイミングt2以降については、位相差出力回路103からデューティ比85%の位相差信号が出力されることが望ましい。これを実現するため、位相差矛盾解決回路110により以下の動作が行われる。
タイミングt2付近の領域では、位相差出力回路103から出力された103出力がHレベルになっており、入力信号RがLレベルからHレベルに遷移するため、位相矛盾判断保持回路111から出力される111出力がHレベルに遷移する。また、この111出力とR信号分周回路101から出力される101出力がともにHレベルになることから、位相矛盾出力回路112の出力がHレベルに遷移する。
この112出力のHレベルへの遷移により、R信号分周回路101がリセットされ、Hレベルになっていた101出力がLレベルに変化する。また、101出力のLレベルへの変化に伴って112出力がLレベルに戻る。
一方、R信号分周回路の101出力がLレベルに変化したとき、M信号分周回路の102出力はHレベルのままである。そのため、101出力と102出力の排他的論理和をとる位相差出力回路103の出力がHレベルに遷移し、103出力(位相差信号)はデューティ比が高い高デューティ比状態に遷移する。
この位相差信号(103出力)の高デューティ比状態への遷移動作は、タイミングt2付近の領域で行われ、タイミングt3以降、位相差矛盾のない正しいデューティ比85%の位相差信号が位相差出力回路103から出力される。以上のような各信号の変化は、タイミングt1〜t3における101出力(R分周信号)と102出力(M分周信号)の位相関係から明らかなように、101出力の位相を分周周期の半周期分シフトさせるように作用する。従って、この位相差矛盾解決動作によって、位相差測定回路100は二つの入力信号R,Mの位相差を、位相差矛盾なく0〜360度の範囲で正しく出力する。
図6は、入力信号Rと入力信号Mの位相差θが、360度付近において、θ=360−α度からθ=360+α度に変化したとき(図4における(a)から(c)に変化したとき)の、位相差矛盾解決回路110による矛盾解消の動作状況を示すタイミングチャートである。
タイミングチャートの各波形は、図5と同様に、上から順に、入力信号R、入力信号M、101出力(R分周信号)、102出力(M分周信号)、103出力(位相差信号)、111出力(位相矛盾判断保持回路111の出力信号)、112出力(位相矛盾出力回路112の出力信号)である。また図中には、各信号の変化に起因して生じる他の回路の出力変化を解りやすくするため、信号相互間に矢印を付して対応関係を示している。
タイミングt11では、入力信号Mに対して入力信号Rが360−α度進んだ状態になっている(101出力及び102出力を参照)。このタイミングt11付近において、位相差出力回路103から出力される位相差信号(103出力)は、デューティ比が進角360−αに比例した85%の状態となっており位相差θを正しく表している。
次のタイミングt12では、入力信号Mに対して入力信号Rが更に進んで360+α度の状態になっている。つまり、位相差θが360−α度から360度を超えて360+α度に変化した状態であり、タイミングt11の周期範囲より一つ後の周期範囲のα度の状態になっている。タイミングt13についても同様である。
そのため、タイミングt12以降については、位相差出力回路103からデューティ比15%の位相差信号が出力されることが望ましい。このとき、位相差矛盾解決回路110は以下のように動作する。
タイミングt12付近の領域では、位相差出力回路103から出力された103出力がHレベルになっており、入力信号RがLレベルからHレベルに遷移するため、位相矛盾判断保持回路111から出力される111出力がHレベルに遷移する。また、この111出力とR信号分周回路101から出力される101出力がともにHレベルになることから、位相矛盾出力回路112の出力がHレベルに遷移する。
位相矛盾出力回路112から出力されたHレベルの信号によりR信号分周回路101がリセットされ、Hレベルになっていた101出力がLレベルに変化する。また、101出力のLレベルへの変化に伴って112出力がLレベルに戻る。
一方、R信号分周回路の101出力がLレベルに変化したとき、M信号分周回路の102出力はHレベルである。そのため、101出力と102出力の排他的論理和をとる位相差出力回路103の出力がHレベルとなるが、入力信号Mの立ち上がりエッジに呼応して102出力がLレベルに変化する。このため、103出力(位相差信号)がLレベルに遷移して、デューティ比が低い低デューティ比状態に遷移する。
この位相差信号(103出力)の低デューティ比状態への遷移動作は、タイミングt12付近の領域で行われ、タイミングt13以降では、デューティ比が15%の正しい位相差信号が位相差出力回路103から出力される。以上のような各信号の変化は、タイミングt11〜t13における101出力(R分周信号)と102出力(M分周信号)の位相関係から明らかなように、101出力の位相を分周周期の半周期分シフトさせるように作用する。従って、この位相差矛盾解決動作によって、位相差測定回路100は二つの入力信号R,Mの位相差を、位相差矛盾なく0〜360度の範囲で正しく出力する。
位相差矛盾解決回路210についても、位相差矛盾解決回路110と周期範囲が異なる点を除いて同様であり、位相差測定回路200から入力信号Rと入力信号Mの位相差が−180〜0〜180度の範囲で正しく出力される。
位相差測定回路100,200から出力された位相差信号は、デューティ値生成回路120,220によって各々位相差信号のデューティ比に応じたデューティ値にAD変換され、それぞれデューティ値保持回路121,221に保持される。デューティ−位相変換テーブル122,222は、予め設定記憶された変換テーブルに基づいて、デューティ値保持回路121,221に保持されたデューティ値を位相差に変換する。
[周期範囲端部の問題とセレクタの機能]
次にセレクタ16について説明する。位相差矛盾解決回路110は、入力信号Rと入力信号Mの位相差が0〜360度を超えて変化したときに問題となる位相差矛盾を解決する。しかし、入力信号Rと入力信号Mの位相差が0度または360度付近で変化するとき、位相矛盾解決動作により位相差測定回路100の出力が変動する。つまり、位相測定回路の周期範囲(測定範囲)の端部領域では安定的に位相差測定を行うことが難しい。
次にセレクタ16について説明する。位相差矛盾解決回路110は、入力信号Rと入力信号Mの位相差が0〜360度を超えて変化したときに問題となる位相差矛盾を解決する。しかし、入力信号Rと入力信号Mの位相差が0度または360度付近で変化するとき、位相矛盾解決動作により位相差測定回路100の出力が変動する。つまり、位相測定回路の周期範囲(測定範囲)の端部領域では安定的に位相差測定を行うことが難しい。
このような課題に鑑み、位相差測定装置1では、周期範囲が異なる第1位相差測定部B1と第2位相差測定部B2とを設け、第1位相差測定部B1から出力された位相差信号及び第2位相差測定装置B2から出力された位相差信号から、いずれの位相差信号が各位相差測定部の測定範囲の中心値に近いかをセレクタ16により判断し、中心値に近いと判断された位相差信号のデューティ−位相差変換テーブル122,222で変換された位相差を位相差マルチプレクサ18から出力させるように構成している。
すなわち、セレクタ16は、位相差測定回路100から出力されデューティ値保持回路121に保持された位相差0〜360度を周期範囲とする位相差信号のデューティ値と、位相差測定回路200から出力されデューティ値保持回路122に保持された位相差−180〜0〜180度を周期範囲とする位相差信号のデューティ値とを比較し、デューティ値が50%に近い方を選択して選択信号を出力する。
このセレクタ16の選択により、計測されたデューティ値が25%未満および75%を超える位相差測定回路の位相差信号が除外され、デューティ値が25〜75%の範囲にある位相差測定回路の位相差信号が選択される。
すなわち、第1位相差測定部B1と第2位相差測定部B2の測定範囲を入力信号の半周期分ずらして相補的に作用させ、出力が安定した領域にある位相差測定部から出力された位相差信号に基づいて位相差を出力する。これにより周期範囲の端部領域において生じる出力変動の影響を除外して、安定的に正確な位相差を測定することができる。
セレクタ16は、周期数差測定ブロックAにおいて入力信号Rと入力信号Mの周期数差を算出する際にも重要な動作を行う。以下、周期数差測定ブロックAにおけるセレクタ16の動作について説明する。
入力信号Rと入力信号Mの周期数差を得るため、Rカウンタ10によりカウントされた入力信号Rのカウント値と、Mカウンタ11によりカウントされた入力信号Mのカウント値が減算機19に入力され、減算機19により二つの入力信号R,Mの周期数差が算出される。位相差が第2位相差測定部B2により測定されたものである場合には、周期数もこれに対応する必要がある。この際、カウント値の変化タイミングを合わせておかなければ、減算機19が正常な出力を行うことができない。
位相差測定装置1では、前述したセレクタ16の選択機能を利用することによって、入力信号Rに同期したタイミング(本実施形態において入力信号Rの立ち上がり)で、Rカウンタ10のカウント値及びMカウンタ11のカウント値を適正にラッチできるように構成されている。
具体的には、セレクタ16が第1位相差測定部B1のデューティ−位相変換テーブル122を選択するように動作した場合には、位相差測定回路100から出力される位相差信号のデューティ比が25〜75%の範囲にあり、入力信号Rと入力信号Mの位相差は90〜270度の範囲であると判断できる。
このため、セレクタ16は、Mカウンタ11の出力をそのまま入力信号Rの立ち上がりでラッチするM0カウント値保持回路13が対応すると判断して、M0カウント値保持回路13のカウント値を選択する選択信号を周期数マルチプレクサ17に出力する。
周期数マルチプレクサ17は、この選択信号に基づいてM0カウント値保持回路13のカウント値を減算器19に出力する。減算器19では、ともに入力信号Rに同期してラッチされた入力信号Rのカウント値と入力信号Mのカウント値の差分が算出され、適正な周期数が出力される。
一方、セレクタ16が第2位相差測定部B2のデューティ−位相変換テーブル222を選択するように動作した場合には、位相差測定回路200から出力される位相差信号のデューティ比が25〜75%の範囲にあり、入力信号Rと入力信号Mの位相差は−90〜0〜90度の範囲(反転入力信号R′と入力信号Mの位相差が90〜270度)であると判断できる。
このため、セレクタ16は、入力信号Rを反転した反転入力信号R′の立ち上がりでMカウンタ11の出力をラッチするM1カウント値保持回路14が対応すると判断し、このM1カウント値保持回路14の値を入力信号Rの立ち上がり保持するM11カウント値保持回路15のカウント値を選択する選択信号を周期数マルチプレクサ17に出力する。
周期数マルチプレクサ17は、この選択信号に基づいてM11カウント値保持回路15のカウント値を減算器19に出力する。減算器19では、ともに入力信号Rに同期してラッチされた入力信号Rのカウント値と入力信号Mのカウント値の差分が算出され、適正な周期数が出力される。
周期数差測定ブロックAの減算器19から出力された周期数は、周期数差保持回路20に保持され、位相差測定ブロックBの位相差マルチプレクサ18から出力された一周期内の位相差は、位相差保持回路21に保持される。そのため、周期数差保持回路20に保持された周期数と、位相差保持回路21に保持された一周期内の位相差とから、複数周期の測定範囲について、正確な位相差を導出することができる。
従って、以上説明した位相差測定装置1によれば、二つの入力信号の位相差について0度〜360度の範囲で連続的に位相差測定を行うことができる。また、0度〜360度の範囲を超えて1周期以上の位相差となっても正確に位相差を測定可能な位相差測定装置を提供することができる。
次に、図7に本発明に係る他の実施形態の位相差測定装置2を示す。位相差測定装置2は、位相差測定装置1において入力信号Rの極性を反転した反転入力信号R′を使用していた部分について、Delayed Lock Loop(DLL)により生成した入力信号Rの位相を180度ずらしたオフセット入力信号R″を使用したものである。
端的には図1と図7を対比して明らかなように、位相差測定装置1と位相測定装置2とは、入力信号Rの極性を反転するインバータと、入力信号Rの位相を180度ずらす遅延回路DLLとが相違する点を除いて同一である。
[第2位相差測定部]の説明において触れたように、入力信号Mと反転入力信号R′との排他的論理和により位相差を測定する位相差測定において、入力信号Rがデューティ比50%の周期信号の場合には、入力信号Rの位相を180度シフトさせることと等価である。従って、位相差測定装置2についても、既述した位相差測定装置1と同様に動作し、同様の効果を得ることができる。
一方、入力信号Rの位相を180度シフトさせる構成の位相差測定装置2によれば、入力信号Rが任意のデューティ比であってもデューティ比50%の場合と同様に動作させることができる。これは、反転入力信号R′を用いた場合に、入力信号Rの分周信号と反転入力信号R′の分周信号との位相差が、入力信号Rのデューティ比に応じて変化するのに対し、オフセット入力信号R″を用いた場合には、入力信号Rの分周信号とオフセット入力信号R″の分周信号との位相差が、入力信号Rのデューティ比によらず、必ず180度になるからである。
従って、位相差測定装置2によれば、任意のデューディ比の入力信号の位相差について0度〜360度の範囲で連続的に位相差測定を行うことができ、かつ0度〜360度の範囲を超えて1周期以上の位相差となっても正確に位相差を測定可能な位相差測定装置を提供することができる。
なお、以上説明した実施形態では、セレクタ16がデューティ値保持回路121,221に保持されたデューティ値を参照する構成を例示したが、デューティ−位相変換テーブル122,222を参照するように構成してもよい。
また、実施形態では、位相差矛盾解決回路110,210について、T−FFとANDゲートで構成した構成例を示したが、位相差矛盾を検出しこれを解決可能な回路構成であればよい。図8及び図9に、位相差測定回路100及び位相差矛盾解決回路110に相当する他の構成例を示しており、以下これらの回路の構成及び動作について簡潔に説明する。なお、図8及び図9のタイミングチャートの各波形は、既述した図5、図6と同様である。
図8に示す回路は、入力信号Rを二分周し整形するR信号分周整形回路401、入力信号Mを二分周し整形するM信号分周整形回路402、R信号分周整形回路401の出力信号とM信号分周整形回路402の出力信号との排他的論理和(XOR)を出力する位相差出力回路403、及び位相差矛盾解決回路410などから構成される。
R信号分周整形回路401は、入力信号Rを二分周するポジティブエッジトリガ型のT−FFを利用したR信号分周回路4011と、R信号分周回路4011から出力されたR分周信号(4011出力)と位相差矛盾解決回路410の出力信号(410出力)との排他的論理和を出力するR分周信号整形回路4012とから構成される。
M信号分周整形回路402は、入力信号Mを二分周するポジティブエッジトリガ型のT−FFを利用したM信号分周回路4021と、M信号分周回路4021から出力されたM分周信号(4021出力)を所定時間遅延させて出力するM分周信号整形回路4022とから構成される。
位相差出力回路403はXORゲートからなり、R分周信号整形回路4012から出力された4012出力と、M分周信号整形回路4022から出力された4022出力との排他的論理和をとり、これらの信号の位相差に相当するデューティ比の位相差信号を出力する。
位相差矛盾解決回路410は、D−FFを用いた構成例を示し、クロック端子に入力信号R、データ端子に入力信号Mが供給される。位相差矛盾解決回路410の出力信号(410出力)はR分周信号整形回路4012に供給される。
図8に示すタイミングチャートにおいて、タイミングt21〜t22は、二つの入力信号R,Mの位相差θが、360度付近において360−α度から360+α度(次の周期範囲のα度)に変化した状態を示す。
タイミングt21では、二つの入力信号R,Mの関係から、入力信号Rの分周信号である4011出力がHレベル、位相差矛盾解決回路410の410出力がHレベルになっている。このため、R分周信号整形回路4012の4012出力はLレベルである。このタイミング付近では入力信号Mの立ち上がりに呼応して4022出力がHレベルからLレベルに遷移し、入力信号Rの立ち上がりに呼応して4012出力がLレベルからHレベルに遷移する。そのため、4012出力と4022出力の排他的論理和をとる位相差出力回路403の位相差信号(403出力)がH→L→Hレベルに遷移し、デューティ比が85%の正しい位相差信号が出力されている。
タイミングt22では、入力信号Rの立ち上がりに呼応して4011出力がHレベルに遷移し、410出力がLレベルに遷移する。このため4012出力はこれらの信号の切り替わり時に変動するがHレベルに維持される。このタイミング付近では、4022出力がLレベルのため、403出力はHレベルを維持するが、その後4022出力のHレベルへの遷移に呼応して403出力がLレベルに遷移する。
次のタイミングt23では、入力信号Rの立ち上がりに呼応して4011出力がLレベルに遷移する。しかし、入力信号Rの立ち上がり時に入力信号MがLレベルであるため410出力は変化せずLレベルに維持される。このため4012出力がHレベルからLレベルに遷移する。
このタイミング付近では、入力信号Rの立ち上がりに呼応して4012出力がHレベルからLレベルに遷移し、入力信号Mの立ち上がりに呼応して4022出力がHレベルからLレベルに遷移する。そのため、位相差出力回路403から出力される位相差信号(403出力)がL→H→Lレベルに遷移し、デューティ比が15%の正しい位相差信号が出力される。
以上の動作により位相差矛盾が解消され、タイミングt23では、二つの入力信号R,Mの位相差θがα度の状態にセットされたことが分かる。
タイミングt23〜t24は、二つの入力信号R,Mの位相差θが、0度付近においてα度から−α度(前の周期範囲の360−α度)に変化した状態を示す。
タイミングt24では、入力信号Rの立ち上がりに呼応して4011出力及び410出力がともにHレベルに遷移する。このため4012出力はこれらの信号の切り替わり時に変動するがLレベルに維持される。このタイミング付近では、4022出力がHレベルのため、4012出力同様の変動を受けるが403出力はHレベルに維持される。
次のタイミングt25では、入力信号Rの立ち上がりに呼応して4011出力がLレベルに遷移するが、入力信号Rの立ち上がり時に入力信号MがHレベルであるため410出力は変化せずHレベルに維持される。このため4012出力がLレベルからHレベルに遷移する。
このタイミング付近では、入力信号Mの立ち上がりに呼応して4022出力がHレベルからLレベルに遷移し、入力信号Rの立ち上がりに呼応して4012出力がLレベルからHレベルに遷移する。そのため、位相差出力回路403から出力される位相差信号(403出力)がH→L→Hレベルに遷移し、デューティ比が85%の正しい位相差信号が出力される。
以上の動作により位相差矛盾が解消され、タイミングt25では、二つの入力信号R,Mの位相差θが360−α度の状態にセットされたことが分かる。
従って、図8に示した回路構成を適用しても、位相差測定装置1または位相差測定装置2と同様の動作を実現し、同様の効果を得ることができる。
次に、図9に示す回路は、入力信号Rを二分周するR信号分周回路501、入力信号Mを二分周するM信号分周回路502、R信号分周回路501から出力されるR分周信号(501出力)とM信号分周回路502から出力されるM分周信号(502出力)との排他的論理和を出力する位相差出力回路503、及び位相差矛盾解決回路510により構成される。
R信号分周回路501は、入力信号Rを二分周するポジティブエッジトリガ型のT−FFであり、既述したR信号分周回路101,4011等と同様にD−FFを利用した回路であるが、本構成形態のR信号分周回路501はセット端子を備えている。M信号分周回路502も、入力信号Mを二分周するポジティブエッジトリガ型のT−FFであり、既述したM信号分周回路201,4021と同様の回路である。
位相差出力回路503はXORゲートからなり、R分周信号回路501から出力されたR分周信号(501出力)と、M分周信号回路502から出力されたM分周信号(502出力)との排他的論理和をとり、これらの分周信号の位相差に相当するデューティ比の位相差信号を出力する。
位相差矛盾解決回路510は、リセット端子付きのD−FF(ディレイフリップフロップ)511を用いた構成を例示しており、D−FF511のクロック端子に入力信号R、データ端子に位相差出力回路503から出力される位相差信号(503出力)が供給される。位相差矛盾解決回路510の出力信号(511出力)は、R分周信号回路501のセット端子及びD−FF511のリセット端子に供給される。
図9に示すタイミングチャートにおいて、タイミングt31〜t32は、二つの入力信号R,Mの位相差θが、360度付近において360−α度から360+α度(次の周期範囲のα度)に変化した状態を示す。
タイミングt31では、入力信号M、入力信号Rの立ち上がりに呼応して、入力信号Mの分周信号である502出力がHレベルからLレベル、入力信号Rの分周信号である501出力がLレベルからHレベルに遷移する。このため、位相差矛盾解決回路510の510出力がHレベル→Lレベル→Hレベルに遷移し、デューティ比が85%の正しい位相差信号が出力されている。このとき、位相差矛盾解決回路の出力(511出力)は、入力信号Rの立ち上がり時に503出力がLレベルであるため、Lレベルが維持される。
タイミングt32では、入力信号Rの立ち上がりに呼応して501出力はHレベルからLレベルに遷移し、511出力がLレベルからHレベルに遷移する。また、511出力がHレベルになることから、R信号分周回路501がセット状態になり、501出力がHレベルに遷移する。
このタイミング付近では、入力信号Mが立ち上がり、502出力がLレベルからHレベルに遷移する。そのため、この502出力の変化に呼応して、Hレベルの503出力がLレベルに遷移する。また、511出力はD−FF511のリセット端子に接続されているため、511出力がHレベルからLレベルに遷移する。
次のタイミングt33では、入力信号Rの立ち上がりに呼応して501出力がHレベルからLレベルに遷移する。このタイミング付近では、入力信号Mの立ち上がりに呼応して502出力がHレベルからLレベルに遷移するため、位相差出力回路503から出力される位相差信号(503出力)がL→H→Lレベルに遷移し、デューティ比が15%の正しい位相差信号が出力される。
以上の動作により位相差矛盾が解消され、タイミングt33では、二つの入力信号R,Mの位相差θがα度の状態にセットされたことが分かる。
タイミングt33〜t36は、二つの入力信号R,Mの位相差θが、0度付近においてα度から−α度(前の周期範囲の360−α度)に変化した状態を示す。
タイミングt34では、入力信号Mの立ち上がりに呼応して502出力、503出力がLレベルからHレベルに遷移する。また入力信号Rの立ち上がりに呼応して501出力がLレベルからHレベルに遷移する。そのため、位相差出力回路503から出力される503出力がL→H→Lレベルに遷移し、この段階では、デューティ比が15%の位相差信号が出力される。
なお、入力信号Rの立ち上がり時において503出力がHレベルであることから、511出力がLレベルからHレベルに遷移し、R信号分周回路501のセット端子がHレベルになるが、このとき501出力は既にHレベルにあるため501出力は変化しない。一方、D−FF511のリセット端子がHレベルになるため、511出力がHレベルからLレベルに遷移する。
次のタイミングt35では、入力信号Mの立ち上がりに呼応して502出力がHレベルからLレベルに遷移し、503出力がLレベルからHレベルに遷移する。また入力信号Rの立ち上がりに呼応して501出力がHレベルからLレベルに遷移する。そのため、位相差出力回路503から出力される503出力がL→H→Lレベルに遷移する。
このとき、入力信号Rの立ち上がり時において503出力がHレベルであることから、511出力がLレベルからHレベルに遷移し、R信号分周回路501がセット状態になり、501出力がHレベルに遷移する。そのため、501出力と502出力の排他的論理和である503出力がHレベルに遷移する。
その結果、位相差出力回路503から出力される位相差信号は、α度の状態から前の周期範囲の状態に切り替わり、詳細図示を省略する次のタイミングt36で−α度の状態になる。このとき位相差出力回路503から出力される位相差信号(503出力)はH→L→Hレベルに遷移し、デューティ比が85%の正しい位相差信号が出力される。
以上の動作により位相差矛盾が解消され、タイミングt36では、二つの入力信号R,Mの位相差θが360−α度の状態にセットされたことが分かる。
従って、図9に示した回路構成を適用しても、位相差測定装置1、位相差測定装置2、または図8の回路を適用した位相差測定装置と同様の動作を実現し、同様の効果を得ることができる。
A 周期数差測定ブロック
B 位相差測定ブロック
B1 第1位相差測定部
B2 第2位相差測定部
R 入力信号(第1入力信号)
M 入力信号(第2入力信号)
R′ 反転入力信号(反転第1入力信号)
R″ オフセット入力信号(オフセット第1入力信号)
1,2 位相差測定装置
10 Rカウンタ(第1の周期数カウンタ)
11 Mカウンタ(第2の周期数カウンタ)
12 Rカウント値保持回路(第1の保持回路)
13 M0カウント値保持回路(第2の保持回路)
14 M1カウント値保持回路(第3の保持回路)
15 M11カウント値保持回路
16 セレクタ(判断手段)
17 周期数マルチプレクサ(位相差選択手段)
18 位相差マルチプレクサ(周期数選択手段)
19 減算器
20 周期数差保持回路
21 位相差保持回路
100 位相差測定回路(第1の位相差測定部)
200 位相差測定回路(第2の位相差測定部)
101,201 R信号分周回路(第1の分周回路)
102,202 M信号分周回路(第2の分周回路)
103,203 位相差出力回路
110,210 位相差矛盾解決回路(位相差矛盾解決手段)
111 位相矛盾判断保持回路
112 位相矛盾出力回路
120,220 デューティ値生成回路
121,221 デューティ値保持回路
122,222 デューティ−位相変換テーブル(位相差算出部)
401 R信号分周整形回路(第1の分周回路)
402 M信号分周整形回路(第2の分周回路)
403 位相差出力回路
410 位相差矛盾解決回路
4011 R信号分周回路
4012 R分周信号整形回路
4021 M信号分周回路
4022 M分周信号整形回路
501 R信号分周回路(第1の分周回路)
502 M信号分周回路(第2の分周回路)
503 位相差出力回路
510 位相差矛盾解決回路
511 D−FF
B 位相差測定ブロック
B1 第1位相差測定部
B2 第2位相差測定部
R 入力信号(第1入力信号)
M 入力信号(第2入力信号)
R′ 反転入力信号(反転第1入力信号)
R″ オフセット入力信号(オフセット第1入力信号)
1,2 位相差測定装置
10 Rカウンタ(第1の周期数カウンタ)
11 Mカウンタ(第2の周期数カウンタ)
12 Rカウント値保持回路(第1の保持回路)
13 M0カウント値保持回路(第2の保持回路)
14 M1カウント値保持回路(第3の保持回路)
15 M11カウント値保持回路
16 セレクタ(判断手段)
17 周期数マルチプレクサ(位相差選択手段)
18 位相差マルチプレクサ(周期数選択手段)
19 減算器
20 周期数差保持回路
21 位相差保持回路
100 位相差測定回路(第1の位相差測定部)
200 位相差測定回路(第2の位相差測定部)
101,201 R信号分周回路(第1の分周回路)
102,202 M信号分周回路(第2の分周回路)
103,203 位相差出力回路
110,210 位相差矛盾解決回路(位相差矛盾解決手段)
111 位相矛盾判断保持回路
112 位相矛盾出力回路
120,220 デューティ値生成回路
121,221 デューティ値保持回路
122,222 デューティ−位相変換テーブル(位相差算出部)
401 R信号分周整形回路(第1の分周回路)
402 M信号分周整形回路(第2の分周回路)
403 位相差出力回路
410 位相差矛盾解決回路
4011 R信号分周回路
4012 R分周信号整形回路
4021 M信号分周回路
4022 M分周信号整形回路
501 R信号分周回路(第1の分周回路)
502 M信号分周回路(第2の分周回路)
503 位相差出力回路
510 位相差矛盾解決回路
511 D−FF
Claims (9)
- 二つの入力信号の位相差を測定する位相差測定装置であって、
前記二つの入力信号を各々分周する第1の分周回路及び第2の分周回路、並びに前記第1、第2の分周回路により分周された二つの分周信号の排他的論理和をとり前記二つの分周信号の位相差に相当する位相差信号を出力する位相差出力回路を備えた位相差測定部と、
前記位相差測定部から出力された前記位相差信号に基づいて、前記二つの入力信号の位相差を算出する位相差算出部と
を備えたことを特徴とする位相差測定装置。 - 前記二つの入力信号の位相差が一周期の範囲を超えて変化したときに、前記第1の分周回路及び前記第2の分周回路のいずれか一方の分周回路の分周信号を当該分周信号の半周期分シフトさせる位相差無矛盾解決手段
を備えたことを特徴とする請求項1に記載の位相差測定装置。 - 前記位相差矛盾解決手段は、前記いずれか一方の分周回路に入力された前記入力信号と、前記位相差出力回路から出力された前記位相差信号とに基づいて、当該分周回路の分周信号を半周期分シフトさせる
ことを特徴とする請求項2に記載の位相差測定装置。 - 前記位相差矛盾解決手段は、前記いずれか一方の分周回路に入力された前記入力信号及び当該分周回路から出力された前記分周信号と、前記位相差出力回路から出力された前記位相差信号とに基づいて、当該分周回路の分周信号を半周期分シフトさせる
ことを特徴とする請求項2に記載の位相差測定装置。 - 前記第1の分周回路及び第2の分周回路のいずれか一方が、リセット端子またはセット端子付きのT型フリップフロップ回路であり、
位相差無矛盾解決手段が前記リセット端子にリセット信号を出力しまたはセット端子にセット信号を出力することにより、前記いずれか一方の分周回路の分周信号を半周期分シフトさせる
ように構成したことを特徴とする請求項2〜4のいずれか一項に記載の位相差測定装置。 - 前記位相差測定部を二つ備え、
第1の前記位相差測定部に入力される前記二つの入力信号は、第1入力信号R及び第2入力信号Mであり、
第2の前記位相差測定部に入力される前記二つの入力信号は、前記第1入力信号の極性を反転した反転第1入力信号R′及び前記第2入力信号Mであり、
前記第1の位相差測定部から出力された第1の前記位相差信号、及び前記第2の位相差測定部から出力された第2の前記位相差信号から、いずれの位相差信号が各位相差測定部の測定範囲の中心値に近いかを判断する判断手段と、
前記判断手段により中心値に近いと判断された位相差測定部から出力された位相差信号に基づいて前記位相差算出部により算出された位相差を出力させる位相差選択手段とを備えた
ことを特徴とする請求項1〜5のいずれか一項に記載の位相差測定装置。 - 前記位相差測定部を二つ備え、
第1の前記位相差測定部に入力される前記二つの入力信号は、第1入力信号R及び第2入力信号Mであり、
第2の前記位相差測定部に入力される前記二つの入力信号は、前記第1入力信号の位相が180度ずれたオフセット第1入力信号R″と前記第2入力信号Mであり、
前記第1の位相差測定部から出力された第1の前記位相差信号、及び前記第2の位相差測定部から出力された第2の前記位相差信号から、いずれの位相差信号が各位相差測定部の測定範囲の中心値に近いかを判断する判断手段と、
前記判断手段により中心値に近いと判断された位相差測定部から出力された位相差信号に基づいて前記位相差算出部により算出された位相差を出力させる位相差選択手段とを備えた
ことを特徴とする請求項1〜5のいずれか一項に記載の位相差測定装置。 - 前記第1入力信号Rの周期数をカウントする第1の周期数カウンタと、
前記第2入力信号Mの周期数をカウントする第2の周期数カウンタと、
前記第1入力信号Rに同期したタイミングで前記第1の周期数カウンタの出力値をラッチする第1の保持回路と、
前記第1入力信号Rに同期したタイミングで前記第2の周期数カウンタの出力値をラッチする第2の保持回路と、
前記第1入力信号の極性が反転された反転第1入力信号R´に同期したタイミングで前記第2の周期数カウンタの出力値をラッチする第3の保持回路と、
前記第2の保持回路及び第3の保持回路のうち、前記判断手段により中心値に近いと判断された位相差測定部への入力信号に対応する同期タイミングで動作する保持回路を選択する周期数選択手段と、
前記第1の保持回路にラッチされた出力値と、前記周期数選択手段により選択された保持回路にラッチされた出力値との差分をとる減算器と
を備えたことを特徴とする請求項6に記載の位相差測定装置。 - 前記第1入力信号Rの周期数をカウントする第1の周期数カウンタと、
前記第2入力信号Mの周期数をカウントする第2の周期数カウンタと、
前記第1入力信号Rに同期したタイミングで前記第1の周期数カウンタの出力値をラッチする第1の保持回路と、
前記第1入力信号Rに同期したタイミングで前記第2の周期数カウンタの出力値をラッチする第2の保持回路と、
前記第1入力信号の位相が180度ずれたオフセット第1入力信号R″に同期したタイミングで前記第2の周期数カウンタの出力値をラッチする第3の保持回路と、
前記第2の保持回路及び第3の保持回路のうち、前記判断手段により中心値に近いと判断された位相差測定部への入力信号に対応する同期タイミングで動作する保持回路を選択する周期数選択手段と、
前記第1の保持回路にラッチされた出力値と、前記周期数選択手段により選択された保持回路にラッチされた出力値との差分をとる減算器と
を備えたことを特徴とする請求項7に記載の位相差測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010113324A JP2011242211A (ja) | 2010-05-17 | 2010-05-17 | 位相差測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010113324A JP2011242211A (ja) | 2010-05-17 | 2010-05-17 | 位相差測定装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011242211A true JP2011242211A (ja) | 2011-12-01 |
Family
ID=45409028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010113324A Pending JP2011242211A (ja) | 2010-05-17 | 2010-05-17 | 位相差測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011242211A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3709285A4 (en) * | 2017-11-08 | 2021-08-18 | Boe Technology Group Co., Ltd. | BACKLIGHT SOURCE CONTROL DEVICE, BACKLIGHT SOURCE CONTROL METHOD AND DISPLAY DEVICE |
-
2010
- 2010-05-17 JP JP2010113324A patent/JP2011242211A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3709285A4 (en) * | 2017-11-08 | 2021-08-18 | Boe Technology Group Co., Ltd. | BACKLIGHT SOURCE CONTROL DEVICE, BACKLIGHT SOURCE CONTROL METHOD AND DISPLAY DEVICE |
US11398193B2 (en) | 2017-11-08 | 2022-07-26 | Ordos Yuansheng Optoelectronics Co., Ltd. | Controlling backlight device based on scan state of a gate driving circuit and driving method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102309359B1 (ko) | 레인지 및 감도가 상승한 시간-디지털 컨버터 | |
TW200826503A (en) | All digital pulse-width control apparatus | |
CN103257569B (zh) | 时间测量电路、方法和*** | |
US8362932B2 (en) | Circuit with a time to digital converter and phase measuring method | |
US8896477B2 (en) | Time-to-digital converter | |
US10491201B2 (en) | Delay circuit, count value generation circuit, and physical quantity sensor | |
JP3597782B2 (ja) | クロック信号補正回路および半導体装置 | |
JP2009065533A (ja) | ジッタ検出回路及び半導体装置 | |
US7643598B2 (en) | Frequency lock detector | |
JP3838654B1 (ja) | タイムインターバル測定装置およびジッタ測定装置 | |
JP5268770B2 (ja) | 周波数測定回路 | |
US9130578B2 (en) | PLL circuit | |
JP2011242211A (ja) | 位相差測定装置 | |
JP6564378B2 (ja) | アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法 | |
US9891594B2 (en) | Heterogeneous sampling delay line-based time to digital converter | |
JP2013205092A (ja) | 時間測定装置 | |
TWI473432B (zh) | 多相位時脈除頻器 | |
CN110678760A (zh) | 频率估计 | |
US7924966B2 (en) | Symmetry corrected high frequency digital divider | |
JP2007221587A (ja) | 可変分周器および検波器 | |
JP2019124478A (ja) | 時間計測回路 | |
JP3864583B2 (ja) | 可変遅延回路 | |
JPH11177427A (ja) | 信号位相差検出回路及び信号位相差検出方法 | |
JP3341544B2 (ja) | 信号周期計測装置 | |
KR101882947B1 (ko) | 고주파수 발진기를 이용한 주파수 체배 회로 |