JP2011237446A - Method for collectively moving ic - Google Patents
Method for collectively moving ic Download PDFInfo
- Publication number
- JP2011237446A JP2011237446A JP2011160373A JP2011160373A JP2011237446A JP 2011237446 A JP2011237446 A JP 2011237446A JP 2011160373 A JP2011160373 A JP 2011160373A JP 2011160373 A JP2011160373 A JP 2011160373A JP 2011237446 A JP2011237446 A JP 2011237446A
- Authority
- JP
- Japan
- Prior art keywords
- tray
- test
- test tray
- printed circuit
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
本考案はメモリＩＣなどのＩＣのテストやプログラムやデータの書き込みなどを従
来仕様より効率良く実施する治具及び機構に関するものである。
The present invention relates to a jig and mechanism for performing an IC test such as a memory IC and writing a program and data more efficiently than the conventional specification.
図１に示す様に従来テストやデータの書き込みなどを必要とする１のＩＣ（半導
体デバイス）は出荷搬送にも使用される２のIＣトレーに搭載されている。ＩＣト
レーに搭載されたICは３のＩＣハンドラの腕で１個〜数個づつ（例えば4個）捕
まれてライタやテスタと接続されている４のテストトレーに実装されたICソケッ
トに挿入される。テストやデータの書き込みなどが終了すると再度３のＩＣハン
ドラの腕で１のデバイスが２のＩＣトレーに移される。図２は図１に示す２のIC
トレーの一部拡大図である。 １のＩＣが搭載されており、出荷搬送にも使用さ
れている。
As shown in FIG. 1, one IC (semiconductor device) that requires conventional testing and data writing is mounted on two IC trays that are also used for shipping and transporting. The IC mounted on the IC tray is caught by one to several (for example, four) by the arms of the 3 IC handlers and inserted into the IC socket mounted on the 4 test tray connected to the writer or tester. . When the test or data writing is completed, the device of 1 is again transferred to the IC tray of 2 by the arm of the IC handler. 2 shows the two ICs shown in FIG.
It is a partial enlarged view of a tray. No. 1 IC is mounted and used for shipping and transporting.
以上の様な一連の動作を２のＩＣトレーに搭載されている１の全デバイス分実行し
なければならず テストやデータの書き込みなどで多量のＩＣを移し変えるになり、
非常に効率が悪い。
Very inefficient.
従来のＩＣハンドラとＩＣトレーでは、ＩＣハンドラの動きも複雑であり多量の半
導体デバイスを処理するには時間が多く掛かかり効率が悪いので、解決しようとす
る課題は一度に多くのＩＣをテストトレーに移し換える構造を見出する事である。
With conventional IC handlers and IC trays, the movement of IC handlers is complex, and it takes a lot of time to process a large number of semiconductor devices, and the efficiency is poor. It is to find the structure to be transferred to.
ＩＣトレーに搭載されたＩＣを一括して移しかえるために裏返してテストトレー
に移動させるために、テストトレーに半導体のパッケージが入り込める大きさの
穴を開けた。これによりこの新たなテストトレーと従来の出荷搬送にも使用され
ているＩＣトレーを重ね合わせた状態で裏返せば半導体パッケージが前述の穴に
入り込み、ICトレーに搭載されている半導体デバイスを全て前述のテストトレー
に一括して移される。
In order to transfer the ICs mounted on the IC tray all at once, the test tray was turned upside down and moved to the test tray. As a result, if the new test tray and the IC tray that has been used for conventional shipping and transporting are turned upside down, the semiconductor package enters the hole, and all the semiconductor devices mounted on the IC tray are It is moved to the test tray at once.
図５は図４に示す５のテストトレーの一部拡大図である。 テストやプログラム
やデータの書き込みなど必要な１のＩＣのリード端子の寸法に合わせた６のパッド
をプリントパターンにより配線しており且つ1の半導体のパッケージが入り込める
大きさの穴を開けている。
FIG. 5 is a partially enlarged view of the test tray 5 shown in FIG. 6 pads that match the dimensions of the lead terminals of one IC required for testing, programming, data writing, etc. are wired with a printed pattern, and a hole of a size that can accommodate one semiconductor package is made.
図６は図３に示す２のICトレーと５のテストトレーを合わせた状態で裏返し、２の
ICトレーに搭載されている１のＩＣを全て５のテストトレーに乗せ換えた時の面図
である。 この状態でICトレーに搭載されている全てのデバイスが５のテストトレ
ーに移され且つ各デバイスのリード端子は５のテストトレー上に配線している図４
に示す６のパッドに接触する事となる。
6 is turned over with the 2 IC trays and 5 test trays shown in FIG.
It is a surface view when 1 IC mounted on the IC tray is all transferred to 5 test trays. In this state, all the devices mounted on the IC tray are transferred to the 5 test tray, and the lead terminals of each device are wired on the 5 test tray.
It will be in contact with the 6 pads shown in FIG.
図７は図６に示す１のＩＣのリード端子と５のテストトレーの６のパッドが接触し
ている部分の拡大断面図である。 図６に示す様に２のICトレーと５のテストトレ
ーを合わせた状態で裏返すと１のＩＣのパッケージが図５に示す穴に入り込み１の
デバイスのリード端子が５のテストトレーの６のパッドに接触する。
FIG. 7 is an enlarged cross-sectional view of a portion where the lead terminals of the IC 1 shown in FIG. 6 and the pads 6 of the test tray 5 are in contact with each other. As shown in FIG. 6, when 2 IC trays and 5 test trays are put together and turned upside down, the package of 1 IC enters the hole shown in FIG. 5 and the lead terminals of 1 device are 6 pads of the test tray of 5 To touch.
図８は図６の状態から２のＩＣトレーを取り省き、さらに７のプリント基板を重ね
合わせた断面図である。 ７のプリント基板にもＩＣのリード端子の寸法に合わせ
た図９に示す１０のパッドをプリントパターンにより配線しており１のＩＣと信号
のやり取を可能としている。
FIG. 8 is a cross-sectional view in which the IC tray 2 is omitted from the state of FIG. Also on the printed circuit board 7, 10 pads shown in FIG. 9 corresponding to the dimensions of the lead terminals of the IC are wired in a printed pattern, so that signals can be exchanged with the IC 1.
図１０は図８の状態で１１のゴムと１２のプレス用治具で１のＩＣが搭載された５
のテストトレーと７のプリント基板を挟み込み両側から圧力をかけた時の断面図で
ある。 両側から圧力をかける事により１のＩＣのリード端子が５のテストトレー
の６のパッドと７のプリント基板の１０のパッドに夫々接触する事になる。 さら
にこの状態で、９の基板間接続ピンにて５のテストトレーの信号を７のプリント基
板に伝達しており、１のＩＣの各リード端子の信号が２点接触で７のプリント基板
に伝達される事になる。
FIG. 10 shows a state in which one IC is mounted with 11 rubbers and 12 pressing jigs in the state of FIG.
It is sectional drawing when pressure is applied from both sides with the test tray and 7 printed circuit boards sandwiched. By applying pressure from both sides, the lead terminal of 1 IC comes into contact with 6 pads of 5 test trays and 10 pads of 7 printed circuit boards. Further, in this state, the signal of 5 test trays is transmitted to 7 printed circuit boards by 9 inter-board connection pins, and the signal of each lead terminal of 1 IC is transmitted to 7 printed circuit boards by two-point contact. Will be done.
請求項１により２のICトレーに乗っている１の全ＩＣが一括にテストトレーに移さ
れる事となる。
According to claim 1, all the ICs on the IC tray 2 are transferred to the test tray at once.
従来のICハンドラ用のICテストトレーに配置し、多量のＩＣを短時間に処理する
場合が最良の形態となる。
The best mode is when it is placed on an IC test tray for a conventional IC handler and a large number of ICs are processed in a short time.
図１５は２１のライタで１のＩＣのテストやプログラムやデータの書き込みを行う
場合の一実施例である。 １１のゴムと１２のプレス用治具で半導体デバイスが搭
載された５のテストトレーと７のプリント基板を挟み込み両側から圧力をかける事
により１のＩＣのリード端子が５のテストトレーの６のパッドと７のプリント基板
の１０のパッドに夫々接触する。 さらに９の基板間接続ピンにて５のテストトレ
ーの信号を７のプリント基板に伝達し１３の信号入出力コネクタより２１のライタ
またはＩＣテスタに接続される。 従い５のテストトレーに搭載されているテスト
やプログラムやデータの書き込みなどが必要な１の全デバイスのリード端子が一括
で２１のライタまたはテスタに接続される事になる。 テストやプログラムやデー
ターの書き込みが終了すると５のテストトレーは良品もしくは不良品のデータと共
に別の分別機に移され良品と不良品が分けられる。
FIG. 15 shows an embodiment in which one IC test, program and data writing are performed by 21 writers. By sandwiching 5 test trays on which semiconductor devices are mounted with 11 rubber and 12 pressing jigs and 7 printed circuit boards and applying pressure from both sides, 1 lead terminal of 1 IC is 6 pads of test tray of 5 And 10 pads of the printed circuit board of 7 and 7 respectively. Further, the signal of 5 test trays is transmitted to 7 printed circuit boards by 9 inter-board connection pins, and is connected to 21 writers or IC testers by 13 signal input / output connectors. Accordingly, the lead terminals of all the devices that need to be written in the test, program, data, etc. mounted on the test tray 5 are connected to the 21 writers or testers at once. When the writing of the test, program and data is completed, the test tray 5 is transferred to another sorter together with the non-defective product or defective product data, and the good product and the defective product are separated.
図１６は２２のICハンドラと２１のライタ及び本考案を組み合わせた実施例の外観
概略図である。 本考案のボードをハンドラ内に設置しハンドラのプレス機構にて
圧力をかけることにより、ＩＣの信号を１３のコネクタから２１のライタへ伝達さ
せる。
FIG. 16 is a schematic external view of an embodiment in which 22 IC handlers, 21 writers, and the present invention are combined. An IC signal is transmitted from 13 connectors to 21 writers by placing the board of the present invention in the handler and applying pressure by the press mechanism of the handler.
本考案はＩＣへデーターを書き込むなどの処理にとどまらず、温度寿命加速試験な
どストレス後のＩＣの評価もしくはテストを行う装置に適用できる。
The present invention is applicable not only to processing such as writing data to an IC but also to an apparatus for evaluating or testing an IC after stress, such as a temperature life acceleration test.
１ ＩＣ
２ ＩＣトレー
３ ハンドラの腕
４ テストトレー実装されたICソケット
５ テストトレー
６ テストトレーのパッド
７ プリント基板
８ 位置決めピン
９ 基板間接続ピン
１０ プリント基板のパッド
１１ ゴム
１２ プレス治具
１３ コネクタ
１４ 垂直形接触ピン
１５ 導電シート
１６ テストトレーの第２のパッド
１７ 第２のプリント基板
１８ 第２のプリント基板のパッド
１９ ＢＧＡパッケージデバイス
２０ ＬＧＡパッケージデバイス
２１ ライタ
２２ ＩＣハンドラ
1 IC
2 IC tray 3 Arm of handler 4 IC socket mounted on test tray 5 Test tray 6 Test tray pad 7 Printed circuit board 8 Positioning pin 9 Inter-board connection pin 10 Printed circuit board pad 11 Rubber 12 Press jig 13 Connector 14 Vertical type Contact pin 15 Conductive sheet 16 Second pad 17 of test tray Second printed circuit board 18 Second printed circuit board pad 19 BGA package device 20 LGA package device 21 Writer 22 IC handler
Claims (1)
る際、出荷搬送用ＩＣトレーを裏返しすることにより、出荷搬送用ＩＣトレーの全ＩＣを
一括してテストトレー移動させる事を特徴とする方法。
When moving the IC of the shipping / transporting IC tray to the test tray used for the temperature life acceleration test etc., the entire IC of the shipping / transporting IC tray is moved to the test tray by turning the shipping / transporting IC tray upside down. A method characterized by things.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011160373A JP2011237446A (en) | 2011-07-21 | 2011-07-21 | Method for collectively moving ic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011160373A JP2011237446A (en) | 2011-07-21 | 2011-07-21 | Method for collectively moving ic |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006139155A Division JP2007309787A (en) | 2006-05-18 | 2006-05-18 | High-throughput handler batch-processing mechanism |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011237446A true JP2011237446A (en) | 2011-11-24 |
Family
ID=45325534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011160373A Pending JP2011237446A (en) | 2011-07-21 | 2011-07-21 | Method for collectively moving ic |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011237446A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015062037A (en) * | 2015-01-06 | 2015-04-02 | 株式会社アドバンテスト | Handler device and testing method |
| US9285393B2 (en) | 2012-01-13 | 2016-03-15 | Advantest Corporation | Handler apparatus and test method |
-
2011
- 2011-07-21 JP JP2011160373A patent/JP2011237446A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9285393B2 (en) | 2012-01-13 | 2016-03-15 | Advantest Corporation | Handler apparatus and test method |
| JP2015062037A (en) * | 2015-01-06 | 2015-04-02 | 株式会社アドバンテスト | Handler device and testing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI384237B (en) | Chip burn-in machine with group testing | |
| JP4765127B1 (en) | Tray unit and semiconductor device inspection device | |
| US20040078676A1 (en) | Automatic computer-system-level integrated circuit testing system and method | |
| TWI578001B (en) | Semiconductor device alignment socket unit and semiconductor device test apparatus including the same | |
| CN103367189B (en) | Test system and test method thereof | |
| JP2016095141A (en) | Inspection unit for semiconductor device | |
| US9470714B2 (en) | Testing apparatus for flash memory chip | |
| JP2011237446A (en) | Method for collectively moving ic | |
| KR102093573B1 (en) | Substrate inspection device | |
| JP2007309787A (en) | High-throughput handler batch-processing mechanism | |
| Smirnov et al. | Methods to ensure reliable contact of super-large integrated circuit with test equipment | |
| TWI763594B (en) | Semiconductor chip and burn-in test method thereof | |
| KR102319587B1 (en) | Inspection system | |
| JP2011169670A (en) | Probe device | |
| CN108008276B (en) | Test auxiliary device for multi-channel transistor array | |
| JP5351151B2 (en) | Test system | |
| KR100871378B1 (en) | Test equipment of FBGA package | |
| JPH01289133A (en) | Conveying substrate for semiconductor device and manufacture of semiconductor device using same | |
| JP5066193B2 (en) | Connector holding device, interface device including the same, and electronic component testing device | |
| KR100435166B1 (en) | Interface Board For Testing Non-standard Memory Devices Under Actual Operation Environment, Actual Testing System Using the Interface Board | |
| JP2015055511A (en) | Semiconductor device inspection unit | |
| KR20140131421A (en) | Apparatus for contacting semiconductor device in a test handler | |
| CN217405115U (en) | Testing device for testing LPDDR chip | |
| TW201831913A (en) | Electronic component conveying apparatus and electronic component inspection apparatus having a conveying unit, a first holding unit, and an inspection unit that performs the first inspection for improving its units per hour | |
| WO2010143233A1 (en) | Ic socket for batch processing system using ic tray |