JPH01289133A - Conveying substrate for semiconductor device and manufacture of semiconductor device using same - Google Patents
Conveying substrate for semiconductor device and manufacture of semiconductor device using sameInfo
- Publication number
- JPH01289133A JPH01289133A JP63118564A JP11856488A JPH01289133A JP H01289133 A JPH01289133 A JP H01289133A JP 63118564 A JP63118564 A JP 63118564A JP 11856488 A JP11856488 A JP 11856488A JP H01289133 A JPH01289133 A JP H01289133A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor devices
- substrate
- aging
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000012360 testing method Methods 0.000 claims abstract description 35
- 230000032683 aging Effects 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000007689 inspection Methods 0.000 claims abstract description 5
- 238000012546 transfer Methods 0.000 claims description 32
- 238000012545 processing Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 6
- 238000005452 bending Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000002431 foraging effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造工程、特にパッケージ組立
後の各種テストについて有効な技術に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a technique that is effective in the manufacturing process of semiconductor devices, particularly in various tests after package assembly.
パッケージ組立後に行なわれる半導体装置のテストに用
いられる、いわゆるＩＣハンドラについて記載されてい
る例としては、株式会社工業調査会、昭和６１年１１月
１８日発行、「電子材料別冊、超ＬＳＩ製造・試験装置
ガイドブックＪＰ２４３〜Ｐ２４８がある。An example of a so-called IC handler used for testing semiconductor devices after package assembly is written in "Electronic Materials Separate Volume, VLSI Manufacturing and Testing," published by Kogyo Chosenkai Co., Ltd., November 18, 1986. There are device guidebooks JP243 to P248.
上記文献にも記載されているように、被検査用半導体装
置（以下、単に被検査ｒＣという）の供給および収容に
は、マガジンあるいはトレイを用いたものが一般的であ
った。As described in the above-mentioned literature, magazines or trays have generally been used to supply and house semiconductor devices to be tested (hereinafter simply referred to as rCs to be tested).
たとえばＤＴＬ （デニアル・イン・ライン）形式の製
品を被検査ＩＣとして用いる場合には、断面逆回形状の
マガジンに被検査ＩＣを収容し、自身の自重による自然
滑落により該マガジンより順法被検査ＩＣを検査部に供
給する機構を備えていた。For example, when using a DTL (denial-in-line) type product as an IC to be tested, the IC to be tested is housed in a magazine with a reverse circular cross-section, and the IC to be tested is removed from the magazine by natural sliding under its own weight. It was equipped with a mechanism to supply ICs to the inspection department.
ところが、上記のようにマガジンあるいはトレイによる
被検査ＥＣの供給・収容技術においては、近年における
ＩＣのパッケージ構造の多様化に十分対応できず、パッ
ケージ形式に応じた専用の搬送機構（ＩＣハンドラ等の
ハンドリング装置）を用意しなくてはならなかった。However, as mentioned above, the technology for supplying and accommodating ECs to be inspected using magazines or trays cannot adequately respond to the diversification of IC package structures in recent years. handling equipment) had to be prepared.
さらに、上記従来技術においては、ＩＣのリードがシニ
ート、レール等の搬送機構系と直接接触状態となるため
、リード曲がりを生じ易く、ＩＣハンドラのテス）ＩＩ
における接触不良を来し、正確なＩＣテストが困難とな
るばかりか、外観不良により基板への実装が困難となる
場合もあり、製品信頼性を損なう可能性も高かった。Furthermore, in the above-mentioned conventional technology, since the IC leads are in direct contact with the conveyance mechanism system such as the sinito, rail, etc., lead bending is likely to occur, and the IC handler test) II
This not only makes it difficult to perform accurate IC testing, but also makes it difficult to mount the product on a board due to poor appearance, and there is a high possibility that product reliability will be impaired.
本発明は、上記課題に着目してなされたものであり、そ
の目的は、多種のパッケージ形式に対応可能で、かつＩ
Ｃテストによる製品信頼性低下を防止可能な技術を提供
することにある。The present invention has been made in view of the above-mentioned problems, and its purpose is to be compatible with a variety of package formats, and to provide an I.
The purpose of the present invention is to provide a technology that can prevent product reliability from decreasing due to C testing.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、概ね次の通りである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、複数の半導体装置を一面側に装着し、他面側
にこれと導通される検査用のコンタクトパッドを備えた
搬送基板構造とし、該搬送基板上に半導体装置を装着し
た状態で、パッケージ組立後の製造工程を実施するもの
である。In other words, a carrier board structure is adopted in which a plurality of semiconductor devices are mounted on one side and contact pads for testing that are electrically connected to the semiconductor devices are mounted on the other side, and the package is assembled with the semiconductor devices mounted on the carrier board. This is to carry out the subsequent manufacturing process.
上記した手段によれば、搬送基板上に半導体装置を装着
した状態でエージング処理、信号人出力測定等の製品評
価、場合によってはマーキング工程までをも実施するた
め、この搬送基板の外形等の規格を標準化するのみで単
一のシステムを用いて多種のパッケージ形式に対応した
半導体装置の検査・製造が可能となる。すなわち、ハン
ドリングシステム、たとえばＩＣハンドラ等においては
、標準化された搬送用基板の外形に対応した搬送方式を
採用することにより、システム自体の標準化を極めて容
易に実現できる。また、異なるパッケージ形式の半導体
装置を用いる場合には、搬送用基板への半導体装置の装
着手段、たとえばソケットのみを変更した搬送用基板を
用意すればよく、汎用性の極めて高い製造システムの構
築が可能となり、半導体装置製造の低コスト化を図るこ
とができる。According to the above-mentioned method, in order to carry out aging processing, product evaluation such as signal output measurement, and even marking process in some cases with the semiconductor device mounted on the carrier board, standards such as the external shape of the carrier board are required. By simply standardizing the system, it becomes possible to inspect and manufacture semiconductor devices compatible with a variety of package formats using a single system. That is, in a handling system such as an IC handler, the system itself can be standardized very easily by adopting a transportation method that corresponds to the standardized outer shape of the transportation substrate. In addition, when using semiconductor devices in different package formats, it is sufficient to prepare a transportation board with only the means for attaching the semiconductor device to the transportation board, for example, a socket, which makes it possible to construct an extremely versatile manufacturing system. This makes it possible to reduce the cost of manufacturing semiconductor devices.
また、半導体装置を搬送基板に装着した状態で各工程間
を搬送するため、半導体装置のリード部分が直接搬送系
と接触しないため、搬送にともなう半導体装置のリード
の曲がり等を防止できる。Further, since the semiconductor device is transported between each process with the semiconductor device attached to the transport substrate, the lead portion of the semiconductor device does not come into direct contact with the transport system, so bending of the lead of the semiconductor device during transport can be prevented.
このため、ＩＣテストにともなう製品信頼性の低下を抑
制できる。Therefore, it is possible to suppress a decrease in product reliability due to IC testing.
〔実施例１〕
第１図は本発明の一実施例である搬送基板を示す平面図
、第２図（ａ）はその一部を示す平面拡大図、わ）はそ
の裏面拡大図、第３図は本実施例の製造工程中における
エージング基板を示す説明図、第４図はテスト装置内に
おけるテスト工程を示す説明図、第５図は本実施例の製
造工程を示す概念図である。[Example 1] Fig. 1 is a plan view showing a transfer board which is an embodiment of the present invention, Fig. 2(a) is an enlarged plan view showing a part thereof, W) is an enlarged view of the back side thereof, and Fig. 3 FIG. 4 is an explanatory diagram showing an aging board during the manufacturing process of this embodiment, FIG. 4 is an explanatory diagram showing a test process in a test device, and FIG. 5 is a conceptual diagram showing the manufacturing process of this embodiment.
本実施例では、ＤＩＬ形式の半導体装置１のパッケージ
組立後の製造工程を例として説明する。In this embodiment, a manufacturing process after package assembly of a DIL type semiconductor device 1 will be explained as an example.
本実施例で用いられる搬送基板２は、いわゆる多層プリ
ント配線基板であり、たとえば板状のガラスエポキシ樹
脂板上にプレス等で銅箔を被着しこれを所定形状にエツ
チングし配線形成を行なった後スルーホール３を開口し
、さらに同種のものを接着剤により貼り合わせて多層構
造としたものである。また、上記搬送基板２の長手方向
一側端に沿って上記エツチングにより同時に形成された
エージング信号用電極４を有している。また、搬送基板
２上の一部には］１１部としてのバーコードシール５が
貼付されている。当該バーコードシール５により搬送基
板２毎に異なる認識番号が付されるようにされている。The carrier board 2 used in this example is a so-called multilayer printed wiring board, and wiring is formed by, for example, applying copper foil to a plate-shaped glass epoxy resin board by pressing or the like and etching it into a predetermined shape. A rear through hole 3 is opened, and the same type of parts are bonded together with an adhesive to form a multilayer structure. Further, an aging signal electrode 4 is formed simultaneously along one longitudinal end of the transport substrate 2 by the etching. Moreover, a barcode sticker 5 as part 11 is attached to a part of the transport board 2. A different identification number is assigned to each transport board 2 by means of the barcode sticker 5.
当該搬送基板２はこれにより工程間の製品履歴がホスト
コンビ二一夕等の中央処理装置６によって集中的に管理
される状態となっている。The transfer board 2 is thus in a state where the product history between processes is centrally managed by a central processing unit 6 such as a host computer.
第１図に示されるように、上記搬送基板２の一面にはソ
ケット７が長手方向に並列に多数装着されてふり、各ソ
ケット７から突設されるソケットビン８は、搬送基板２
のスルーホール３を貫通して、他面側に突出された状態
で半田等により固定されている。該ソケット７は通常の
ＤＩＬ形式の半導体装置１に用いられるもので、エージ
ング温度に対する耐熱性（摂氏百数十度程度）を有する
ものであればよい。As shown in FIG. 1, a large number of sockets 7 are installed in parallel in the longitudinal direction on one surface of the carrier board 2, and a socket bin 8 protruding from each socket 7 is attached to the carrier board 2.
It passes through the through hole 3 and is fixed by solder or the like while protruding to the other side. The socket 7 is one that is used in a normal DIL type semiconductor device 1 and may be one that has heat resistance against aging temperature (about 100-odd degrees Celsius).
搬送基板２の他面側、すなわち上記ソケット７の装着さ
れた面の裏面側には、第２図の）に示すように上記ソケ
ットピン８と配線１０を介して導通されたコンタクトパ
ッド１１が配列形成されている。該コンタクトパッド１
１は、たとえば上記銅箔をエツチング処理することによ
り、搬送基板２上の配線工０と同時に形成可能であり、
各コンタクトパッドエ１は、それぞれソケット７から突
設されるソケットピン８に１：１で対応して設けられて
おり、各コンタクトパッド１１に対して後述の第４図で
示されるようなコンタクトビン１２等を接触させて電源
電圧の供給および信号の入出力が可能とされている。ま
た、上記ソケットピン８は前述のエージング信号用電極
４とも配線１０を介して導通されている。On the other surface of the transfer board 2, that is, on the back side of the surface on which the socket 7 is mounted, contact pads 11 are arranged, which are electrically connected to the socket pins 8 through wiring 10, as shown in ) in FIG. It is formed. The contact pad 1
1 can be formed at the same time as the wiring pattern 0 on the transfer board 2 by etching the copper foil, for example,
Each contact pad 1 is provided in a 1:1 correspondence with a socket pin 8 protruding from a socket 7, and a contact pin as shown in FIG. 12 and the like, it is possible to supply power supply voltage and input/output signals. The socket pin 8 is also electrically connected to the aging signal electrode 4 via a wiring 10.
ここで、本実施例で用いられる半導体装置１は、たとえ
ばＤＲＡＭとして眉いられるメモリ素子で１８ビン構造
のものであり、パッケージ組み立ておよびリードビンの
加工が完了した段階で、搬送基板２上のソケット７に装
着されるものである。Here, the semiconductor device 1 used in this embodiment is a memory element commonly used as, for example, a DRAM and has an 18-bin structure. It is attached to the
上記に説明した搬送基板２において、搬送基板２の外形
およびコンタクトパッド１１の配列ピッチ、エージング
信号用電極４の配列等は全て規格化されており、異なる
形式の半導体装置１の製造に用いる場合には、上記規格
化された外形等はそのままで装着されるソケット７のみ
を変更した搬送基板２を用意すればよい。In the transfer substrate 2 described above, the outer shape of the transfer substrate 2, the arrangement pitch of the contact pads 11, the arrangement of the aging signal electrodes 4, etc. are all standardized, and when used for manufacturing different types of semiconductor devices 1. In this case, it is sufficient to prepare a transfer board 2 in which only the socket 7 to be mounted is changed while keeping the standardized external shape as described above.
次に本実施例の搬送基板２を用いた半導体装置１の製造
工程について説明する。Next, the manufacturing process of the semiconductor device 1 using the carrier substrate 2 of this embodiment will be explained.
まず、樹脂モールド並びにリード加工の完了した半導体
装置１は、自動実装装置１３により、上記に説明した搬
送基板２上に順次装着される。このとき、搬送基板２に
付されたバーコードシール５を中央処理装置６が読み取
ると、当該搬送基板２に関する情報エリアが中央処理装
置６のメモリ内に作成される。かかる情報エリアについ
て詳細は説明しないが、たとえばこの情報エリアは、搬
送基板２自体の工程間管理を行なう基板情報フィールド
と、基板上の個々の半導体装置１に関する情報を書き込
む複数の個別フィールドとからなり、この個別フィール
ドにはそれぞれの半導体装＠ｌに関するテスト結果等の
情報が順次書き込まれる。First, the semiconductor devices 1 that have undergone resin molding and lead processing are sequentially mounted onto the above-described carrier board 2 by the automatic mounting device 13. At this time, when the central processing unit 6 reads the barcode sticker 5 attached to the transport board 2, an information area regarding the transport board 2 is created in the memory of the central processing unit 6. This information area will not be described in detail, but for example, this information area consists of a board information field for managing the transport board 2 itself between processes, and a plurality of individual fields in which information regarding the individual semiconductor devices 1 on the board is written. , information such as test results regarding each semiconductor device @l is sequentially written into these individual fields.
搬送基板２上の全てのソケット７に該半導体装置１が装
着されると、上記搬送基板２は第３図に示されるような
エージング基板１４上に所定数だけ立設される。このエ
ージング基板１４は、上記搬送基板２のエージング信号
用電極４とそれぞれ導通されて外部より電源電圧の印加
等が可能な構造とされており、各搬送基板２上の半導体
装置１は、該エージング基板１４の単位でエージング装
置１５中に挿入されて、所定温度環境におけるエージン
グ処理が行なわれる。When all the sockets 7 on the carrier board 2 are loaded with the semiconductor devices 1, a predetermined number of the carrier boards 2 are placed upright on the aging board 14 as shown in FIG. The aging substrate 14 is electrically connected to the aging signal electrodes 4 of the transfer substrate 2, so that a power supply voltage can be applied from the outside, and the semiconductor device 1 on each transfer substrate 2 is Each substrate 14 is inserted into the aging device 15 and subjected to aging treatment in a predetermined temperature environment.
上記エージング処理の完了した搬送基板２は、自動着脱
装置１６によりエージング基板１４より順次取り外され
、テスト装＠１７０ローダ１７ａに移される。The transfer substrates 2 that have undergone the aging process are sequentially removed from the aging substrates 14 by the automatic attachment/detachment device 16 and transferred to the test equipment@170 loader 17a.
テスト装置１７の内部においては、第４図に示されるよ
うに上方にコンタクトビン１２の立設されたパフォーマ
ンスポード２０を有しており、該パフォーマンスポード
２０上に上記搬送基板２がソケット７側を上面に位置さ
せた状態で載置される。このとき、各コンタクトビン１
２は、搬送基板２の下面に形成されているコンタクトパ
ッド１１と１：１に対応して接触されるよう位置決めさ
れる。このような位置決めに際しては、例えば搬送基板
２の上方よりＴＶカメラ２１による画像処理により位置
認識を行い、パフォーマンスポード２０の載置されたＸ
Ｙテーブル２２を制御することにより自動化が可能であ
る。Inside the test apparatus 17, as shown in FIG. It is placed on the top surface. At this time, each contact bin 1
2 is positioned so as to be in contact with the contact pad 11 formed on the lower surface of the transfer substrate 2 in a 1:1 ratio. In such positioning, for example, the position is recognized from above the transfer board 2 through image processing by the TV camera 21, and the
Automation is possible by controlling the Y table 22.
上記のコンタクトビン１２を介して各半導体装置１はテ
スト信号の人出力が行なわれ、中央処理装置６ではかか
るテスト結果、例えば信号入出力の速度等に基づき製品
のテスト結果を算出する。A test signal is outputted to each semiconductor device 1 through the contact bin 12, and the central processing unit 6 calculates the test result of the product based on the test result, for example, the speed of signal input/output.
テスト結果は、前述の中央処理装置６のメモリ内におけ
る個々の半導体装置ｌに関する個別フィールドに書き込
まれる。The test results are written into individual fields for each semiconductor device l in the memory of the central processing unit 6 mentioned above.
上記のようなテストが複数のテスト装置１７゜１８にお
いて順次実施され、各テスト結果のデータに基づいて、
中央処理装置６では個々の半導体装置ｌに対して総合評
価を行う。かかる評価は前述のメモリ内の個別フィール
ドに書き込まれる。The above-mentioned tests are carried out sequentially in a plurality of test devices 17 and 18, and based on the data of each test result,
The central processing unit 6 performs comprehensive evaluation on each semiconductor device l. Such evaluations are written into separate fields in the aforementioned memory.
次に、上記搬送基板２は、最終処理装置２３に移送され
る。この最終処理装置２３では、まず搬送基板２上の各
半導体装置１に対してマーキング処理が行なわれる。こ
こでのマーキング処理はいわゆるレーザ光の照射による
レーザマーキングにより行なわれる。ここで、各半導体
装置１に対するマーキング内容は、前述の個々の半導体
装置１における評価によって異なるが、中央処理装置６
では上記個別フィールドより個々の半導体装置１に関す
る評価情報を読み出して、これをスキャン信号に変換し
、マーキング処理を行なう。Next, the transfer substrate 2 is transferred to the final processing device 23. In this final processing device 23, marking processing is first performed on each semiconductor device 1 on the transfer substrate 2. The marking process here is performed by so-called laser marking using laser light irradiation. Here, although the marking contents for each semiconductor device 1 differ depending on the evaluation of each semiconductor device 1 described above,
Then, evaluation information regarding each semiconductor device 1 is read out from the individual fields, converted into a scan signal, and subjected to marking processing.
以上のようにしてマーキングを完了した各半導体装置１
は、最終処理装置２３内において、搬送基板２上から引
き抜かれ、リードの曲がり等に関する外観検査が行なわ
れ、さらに上記の個々の半導体装置１に関する評価に基
づく選別が行なわれ、評価レベル毎にマガジンに収容さ
れる。Each semiconductor device 1 whose marking has been completed as described above
In the final processing device 23, the semiconductor devices 1 are pulled out from the carrier substrate 2, and subjected to an external inspection for lead bending, etc., and then sorted based on the evaluation of the individual semiconductor devices 1 described above. be accommodated in.
以上のように、本実施例ではエージング処理からテスト
工程およびマーキングに至る工程において、各半導体装
置１は標準化された搬送基板２に装着された状態で一貫
して行なわれる。このため、エージング装置１５および
テスト装置１７．１８等において、半導体装置１の形式
毎にハンドリング機構の仕様を変更することなく、統一
的な処理が可能となる。以上の例では、１８ピン構造の
ＤＩＬ形式による半導体装置１の製造工程を例に説明し
たが、別形式の半導体装置１による場合には、搬送基板
２において、ソケット７構造のみをこれに対応する形式
のものに変更し、外形およびコンタクトパッド１１等は
標準化されたものを用いることで容易に対応できる。As described above, in this embodiment, the steps from the aging process to the test process and marking are performed consistently with each semiconductor device 1 mounted on the standardized transfer board 2. Therefore, in the aging device 15, the test devices 17, 18, etc., unified processing is possible without changing the specification of the handling mechanism for each type of semiconductor device 1. In the above example, the manufacturing process of the semiconductor device 1 in the DIL format with an 18-pin structure was explained as an example, but in the case of a semiconductor device 1 in a different format, only the socket 7 structure on the transfer board 2 is required to correspond to this. This can be easily achieved by changing the shape and using standardized external shapes, contact pads 11, etc.
このため、特に少量多品種製品の製造効率を向上できる
とともに、製造コストの低減を図ることが可能となる。For this reason, it is possible to improve the manufacturing efficiency, especially for low-volume, high-mix products, and to reduce manufacturing costs.
また、上記実施例においては半導体装置１は、エージン
グ処理からテスト工程およびマーキングに至る工程にお
いて、搬送基板２上のソケット７に装着された状態で各
工程間を搬送される。このため、半導体装置１のリード
ピンはソケット７の内部で保護された状態となり直接レ
ールあるいはシコート等の搬送系と接触することがない
。したがって、工程間のハンドリングにともなうリード
曲がり等を防止でき、上記外観検査における不良率を低
減でき半導体装置の外観信頼性を高めることができる。Further, in the above embodiment, the semiconductor device 1 is transported between the steps from the aging process to the test process and marking while being attached to the socket 7 on the transport board 2. Therefore, the lead pins of the semiconductor device 1 are protected inside the socket 7 and do not come into direct contact with a conveyance system such as a rail or a sheet coat. Therefore, it is possible to prevent lead bending and the like due to handling between processes, reduce the defective rate in the above-mentioned appearance inspection, and improve the appearance reliability of the semiconductor device.
〔実施例２〕
第６図は本発明の他の実施例である搬送基板を示す平面
図、第７図は当該搬送基板を用いたエージング工程を示
す説明図である。[Embodiment 2] FIG. 6 is a plan view showing a transfer substrate according to another embodiment of the present invention, and FIG. 7 is an explanatory diagram showing an aging process using the transfer substrate.
本実施例の搬送基板２４は、上記実施例１の搬送基板２
とはエージング信号用電極４が設けられていない点が異
なる。The transport board 24 of this embodiment is the transport board 2 of the above-mentioned embodiment 1.
The difference is that the aging signal electrode 4 is not provided.
すなわち、本実施例によればコンタクトパッド１１がエ
ージング時の電極とテスト時の電極とを兼ねている。当
該搬送基板２４によるエージング処理は、エージング装
置１５の内部では、第７図に示されるように電極２５の
形成されたエージングステージ２６の上に異方性導電ゴ
ムシート２７を介在させてこの表面に該搬送基板２４を
載置させる。これにより、エージングステージ２６上の
各電極２５と搬送基板２４の裏面に形成されたコンタク
トパッド１１とが導通され、ソケット７内の半導体装置
１に対して電源電圧等の印加が可能となっている。ここ
で用いられる異方性導電ゴムシート２７は、導電性材料
がシートの厚さ方向にのみ形成されており、シートの厚
さ方向には導電性を示すが、平面方向には絶縁性を示す
性質を有するものである。That is, according to this embodiment, the contact pad 11 serves both as an electrode during aging and as an electrode during testing. The aging process using the carrier substrate 24 is carried out in the aging device 15 by interposing an anisotropic conductive rubber sheet 27 on the aging stage 26 on which the electrodes 25 are formed, as shown in FIG. The transport substrate 24 is placed thereon. This establishes conduction between each electrode 25 on the aging stage 26 and the contact pad 11 formed on the back surface of the transfer substrate 24, making it possible to apply a power supply voltage or the like to the semiconductor device 1 in the socket 7. . The anisotropic conductive rubber sheet 27 used here has a conductive material formed only in the thickness direction of the sheet, and exhibits conductivity in the thickness direction of the sheet, but exhibits insulation in the planar direction. It is something that has properties.
なお、テスト装置１７あるいは１８内においては上記実
施例１で説明したものと同様の技術、すなわち搬送基板
２４は、パフォーマンスポード２０上のコンタクトピン
１２上に載置された状！１４（第４図参照）で各種テス
トが実施される。In addition, in the test device 17 or 18, the same technology as that described in the first embodiment is used, that is, the transfer board 24 is placed on the contact pins 12 on the performance pod 20! 14 (see FIG. 4), various tests are conducted.
このように、本実施例ではコンタクトパッド１１がエー
ジング信号用電極を兼用した構造であるため、搬送基板
２４上において複雑な配線を必要とすることなく、搬送
基板２４の規格化を容易にでき、システムの［１化をよ
り促進できる。In this way, in this embodiment, since the contact pad 11 has a structure that also serves as an electrode for aging signals, it is possible to easily standardize the transfer board 24 without requiring complicated wiring on the transfer board 24. System integration can be further promoted.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明°したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、搬送基板１
．２４上の半導体装置１はソケット７を介して装着した
場合について説明したが、該半導体装置１は搬送基板１
．２４上に直接半田付けにより装着し、エージング処理
、テスト工程およびマーキング工程を完了した後に該半
田を除去し、搬送基板１．２４上から取り外すこととし
てもよい。Although the invention made by the present inventor has been specifically explained based on Examples above, the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Not even. For example, transport board 1
．． Although the semiconductor device 1 on 24 has been described with reference to the case where it is mounted via the socket 7, the semiconductor device 1 is mounted on the transfer board 1.
．． 24 by direct soldering, and after completing the aging process, testing process, and marking process, the solder may be removed and removed from the transfer board 1.24.
以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるＤＩＬ形式の半導体装
置の製造工程に適用した場合について説明したが、これ
に限定されるものではなく、たとえばＳＯＪ （スモー
ル・アウトライン・Ｊベンドリード）、ＺＩＰ（ジグザ
グ・インライン・パッケージ）、ＰＬＣＣ（プラスチッ
ク・リーデツド・チップ・キャリア）等地のパフケージ
形式によるものであってもよい。すなわち、如何なるパ
ッケージ形式の半導体装置によっても搬送基板上のコン
タクトパッド配列は一定であるため、ＩＣハンドラ等の
装置側で仕様変更をすることなくシステムを汎用的に使
用することができる。In the above description, the invention made by the present inventor was mainly applied to the field of application, which is the manufacturing process of so-called DIL type semiconductor devices. However, the present invention is not limited to this, and for example, It may be in the form of a puff cage such as an outline J-bend lead), ZIP (zigzag inline package), or PLCC (plastic leaded chip carrier). That is, since the contact pad arrangement on the transfer board is constant regardless of the package type of the semiconductor device, the system can be used for general purpose without changing the specifications of the device such as the IC handler.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
すなわち、複数の半導体装置を一面側に装着し、他面側
にこれと導通される検査用のコンタクトパッドを備えた
搬送基板構造とし、該搬送基板上に半導体装置を装着し
た状態で、パッケージ組立後の製造工程を実施すること
により、搬送基板の外形等の規格を標準化するのみで単
一のシステムを用いて多種のパッケージ形式に対応した
半導体装置の検査・製造が可能となる。In other words, a carrier board structure is adopted in which a plurality of semiconductor devices are mounted on one side and contact pads for testing that are electrically connected to the semiconductor devices are mounted on the other side, and the package is assembled with the semiconductor devices mounted on the carrier board. By performing the subsequent manufacturing process, it becomes possible to inspect and manufacture semiconductor devices compatible with various package formats using a single system by simply standardizing specifications such as the outer shape of the transfer board.
また、半導体装置を搬送基板に装着した状態で各工程間
を搬送するため、半導体装置のリード部分が直接搬送系
と接触せず、搬送にともなう半導体装置のリードの曲が
り等を防止でき、ＩＣテストにともなう製品信頼性の低
下を抑制できる。In addition, since the semiconductor device is transported between each process with the semiconductor device attached to the transport board, the lead part of the semiconductor device does not come into direct contact with the transport system, which prevents bending of the semiconductor device lead during transport, and allows for IC testing. It is possible to suppress the decline in product reliability caused by
第１図は本発明の実施例１である搬送基板を示す平面図
、
第２図（ａ）、ら）はそれぞれ上記実施例１の搬送基板
の一部を示す平面拡大図と裏面拡大図、第３図は上記実
施例１の製造工程中におけるエージング基板を示す説明
図、
第４図は実施例１のテスト装置内におけるテスト工程を
示す説明図、
第５図は本実施例１の製造工程を示す概念図、第６図は
実施例２における搬送基板を示す平面図、
第７図は実施例２におけるエージング工程を示す説明図
である。
１・・・半導体装置、２・・・搬送基板、３・・・スル
ーホール、４・・・エージング信号用電極、５・・・バ
ーコードシール、６・・・中央処理装置、７・・・ソケ
ット、８・・・ソケットピン、１０・・・配線、１１・
・・コンタクトパッド、１２・・・コンタクトピン、１
３・・・自動実装装置、１４・・・エージング基板、１
５・・・エージング装置、１６・・・自動着脱装置、１
７・・・テスト装置、１７ａ・・・ローダ、１８・・・
テスト装置内
ード、２１・・・ＴＶカメラ、２２・・・ＸＹ子テーブ
ル２３・・・最終処理装置、２４・・・搬送基板、２５
・・・電極、２６・・・エージングステージ、２７・・
・異方性導電ゴムシート。
代理人 弁理士 筒 井 大 和
第３図
第４図
第６図
第７図FIG. 1 is a plan view showing a transfer board according to the first embodiment of the present invention, FIGS. FIG. 3 is an explanatory diagram showing the aging substrate during the manufacturing process of Example 1, FIG. 4 is an explanatory diagram showing the test process in the test equipment of Example 1, and FIG. 5 is the manufacturing process of Example 1. FIG. 6 is a plan view showing a transfer substrate in Example 2, and FIG. 7 is an explanatory view showing an aging process in Example 2. DESCRIPTION OF SYMBOLS 1... Semiconductor device, 2... Transfer board, 3... Through hole, 4... Aging signal electrode, 5... Barcode seal, 6... Central processing unit, 7... Socket, 8...Socket pin, 10...Wiring, 11.
...Contact pad, 12...Contact pin, 1
3... Automatic mounting device, 14... Aging board, 1
5... Aging device, 16... Automatic attachment/detachment device, 1
7...Test device, 17a...Loader, 18...
Test equipment internal code, 21...TV camera, 22...XY child table 23...Final processing device, 24...Transfer board, 25
...electrode, 26...aging stage, 27...
・Anisotropic conductive rubber sheet. Agent Patent Attorney Daiwa Tsutsui Figure 3 Figure 4 Figure 6 Figure 7
Claims (1)
と導通される検査用のコンタクトパッドを備えた半導体
装置の搬送基板。 ２、上記請求項１において、一側端にエージング信号用
電極を備えていることを特徴とする搬送基板。 ３、他面側にコンタクトパッドが備えられかつ標準化さ
れた搬送基板の一面側に複数の半導体装置を装着し、該
半導体装置を装着した搬送基板の単位でパッケージ組立
後の工程を実施することを特徴とする半導体装置の製造
方法。 ４、上記請求項３において、前記パッケージ組立後の後
工程には少なくともエージング処理と信号入出力検査と
マーキングとを含むことを特徴とする半導体装置の製造
方法。[Scope of Claims] 1. A semiconductor device transport board having a plurality of semiconductor devices mounted on one side and a contact pad for testing that is electrically connected to the semiconductor devices on the other side. 2. The transport board according to claim 1, further comprising an aging signal electrode on one side end. 3. A plurality of semiconductor devices are mounted on one side of a standardized transfer substrate with contact pads on the other side, and processes after package assembly are performed for each transfer substrate on which the semiconductor devices are mounted. A method for manufacturing a featured semiconductor device. 4. The method of manufacturing a semiconductor device according to claim 3, wherein the post-process after assembling the package includes at least aging processing, signal input/output inspection, and marking.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63118564A JPH01289133A (en) | 1988-05-16 | 1988-05-16 | Conveying substrate for semiconductor device and manufacture of semiconductor device using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63118564A JPH01289133A (en) | 1988-05-16 | 1988-05-16 | Conveying substrate for semiconductor device and manufacture of semiconductor device using same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01289133A true JPH01289133A (en) | 1989-11-21 |
Family
ID=14739719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63118564A Pending JPH01289133A (en) | 1988-05-16 | 1988-05-16 | Conveying substrate for semiconductor device and manufacture of semiconductor device using same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01289133A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0444243A (en) * | 1990-06-07 | 1992-02-14 | Nec Yamaguchi Ltd | Test substrate control system of bar-in testing device |
| JPH07218581A (en) * | 1994-01-28 | 1995-08-18 | Toshiba Corp | Processing apparatus and processing method for semiconductor device |
| US6314332B1 (en) * | 1997-07-07 | 2001-11-06 | Nec Corporation | Multiple semiconductor test system for testing a plurality of different semiconductor types |
| JP2005338008A (en) * | 2004-05-28 | 2005-12-08 | Asahi Kasei Electronics Co Ltd | Testing fixture substrate, test device, and testing method of sensor |
| JPWO2006009253A1 (en) * | 2004-07-23 | 2008-05-01 | 株式会社アドバンテスト | Electronic component testing apparatus and knitting method of electronic component testing apparatus |
| CN103176114A (en) * | 2011-12-20 | 2013-06-26 | 夏普株式会社 | Pre-heating device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6034029A (en) * | 1983-08-05 | 1985-02-21 | Nec Corp | Sorting of semiconductor device |
| JPS62298781A (en) * | 1986-06-18 | 1987-12-25 | Mitsubishi Electric Corp | Handler for measuring device characteristic |
-
1988
- 1988-05-16 JP JP63118564A patent/JPH01289133A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6034029A (en) * | 1983-08-05 | 1985-02-21 | Nec Corp | Sorting of semiconductor device |
| JPS62298781A (en) * | 1986-06-18 | 1987-12-25 | Mitsubishi Electric Corp | Handler for measuring device characteristic |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0444243A (en) * | 1990-06-07 | 1992-02-14 | Nec Yamaguchi Ltd | Test substrate control system of bar-in testing device |
| JPH07218581A (en) * | 1994-01-28 | 1995-08-18 | Toshiba Corp | Processing apparatus and processing method for semiconductor device |
| US6314332B1 (en) * | 1997-07-07 | 2001-11-06 | Nec Corporation | Multiple semiconductor test system for testing a plurality of different semiconductor types |
| JP2005338008A (en) * | 2004-05-28 | 2005-12-08 | Asahi Kasei Electronics Co Ltd | Testing fixture substrate, test device, and testing method of sensor |
| JPWO2006009253A1 (en) * | 2004-07-23 | 2008-05-01 | 株式会社アドバンテスト | Electronic component testing apparatus and knitting method of electronic component testing apparatus |
| JP4537400B2 (en) * | 2004-07-23 | 2010-09-01 | 株式会社アドバンテスト | Electronic component handling device knitting method |
| US7919974B2 (en) | 2004-07-23 | 2011-04-05 | Advantest Corporation | Electronic device test apparatus and method of configuring electronic device test apparatus |
| CN103176114A (en) * | 2011-12-20 | 2013-06-26 | 夏普株式会社 | Pre-heating device |
| CN103176114B (en) * | 2011-12-20 | 2016-03-30 | 夏普株式会社 | Pre-burning device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7915903B2 (en) | Batch-test method using a chip tray | |
| US5065227A (en) | Integrated circuit packaging using flexible substrate | |
| US5383787A (en) | Integrated circuit package with direct access to internal signals | |
| JPH09503577A (en) | Reusable die carrier for burn-in and burn-in processing | |
| US20020093803A1 (en) | Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers | |
| WO1998007041A1 (en) | Semiconductor device testing apparatus | |
| US6177722B1 (en) | Leadless array package | |
| US7528616B2 (en) | Zero ATE insertion force interposer daughter card | |
| KR100291110B1 (en) | Probe apparatus and inspection method of inspected object using the same | |
| JPH01289133A (en) | Conveying substrate for semiconductor device and manufacture of semiconductor device using same | |
| US5175496A (en) | Dual contact beam assembly for an IC test fixture | |
| Bowlby | The DIP may take its final bows: The dual-in-line package, the reigning IC package for several generations, is losing position to newcomers for packaging advanced chips | |
| JPH03120742A (en) | Ageing of semiconductor device, and device therefor | |
| US6507205B1 (en) | Load board with matrix card for interfacing to test device | |
| KR950012291B1 (en) | Test socket and known good die | |
| KR100216992B1 (en) | A test board having a plurality of power supply wiring patterns | |
| JPH02156547A (en) | Flexible board and method of testing integrated circuit | |
| JP2908470B2 (en) | IC inspection method | |
| JP3208095B2 (en) | Inspection equipment for semiconductor devices | |
| JP2011237446A (en) | Method for collectively moving ic | |
| JPH10213624A (en) | Method and apparatus for burn-in | |
| JP2917553B2 (en) | Aging method for semiconductor device | |
| JPH01277949A (en) | Memory test system | |
| JP2606442B2 (en) | Test jig for semiconductor equipment | |
| JPH0648749B2 (en) | Substrate for manufacturing electronic parts |