JP2011234322A - 電力増幅器のメモリ効果キャンセラ、無線送信機 - Google Patents
電力増幅器のメモリ効果キャンセラ、無線送信機 Download PDFInfo
- Publication number
- JP2011234322A JP2011234322A JP2010105759A JP2010105759A JP2011234322A JP 2011234322 A JP2011234322 A JP 2011234322A JP 2010105759 A JP2010105759 A JP 2010105759A JP 2010105759 A JP2010105759 A JP 2010105759A JP 2011234322 A JP2011234322 A JP 2011234322A
- Authority
- JP
- Japan
- Prior art keywords
- power amplifier
- signal
- memory effect
- samples
- canceller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3209—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the amplifier comprising means for compensating memory effects
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
【課題】電力増幅器のメモリ効果を補償するときの計算量の増加を抑制できるようにすること。
【解決手段】メモリ効果キャンセラ100は、遅延器61、遅延器62−1〜62−Q、遅延器63−1〜63−Q、減算器65、演算器70−0〜70−Q、乗算器72−0〜72−Q、加算器75、及び信号変換部76を備える。演算器70−0〜70−Qはそれぞれ、送信信号のサンプルx[n]〜x[n-Q]と、差分信号のサンプルΔx[n]〜Δx[n-Q] とに基づいて、電力増幅器51の既知の伝達関数Fに対する各時刻のサンプルによる偏微分値を算出する。各偏微分値は所定の重み係数α0〜αQをもって線形結合されて、電力増幅器51の出力信号y’[n]に対して、メモリ効果を補償するための補正信号Δy[n]が生成される。
【選択図】図5
【解決手段】メモリ効果キャンセラ100は、遅延器61、遅延器62−1〜62−Q、遅延器63−1〜63−Q、減算器65、演算器70−0〜70−Q、乗算器72−0〜72−Q、加算器75、及び信号変換部76を備える。演算器70−0〜70−Qはそれぞれ、送信信号のサンプルx[n]〜x[n-Q]と、差分信号のサンプルΔx[n]〜Δx[n-Q] とに基づいて、電力増幅器51の既知の伝達関数Fに対する各時刻のサンプルによる偏微分値を算出する。各偏微分値は所定の重み係数α0〜αQをもって線形結合されて、電力増幅器51の出力信号y’[n]に対して、メモリ効果を補償するための補正信号Δy[n]が生成される。
【選択図】図5
Description
本発明は、無線送信機において無線信号を増幅する電力増幅器のメモリ効果を抑制する技術に関する。
無線送信機の電力増幅器の効率を上げるために電力増幅器を非線形領域で動作させることが頻繁に行われるが、かかる動作方法は高レベルの相互変調歪(IMD: Inter-Modulation Distortion)を生じさせ、結果として隣接チャネル漏洩電力が増加させてしまうことになる。特に、PAPR(Peak-to-Average Power Ratio; ピーク電力対平均電力比)が大きいOFDM(Orthogonal Frequency Division Multiplexing)では尚更である。さらに、電力増幅器の非線形性は、信号の変調におけるコンステレーション(信号の複素平面上の配置)を歪ませるためにEVM(Error Vector Magnitude)が劣化し、結果としてBER(Bit Error Rate; 符号誤り率)を増加させてしまうことになる。
電力増幅器の非線形特性を改善する手法として、デジタルプリディストーション(DPD: Digital Pre-Distortion)が知られている。例えばデジタルプリディストーションの一手法である適応プリディストーションでは、電力増幅器の非線形性を考慮して予め非線形性の逆特性を表す補償係数を入力信号に乗算することで、増幅前の入力信号に前歪処理(プリディストーション)を施す。この補償された入力信号が電力増幅器で増幅されるとき、入力信号に与えられた特性(上記逆特性)と電力増幅器自体の非線形性が相殺されるため、電力増幅器の出力特性を線形にすることができる。デジタルプリディストーションは、効率的かつ低コストであるという点で信頼できる電力増幅器の線形化手法の一つである。
しかしながら、デジタルプリディストーションでは、送信信号のバンド幅が増加するにつれて、電力増幅器のメモリ効果の問題が生ずる。メモリ効果が考慮されないデジタルプリディストーションの性能は、入力信号のバンド幅が増加するにつれて相当に低下することが知られている。
一般的に、電力増幅器のメモリ効果による影響は、電力増幅器の入出力特性としてのAM-AM特性及びAM-PM特性に現れる。例えば、図1は、入力信号Xinと出力信号Youtの振幅レベルの関係(AM-AM特性)であって、(a)はメモリ効果のない電力増幅器のAM-AM特性、(b)はメモリ効果のある電力増幅器のAM-AM特性、をそれぞれ示している。図1(a)に示すように、メモリ効果のない電力増幅器であっても、入力信号の振幅レベルが高い範囲では出力信号の振幅レベルが歪む非線形特性を備える。図1(b)に示すように、メモリ効果のある電力増幅器は、非線形特性を備えることに加えて、ヒステリシス特性を備える。すなわち、メモリ効果のある電力増幅器では、ある時刻の出力信号Youtの振幅レベルが、その時刻の入力信号Xinのみならずその時刻よりも過去の入力信号Xinに依存する。
メモリ効果によるヒステリシス特性を考慮した、電力増幅器の非線形な入出力特性のモデル化の手法として、ボルテラ級数(Volterra series)を用いたものが知られている。ボルテラ級数を用いた公知の電力増幅器の入出力特性のモデル(ボルテラモデル)は、多項式近似によって表され、例えば以下の式(1)で表される。なお、式(1)において、x(n), y(n)はそれぞれ離散時間による入力信号及び出力信号であり、h1(q)とh2(q1,q2)はボルテラ核としての係数である。下記式(1)において、Qはメモリ効果の大きさを示す指標であり、Qが大きいほど、ある時刻の出力信号がその時刻以前の多くの入力信号のサンプルに依存することを意味する。Q=0であれば、電力増幅器がメモリレスであることを意味する。Qは、図1(b)に示すヒステリシスの幅と等価的な関係にある。
なお、上記式(1)に基づくボルテラフィルタを示す回路図として、例えば図2に示すものが開示されている。図2において、x[n], y[n]はそれぞれ離散時間による入力信号及び出力信号である。図2に示すボルテラフィルタは、入力信号x[n]の遅延素子(τ)201、乗算器202〜204、上記係数(図2では、h1[0], h1[1], h2[0,0], h2[0,1], h2[1,1])に応じた信号増幅を行う増幅器205〜209、及び加算器210〜214を含むようにして構成される。
J. Kim and K. Konstantinou "Digital predistortion of wideband signals based on power applier model with memory", ELECTRONICS LETTERS, 8th November 2001, Vol. 37, No. 23, p. 1417 - 1418
Lei Ding, G. Tong Zhou, Dennis Morgan R. Morgan, Zhengxiang Ma, J. Stevenson Kenney, Jaehyeong Kim, and Charles R. Giardina "A Robust Digital Baseband Predistorter Constructed Using Memory Polynomials", IEEE TRANSACTIONS ON COMMUNICATIONS Vol. 52, No 1, January 2004
V. J. Mathews, "Adaptive Polynomial Filters" IEEE SP MAGAZINE, July 1991
上記式(1)に示した低次のボルテラモデルは一例に過ぎないが、一般にボルテラモデルにおいてKを非線形性の程度を表す値であるとすると、算出すべき未定の係数は(Q+1)Kのオーダーで増加することが知られている。
例えば、図3に示したように、メモリ効果キャンセラをボルテラフィルタ301と係数演算部302によって構成する場合を想定する。この場合、電力増幅器(HPA: Hi-Power Amplifier)の出力信号y[n]をフィードバックし、係数演算部302においてボルテラモデルの係数が算出される。ボルテラフィルタ301は、係数演算部302によって算出された係数を用いて電力増幅器のメモリ効果をキャンセルするように、入力信号x[n]に対する信号処理を施すデジタルフィルタである。この係数演算部では、Qが増加するにつれて計算量が指数関数的に増大することになる。
例えば、図3に示したように、メモリ効果キャンセラをボルテラフィルタ301と係数演算部302によって構成する場合を想定する。この場合、電力増幅器(HPA: Hi-Power Amplifier)の出力信号y[n]をフィードバックし、係数演算部302においてボルテラモデルの係数が算出される。ボルテラフィルタ301は、係数演算部302によって算出された係数を用いて電力増幅器のメモリ効果をキャンセルするように、入力信号x[n]に対する信号処理を施すデジタルフィルタである。この係数演算部では、Qが増加するにつれて計算量が指数関数的に増大することになる。
上記計算量の増大による影響は、図3に示したメモリ効果キャンセラをLMSベースのアルゴリズムを用いたDPDに組み込んだ場合に、より顕著になって現れる。つまり、ボルテラモデルのような多項式近似をLMSベースのアルゴリズムを用いたDPDに組み込んだ場合には、Qが増加するにつれて計算量が指数関数的に増大し、アルゴリズムが収束せず、動作が不安定になるという問題が生じうる。一方、Qを小さく設定した場合には、電力増幅器のメモリ効果を十分に反映した係数を設定することができず、電力増幅器のメモリ効果を十分に補償できない。
よって、発明の1つの側面では、電力増幅器のメモリ効果を補償するときの計算量の増加を抑制できるようにした、電力増幅器のメモリ効果キャンセラ、無線送信機を提供することを目的とする。
第1の観点では、無線送信機において送信信号を増幅する電力増幅器のメモリ効果を抑制するための電力増幅器のメモリ効果キャンセラが提供される。
この電力増幅器のメモリ効果キャンセラは、
(A)電力増幅器に与えられる離散時間の複数の送信信号のサンプルを取得するサンプル取得部;
(B)離散時間の複数のサンプルを入力変数として予め電力増幅器の伝達関数が定義されており、サンプル取得部が取得した各時刻のサンプルによる当該伝達関数の偏微分値を所定の重み係数をもって線形結合した補正信号、を生成する信号生成部;
(C)電力増幅器の出力信号を前記補正信号に基づいて補正する信号補正部;
を備える。
この電力増幅器のメモリ効果キャンセラは、
(A)電力増幅器に与えられる離散時間の複数の送信信号のサンプルを取得するサンプル取得部;
(B)離散時間の複数のサンプルを入力変数として予め電力増幅器の伝達関数が定義されており、サンプル取得部が取得した各時刻のサンプルによる当該伝達関数の偏微分値を所定の重み係数をもって線形結合した補正信号、を生成する信号生成部;
(C)電力増幅器の出力信号を前記補正信号に基づいて補正する信号補正部;
を備える。
第2の観点では、送信信号を増幅する電力増幅器を備えた無線送信機が提供される。
この無線送信機は、
(D)電力増幅器の出力側からフィードバックされるフィードバック信号に基づいて、電力増幅器の非線形特性を補償するために送信信号に対して前歪処理を行い、電力増幅器に送信信号を出力するプリディストータ;
(E)上記プリディストータによって前歪処理がなされた送信信号に基づいて、電力増幅器のメモリ効果を抑制するメモリ効果キャンセラ;
を備える。メモリ効果キャンセラとしては、前述した(A)〜(C)の構成が適用しうる。
この無線送信機は、
(D)電力増幅器の出力側からフィードバックされるフィードバック信号に基づいて、電力増幅器の非線形特性を補償するために送信信号に対して前歪処理を行い、電力増幅器に送信信号を出力するプリディストータ;
(E)上記プリディストータによって前歪処理がなされた送信信号に基づいて、電力増幅器のメモリ効果を抑制するメモリ効果キャンセラ;
を備える。メモリ効果キャンセラとしては、前述した(A)〜(C)の構成が適用しうる。
開示の電力増幅器のメモリ効果キャンセラ、無線送信機によれば、電力増幅器のメモリ効果を補償するときの計算量の増加を抑制できる。
以下、無線送信機のRF信号を所望のレベルに増幅する電力増幅器のメモリ効果をキャンセルするためのメモリ効果キャンセラの一実施形態について、図4を参照して説明する。
図4は、本実施形態のメモリ効果キャンセラ100が適用される無線送信機の概略構成を示すブロック図である。
図4は、本実施形態のメモリ効果キャンセラ100が適用される無線送信機の概略構成を示すブロック図である。
図4に示すように、この無線送信機は、プリディストータ2、ミキサ6、信号変換部(TX)50、電力増幅器(HPA: Hi-Power Amplifier)51、加算器52、信号変換部(RX)80、及びメモリ効果キャンセラ100を備える。この無線送信機では、電力増幅器51を補償するための演算負荷を軽減する目的で、電力増幅器51の非線形性を補償するプリディストータ2と、電力増幅器51のメモリ効果を補償するためのメモリ効果キャンセラ100とが分離して設けられている。
図4において、信号変換部80は、無線送信機の出力信号(RF信号)を直交検波により復調してベースバンド信号に変換するとともに、アナログ信号からデジタル信号への変換を行ってデジタルベースバンド信号を生成する。このデジタルベースバンド信号がプリディストータ2にフィードバックされる。
プリディストータ2は、入力信号(デジタルベースバンド信号)と信号変換部80からフィードバックされた信号(フィードバック信号)とに基づいて、電力増幅器の非線形性(歪み)の逆特性を表す歪補償係数を算出する。このとき、プリディストータ2は、LMS(Least Mean Square)アルゴリズムを用いた適応信号処理により歪補償前の送信信号と信号変換部80からのフィードバック信号を比較し,その誤差が零となるように歪補償係数を演算し、逐次その係数を更新する。この歪補償係数がミキサ6によって入力信号に乗算されて、入力信号に対する前歪処理(プリディストーション)がなされる。なお、LMS(Least Mean Square)アルゴリズムを用いたデジタルプリディストーション(DPD)については、具体的な構成が例えば特許4308163を含む多くの特許文献に開示されており、ここでは詳細に説明しない。
信号変換部50は、前歪処理がなされた送信信号(ミキサ6の出力信号)に対してデジタル信号からアナログ信号への変換を行うとともに、直交変調を行ってRF信号を生成する。このRF信号が電力増幅器51に与えられる。
前歪処理がなされた送信信号(ミキサ6の出力信号)はまた、電力増幅器51のメモリ効果を抑制するためにメモリ効果キャンセラ100に対して入力される。メモリ効果キャンセラ100では、逐次電力増幅器51のメモリ効果を抑制するための補正信号を生成して加算器52に与える。加算器52は、電力増幅器51によって増幅されたRF信号に対して、メモリ効果キャンセラ100からの補正信号を加算して、電力増幅器51のメモリ効果が補償されたRF出力信号を逐次生成する。
次に、メモリ効果キャンセラ100の回路の構成例について、図5を参照して説明する。
図5において、x[n]はミキサ6(図4参照)から得られるデジタルベースバンド信号(前歪処理後の送信信号)を離散時間の信号として表現したものである。電力増幅器51の出力信号であるy’[n]は、電力増幅器51のメモリ効果のキャンセルがなされていない信号である。y’[n]に対してメモリ効果キャンセラ100で得られる補正信号Δy[n]が加算されることで、メモリ効果がキャンセルされた電力増幅器51の出力信号y[n]が得られるように構成されている。
図5において、x[n]はミキサ6(図4参照)から得られるデジタルベースバンド信号(前歪処理後の送信信号)を離散時間の信号として表現したものである。電力増幅器51の出力信号であるy’[n]は、電力増幅器51のメモリ効果のキャンセルがなされていない信号である。y’[n]に対してメモリ効果キャンセラ100で得られる補正信号Δy[n]が加算されることで、メモリ効果がキャンセルされた電力増幅器51の出力信号y[n]が得られるように構成されている。
メモリ効果を備えた電力増幅器の出力信号y’[n]は、送信信号として与えられる現在の入力信号のみならず過去の入力信号にも依存する。そのため、その出力信号に対する補正信号Δy[n]は、現在の電力増幅器に与えられる送信信号のサンプルx[n]と、過去の1又は複数のサンプルx[n-1], …, x[n-Q]とを入力変数とし、Fを適切な伝達関数とした場合に、Δy[n] = F{x[n], x[n-1], …, x[n-Q]}の形式で表すことができる。例えば、電力増幅器を表す伝達関数FとしてK=3, Q=1とした低次のボルテラモデル(この場合、変数はx[n], x[n-1]のみ)で表すことができる。
そこで、本実施形態のメモリ効果キャンセラ100では、補正信号Δy[n]として、電力増幅器の既知の伝達関数Fに対する各時刻のサンプルによる偏微分値を所定の重み係数をもって線形結合した信号を生成する。すなわち、補正信号Δy[n]は、以下の式(2)のように表される。
そこで、本実施形態のメモリ効果キャンセラ100では、補正信号Δy[n]として、電力増幅器の既知の伝達関数Fに対する各時刻のサンプルによる偏微分値を所定の重み係数をもって線形結合した信号を生成する。すなわち、補正信号Δy[n]は、以下の式(2)のように表される。
図5に示すメモリ効果キャンセラ100の回路は、上記の式(2)で表される補正信号Δy[n]を生成するために構成されている。
さらに図5を参照すると、メモリ効果キャンセラ100は、遅延器61(第1遅延器)、遅延器62−1〜62−Q(第2遅延器)、遅延器63−1〜63−Q(第1遅延器)、減算器65、演算器70−0〜70−Q、乗算器72−0〜72−Q、加算器75、及び信号変換部76を備える。図5では、メモリ効果キャンセラ100のほか、信号変換部50、電力増幅器51及び加算器52も示してある。なお、本実施形態では、加算器52の処理によってメモリ効果がキャンセルされた出力信号y[n]が生成されるので、加算器52をメモリ効果キャンセラの一部と見なしてもよい。
なお、遅延器61、遅延器62−1〜62−Q、遅延器63−1〜63−Q、減算器65は、サンプル取得部を構成する。演算器70−0〜70−Q、乗算器72−0〜72−Q、加算器75、及び信号変換部76は、信号生成部を構成する。加算器52は、信号補正部を構成する。
さらに図5を参照すると、メモリ効果キャンセラ100は、遅延器61(第1遅延器)、遅延器62−1〜62−Q(第2遅延器)、遅延器63−1〜63−Q(第1遅延器)、減算器65、演算器70−0〜70−Q、乗算器72−0〜72−Q、加算器75、及び信号変換部76を備える。図5では、メモリ効果キャンセラ100のほか、信号変換部50、電力増幅器51及び加算器52も示してある。なお、本実施形態では、加算器52の処理によってメモリ効果がキャンセルされた出力信号y[n]が生成されるので、加算器52をメモリ効果キャンセラの一部と見なしてもよい。
なお、遅延器61、遅延器62−1〜62−Q、遅延器63−1〜63−Q、減算器65は、サンプル取得部を構成する。演算器70−0〜70−Q、乗算器72−0〜72−Q、加算器75、及び信号変換部76は、信号生成部を構成する。加算器52は、信号補正部を構成する。
図5に示すメモリ効果キャンセラ100の各部の動作を説明すると、以下のとおりである。
遅延器61は、現在の送信信号のサンプルx[n]を1サンプル時間だけ遅延させたサンプルx[n-1]を生成する。減算器65は、サンプルx[n]からサンプルx[n-1]を減算し、差分信号のサンプルΔx[n]を生成する。
遅延器62−1は、サンプルΔx[n]を1サンプル時間だけ遅延させたサンプルΔx[n-1]を生成する。同様にして、遅延器62−2〜62−Qは、差分信号のサンプルを順に1サンプル時間だけ遅延させたサンプルΔx[n-2]〜Δx[n-Q]を生成する。遅延器63−1は、送信信号のサンプルx[n]を1サンプル時間だけ遅延させたサンプルx[n-1]を生成する。同様にして、遅延器63−2〜63−Qは、送信信号のサンプルを順に1サンプル時間だけ遅延させたサンプルx[n-2]〜x[n-Q]を生成する。
遅延器61は、現在の送信信号のサンプルx[n]を1サンプル時間だけ遅延させたサンプルx[n-1]を生成する。減算器65は、サンプルx[n]からサンプルx[n-1]を減算し、差分信号のサンプルΔx[n]を生成する。
遅延器62−1は、サンプルΔx[n]を1サンプル時間だけ遅延させたサンプルΔx[n-1]を生成する。同様にして、遅延器62−2〜62−Qは、差分信号のサンプルを順に1サンプル時間だけ遅延させたサンプルΔx[n-2]〜Δx[n-Q]を生成する。遅延器63−1は、送信信号のサンプルx[n]を1サンプル時間だけ遅延させたサンプルx[n-1]を生成する。同様にして、遅延器63−2〜63−Qは、送信信号のサンプルを順に1サンプル時間だけ遅延させたサンプルx[n-2]〜x[n-Q]を生成する。
演算器70−0は、送信信号のサンプルx[n]と、差分信号のサンプルΔx[n]とに基づいて、電力増幅器51の既知の伝達関数Fに対する現在時刻のサンプルによる偏微分値を算出する。同様にして、演算器70−1〜70−Qはそれぞれ、送信信号のサンプルx[n-1]〜x[n-Q]と、差分信号のサンプルΔx[n-1]〜Δx[n-Q] とに基づいて、電力増幅器51の既知の伝達関数Fに対する各時刻のサンプルによる偏微分値を算出する。演算器70−0〜70−Qによって得られる各偏微分値は、上記式(2)の各項の重み係数α0, α1, …を除いた部分に相当する。
乗算器72−0〜72−Qは、演算器70−0〜70−Qで得られた偏微分値を示す信号に対して、それぞれ所定の重み係数α0〜αQを乗算する。加算器75は、乗算器72−0〜72−Qで得られた信号をすべて加算する。これにより、ベースバンドの補正信号(デジタル信号)が得られる。
乗算器72−0〜72−Qは、演算器70−0〜70−Qで得られた偏微分値を示す信号に対して、それぞれ所定の重み係数α0〜αQを乗算する。加算器75は、乗算器72−0〜72−Qで得られた信号をすべて加算する。これにより、ベースバンドの補正信号(デジタル信号)が得られる。
信号変換部76は、加算器75で得られたデジタル信号をアナログ信号に変換するとともに直交変換を行って、無線周波数帯の信号に変換する。信号変換部76で得られる信号は、メモリ効果キャンセラ100の補正信号Δy[n]として、加算器52に与えられる。
図5において、y’[n]は、ミキサ6(図4参照)から得られるデジタルベースバンド信号(前歪処理後の信号)に対して、信号変換部50によるアナログ信号への変換及び無線周波数帯の信号への変換、さらには電力増幅器51による電力増幅がなされた信号である。すなわち、前述したように、y’[n]は、電力増幅器51のメモリ効果のキャンセルがなされていない信号である。本実施形態のメモリ効果キャンセラ100では、このy’[n]に対して補正信号Δy[n]が加算されることで、メモリ効果がキャンセルされた出力信号y[n]が得られる。
図5において、y’[n]は、ミキサ6(図4参照)から得られるデジタルベースバンド信号(前歪処理後の信号)に対して、信号変換部50によるアナログ信号への変換及び無線周波数帯の信号への変換、さらには電力増幅器51による電力増幅がなされた信号である。すなわち、前述したように、y’[n]は、電力増幅器51のメモリ効果のキャンセルがなされていない信号である。本実施形態のメモリ効果キャンセラ100では、このy’[n]に対して補正信号Δy[n]が加算されることで、メモリ効果がキャンセルされた出力信号y[n]が得られる。
なお、重み係数α0〜αQは例えば0〜1の範囲で予め設定されている。入力信号の直交信号(I, Q)に対応して複素数、すなわち実数成分と虚数成分の係数を個別に設定してもよい。また、例えば、電力増幅器を表す伝達関数FとしてK=3, Q=1とした低次のボルテラモデルを用いた場合の重み係数の好適な設定例として、α0=0, α1=1を挙げることができる。この重み係数の設定例によれば、計算機による結果において、電力増幅器51のメモリ効果を十分に抑制することができることが分かった。換言すれば、メモリ効果に伴う電力増幅器51の入出力特性のヒステリシスの幅を大きく低減することができることが分かった。
また、発明者は、相互変調歪(IMD)のレベルを測定するための2トーンテストのシミュレーションを行った。その結果によれば、DPDのみが実装された無線送信機では2トーンテストで測定される電力レベルの低減代が3〜4dB程度に止まったが、DPDに対してさらに本実施形態のメモリ効果キャンセラ100が実装された無線送信機(図4の構成)では上記電力レベルの低減代が少なくとも10dBに達したことが確認された。
本実施形態のメモリ効果キャンセラ100では、電力増幅器のモデルとして使用される伝達関数Fの次数(すなわち、サンプルの数Q+1)を大きくした場合の計算量の増加は、Qに比例したものとなる。補正信号の算出に当たっては、送信信号のサンプル、及び差分信号のサンプルに基づく演算結果を線形結合しているに過ぎないためである。よって、次数が大きくなるにつれて(Q+1)Kのような指数関数的な計算量の増加を生じない。
また、本実施形態のメモリ効果キャンセラ100の利点は、図4に示したように、電力増幅器の非線形特性を補償するために前歪処理を行うプリディストータと別個に設けられる点にある。すなわち、メモリ効果キャンセラがプリディストータの中に組み込まれていないため、非線形特性の補償のための処理とメモリ効果の抑制のための処理とが分散されて無線送信機全体の演算負荷が軽減される。
また、本実施形態のメモリ効果キャンセラ100の利点は、図4に示したように、電力増幅器の非線形特性を補償するために前歪処理を行うプリディストータと別個に設けられる点にある。すなわち、メモリ効果キャンセラがプリディストータの中に組み込まれていないため、非線形特性の補償のための処理とメモリ効果の抑制のための処理とが分散されて無線送信機全体の演算負荷が軽減される。
以上、本発明の実施形態について詳細に説明したが、本発明の電力増幅器のメモリ効果キャンセラ、無線送信機は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのは勿論である。
2…プリディストータ
6…ミキサ
50…信号変換部
51…電力増幅器
52…加算器
80…信号変換部
100…メモリ効果キャンセラ
61…遅延器
62−1〜62−Q…遅延器
63−1〜63−Q…遅延器
65…減算器
70−0〜70−Q…演算器
72−0〜72−Q…乗算器
75…加算器
76…信号変換部
6…ミキサ
50…信号変換部
51…電力増幅器
52…加算器
80…信号変換部
100…メモリ効果キャンセラ
61…遅延器
62−1〜62−Q…遅延器
63−1〜63−Q…遅延器
65…減算器
70−0〜70−Q…演算器
72−0〜72−Q…乗算器
75…加算器
76…信号変換部
Claims (4)
- 無線送信機において送信信号を増幅する電力増幅器のメモリ効果を抑制するための電力増幅器のメモリ効果キャンセラであって、
前記電力増幅器に与えられる離散時間の複数の送信信号のサンプルを取得するサンプル取得部と、
離散時間の複数のサンプルを入力変数として予め前記電力増幅器の伝達関数が定義されており、前記サンプル取得部が取得した各時刻のサンプルによる当該伝達関数の偏微分値を所定の重み係数をもって線形結合した補正信号、を生成する信号生成部と、
前記電力増幅器の出力信号を前記補正信号に基づいて補正する信号補正部と、
を備えた、電力増幅器のメモリ効果キャンセラ。 - 前記信号補正部は、前記補正信号を無線周波数帯の信号に変換した後に前記電力増幅器の出力信号に対して加算する加算器、を含む、
請求項1に記載された電力増幅器のメモリ効果キャンセラ。 - 前記信号生成部は、
離散時間の複数のサンプルを順に遅延させる複数の第1遅延器と、
前記複数のサンプルのうち隣接するサンプル間の差分値を算出する減算器と、
前記減算器により算出される前記差分値を順に遅延させる複数の第2遅延器と、
前記第1遅延器及び前記第2遅延器の出力に基づいて、前記伝達関数に対する各時刻のサンプルによる偏微分値を算出する複数の演算器と、
前記複数の演算器の各々で算出される偏微分値に対して前記所定の重み係数を乗算する複数の乗算器と、
複数の乗算器による乗算結果を加算する加算器と、
を備えた、請求項1又は2に記載された電力増幅器のメモリ効果キャンセラ。 - 送信信号を増幅する電力増幅器を備えた無線送信機であって、
電力増幅器の出力側からフィードバックされるフィードバック信号に基づいて、電力増幅器の非線形特性を補償するために送信信号に対して前歪処理を行い、前記電力増幅器に送信信号を出力するプリディストータと、
前記プリディストータによって前歪処理がなされた前記送信信号に基づいて、前記電力増幅器のメモリ効果を抑制するメモリ効果キャンセラと、
を備え、
前記メモリ効果キャンセラは、
前記電力増幅器に与えられる離散時間の複数の送信信号のサンプルを取得するサンプル取得部と、
離散時間の複数のサンプルを入力変数として予め前記電力増幅器の伝達関数が定義されており、前記サンプル取得部が取得した各時刻のサンプルによる当該伝達関数の偏微分値を所定の重み係数をもって線形結合した補正信号、を生成する信号生成部と、
前記電力増幅器の出力信号を前記補正信号に基づいて補正する信号補正部と、を備えた、
無線送信機。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010105759A JP5402817B2 (ja) | 2010-04-30 | 2010-04-30 | 電力増幅器のメモリ効果キャンセラ、無線送信機 |
US13/094,319 US8605819B2 (en) | 2010-04-30 | 2011-04-26 | Memory effect canceller, transmitter, and memory effect cancelling method |
EP11164270A EP2383886B1 (en) | 2010-04-30 | 2011-04-29 | Memory effect canceller, transmitter, and memory effect cancelling method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010105759A JP5402817B2 (ja) | 2010-04-30 | 2010-04-30 | 電力増幅器のメモリ効果キャンセラ、無線送信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011234322A true JP2011234322A (ja) | 2011-11-17 |
JP5402817B2 JP5402817B2 (ja) | 2014-01-29 |
Family
ID=44117654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010105759A Expired - Fee Related JP5402817B2 (ja) | 2010-04-30 | 2010-04-30 | 電力増幅器のメモリ効果キャンセラ、無線送信機 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8605819B2 (ja) |
EP (1) | EP2383886B1 (ja) |
JP (1) | JP5402817B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014072890A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Ltd | 選択装置、選択方法、識別システム及び補償システム |
JP2016504903A (ja) * | 2012-12-18 | 2016-02-12 | ヌクレウス サイエンティフィック, インク.Nucleus Scientific, Inc. | ワイヤレス電力転送の最適化のための非線形システム識別 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6037493B2 (ja) * | 2011-10-13 | 2016-12-07 | 株式会社日立国際電気 | 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 |
US8804807B2 (en) * | 2012-06-13 | 2014-08-12 | Northrup Grumman Systems Corporation | Iterative equalization with non-linear soft interference cancellation in non-linear satellite channels |
US8897728B2 (en) * | 2013-04-29 | 2014-11-25 | King Fahd University Of Petroleum And Minerals | Method for memory effects quantification and comparison in RF transmitters and amplifiers |
US20150160279A1 (en) * | 2013-12-09 | 2015-06-11 | Qualcomm Incorporated | Quantitative characterization of nonlinearity and memory effect in nonlinear circuits |
US9893746B2 (en) * | 2015-06-25 | 2018-02-13 | Intel Corporation | Energy efficient polynomial kernel generation in full-duplex radio communication |
US10033413B2 (en) * | 2016-05-19 | 2018-07-24 | Analog Devices Global | Mixed-mode digital predistortion |
US10224970B2 (en) | 2016-05-19 | 2019-03-05 | Analog Devices Global | Wideband digital predistortion |
EP3410605A1 (en) | 2017-06-02 | 2018-12-05 | Intel IP Corporation | Communication device and method for radio communication |
US10985951B2 (en) | 2019-03-15 | 2021-04-20 | The Research Foundation for the State University | Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers |
US11942899B2 (en) | 2021-06-18 | 2024-03-26 | Qorvo Us, Inc. | Envelope tracking voltage correction in a transmission circuit |
US11962338B2 (en) | 2021-09-16 | 2024-04-16 | Qorvo Us, Inc. | Equalization filter calibration in a transceiver circuit |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5760646A (en) * | 1996-03-29 | 1998-06-02 | Spectrian | Feed-forward correction loop with adaptive predistortion injection for linearization of RF power amplifier |
US5959500A (en) * | 1998-01-26 | 1999-09-28 | Glenayre Electronics, Inc. | Model-based adaptive feedforward amplifier linearizer |
JP2001508954A (ja) * | 1996-09-20 | 2001-07-03 | スペクトリアン コーポレーシヨン | Rfパワーアンプの適応デジタル型予歪付与線型化およびフィードフォワード修正 |
JP2005101908A (ja) * | 2003-09-25 | 2005-04-14 | Hitachi Kokusai Electric Inc | プリディストーション方式歪補償機能付き増幅器 |
JP2005333353A (ja) * | 2004-05-19 | 2005-12-02 | Hitachi Kokusai Electric Inc | プリディストータ |
JP2007037110A (ja) * | 2005-07-21 | 2007-02-08 | Alcatel | 適応型デジタルプリディストーションシステム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04308163A (ja) | 1991-04-08 | 1992-10-30 | Aitetsukusu:Kk | 糸巻取り装置における尻糸形成機構 |
JP4356384B2 (ja) | 2003-07-09 | 2009-11-04 | 日本電気株式会社 | 非線形補償回路と送信装置並びに非線形補償方法 |
GB2415308A (en) | 2004-06-18 | 2005-12-21 | Filtronic Plc | Memory effect predistortion for a transmit power amplifier in a telecommunications system |
JP4308163B2 (ja) | 2005-03-22 | 2009-08-05 | 富士通株式会社 | 歪補償装置 |
US7822146B2 (en) * | 2006-12-01 | 2010-10-26 | Texas Instruments Incorporated | System and method for digitally correcting a non-linear element |
-
2010
- 2010-04-30 JP JP2010105759A patent/JP5402817B2/ja not_active Expired - Fee Related
-
2011
- 2011-04-26 US US13/094,319 patent/US8605819B2/en not_active Expired - Fee Related
- 2011-04-29 EP EP11164270A patent/EP2383886B1/en not_active Not-in-force
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5760646A (en) * | 1996-03-29 | 1998-06-02 | Spectrian | Feed-forward correction loop with adaptive predistortion injection for linearization of RF power amplifier |
JP2001508954A (ja) * | 1996-09-20 | 2001-07-03 | スペクトリアン コーポレーシヨン | Rfパワーアンプの適応デジタル型予歪付与線型化およびフィードフォワード修正 |
US5959500A (en) * | 1998-01-26 | 1999-09-28 | Glenayre Electronics, Inc. | Model-based adaptive feedforward amplifier linearizer |
JP2005101908A (ja) * | 2003-09-25 | 2005-04-14 | Hitachi Kokusai Electric Inc | プリディストーション方式歪補償機能付き増幅器 |
JP2005333353A (ja) * | 2004-05-19 | 2005-12-02 | Hitachi Kokusai Electric Inc | プリディストータ |
JP2007037110A (ja) * | 2005-07-21 | 2007-02-08 | Alcatel | 適応型デジタルプリディストーションシステム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014072890A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Ltd | 選択装置、選択方法、識別システム及び補償システム |
JP2016504903A (ja) * | 2012-12-18 | 2016-02-12 | ヌクレウス サイエンティフィック, インク.Nucleus Scientific, Inc. | ワイヤレス電力転送の最適化のための非線形システム識別 |
Also Published As
Publication number | Publication date |
---|---|
EP2383886B1 (en) | 2013-03-06 |
EP2383886A1 (en) | 2011-11-02 |
US20110268226A1 (en) | 2011-11-03 |
US8605819B2 (en) | 2013-12-10 |
JP5402817B2 (ja) | 2014-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5402817B2 (ja) | 電力増幅器のメモリ効果キャンセラ、無線送信機 | |
US11129076B2 (en) | Method and system for baseband predistortion linearization in multi-channel wideband communication systems | |
JP5205182B2 (ja) | 歪補償増幅装置 | |
JP4835241B2 (ja) | ディジタルプリディストーション送信機 | |
US6956433B2 (en) | Polynomial predistorter using complex vector multiplication | |
JP4255849B2 (ja) | べき級数型ディジタルプリディストータ | |
KR100789125B1 (ko) | 광대역 향상된 디지털 주입 전치왜곡 시스템 및 방법 | |
US7944295B2 (en) | Predistorter | |
JP5664116B2 (ja) | 電力増幅装置及びその歪補償係数更新方法及び送信装置 | |
US20020171485A1 (en) | Digitally implemented predistorter control mechanism for linearizing high efficiency RF power amplifiers | |
JP5420887B2 (ja) | 歪補償装置 | |
EP2130296A1 (en) | Linearization of rf power amplifiers using an adaptive subband predistorter | |
US8564368B1 (en) | Digital Predistorter (DPD) structure based on dynamic deviation reduction (DDR)-based volterra series | |
KR20120011281A (ko) | 왜곡 보상 장치, 신호 송신 장치 및 그 방법 | |
JP2011176689A (ja) | 算出装置、歪み補正装置、増幅装置および算出方法 | |
JP4918572B2 (ja) | プリディストーション方式歪補償機能付き増幅器 | |
JP5387445B2 (ja) | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 | |
KR100487209B1 (ko) | 룩업 테이블을 사용하여 전력 증폭기의 비선형 왜곡특성을 보상하는 전치보상 장치 및 방법 | |
JP2016167763A (ja) | 歪補償装置及び歪補償方法 | |
JP2011228999A (ja) | 増幅回路及び無線通信装置 | |
JP2015002418A (ja) | 歪補償装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130917 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131014 |
|
LAPS | Cancellation because of no payment of annual fees |