JP2011204267A - データ処理装置間の基本入出力プログラムの同期化方法及びコンピュータシステム - Google Patents
データ処理装置間の基本入出力プログラムの同期化方法及びコンピュータシステム Download PDFInfo
- Publication number
- JP2011204267A JP2011204267A JP2011130151A JP2011130151A JP2011204267A JP 2011204267 A JP2011204267 A JP 2011204267A JP 2011130151 A JP2011130151 A JP 2011130151A JP 2011130151 A JP2011130151 A JP 2011130151A JP 2011204267 A JP2011204267 A JP 2011204267A
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- bios
- memory
- processing device
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Hardware Redundancy (AREA)
- Stored Programmes (AREA)
Abstract
【解決手段】各々のデータ処理装置1,2が、基本入出力プログラム(BIOS)をそれぞれ一対のプログラムメモリ(32,33)(42,43)で冗長管理し、データ処理装置のBIOSの同期時に、各々のBIOSの版数を比較し、版数が異なる場合に、同時に2つのプログラムメモリ(32,33)(42,43)を更新せず、待機側のみにライトし、現在稼動中のBIOSを書き換えない。このため、同期化により、一対のデータ処理装置で構成されたシステム起動不能になるのを防ぐことができる。
【選択図】図1
Description
図1は、本発明の一実施の形態のストレージシステムの構成図であり、磁気デイスクを使用したRAID(Redundant Arrays of Inexpensive Disk)システムを示す。図1に示すように、ストレージシステムは、一対の磁気デイスクコントローラ(以下、コントローラという)1、2と、この一対のコントローラ1、2にラインl1,l2で接続された多数の磁気デイスク装置50−1〜50−m、52−1〜52−nとからなる。
前述のように、各コントローラ1,2に、BIOSフラッシュメモリ(Flash ROM)を物理的に2つ実装している。この2つのフラッシュメモリへ同じ版数のBIOSを格納し、片方のBIOSフラッシュメモリ(Flash ROM)32,42がBoot不能になっても、もう一方33,43から同じ版数のBIOSを起動することができるように、冗長管理(図8で後述)を行う。
次に、図1のように、2つのコントローラを搭載した場合に、図1に示したCM(Centralized Module)間のBIOS同期化処理を説明する。例えば、図14に示すように、コントローラ2のCM2が、障害を起こし、CM2’に交換した場合に、コントローラ1のCM1とコントローラ2のCM2’とで、BIOSの同期化を行い、CM交換時のBIOS版数の食い違いをなくす。
前述の実施の形態では、図1のような冗長構成のRAIDで説明したが、これ以外の冗長構成のストレージシステムに適用できる。又、物理デイスクは、磁気デイスク、光デイスク、光磁気デイスク、各種のストレージデバイスを適用できる。
7 ハブ
6 パーソナルコンピュータ
11、12、21、23 チャネルアダプター
13、14、23、24 デバイスアダプター
10、20 CPU
15,25 メモリ
16、26 プログラムメモリ
32,33,42,43 BIOSフラッシュROM
34,44 RSP
30、40 PCI−ノードブリッジ回路
31、41 PCIバス
36,46 LANポート
50−1〜50−m、52−1〜52−n 物理デイスク装置(ストレージ装置)
Claims (8)
- 各々、CPUと、メモリと、周辺デバイスと、基本入出力プログラムを各々格納する一対のプログラムメモリと、サービスプロセッサとをバスで接続した一対のデータ処理装置の基本入出力プログラムの同期化方法であって、
前記データ処理装置の各々の起動時に、前記CPUが前記サービスプロセッサのメモリに稼働中に設定された一方のプログラムメモリの前記基本入出力プログラムのブート処理を実行し、前記CPUが、OSを実行できる環境に、前記CPUと前記メモリと前記周辺デバイスと前記サービスプロセッサと前記バスとを設定するステップと、
前記データ処理装置の稼働中に、前記一対のデータ処理装置の第1のデータ処理装置が、前記一対のデータ処理装置の第2のデータ処理装置の前記サービスプロセッサのメモリに格納された前記プログラムメモリの前記基本入出力プログラムの第2の版数を読み出すステップと、
前記第1のデータ処理装置が、第1のデータ処理装置の前記サービスプロセッサのメモリに格納された前記プログラムメモリの前記基本入出力プログラムの第1の版数と前記第2の版数とを比較するステップと、
前記比較により、前記第1の版数が前記第2の版数より古い場合は、前記第1のデータ処理装置が、前記第2のデータ処理装置の稼働側のプログラムメモリの前記基本入出力プログラムを、前記第2のデータ処理装置から受信し、前記第1のデータ処理装置の待機側の前記プログラムメモリに書き込む第1のステップと、
前記比較により、前記第1の版数が前記第2の版数より新しい場合は、前記第1のデータ処理装置が、前記第1のデータ処理装置の稼働側のプログラムメモリの前記基本入出力プログラムを、前記第2のデータ処理装置に転送し、前記第2のデータ処理装置の待機側の前記プログラムメモリに書き込む第2のステップとを有する
ことを特徴とするデータ処理装置間の基本入出力プログラムの同期化方法。 - 前記第1のデータ処理装置が、前記第1のステップの書き込みが成功したかを判定するステップと、
前記第1のステップの書き込みが成功した場合、前記第1のデータ処理装置が再起動を通知するステップと、
前記第1のステップの書き込みが失敗した場合に、前記第1のデータ処理装置が異常を通知するステップとを更に有する
ことを特徴とする請求項1のデータ処理装置間の基本入出力プログラムの同期化方法。 - 前記第2のステップの書き込みが成功した場合、前記第2のデータ処理装置が再起動により、前記待機側の前記プログラムメモリに書き込まれた前記基本入出力プログラムのブート処理を実行するステップと、
前記第2のステップの書き込みが失敗した場合に、前記第2のデータ処理装置が異常を通知するステップとを更に有する
ことを特徴とする請求項1のデータ処理装置間の基本入出力プログラムの同期化方法。 - 前記第1のデータ処理装置が再起動により、前記待機側のプログラムメモリを前記稼働側に、前記稼働側のプログラムメモリを前記待機側に設定するステップと、
前記第1のデータ処理装置の前記CPUが前記サービスプロセッサのメモリに稼働中に切り換えられたプログラムメモリの前記書き込まれた基本入出力プログラムのブート処理を実行し、前記CPUが、OSを実行できる環境に、前記CPUと前記メモリと前記周辺デバイスと前記サービスプロセッサと前記バスとを設定するステップとを更に有する
ことを特徴とする請求項2のデータ処理装置間の基本入出力プログラムの同期化方法。 - 相互に接続された一対のデータ処理装置を有し、
前記データ処理装置の各々は、CPUと、メモリと、周辺デバイスと、基本入出力プログラムを各々格納する一対のプログラムメモリと、サービスプロセッサとをバスで接続して構成され、
前記データ処理装置の各々の起動時に、前記CPUが前記サービスプロセッサのメモリに稼働中に設定された一方のプログラムメモリの前記基本入出力プログラムのブート処理を実行し、前記CPUが、OSを実行できる環境に、前記CPUと前記メモリと前記周辺デバイスと前記サービスプロセッサと前記バスとを設定し、
前記データ処理装置の稼働中に、前記一対のデータ処理装置の第1のデータ処理装置が、前記一対のデータ処理装置の第2のデータ処理装置の前記サービスプロセッサのメモリに格納された前記プログラムメモリの前記基本入出力プログラムの第2の版数を読み出し、
前記第1のデータ処理装置が、第1のデータ処理装置の前記サービスプロセッサのメモリに格納された前記プログラムメモリの前記基本入出力プログラムの第1の版数と前記第2の版数とを比較し、
前記比較により、前記第1の版数が前記第2の版数より古い場合は、前記第1のデータ処理装置が、前記第2のデータ処理装置の稼働側のプログラムメモリの前記基本入出力プログラムを、前記第2のデータ処理装置から受信し、前記第1のデータ処理装置の待機側の前記プログラムメモリに書き込み、
前記比較により、前記第1の版数が前記第2の版数より新しい場合は、前記第1のデータ処理装置が、前記第1のデータ処理装置の稼働側のプログラムメモリの前記基本入出力プログラムを、前記第2のデータ処理装置に転送し、前記第2のデータ処理装置の待機側の前記プログラムメモリに書き込む
ことを特徴とするコンピュータシステム。 - 前記第1のデータ処理装置は、前記第1のステップの書き込みが成功したかを判定し、
前記第1のステップの書き込みが成功した場合、前記第1のデータ処理装置が再起動を通知し、
前記第1のステップの書き込みが失敗した場合に、前記第1のデータ処理装置が異常を通知する
ことを特徴とする請求項5のコンピュータシステム。 - 前記第2のデータ処理装置は、前記第2のステップの書き込みが成功した場合、再起動により、前記待機側の前記プログラムメモリに書き込まれた前記基本入出力プログラムのブート処理を実行し、
前記第2のステップの書き込みが失敗した場合に、前記第2のデータ処理装置が異常を通知する
ことを特徴とする請求項5のコンピュータシステム。 - 前記一対のデータ処理装置の各々が、ストレージ制御装置を構成し、
前記各々のストレージ制御装置に接続された複数のストレージ装置とを有する
ことを特徴とする請求項5のコンピュータシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011130151A JP5314731B2 (ja) | 2011-06-10 | 2011-06-10 | データ処理装置間の基本入出力プログラムの同期化方法及びコンピュータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011130151A JP5314731B2 (ja) | 2011-06-10 | 2011-06-10 | データ処理装置間の基本入出力プログラムの同期化方法及びコンピュータシステム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002365618A Division JP2004199277A (ja) | 2002-12-17 | 2002-12-17 | Biosの冗長管理方法、データ処理装置及びストレージシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011204267A true JP2011204267A (ja) | 2011-10-13 |
JP5314731B2 JP5314731B2 (ja) | 2013-10-16 |
Family
ID=44880773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011130151A Expired - Lifetime JP5314731B2 (ja) | 2011-06-10 | 2011-06-10 | データ処理装置間の基本入出力プログラムの同期化方法及びコンピュータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5314731B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016001441A (ja) * | 2014-06-12 | 2016-01-07 | 富士通株式会社 | システムおよび配下装置 |
CN108196858A (zh) * | 2017-12-22 | 2018-06-22 | 天津麒麟信息技术有限公司 | 一种基于飞腾平台的双bios***及其实现方法 |
CN108509210A (zh) * | 2017-02-24 | 2018-09-07 | 广达电脑股份有限公司 | 自动更新基本输入输出***的***与方法 |
JP2020112865A (ja) * | 2019-01-08 | 2020-07-27 | 富士通株式会社 | ストレージ装置、ストレージ制御装置及びストレージ制御プログラム |
JP2021012406A (ja) * | 2019-07-03 | 2021-02-04 | アズビル株式会社 | 情報記憶装置、ソフトウェア更新方法、および、冗長化システム |
JP2021018541A (ja) * | 2019-07-18 | 2021-02-15 | 株式会社日立産機システム | 組込用通信基板、通信端末、及びファームウェア更新方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1083309A (ja) * | 1996-04-24 | 1998-03-31 | Sony Corp | 情報処理装置、プログラム更新方法、および、情報処理システム |
JPH11306007A (ja) * | 1998-04-24 | 1999-11-05 | Nec Corp | Bios書き換え方法及び方式 |
JP2000148467A (ja) * | 1998-11-05 | 2000-05-30 | Sharp Corp | 情報処理装置、情報処理装置の基本システムプログラム書換方法及び情報処理装置の基本システムプログラム書換プログラムを記録した記録媒体 |
JP2000163268A (ja) * | 1998-11-27 | 2000-06-16 | Nec Corp | コンピュータ |
JP2001109619A (ja) * | 1999-10-12 | 2001-04-20 | Fujitsu Ltd | 複数計算機システムのマイクロプログラム版数自動一致方式 |
-
2011
- 2011-06-10 JP JP2011130151A patent/JP5314731B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1083309A (ja) * | 1996-04-24 | 1998-03-31 | Sony Corp | 情報処理装置、プログラム更新方法、および、情報処理システム |
JPH11306007A (ja) * | 1998-04-24 | 1999-11-05 | Nec Corp | Bios書き換え方法及び方式 |
JP2000148467A (ja) * | 1998-11-05 | 2000-05-30 | Sharp Corp | 情報処理装置、情報処理装置の基本システムプログラム書換方法及び情報処理装置の基本システムプログラム書換プログラムを記録した記録媒体 |
JP2000163268A (ja) * | 1998-11-27 | 2000-06-16 | Nec Corp | コンピュータ |
JP2001109619A (ja) * | 1999-10-12 | 2001-04-20 | Fujitsu Ltd | 複数計算機システムのマイクロプログラム版数自動一致方式 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016001441A (ja) * | 2014-06-12 | 2016-01-07 | 富士通株式会社 | システムおよび配下装置 |
CN108509210A (zh) * | 2017-02-24 | 2018-09-07 | 广达电脑股份有限公司 | 自动更新基本输入输出***的***与方法 |
JP2018142296A (ja) * | 2017-02-24 | 2018-09-13 | 廣達電腦股▲ふん▼有限公司 | Biosセットアップオプションを自動的に更新するシステム及び方法 |
CN108196858A (zh) * | 2017-12-22 | 2018-06-22 | 天津麒麟信息技术有限公司 | 一种基于飞腾平台的双bios***及其实现方法 |
JP2020112865A (ja) * | 2019-01-08 | 2020-07-27 | 富士通株式会社 | ストレージ装置、ストレージ制御装置及びストレージ制御プログラム |
JP7115322B2 (ja) | 2019-01-08 | 2022-08-09 | 富士通株式会社 | ストレージ装置、ストレージ制御装置及びストレージ制御プログラム |
JP2021012406A (ja) * | 2019-07-03 | 2021-02-04 | アズビル株式会社 | 情報記憶装置、ソフトウェア更新方法、および、冗長化システム |
JP7454919B2 (ja) | 2019-07-03 | 2024-03-25 | アズビル株式会社 | 情報記憶装置、ソフトウェア更新方法、および、冗長化システム |
JP2021018541A (ja) * | 2019-07-18 | 2021-02-15 | 株式会社日立産機システム | 組込用通信基板、通信端末、及びファームウェア更新方法 |
JP7239413B2 (ja) | 2019-07-18 | 2023-03-14 | 株式会社日立産機システム | 組込用通信基板、通信端末、及びファームウェア更新方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5314731B2 (ja) | 2013-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004199277A (ja) | Biosの冗長管理方法、データ処理装置及びストレージシステム | |
JP4568764B2 (ja) | システム監視装置の制御方法、プログラム及びコンピュータシステム | |
JP5607863B2 (ja) | セキュア・リカバリ装置及び方法 | |
US8089487B2 (en) | Storage control device and storage system | |
US20160378344A1 (en) | Processor and platform assisted nvdimm solution using standard dram and consolidated storage | |
JP5211837B2 (ja) | 制御方法、計算機システム及び制御プログラム | |
JP5314731B2 (ja) | データ処理装置間の基本入出力プログラムの同期化方法及びコンピュータシステム | |
US8776060B2 (en) | Methods and structure for near-live reprogramming of firmware in storage systems using a hypervisor | |
CN103959253A (zh) | 基于硬件的存储器迁移和重新同步 | |
TWI724415B (zh) | 多節點儲存系統及其韌體的更新方法 | |
US20120054441A1 (en) | Storage system, control apparatus and control method thereof | |
US20060036832A1 (en) | Virtual computer system and firmware updating method in virtual computer system | |
TW201020779A (en) | System for auto-operating backup firmware and method thereof | |
TW201520895A (zh) | Bios自動恢復系統及方法 | |
JP7002358B2 (ja) | 情報処理システム、情報処理装置、情報処理装置のbios更新方法、及び情報処理装置のbios更新プログラム | |
JP2007025933A (ja) | ストレージシステム及びそのファームウェア自動更新方法 | |
CN113934471A (zh) | 计算机***的基板管理控制器和启动方法 | |
TW202223655A (zh) | 可自我監視及恢復作業系統運作的電腦系統及方法 | |
RU2600101C1 (ru) | Управляющий модуль узла и способ обновления встроенного программного обеспечения для этого управляющего модуля | |
JP5345655B2 (ja) | 基本入出力プログラムの冗長管理方法及びデータ処理装置 | |
US20240103971A1 (en) | Systems and methods for error recovery in rebootless firmware updates | |
JP6911591B2 (ja) | 情報処理装置、制御装置および情報処理装置の制御方法 | |
Intel | ||
TWI777664B (zh) | 嵌入式系統的開機方法 | |
JP4165423B2 (ja) | コアi/oカードを実装したシステムボード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130705 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5314731 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |