JP2011187491A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2011187491A
JP2011187491A JP2010048123A JP2010048123A JP2011187491A JP 2011187491 A JP2011187491 A JP 2011187491A JP 2010048123 A JP2010048123 A JP 2010048123A JP 2010048123 A JP2010048123 A JP 2010048123A JP 2011187491 A JP2011187491 A JP 2011187491A
Authority
JP
Japan
Prior art keywords
gate electrode
semiconductor substrate
gate
polycrystalline silicon
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010048123A
Other languages
English (en)
Inventor
Yasunori Okayama
康則 岡山
Akihiro Yasumoto
明弘 安本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010048123A priority Critical patent/JP2011187491A/ja
Priority to US13/022,918 priority patent/US20110215426A1/en
Publication of JP2011187491A publication Critical patent/JP2011187491A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ゲート電極に注入された不純物に起因するゲートリークを低減させる。
【解決手段】ゲート電極１４が形成されたアクティブ領域による被覆率が５０％以上かつその面積が０．０２ｍｍ２以上の領域において、多結晶シリコン膜１４´に炭素１５を導入してから、多結晶シリコン膜１４´にリン１６を導入し、多結晶シリコン膜１４´をパターニングすることにより、ゲート絶縁膜１３上にゲート電極１４を形成する。
【選択図】 図１

Description

本発明は半導体装置および半導体装置の製造方法に関し、特に、リンの拡散による局所的なゲートリークの増大を低減する方法に適用して好適なものである。
半導体基板上に形成される電界効果トランジスタでは、ゲート電極の材料として多結晶シリコンが一般的に用いられている。そして、ゲート電極の導電性を制御するために、リンなどの不純物が多結晶シリコンに注入される。
ここで、活性化アニールなどの熱処理を行うと、リンなどの不純物がゲート電極の端部に偏析し、そのリンなどの不純物がゲート絶縁膜にダメージを与えることから、局所的なゲートリークの増大が引き起こされることがある。
また、例えば、特許文献１には、ゲートエッジ部でのリーク電流を抑制するために、トンネル膜の残膜を通して不純物を半導体基板にイオン注入した後、トンネル膜の残膜を除去し、熱酸化によりフローティングゲートの側壁に保護膜を形成する方法が開示されている。
特開２００６−２９４８４１号公報
本発明の目的は、ゲート電極に注入された不純物に起因する局所的なゲートリークの増大を低減させることが可能な半導体装置および半導体装置の製造方法を提供することである。
本発明の一態様によれば、半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極に導入されたリンまたはヒ素を含む不純物と、前記ゲート電極に導入された炭素と、前記ゲート電極の両側に配置されるように前記半導体基板に形成された不純物拡散層とを備え、前記ゲート電極および前記不純物拡散層が形成されたアクティブ領域による被覆率は５０％以上かつその面積が０．０２ｍｍ２以上であることを特徴とする半導体装置を提供する。
本発明の一態様によれば、半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の中央部よりも端部の方の濃度が低くなるように分布されたリンまたはヒ素を含む不純物と、前記ゲート電極の両側に配置されるように前記半導体基板に形成された不純物拡散層とを備え、前記ゲート電極および前記不純物拡散層が形成されたアクティブ領域による被覆率は５０％以上かつその面積が０．０２ｍｍ２以上であることを特徴とする半導体装置を提供する。
本発明の一態様によれば、半導体基板上にゲート絶縁膜を介して多結晶シリコン膜を成膜する工程と、前記多結晶シリコン膜にリンまたはヒ素を含む不純物を注入する工程と、前記多結晶シリコン膜に炭素を注入する工程と、前記リンまたはヒ素を含む不純物および炭素が注入された多結晶シリコン膜を加工することでゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体基板に不純物を注入することで、前記ゲート電極の両側に配置されたソース／ドレイン層を前記半導体基板に形成する工程とを備え、前記ゲート電極および前記ソース／ドレイン層が形成されたアクティブ領域による被覆率は５０％以上かつその面積が０．０２ｍｍ２以上であることを特徴とする半導体装置の製造方法を提供する。
本発明の一態様によれば、半導体基板上にゲート絶縁膜を介して多結晶シリコン膜を成膜する工程と、前記多結晶シリコン膜にリンまたはヒ素を含む不純物を注入する工程と、前記リンまたはヒ素を含む不純物が注入された多結晶シリコン膜を加工することでゲート電極を形成する工程と、前記ゲート電極の表面を熱酸化することで、前記リンまたはヒ素を含む不純物を前記ゲート電極の端部に偏析させる工程と、前記ゲート電極の端部に偏析された不純物および前記ゲート電極の表面に形成された酸化膜を除去する工程と、前記端部に偏析された不純物が除去されたゲート電極をマスクとして前記半導体基板に不純物を注入することで、前記ゲート電極の両側に配置されたソース／ドレイン層を前記半導体基板に形成する工程とを備え、前記ゲート電極および前記ソース／ドレイン層が形成されたアクティブ領域による被覆率は５０％以上かつその面積が０．０２ｍｍ２以上であることを特徴とする半導体装置の製造方法を提供する。
本発明によれば、ゲート電極に注入された不純物に起因する局所的なゲートリークの増大を低減させることが可能となる。
図１は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。 図２は、回路ブロックが密に配置されている場合の温度差分布を示す図である。 図３は、回路ブロックが疎に配置されている場合の温度差分布を示す図である。 図４は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。 図５は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
以下、本発明の実施形態に係る半導体装置について図面を参照しながら説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。
図１（ａ）において、半導体基板１１に素子分離層１２を形成する。なお、半導体基板１１の材料は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＳｉＣ、ＧａＩｎＡｓＰなどを用いることができる。また、素子分離層１２としては、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）を用いるようにしてもよいし、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）を用いるようにしてもよい。また、素子分離絶縁層１２の材料は、例えば、シリコン酸化膜を用いることができる。
次に、素子分離層１２で分離された半導体基板１１上にゲート絶縁膜１３を形成する。なお、ゲート絶縁膜１３の材料は、シリコン酸化膜を用いるようにしてもよいし、ＰＬＺＴなどの高誘電体膜を用いるようにしてもよい。また、ゲート絶縁膜１３の膜厚は、１．４ｎｍ以下であることが好ましい。次に、ＣＶＤなどの方法を用いることにより、ゲート絶縁膜１３上に多結晶シリコン膜１４´を成膜する。
次に、図１（ｂ）に示すように、多結晶シリコン膜１４´に対してイオン注入ＩＰ１を行うことにより、多結晶シリコン膜１４´に炭素１５を導入する。なお、炭素１５の濃度は、５Ｅ１９〜３Ｅ２０／ｃｍ３の範囲に設定することが好ましい。例えば、イオン注入ＩＰ１の条件は、多結晶シリコン膜１４´の膜厚が８０ｎｍの場合、加速電圧は４〜８ｋｅＶの範囲、ドーズ量は１Ｅ１５〜３Ｅ１５ｃｍ−２の範囲に設定することが好ましい。
加速電圧が低すぎると、ゲートリークの低減効果がなくなり、加速電圧が高すぎると、ＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）が発生する。ドーズ量が低すぎると、ゲートリークの低減効果がなくなり、ドーズ量が高すぎると、ゲートリークが却って増大する。
次に、図１（ｃ）に示すように、多結晶シリコン膜１４´に対してイオン注入ＩＰ２を行うことにより、多結晶シリコン膜１４´にリン１６を導入する。なお、リン１６に追加してヒ素を用いるようにしてもよい。
次に、図１（ｄ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて多結晶シリコン膜１４´をパターニングすることにより、ゲート絶縁膜１３上にゲート電極１４を形成する。
次に、図１（ｅ）に示すように、ＣＶＤなどの方法を用いることにより、ゲート電極１４が覆われるようにして半導体基板１１上にオフセット絶縁膜１７を形成する。なお、オフセット絶縁膜１７としては、例えば、シリコン酸化膜を用いることができる。また、オフセット絶縁膜１７の膜厚は、ＬＤＤ層１９形成後のＬＤＤ層１９の横方向への拡散分に対応させることができる。
次に、オフセット絶縁膜１７が側壁に形成されたゲート電極１４をマスクとして半導体基板１１にイオン注入することにより、半導体基板１１にＬＤＤ層１９を形成する。
次に、オフセット絶縁膜１７を介してゲート電極１４の側壁にサイドウォール１８を形成する。そして、サイドウォール１８およびゲート電極１４をマスクとして半導体基板１１にイオン注入することにより、半導体基板１１に高濃度不純物拡散層２０を形成し、ゲート電極１４の両側に配置されたソース／ドレイン層を半導体基板１１に形成する。そして、例えば、スパイクランプアニールまたはフラッシュランプアニールなどの方法によって、ソース／ドレイン層の熱処理を行うことにより、ソース／ドレイン層を活性化する。
ここで、特定の集積度以上のデバイス領域に対して、フラッシュランプアニールなどの熱処理を行うと、ある特定領域の温度が極端に上昇する。
図２は、回路ブロックが密に配置されている場合の温度差分布を示す図である。
図２（ａ）において、半導体基板１には回路ブロック２が形成され、回路ブロック２は密に配置されているものとする。ここで、回路ブロック２には不純物拡散層３およびゲート電極４が設けられ、これらの不純物拡散層３およびゲート電極４にてアクティブ領域が特定の集積度以上で形成されている。なお、不純物拡散層３は、トランジスタのソース／ドレイン層として用いることができる。
このような回路ブロック２が配置された半導体基板１に対して、不純物拡散層３を活性化させる熱処理を行うと、図２（ｂ）に示すように、回路ブロック２の部分の温度がその周囲に比べて温度が高くなり、図２（ｃ）に示すように、温度差分布が発生する。なお、このような温度差分布が発生するのは、パターンサイズや密度に依存した光の回折効果により半導体基板１に与えられる熱エネルギーが代わるためだと考えられる。光の波長に対してパターンのピッチが狭くなるほどそれ以外の領域と比較して温度上昇が激しくなると考えられる。
図３は、回路ブロックが疎に配置されている場合の温度差分布を示す図である。
図３（ａ）において、半導体基板１´には回路ブロック２´が形成され、回路ブロック２´は疎に配置されているものとする。ここで、回路ブロック２´には不純物拡散層３´およびゲート電極４´が設けられ、これらの不純物拡散層３´およびゲート電極４´にてアクティブ領域が特定の集積度以上で形成されている。
このような回路ブロック２が配置された半導体基板１´に対して、不純物拡散層３´を活性化させる熱処理を行うと、図３（ｂ）に示すように、回路ブロック２´の部分の温度がその周囲に比べて温度が高くなり、図３（ｃ）に示すように、温度差分布が発生する。ただし、図３の例では、図２の例に比べて回路ブロック２´が疎に配置されているため、温度差は小さくなっている。
このように、活性化アニールを行うと、特定の集積度以上のデバイス領域では、それ以外の領域と比較して温度上昇が激しくなる。特定の集積度以上のデバイス領域では、ゲートエッジでのリン１６の拡散により、ゲートリークが局所的に増加し、トランジスタ特性が変動する。
さらに、特定の集積度以上のデバイス領域では、トランジスタの個数が多いため、局所的なゲートリークの増大の影響を受けるトランジスタの個数も多くなり、ビット不良として検出される確率が高くなる。
このため、大容量のＳＲＡＭなどのように多数のトランジスタが高集積度で搭載されていると、局所的なゲートリークの増大によってビット不良として検出されるトランジスタが増えるため、歩留まりが悪化する。
これに対して、特定の集積度以上のデバイス領域に対して、ゲート電極１４に炭素１５を導入することにより、ゲート電極１４内でリン１６が拡散するのを抑制することができる。このため、活性化アニールなどの熱処理を行った場合においても、リン１６がゲート電極１４の端部に偏析し、リン１６がゲート絶縁膜１３にダメージを与えるのを抑制することができ、局所的なゲートリークの増大を低減することができる。
なお、１個のトランジスタにおいて局所的なゲートリークの増大が発生する確率は低いため、少数のトランジスタが低集積度で搭載されている集積回路では、上述したゲートリーク対策を施さなくても、歩留まりの低下にほとんど影響がない。
これに対して、大容量のＳＲＡＭのように多数のトランジスタが高集積度で搭載されている集積回路では、その中のいずれかのトランジスタで局所的なゲートリークの増大が発生する確率が高くなるため、単ビット不良として検出され、歩留まりを落とす要因として大きく寄与する。このため、上述したゲートリーク対策は、大容量のＳＲＡＭや大規模なロジック回路のように多数のトランジスタが搭載されている集積回路に適用することが好ましい。具体的には、上述したゲートリーク対策は、ゲート電極が形成されたアクティブ領域による被覆率が５０％以上かつその面積が０．０２ｍｍ２以上の領域が配置された集積回路に適用することが好ましい。
また、ゲート絶縁膜１３の膜厚が１．４ｎｍよりも厚い場合には、ゲートエッジでのリン１６の拡散が発生した場合においても、ゲートリークが局所的に増加することはほとんどない。このため、ゲート電極１４に炭素１５を導入することによるゲートリークを低減効果は、ゲート絶縁膜１３の膜厚が１．４ｎｍ以下の場合に顕著に現れる。
（第２実施形態）
図４は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
図４（ａ）において、半導体基板２１に素子分離層２２を形成する。次に、素子分離層２２で分離された半導体基板２１上にゲート絶縁膜２３を形成する。次に、ＣＶＤなどの方法を用いることにより、ゲート絶縁膜２３上に多結晶シリコン膜２４´を成膜する。
次に、図４（ｂ）に示すように、多結晶シリコン膜２４´に対してイオン注入ＩＰ３を行うことにより、多結晶シリコン膜２４´にリン２６を導入する。なおリン１６に追加してヒ素を用いるようにしてもよい。
次に、図４（ｃ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて多結晶シリコン膜２４´をパターニングすることにより、ゲート絶縁膜２３上にゲート電極２４を形成する。
次に、図４（ｄ）に示すように、ゲート電極２４の表面を熱酸化することで、ゲート電極２４の表面に酸化膜３１を形成するとともに、リン２６をゲート電極２４の端部に偏析させる。
次に、図４（ｅ）に示すように、ウェットエッチングまたはプラズマエッチングなどの方法を用いることにより、ゲート電極２４の端部に偏析されたリン２６およびゲート電極２４の表面に形成された酸化膜３１を除去する。ここで、ゲート電極２４の端部に偏析されたリン２６を除去した後のゲート電極２４のリン２６の濃度分布Ｎは、ゲート電極２４の中央部よりも端部の方の濃度が低くなる。ここで、ゲート電極２４の中央部の不純物濃度に対する端部のリン２６の濃度の低下率Ｈは、２０％以上であることが好ましい。
次に、図４（ｆ）に示すように、ゲート電極２４の表面を熱酸化することで、ゲート電極２４の表面に酸化膜３２を付け直す。
次に、ＣＶＤなどの方法を用いることにより、ゲート電極２４が覆われるようにして半導体基板２１上にオフセット絶縁膜２７を形成する。
次に、オフセット絶縁膜２７が側壁に形成されたゲート電極２４をマスクとして半導体基板２１にイオン注入することにより、半導体基板２１にＬＤＤ層２９を形成する。
次に、オフセット絶縁膜２７を介してゲート電極２４の側壁にサイドウォール２８を形成する。そして、サイドウォール２８およびゲート電極２４をマスクとして半導体基板２１にイオン注入することにより、半導体基板２１に高濃度不純物拡散層３０を形成し、ゲート電極２４の両側に配置されたソース／ドレイン層を半導体基板２１に形成する。そして、例えば、スパイクランプアニールまたはフラッシュランプアニールなどの方法によって、ソース／ドレイン層の熱処理を行うことにより、ソース／ドレイン層を活性化する。
ここで、熱酸化にてリン２６をゲート電極２４の端部に偏析させた後、その偏析されたリン２６を除去することにより、その後に活性化アニールなどの熱処理を行った場合においても、ゲートエッジでのリン２６の拡散を減少させることができる。このため、リン２６がゲート絶縁膜２３にダメージを与えるのを抑制することができ、局所的なゲートリークの増大を低減することができる。
また、大容量のＳＲＡＭのように多数のトランジスタが高集積度で搭載されている集積回路では、その中のいずれかのトランジスタでゲートリークが発生する確率が高くなる。このため、上述したゲートリーク対策は、大容量のＳＲＡＭや大規模なロジック回路のように多数のトランジスタが搭載されている集積回路に適用することが好ましい。具体的には、上述したゲートリーク対策は、ゲート電極が形成されたアクティブ領域による被覆率が５０％以上かつその面積が０．０２ｍｍ２以上の領域が配置された集積回路に適用することが好ましい。
（第３実施形態）
図５は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
図５（ａ）において、半導体基板４１に素子分離層４２を形成する。次に、素子分離層４２で分離された半導体基板４１上にゲート絶縁膜４３を形成する。次に、ＣＶＤなどの方法を用いることにより、ゲート絶縁膜４３上に多結晶シリコン膜４４´を成膜する。
次に、図５（ｂ）に示すように、多結晶シリコン膜４４´に対してイオン注入ＩＰ４を行うことにより、多結晶シリコン膜４４´にリン４６を導入する。なお、リン４６の代わりにヒ素を用いるようにしてもよい。
次に、図５（ｃ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて多結晶シリコン膜４４´をパターニングすることにより、ゲート絶縁膜４３上にゲート電極４４を形成する。
次に、図５（ｄ）に示すように、ゲート電極４４の表面を熱酸化することで、ゲート電極４４の表面に酸化膜５１を形成する。
次に、図５（ｅ）に示すように、ゲート電極４４の熱処理を行うことにより、リン４６をゲート電極４４の端部に偏析させる。なお、ゲート電極４４の熱処理は、１０００℃以上の温度で行うことが好ましい。また、この熱処理として、スパイクＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＭＳＡ（Ｍｉｌｌｉｓｅｃ Ａｎｎｅａｌ）またはフラッシュランプアニールを用いることができる。
次に、図５（ｆ）に示すように、ウェットエッチングまたはプラズマエッチングなどの方法を用いることにより、ゲート電極４４の端部に偏析されたリン４６およびゲート電極４４の表面に形成された酸化膜５１を除去する。ここで、ゲート電極４４の端部に偏析されたリン４６を除去した後のゲート電極４４のリン４６の濃度分布Ｎは、ゲート電極４４の中央部よりも端部の方の濃度が低くなる。ここで、ゲート電極４４の中央部のリン４６の濃度に対する端部のリン４６の濃度の低下率Ｈは、２０％以上であることが好ましい。
次に、図５（ｇ）に示すように、ＣＶＤなどの方法を用いることにより、ゲート電極４４が覆われるようにして半導体基板４１上にオフセット絶縁膜４７を形成する。
次に、オフセット絶縁膜４７が側壁に形成されたゲート電極４４をマスクとして半導体基板４１にイオン注入することにより、半導体基板４１にＬＤＤ層４９を形成する。
次に、オフセット絶縁膜４７を介してゲート電極４４の側壁にサイドウォール４８を形成する。そして、サイドウォール４８およびゲート電極４４をマスクとして半導体基板４１にイオン注入することにより、半導体基板４１に高濃度不純物拡散層５０を形成し、ゲート電極４４の両側に配置されたソース／ドレイン層を半導体基板４１に形成する。そして、例えば、スパイクランプアニールまたはフラッシュランプアニールなどの方法によって、ソース／ドレイン層の熱処理を行うことにより、ソース／ドレイン層を活性化する。
ここで、熱処理にてリン４６をゲート電極４４の端部に偏析させた後、その偏析されたリン４６を除去することにより、その後に活性化アニールなどの熱処理を行った場合においても、リン４６がゲート絶縁膜４３にダメージを与えるのを抑制することができ、局所的なゲートリークの増大を低減することができる。
また、大容量のＳＲＡＭのように多数のトランジスタが高集積度で搭載されている集積回路では、その中のいずれかのトランジスタでゲートリークが発生する確率が高くなる。このため、上述したゲートリーク対策は、大容量のＳＲＡＭや大規模なロジック回路のように多数のトランジスタが搭載されている集積回路に適用することが好ましい。具体的には、上述したゲートリーク対策は、ゲート電極が形成されたアクティブ領域による被覆率が５０％以上かつその面積が０．０２ｍｍ２以上の領域が配置された集積回路に適用することが好ましい。
１、１´、１１、２１、４１ 半導体基板、２、２´ 回路ブロック、３、３´ 不純物拡散層、１２、２２、４２ 素子分離層、１３、２３、４３ ゲート絶縁膜、４、４´、１４、２４、４４ ゲート電極、１５ 炭素、１６、２６、４６ リン、１７、２７、４７ オフセット絶縁膜、１８、２８、４８ サイドウォール、１９、２９、４９ ＬＤＤ層、２０、３０、５０ 高濃度不純物拡散層、３１、３２、５１ 酸化膜、１４´、２４´、４４´ 多結晶シリコン膜

Claims (6)

  1. 半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極に導入されたリンまたはヒ素を含む不純物と、
    前記ゲート電極に導入された炭素と、
    前記ゲート電極の両側に配置されるように前記半導体基板に形成された不純物拡散層とを備え、
    前記ゲート電極および前記不純物拡散層が形成されたアクティブ領域による被覆率は５０％以上かつその面積が０．０２ｍｍ２以上であることを特徴とする半導体装置。
  2. 前記炭素の濃度は、５Ｅ１９〜３Ｅ２０／ｃｍ３の範囲にあることを特徴とする請求項１に記載の半導体装置。
  3. 半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極の中央部よりも端部の方の濃度が低くなるように分布されたリンまたはヒ素を含む不純物と、
    前記ゲート電極の両側に配置されるように前記半導体基板に形成された不純物拡散層を備え、
    前記ゲート電極および前記不純物拡散層が形成されたアクティブ領域による被覆率は５０％以上かつその面積が０．０２ｍｍ２以上であることを特徴とする半導体装置。
  4. 前記ゲート電極の端部の不純物濃度は、前記ゲート電極の中央部の不純物濃度よりも２０％以上低いことを特徴とする請求項３に記載の半導体装置。
  5. 半導体基板上にゲート絶縁膜を介して多結晶シリコン膜を成膜する工程と、
    前記多結晶シリコン膜にリンまたはヒ素を含む不純物を注入する工程と、
    前記多結晶シリコン膜に炭素を注入する工程と、
    前記リンまたはヒ素を含む不純物および炭素が注入された多結晶シリコン膜を加工することでゲート電極を形成する工程と、
    前記ゲート電極をマスクとして前記半導体基板に不純物を注入することで、前記ゲート電極の両側に配置されたソース／ドレイン層を前記半導体基板に形成する工程とを備え、
    前記ゲート電極および前記ソース／ドレイン層が形成されたアクティブ領域による被覆率は５０％以上かつその面積が０．０２ｍｍ２以上であることを特徴とする半導体装置の製造方法。
  6. 半導体基板上にゲート絶縁膜を介して多結晶シリコン膜を成膜する工程と、
    前記多結晶シリコン膜にリンまたはヒ素を含む不純物を注入する工程と、
    前記リンまたはヒ素を含む不純物が注入された多結晶シリコン膜を加工することでゲート電極を形成する工程と、
    前記ゲート電極の表面を熱酸化することで、前記リンまたはヒ素を含む不純物を前記ゲート電極の端部に偏析させる工程と、
    前記ゲート電極の端部に偏析された不純物および前記ゲート電極の表面に形成された酸化膜を除去する工程と、
    前記端部に偏析された不純物が除去されたゲート電極をマスクとして前記半導体基板に不純物を注入することで、前記ゲート電極の両側に配置されたソース／ドレイン層を前記半導体基板に形成する工程とを備え、
    前記ゲート電極および前記ソース／ドレイン層が形成されたアクティブ領域による被覆率は５０％以上かつその面積が０．０２ｍｍ２以上であることを特徴とする半導体装置の製造方法。
JP2010048123A 2010-03-04 2010-03-04 半導体装置および半導体装置の製造方法 Pending JP2011187491A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010048123A JP2011187491A (ja) 2010-03-04 2010-03-04 半導体装置および半導体装置の製造方法
US13/022,918 US20110215426A1 (en) 2010-03-04 2011-02-08 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010048123A JP2011187491A (ja) 2010-03-04 2010-03-04 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011187491A true JP2011187491A (ja) 2011-09-22

Family

ID=44530589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010048123A Pending JP2011187491A (ja) 2010-03-04 2010-03-04 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20110215426A1 (ja)
JP (1) JP2011187491A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014041901A (ja) * 2012-08-22 2014-03-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020035789A (ja) 2018-08-27 2020-03-05 キオクシア株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496275A (ja) * 1990-08-03 1992-03-27 Nkk Corp Ｍｏｓ型半導体装置
JP2001007039A (ja) * 1999-06-18 2001-01-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001007325A (ja) * 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 電界効果型トランジスタ
JP2004336048A (ja) * 2003-05-01 2004-11-25 Internatl Business Mach Corp <Ibm> Ｍｏｓｆｅｔデバイス及び該デバイスを備える電子システム
JP2007188969A (ja) * 2006-01-11 2007-07-26 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214683A (ja) * 1998-01-26 1999-08-06 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
KR101455564B1 (ko) * 2005-12-09 2014-10-27 세미이큅, 인코포레이티드 탄소 클러스터의 주입에 의한 반도체 디바이스의 제조를 위한 시스템 및 방법
US7786505B1 (en) * 2005-12-16 2010-08-31 T-Ram Semiconductor, Inc. Reduction of charge leakage from a thyristor-based memory cell
JP2008108891A (ja) * 2006-10-25 2008-05-08 Toshiba Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496275A (ja) * 1990-08-03 1992-03-27 Nkk Corp Ｍｏｓ型半導体装置
JP2001007039A (ja) * 1999-06-18 2001-01-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001007325A (ja) * 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 電界効果型トランジスタ
JP2004336048A (ja) * 2003-05-01 2004-11-25 Internatl Business Mach Corp <Ibm> Ｍｏｓｆｅｔデバイス及び該デバイスを備える電子システム
JP2007188969A (ja) * 2006-01-11 2007-07-26 Toshiba Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014041901A (ja) * 2012-08-22 2014-03-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20110215426A1 (en) 2011-09-08

Similar Documents

Publication Publication Date Title
JPH07221293A (ja) Ｍｏｓｆｅｔの製造方法
US8476124B2 (en) Method of manufacturing semiconductor device
JP2004327493A (ja) 半導体装置及びその製造方法
JP2011187491A (ja) 半導体装置および半導体装置の製造方法
JP2009267027A (ja) 半導体装置及びその製造方法
CN104282681A (zh) 半导体器件
JP4168995B2 (ja) 半導体装置及びその製造方法
KR100650900B1 (ko) 반도체 소자 제조 방법
KR20080026258A (ko) 반도체 소자의 제조 방법
KR100587608B1 (ko) 씨모스 이미지 센서의 제조방법
KR101017042B1 (ko) 반도체 소자의 제조 방법
KR101096909B1 (ko) 반도체 소자의 트랜지스터 및 그 형성방법
KR100835519B1 (ko) 반도체 소자의 제조 방법
KR20100051428A (ko) 반도체 소자 및 그 제조 방법
KR100913324B1 (ko) 반도체 장치의 실리사이드막 형성 방법
KR100353466B1 (ko) 트랜지스터 및 그의 제조 방법
US20100025742A1 (en) Transistor having a strained channel region caused by hydrogen-induced lattice deformation
JP2011176113A (ja) Ｍｏｓ型半導体装置およびその製造方法
JP5304041B2 (ja) 半導体装置の製造方法
KR100487641B1 (ko) 반도체소자의 제조방법
JP2007129008A (ja) 半導体装置およびその製造方法
JP2007329392A (ja) Ｓｏｓ基板及びｓｏｓデバイスの製造方法
JP2010109049A (ja) 半導体装置の製造方法
JP2009099712A (ja) 半導体装置及びその製造方法
KR20080044455A (ko) 반도체 소자 및 이를 형성하기 위한 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131001