JP2011176215A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011176215A JP2011176215A JP2010040363A JP2010040363A JP2011176215A JP 2011176215 A JP2011176215 A JP 2011176215A JP 2010040363 A JP2010040363 A JP 2010040363A JP 2010040363 A JP2010040363 A JP 2010040363A JP 2011176215 A JP2011176215 A JP 2011176215A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- chip
- circuit
- wirings
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】複数のチップ20、30、40を積層してそれぞれのチップ内の各貫通配線21、22、31、32、41、42内に少なくとも2つのヒューズ回路を形成することにより、特定の貫通配線内において短絡が発生した場合に、短絡箇所に接続された複数のヒューズ回路を遮断し、短絡箇所のみを電源回路から分離する。これにより、積層チップシステム内の上下に連結する全ての貫通配線21、22、31、32、41、42を電源回路から分離することなく、積層チップシステム全体に安定して電源を供給することができる。
【選択図】図1
Description
本実施の形態1では、複数の半導体チップを積層した積層チップシステムについて説明する。積層された複数の半導体チップを電気的に接続する方法としては、各半導体チップの上面から下面を貫通する貫通配線(貫通ビア)を形成し、各貫通配線の下面にバンプ電極を形成し、かつ、上層の半導体チップに形成されているバンプ電極を、下層に形成されている半通配線の上面に接続する方法が考えられる。
INORMAL=K×ISHORT (2)
以上に述べたように、本実施の形態の特徴は、メッシュ配線から目的回路に電源を供給し、貫通配線によってチップの上面から下面を電気的に接続するチップを複数層積層した積層チップシステムにおいて、各チップの貫通配線内の貫通導体とパッド電極の間にヒューズ回路を2つ形成し、メッシュ配線を前記2つのヒューズ回路の間に接続することにある。つまり、本実施の形態では積層した各チップ内において、メッシュ配線と貫通導体との間およびメッシュ配線とパッド電極との間のそれぞれに1つずつヒューズ回路を形成している。
前記実施の形態1ではパッド電極21dとメッシュ配線23との間および貫通導体21cとメッシュ配線23との間に1つずつヒューズ回路21a、21bをそれぞれ形成した積層チップシステムであって、貫通導体21cとパッド電極21dとの間にヒューズ回路21a、21bが形成された例について説明した。本実施の形態では図18、図19に示すように、貫通導体21cとメッシュ配線23との間およびパッド電極21dと貫通導体21cとの間に1つずつヒューズ回路21a、21fをそれぞれ形成した積層チップシステムであって、メッシュ配線23とパッド電極21dとの間にヒューズ回路21a、21fが形成された例について説明する。ここで、図18は積層する複数のチップの内の1層のチップ20のみを示したチップ20の断面図である。また、図19は、チップ20、30、40を積層した積層チップシステムを示す等価回路図である。
本実施の形態では図20、図21に示すように、パッド電極21dとメッシュ配線23との間およびパッド電極21dと貫通導体21cとの間に1つずつヒューズ回路21f、21bをそれぞれ形成した積層チップシステムであって、メッシュ配線23と貫通導体21cとの間にヒューズ回路21b、21fが形成された例について説明する。ここで、図20は積層する複数のチップの内の1層のチップ20のみを示したチップ20の断面図である。また、図21は、チップ20、30、40を積層した積層チップシステムを示す等価回路図である。
本実施の形態では、貫通配線をより多く配置した積層チップシステムについて説明する。図31に示すようなメッシュ配線23a、23bの周囲に貫通配線7、8が複数配置されたチップ20aに、図5に示すような一部が細い形状を有するヒューズ回路21aを形成した場合、チップ20a内の電源回路のインピーダンスが上昇する。これを防ぐため、本実施の形態の積層チップシステムでは、図22および図23に示すように、1層のチップ20内において、メッシュ配線23、23cの内側にも貫通配線27、28を配置し、チップ全体の貫通配線の数を増加させている。
前記実施の形態1〜4では、1層のチップ内に形成されたドレイン電源VDD側のメッシュ配線は1つであり、そのメッシュ配線に接続された貫通配線全てに同じ電流値で切断されるヒューズ回路をそれぞれ形成していた。しかし、実際には一層のチップ内に様々な要素回路が形成されていることが多く、要素回路によって使用する電流の大きさも異なるため要素回路毎に独立したメッシュ配線が必要であり、それぞれのメッシュ配線に接続されるヒューズ回路も接続される要素回路によって別々の規格のヒューズ回路を使用する必要がある。
ISHORT_TOTAL=K×N/M×ISHORT (3)
これは、不良貫通配線がチップ面内に均一に分布している場合に有効である。なお、正常な貫通配線に接続されたヒューズ回路への電流INORMALは、分割の仕方に関わらず(2)式により求められる。
本実施の形態では、不良検出回路に電源を供給する貫通配線に本発明の特徴であるヒューズ回路を形成し、その他の要素回路に電源を供給する貫通配線にヒューズ回路を形成することを避ける積層チップシステムを、図27、図28および図29を用いて説明する。図27は本実施の形態の積層チップシステム内の1層のチップ20を示す俯瞰図であり、図28は図27の俯瞰図をわかりやすくするために示すチップ20の平面図である。図29は、本実施の形態の積層チップシステム内の1層のチップ20内の回路を示す等価回路図である。
2、2d 絶縁膜
2a、2b ビアホール
2c 酸化シリコン膜
2e 素子分離層
2f ゲート電極
3 絶縁層
3a〜3e 層間絶縁膜
4 バンプ電極
4a、4b、4c 貫通導体
4d パッド電極
5 インターポーザ
6 素子形成面
7 貫通配線
8 貫通配線
9a、9b、9c、9d 金属配線
10 貫通配線
11a〜11g、12a〜12d ビア
12 Al2O3膜
13 目的回路
14 不良ビア検出およびビア切替回路
15 Al膜
16 銅配線
17 ジョセフソン素子
18 Nb膜
20、30、40 チップ、
20a、30a、40a チップ
20b、30b、40b チップ
20c、21c、22c、25c、26c 貫通導体
21、22、25、26、27、28、31、32、41、42、51、52、54、55、61、62、71、72 貫通配線
21a、22a、31a、32a、41a、42a ヒューズ回路
21b、22b、31b、32b、41b、42b ヒューズ回路
21f、22f、31f、32f、41f、42f ヒューズ回路
21g、22g、31g、32g、41g、42g 貫通配線
21d、22d、25d、26d、28d、31d、32d パッド電極
23、33、43、53、63、73 メッシュ配線
23a〜23c メッシュ配線
24 Cu膜
28c、31c、32c 貫通導体
31s、31t スイッチ回路
EC1、EC2、EC3 要素回路
SDR ソース・ドレイン領域
VDD ドレイン電源
VSS ソース電源
Claims (14)
- 上面と下面とを電気的に接続して電源を供給する複数の第1貫通配線を有するチップが複数積層され、それぞれの前記チップの前記第1貫通配線同士が電気的に接続された積層チップシステムを有する半導体装置であって、
前記各チップは、その内部に形成された目的回路に電源を供給する電源配線を有し、
前記複数の第1貫通配線のそれぞれは、前記チップの前記上面と前記下面のいずれか一方に形成された第1パッド電極と、
前記第1パッド電極の形成された前記チップの面のもう一方の面に形成された第1貫通導体と、
を有し、
前記各第1貫通配線内の前記第1パッド電極、前記第1貫通導体および前記電源配線は、1つの接合点においてそれぞれが電気的に接続されており、
前記接合点と前記第1パッド電極との間、前記接合点と前記第1貫通導体との間または前記接合点と前記電源配線との間の、少なくともいずれか2つの電源経路にヒューズ回路が形成されていることを特徴とする半導体装置。 - 1つの前記チップ内の前記電源配線は、前記同チップ内において全ての前記目的回路の電源に接続されていることを特徴とする請求項1記載の半導体装置。
- 1つの前記チップ内には複数の前記目的回路が形成され、それぞれの前記目的回路に対して異なる前記電源配線が接続されており、それぞれの前記電源配線に前記複数の第1貫通配線が接続されていることを特徴とする請求項1記載の半導体装置。
- 前記積層チップシステム内の前記チップ内の前記貫通導体の上面と、その前記チップの前記上面に積層された他の前記チップ内の前記パッド電極の下面とは、バンプ電極を介して電気的に接続されていることを特徴とする請求項1記載の半導体装置。
- 1つの前記チップ内には複数の前記目的回路が形成され、1つの前記目的回路に接続された前記電源配線には前記第1貫通配線が複数形成され、他の前記目的回路に接続された前記電源配線には、第2貫通配線が形成されており、
前記複数の第2貫通配線のそれぞれは、前記チップの前記上面と前記下面のいずれか一方に形成された第2パッド電極と、
前記第2パッド電極の形成された前記チップの面のもう一方の面に形成された第2貫通導体と、
を有し、
前記各第2貫通配線内の前記第2パッド電極、前記第2貫通導体および前記チップ内に形成された第2電源配線は、1つの第2接合点においてそれぞれが電気的に接続されており、
前記第2接合点と前記第2パッド電極との間、前記第2接合点と前記第2貫通導体との間または前記第2接合点と前記第2電源配線との間の、少なくともいずれか2つの電源経路に、外部から制御できるスイッチ回路が形成されていることを特徴とする請求項1記載の半導体装置。 - 前記ヒューズ回路は、銅配線の一部を狭窄して構成した溶断型のヒューズ素子であることを特徴とする請求項1記載の半導体装置。
- 前記ヒューズ回路は、ヒステリシス特性および非線形抵抗特性を有する2端子素子であることを特徴とする請求項1記載の半導体装置。
- 前記2端子素子はジョセフソン素子であることを特徴とする請求項7記載の半導体装置。
- 上面と下面とを電気的に接続して電源を供給する複数の第1貫通配線を有するチップが複数積層され、それぞれの前記チップの前記第1貫通配線同士が電気的に接続された積層チップシステムを有する半導体装置の製造方法であって、
(a)前記上面と前記下面とを電気的に接続して目的回路に電源を供給する前記複数の第1貫通配線を有する前記複数のチップを用意する工程と、
(b)前記(a)工程の後、前記複数のチップを積層し、前記複数のチップのそれぞれに形成された前記第1貫通配線であって、上下に積層された前記チップの対応する前記第1貫通配線同士を電気的に接続する工程と、
(c)前記(b)工程の後、前記積層チップシステムに電源を供給し、前記第1貫通配線内に形成された第1貫通導体に短絡電流が流れた場合に、前記複数のチップ内に形成され、短絡した前記第1貫通配線に接続された複数のヒューズ回路を遮断し、短絡した前記第1貫通導体を電源回路から切り離す工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記ヒューズ回路は、銅配線の一部を狭窄して構成した溶断型のヒューズ素子であり、前記(c)工程において、前記ヒューズ回路に過電流が流れた際に溶断する素子であることを特徴とする請求項9記載の半導体装置の製造方法。
- 前記ヒューズ回路は、ヒステリシス特性および非線形抵抗特性を有する2端子素子であり、前記(c)工程において、前記2端子素子に過電流が流れた際に高抵抗に遷移する素子であることを特徴とする請求項9記載の半導体装置の製造方法。
- 前記2端子素子はジョセフソン素子であり、前記(c)工程において、前記2端子素子に過電流が流れた際に高抵抗に遷移する素子であることを特徴とする請求項9記載の半導体装置の製造方法。
- 前記目的回路は、前記チップ内の前記第1貫通配線の導通状態および短絡状態をチェックし、不良を発見した際に、不良発見した前記第1貫通配線に接続されたスイッチ回路を切断制御する出力をするものであることを特徴とする請求項9記載の半導体装置の製造方法。
- 前記(b)工程では、前記複数のチップを積層し、前記複数のチップのそれぞれに形成された前記第1貫通配線であって、上下に積層された前記チップの対応する前記第1貫通配線同士をバンプ電極を介して電気的に接続することを特徴とする請求項9記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040363A JP5103493B2 (ja) | 2010-02-25 | 2010-02-25 | 半導体装置およびその製造方法 |
PCT/JP2011/053021 WO2011105242A1 (ja) | 2010-02-25 | 2011-02-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040363A JP5103493B2 (ja) | 2010-02-25 | 2010-02-25 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011176215A true JP2011176215A (ja) | 2011-09-08 |
JP5103493B2 JP5103493B2 (ja) | 2012-12-19 |
Family
ID=44506656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010040363A Expired - Fee Related JP5103493B2 (ja) | 2010-02-25 | 2010-02-25 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5103493B2 (ja) |
WO (1) | WO2011105242A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190033634A (ko) * | 2016-08-16 | 2019-03-29 | 노스롭 그루먼 시스템즈 코포레이션 | 초전도체 디바이스 상호연결 구조 |
KR20190040061A (ko) * | 2016-08-23 | 2019-04-16 | 노스롭 그루먼 시스템즈 코포레이션 | 초전도체 디바이스 상호연결 |
JP2020113726A (ja) * | 2019-01-17 | 2020-07-27 | 三菱電機株式会社 | 半導体装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5980556B2 (ja) * | 2012-04-27 | 2016-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP7451959B2 (ja) * | 2019-11-22 | 2024-03-19 | セイコーエプソン株式会社 | 振動デバイス、電子機器および移動体 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001307057A (ja) * | 2000-04-20 | 2001-11-02 | Toshiba Corp | マルチチップ半導体装置及びメモリカード |
JP2005209814A (ja) * | 2004-01-21 | 2005-08-04 | Seiko Epson Corp | 積層型半導体記憶装置 |
JP2006019328A (ja) * | 2004-06-30 | 2006-01-19 | Nec Corp | 積層型半導体装置 |
JP2009206218A (ja) * | 2008-02-26 | 2009-09-10 | Elpida Memory Inc | 積層メモリ及びヒューズチップ |
-
2010
- 2010-02-25 JP JP2010040363A patent/JP5103493B2/ja not_active Expired - Fee Related
-
2011
- 2011-02-14 WO PCT/JP2011/053021 patent/WO2011105242A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001307057A (ja) * | 2000-04-20 | 2001-11-02 | Toshiba Corp | マルチチップ半導体装置及びメモリカード |
JP2005209814A (ja) * | 2004-01-21 | 2005-08-04 | Seiko Epson Corp | 積層型半導体記憶装置 |
JP2006019328A (ja) * | 2004-06-30 | 2006-01-19 | Nec Corp | 積層型半導体装置 |
JP2009206218A (ja) * | 2008-02-26 | 2009-09-10 | Elpida Memory Inc | 積層メモリ及びヒューズチップ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190033634A (ko) * | 2016-08-16 | 2019-03-29 | 노스롭 그루먼 시스템즈 코포레이션 | 초전도체 디바이스 상호연결 구조 |
KR102230009B1 (ko) | 2016-08-16 | 2021-03-19 | 노스롭 그루먼 시스템즈 코포레이션 | 초전도체 디바이스 상호연결 구조 |
KR20190040061A (ko) * | 2016-08-23 | 2019-04-16 | 노스롭 그루먼 시스템즈 코포레이션 | 초전도체 디바이스 상호연결 |
KR102229997B1 (ko) | 2016-08-23 | 2021-03-19 | 노스롭 그루먼 시스템즈 코포레이션 | 초전도체 디바이스 상호연결 |
JP2020113726A (ja) * | 2019-01-17 | 2020-07-27 | 三菱電機株式会社 | 半導体装置 |
JP7055109B2 (ja) | 2019-01-17 | 2022-04-15 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2011105242A1 (ja) | 2011-09-01 |
JP5103493B2 (ja) | 2012-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7160105B2 (ja) | 半導体装置 | |
KR101850121B1 (ko) | 용장성 실리콘 관통 비아를 구비한 반도체 칩 및 그 제조방법 | |
US7791173B2 (en) | Chip having side pad, method of fabricating the same and package using the same | |
KR100909969B1 (ko) | 반도체 소자 및 그 제조 방법, 및 반도체 소자를 포함하는스택 모듈, 카드 및 시스템 | |
JP5103493B2 (ja) | 半導体装置およびその製造方法 | |
JP5543567B2 (ja) | 半導体素子の製造方法 | |
JP2006019328A (ja) | 積層型半導体装置 | |
CN102881660A (zh) | 半导体器件及测试方法 | |
US9768135B2 (en) | Semiconductor device having conductive bump with improved reliability | |
CN103107150B (zh) | 用于半导体器件的中介层及其制造方法 | |
JP2006313824A (ja) | 半導体装置 | |
US6946747B1 (en) | Semiconductor device and its manufacturing method | |
EP0510900A2 (en) | Wetting-based breakable links | |
KR100789571B1 (ko) | 반도체 소자 및 그 제조방법 | |
CN102790030B (zh) | 具有偏置钝化以减少电迁移的半导体结构 | |
US20130020572A1 (en) | Cap Chip and Reroute Layer for Stacked Microelectronic Module | |
CN102194779B (zh) | 封装结构 | |
US11871682B2 (en) | Quantum device and method of manufacturing the same | |
TW200522327A (en) | Semiconductor device and method for making the same | |
US8350362B2 (en) | Semiconductor integrated circuit and method for fabricating the same | |
KR20100104855A (ko) | 퓨즈를 포함하는 반도체 소자 패키지 | |
US11482509B2 (en) | Semiconductor package | |
US20240155767A1 (en) | Filling cracks on a substrate via | |
KR20120098096A (ko) | 반도체 집적회로 | |
CN219497793U (zh) | 多层结构的基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |