JP2011176158A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011176158A
JP2011176158A JP2010039627A JP2010039627A JP2011176158A JP 2011176158 A JP2011176158 A JP 2011176158A JP 2010039627 A JP2010039627 A JP 2010039627A JP 2010039627 A JP2010039627 A JP 2010039627A JP 2011176158 A JP2011176158 A JP 2011176158A
Authority
JP
Japan
Prior art keywords
oxide film
sic substrate
semiconductor device
oxidation
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010039627A
Other languages
English (en)
Other versions
JP5371831B2 (ja
Inventor
Kazuo Kobayashi
和雄 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010039627A priority Critical patent/JP5371831B2/ja
Priority to US12/882,746 priority patent/US8236707B2/en
Priority to CN2010105058797A priority patent/CN102169827A/zh
Priority to DE102010064214A priority patent/DE102010064214A1/de
Priority to KR1020110013957A priority patent/KR101236497B1/ko
Publication of JP2011176158A publication Critical patent/JP2011176158A/ja
Priority to US13/494,418 priority patent/US20120252223A1/en
Application granted granted Critical
Publication of JP5371831B2 publication Critical patent/JP5371831B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】信頼性の高いゲート酸化膜をＳｉＣ基板の熱酸化によって得ることができる酸化膜形成方法を提供する。
【解決手段】半導体装置の製造方法は、ＳｉＣ基板１上に水素および酸素を同時に導入する工程と、前記ＳｉＣ基板１上において、１０００℃以上の温度かつ減圧の条件下で前記水素および前記酸素を燃焼反応させ、該燃焼反応により前記ＳｉＣ基板１表面にシリコン酸化膜であるゲート酸化膜４を形成する工程とを備える。
【選択図】図１

Description

本発明は半導体装置の製造方法に関し、特に、炭化ケイ素（ＳｉＣ）基板上の酸化工程において、ＳｉＣ基板と酸化膜界面との界面準位を低減し、かつ信頼性の高い酸化膜を提供する方法に関する。
炭化ケイ素（ＳｉＣ）はシリコン（Ｓｉ）より絶縁破壊電界強度が１ケタ程度大きく、そのため、耐圧を保持するためのドリフト層がＳｉにおける場合に比べて１／１０まで薄くでき、パワーデバイスの低損失化が可能となる。
しかし、ＳｉＣのシリコン面とカーボン面とでは、結晶のイオン性やボンドシーケンスの違いなどの影響から異なる表面や界面の物性を示し、ＳｉＣ基板上を酸化した場合に熱酸化速度等に違いが生じる。このため、ＳｉＣ−ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）におけるゲート酸化膜形成には、結晶面によって酸化条件の最適化が必要である。酸化条件の違いが、反転チャネル移動度や酸化膜信頼性に大きな影響を与えることになるからである。
従来の酸化手法としては、酸素のみ供給して酸化膜を形成するドライ酸化手法と、酸素および水素を反応炉手前で燃焼させて、その水蒸気雰囲気を反応炉に供給して、酸化膜を形成するウェット酸化手法との２つの手法があった。
ＳｉＣ基板上にウェット酸化手法にて形成したゲート酸化膜は、水蒸気雰囲気中の水素原子が、界面のダングリングボンドを効果的に水素終端するため、界面準位を低下する効果があり、ＭＯＳＦＥＴの反転チャネル移動度が向上する。また、ウェット酸化手法では酸化力が強く、界面の残留カーボンの脱離を促進して界面準位を減少させる傾向にある。このため、ウェット酸化の採用は望ましい。
しかし、このウェット酸化手法による酸化膜の信頼性を確認すると、ゲート酸化膜中にヒドロキシ基（ＯＨ基）が多量に含まれている影響から、ドライ酸化手法で形成したゲート酸化膜に比べて絶縁破壊電界強度が劣る。
これらのことから、非特許文献１では、ＳｉＣ−ＭＯＳＦＥＴのゲート酸化膜形成には、ドライ酸化手法にて酸化したのち、ウェット酸化手法により再酸化を行うことにより、高移動度と高信頼性を両立する工夫がなされている。
東芝レビューＶｏｌ．６３（Ｎｏ．１０），「高チャネル移動度と高信頼性を両立したＳｉＣ−ＭＯＳＦＥＴ」 ２００８
非特許文献１に記載された方法では、ウェット酸化をすることによるヒドロキシ基の含有は避けられず、さらなる高信頼性を実現できるゲート酸化膜の形成方法が必要となっていた。
本発明は上記の問題を解決するためになされたものであり、信頼性の高いゲート酸化膜を備えた半導体装置の製造方法の提供を目的とする。
本発明にかかる半導体装置の製造方法は、（ａ）ＳｉＣ基板上に、水素および酸素を導入する工程と、（ｂ）前記ＳｉＣ基板上において前記水素および酸素を燃焼反応させ、前記燃焼反応により前記ＳｉＣ基板表面にシリコン酸化膜を形成する工程とを備える。
本発明にかかる半導体装置の製造方法によれば、（ａ）ＳｉＣ基板上に、水素および酸素を導入する工程と、（ｂ）前記ＳｉＣ基板上において前記水素および酸素を燃焼反応させ、前記燃焼反応により前記ＳｉＣ基板表面にシリコン酸化膜を形成する工程とを備えることにより、信頼性の高いゲート酸化膜を備えた半導体装置を製造することが可能となる。
実施の形態１にかかる半導体装置の断面図である。 実施の形態１にかかる半導体装置の製造方法に用いる半導体製造装置の概要図である。 直上燃焼酸化とウェット酸化との半導体装置の信頼性比較を示す図である。 実施の形態１にかかる半導体装置の断面図である。 実施の形態１にかかる半導体装置の製造方法に用いる半導体製造装置の概要図である。
＜Ａ．実施の形態１＞
＜Ａ−１．製造方法＞
実施の形態１にかかる半導体装置としてのＳｉＣ−ＭＯＳＦＥＴの断面構造を図１に示す。図１に示すようなＳｉＣ−ＭＯＳＦＥＴは、ＳｉＣ基板１ａ上にＳｉＣエピタキシャル層（ドリフト層）１ｂが形成された基板上に形成される。以下では、ＳｉＣ基板１ａとＳｉＣエピタキシャル層１ｂを含めて、ＳｉＣ基板１と呼ぶ。ＳｉＣ基板１表面のパターニング後、Ａｌを注入することによってＰ型ＳｉＣ拡散層２がそれぞれ離間して拡散され、さらにパターニング後、Ｐ型ＳｉＣ拡散層２上に、Ｎ型ＳｉＣ拡散層３が拡散される。
次に、熱処理による拡散層の活性化工程を経て、ＳｉＣ基板１上にゲート酸化膜（シリコン酸化膜）４が成膜され、Ｐ型ＳｉＣ拡散層２、Ｎ型ＳｉＣ拡散層３が拡散された領域に挟まれる位置に、ゲート電極としてのＰｏｌｙ−Ｓｉ電極５が形成される。
図１に示すゲート酸化膜４は、ＳｉＣ基板１との界面に欠陥準位を多く形成してしまうと、移動度、信頼性において劣化が生じてしまう。
従来は、水素、酸素を予め燃焼し、その燃焼により生じた水蒸気雰囲気を反応炉内に送り込み酸化させるウェット酸化を採用していたが、ウェット酸化により成膜したゲート酸化膜４にはヒドロキシ基を多量に含まれ、これにより移動度、信頼性が劣化させられてしまっていた。そこで、本発明では別の酸化手法として、直上燃焼酸化によるゲート酸化膜４の成膜を行う。ここで直上燃焼酸化とは、水素、酸素をそのまま基板上まで導入し、基板上にて燃焼反応を起こし、それに伴う酸化反応を用いる酸化手法をいうものとする。
直上燃焼酸化を行うため、図２に示すようなランプ照射型枚葉酸化装置（左図）を用いる。図２に示すランプ照射型枚葉酸化装置は、チャンバー上部にハロゲンランプ６を設置し、チャンバー下部の放射温度計７にてＳｉＣ基板８の裏面温度を確認し、この温度をランプパワー（図示せず）へフィードバックして加熱制御する装置である。
ガス導入口９より、水素、酸素ガスを、減圧下（１３３Ｐａ程度）にて１０００℃以上の熱雰囲気に導入する。次に、水素、酸素ガスが導入された状態（右図）で、ハロゲンランプ６により選択的に加熱されたＳｉＣ基板８直上にて燃焼反応（２Ｈ2＋Ｏ2→２Ｈ2Ｏ）を起こし、ＳｉＣの熱酸化を行う。
従来のウェット酸化においては、大気圧である処理室内で水素、酸素を燃焼させると、燃焼による石英屑がゴミ発塵の問題となることから、通常は処理室前に燃焼室を設け、そこで予め水素、酸素を燃焼させ、燃焼することで発生する水蒸気雰囲気を処理室内に送り込む。
これに対し直上燃焼酸化においては、ＳｉＣ基板８直上において上記の燃焼反応を起こす。燃焼反応が直上で起こることから、燃焼反応の中間生成体であるラジカル（Ｏラジカル等）が酸化に支配的に寄与していると考えられる。よってゲート酸化膜中に含まれるヒドロキシ基を低減でき、また、Ｈ2Ｏよりラジカル（例えばＯラジカル）の方が酸化力が大きいため、ＳｉＣ中のカーボンの脱離が進み、より信頼性の高いゲート酸化膜が成膜できることを発明者は見いだした。
また、図２（左図）に示すように、ＳｉＣ基板８の裏面側において、放射温度計７がＳｉＣ基板８の半径方向に６箇所配置され、ＳｉＣ基板８を回転させることでこの６ゾーン間での温度制御が可能であることから、ウェット酸化（バッチ式）による膜厚の面内均一性が３％程度であるのに対して、直上燃焼酸化（枚葉式）による膜厚の面内均一性は１％以内とすることができる。
なお、直上燃焼酸化では、Ｈ2Ｏの分圧は低くなっている。また、酸化に寄与していると考えられるＯラジカルは、ゲート酸化膜が成長するにつれ失活し、拡散しにくくなる。すなわち、ゲート酸化膜中での酸化速度が鈍る。よって、酸化による熱ストレスを抑制することができる。
以上のように、このランプ照射型枚葉酸化装置を用いた直上燃焼酸化によりゲート酸化膜を成膜することで、移動度、信頼性の高いＳｉＣ−ＭＯＳＦＥＴを製造することが可能となる。
なお、ランプ照射型枚葉酸化装置に導入されるＮＯ、Ｎ2Ｏガスは、ＳｉＣ基板８界面を窒化して、界面欠陥を低減させるためのものである。
＜Ａ−２．動作＞
Ｓｉ基板を用いた場合の、ＣＶＳ−ＴＤＤＢ（Ｃｏｎｓｔａｎｔ Ｖｏｌｔａｇｅ Ｓｔｒｅｓｓ−Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）評価の結果を図３に示す。ＣＶＳ−ＴＤＤＢとは、定電圧下において、絶縁破壊した半導体装置数の経時変化を評価したものである。図において、縦軸は故障率、横軸は時間の経過を示している。
図３に示す評価結果は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）の分離下地に、直上燃焼酸化（枚葉式）で形成した酸化膜（膜厚７．２ｎｍ）と、ウェット酸化（バッチ式）にて形成した酸化膜（膜厚７．２ｎｍ）との２種類の酸化膜を形成し、さらに、Ｐｏｌｙ−Ｓｉ電極を形成し、パターニング、裏面研磨を経て作成したＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）を用いて行ったものである。具体的には、温度１２５℃において、１１ＭＶ／ｃｍのストレス印加（１０ｍＡ判定）を１０秒継続した時点での故障率（１０ｓｅｃ故障率）を評価したものである。
図３に示すように、従来からの手法であるウェット酸化（図３中三角印で示す）が１９．８％の１０ｓｅｃ故障率であるのに対して、直上燃焼酸化（図３中丸印で示す）は５．２％の１０ｓｅｃ故障率とウェット酸化によるそれよりも低く、また絶縁破壊に至るまでの経過時間も、直上燃焼酸化によるものが優れていることが分かる。これらのことから、ウェット酸化に比べて直上燃焼酸化は、信頼性の高い酸化膜を形成していることが確認できる。
ここで、直上燃焼酸化においては、酸化に支配的に寄与すると考えられるＯラジカルが、酸化膜の成長するにつれ酸化膜中で失活し、酸化膜中を拡散しにくくなることにより酸化レートが低くなる。特にＳｉＣは、Ｓｉに比べて酸化速度が遅いため、特にパワーデバイス向けのゲート酸化膜のような厚いゲート酸化膜（１００ｎｍ程度）を形成することは困難となる。また、本実施の形態における直上燃焼酸化は枚葉式の酸化装置で行われるため、熱がＳｉＣ基板上に集中し、長時間の処理はＳｉＣ基板への損傷の原因となってしまう。このため、直上燃焼酸化によるＳｉＣ基板上へのゲート酸化膜の形成は、２０ｎｍ以下に抑えるのが望ましい。
この対策手法として、直上燃焼酸化によるゲート酸化膜１１を２０ｎｍ以下形成後、酸素のみの雰囲気中でのドライ酸化を行いさらにゲート酸化膜１２を形成することにより、トータルのゲート酸化膜を１００ｎｍ以上に厚く形成することができる（図４参照）。この場合、ドライ酸化を行う際には、ＳｉＣ基板１０上には既に直上燃焼酸化によるゲート酸化膜１１が２０ｎｍ以下程度形成されているため、残りの厚さをドライ酸化により成膜する場合にも、ドライ酸化の短所である界面準位密度の増加は起きない。ただし、上記の順序を逆にし、ドライ酸化によりゲート酸化膜を形成した後、直上燃焼酸化によりゲート酸化膜を追加形成する場合にも、ゲート酸化膜の信頼性を高める効果がある。
なお、ゲート酸化膜を上記の方法で追加形成する場合、図５に示すような装置を用いることができる。この装置は、搬送チャンバー１８を介して、直上燃焼酸化処理室１３、ドライ酸化処理室１４、ＨＴＯ炉１５、ロードロックチャンバー１６、１７が接続され、処理室内を真空に保持し大気に開放せずに、直上燃焼酸化と、ドライ酸化とを行うことができる。すなわち、ＳｉＣ基板を大気雰囲気にさらさずに工程移行する構造を持つ装置を用いることによって、清浄度は保たれ、ゲート酸化膜中への異物混入、有機酸化膜の介入を除いた信頼性の高いゲート酸化膜を形成でき、移動度、信頼性の高い半導体装置を製造することができる。
また、図示はしないが、直上燃焼酸化によるゲート酸化膜を形成後、ＣＶＤによる酸化膜形成を行いゲート酸化膜を追加形成することにより、トータルのゲート酸化膜を厚く形成することもできる。
＜Ａ−３．効果＞
本発明にかかる実施の形態１によれば、半導体装置の製造方法において、（ａ）ＳｉＣ基板１上に、水素および酸素を導入する工程と、（ｂ）ＳｉＣ基板１上において水素および酸素を燃焼反応させ、燃焼反応によりＳｉＣ基板１表面にシリコン酸化膜であるゲート酸化膜４を形成する工程とを備えることで、信頼性の高いゲート酸化膜を備えた半導体装置を製造することが可能となる。
本発明にかかる実施の形態１によれば、半導体装置の製造方法において、工程（ａ）（ｂ）は、ＳｉＣ基板１上に光を照射することによりＳｉＣ基板１上に周囲より温度の高い高温雰囲気を形成するランプ照射型枚葉酸化装置を用いて行われることで、処理時間を短縮し、信頼性の高いゲート酸化膜を備えた半導体装置を製造することが可能となる。
また、本発明にかかる実施の形態１によれば、半導体装置の製造方法において、（ｃ）ＳｉＣ基板１表面をドライ酸化し、シリコン酸化膜であるゲート酸化膜１２を別途形成する工程をさらに備えることで、１００ｎｍ程度の厚いゲート酸化膜を形成することができ、そのような厚さのゲート酸化膜が必要となるパワーデバイス向けの半導体装置を製造することができる。特にＳｉＣは、Ｓｉの場合よりも酸化速度が遅く、パワーデバイス向けのゲート酸化膜を形成しようとする場合には有効である。
また、本発明にかかる実施の形態１によれば、半導体装置の製造方法において、工程（ｃ）は、工程（ｂ）の後に行われることで、既に直上燃焼酸化によるゲート酸化膜１１が形成されているため、ドライ酸化による界面準位密度の増加を抑制することができる。
また、本発明にかかる実施の形態１によれば、半導体装置の製造方法において、（ｃ）工程（ｂ）の後、ＳｉＣ基板１表面をＣＶＤにより酸化膜形成し、シリコン酸化膜を別途形成する工程をさらに備えることで、１００ｎｍ程度の厚いゲート酸化膜を形成することができ、そのような厚さのゲート酸化膜が必要となるパワーデバイス向けの半導体装置を製造することができる。
また、本発明にかかる実施の形態１によれば、半導体装置の製造方法において、工程（ａ）（ｂ）（ｃ）は、ＳｉＣ基板を大気雰囲気にさらさずに工程移行可能な構造の装置を用いて行われることで、ゲート酸化膜中への異物混入、有機酸化膜の介入を除いた信頼性の高いゲート酸化膜を形成でき、移動度、信頼性の高い半導体装置を製造することができる。
また、本発明にかかる実施の形態１によれば、半導体装置の製造方法において、請求項２〜５のいずれかに記載の半導体装置の製造方法を用いて、ＳｉＣ基板１上に１００ｎｍ以上のゲート酸化膜を形成する際に、工程（ｂ）により、２０ｎｍ以下のシリコン酸化膜をゲート酸化膜として形成し、工程（ｃ）により、残りの膜厚分のシリコン酸化膜をゲート酸化膜として形成することで、酸化速度の遅い直上燃焼酸化によって形成できる厚さとして２０ｎｍ以下のゲート酸化膜を形成し、１００ｎｍに対する残りの厚さをドライ酸化またはＣＶＤによる酸化膜形成で補う方法を用いることができ、そのような厚さのゲート酸化膜が必要となるパワーデバイス向けの半導体装置を製造することができる。
１，８，１０ ＳｉＣ基板、２ Ｐ型ＳｉＣ拡散層、３ Ｎ型ＳｉＣ拡散層、４，１１，１２ ゲート酸化膜、５ Ｐｏｌｙ−Ｓｉ電極、６ ハロゲンランプ、７ 放射温度計、９ ガス導入口、１３ 直上燃焼酸化処理室、１４ ドライ酸化処理室、１５ ＨＴＯ炉、１６，１７ ロードロックチャンバー、１８ 搬送チャンバー。

Claims (7)

  1. （ａ）ＳｉＣ基板上に、水素および酸素を導入する工程と、
    （ｂ）前記ＳｉＣ基板上において前記水素および酸素を燃焼反応させ、前記燃焼反応により前記ＳｉＣ基板表面にシリコン酸化膜を形成する工程とを備える、
    半導体装置の製造方法。
  2. 前記工程（ａ）（ｂ）は、前記ＳｉＣ基板上に光を照射することにより前記ＳｉＣ基板上に周囲より温度の高い高温雰囲気を形成するランプ照射型枚葉酸化装置を用いて行われる、
    請求項１に記載の半導体装置の製造方法。
  3. （ｃ）前記ＳｉＣ基板表面をドライ酸化し、シリコン酸化膜を別途形成する工程をさらに備える、
    請求項１または２に記載の半導体装置の製造方法。
  4. 前記工程（ｃ）は、前記工程（ｂ）の後に行われる、
    請求項３に記載の半導体装置の製造方法。
  5. （ｃ）前記工程（ｂ）の後、ＳｉＣ基板表面をＣＶＤにより酸化膜形成し、シリコン酸化膜を別途形成する工程をさらに備える、
    請求項１または２に記載の半導体装置の製造方法。
  6. 前記工程（ａ）（ｂ）（ｃ）は、前記ＳｉＣ基板を大気雰囲気にさらさずに工程移行可能な構造の装置を用いて行われる、
    請求項３〜５のいずれかに記載の半導体装置の製造方法。
  7. 請求項３〜６のいずれかに記載の半導体装置の製造方法を用いて、前記ＳｉＣ基板上に１００ｎｍ以上のゲート酸化膜を形成する際に、
    前記工程（ｂ）により、２０ｎｍ以下の前記シリコン酸化膜を前記ゲート酸化膜として形成し、
    前記工程（ｃ）により、残りの膜厚分の前記シリコン酸化膜を前記ゲート酸化膜として形成する、
    半導体装置の製造方法。
JP2010039627A 2010-02-25 2010-02-25 半導体装置の製造方法 Expired - Fee Related JP5371831B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010039627A JP5371831B2 (ja) 2010-02-25 2010-02-25 半導体装置の製造方法
US12/882,746 US8236707B2 (en) 2010-02-25 2010-09-15 Method of manufacturing a semiconductor device
CN2010105058797A CN102169827A (zh) 2010-02-25 2010-10-11 半导体装置的制造方法
DE102010064214A DE102010064214A1 (de) 2010-02-25 2010-12-27 Verfahren zum Herstellen einer Halbleitervorrichtung
KR1020110013957A KR101236497B1 (ko) 2010-02-25 2011-02-17 반도체장치의 제조방법
US13/494,418 US20120252223A1 (en) 2010-02-25 2012-06-12 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010039627A JP5371831B2 (ja) 2010-02-25 2010-02-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011176158A true JP2011176158A (ja) 2011-09-08
JP5371831B2 JP5371831B2 (ja) 2013-12-18

Family

ID=44356941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010039627A Expired - Fee Related JP5371831B2 (ja) 2010-02-25 2010-02-25 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US8236707B2 (ja)
JP (1) JP5371831B2 (ja)
KR (1) KR101236497B1 (ja)
CN (1) CN102169827A (ja)
DE (1) DE102010064214A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015015672A1 (ja) * 2013-07-31 2015-02-05 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP2018157140A (ja) * 2017-03-21 2018-10-04 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9518734B2 (en) 2013-01-28 2016-12-13 General Electric Technology Gmbh Fluid distribution and mixing grid for mixing gases
CN105206513B (zh) * 2015-09-28 2018-01-09 安徽工业大学 用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131691A (ja) * 1997-05-14 1999-02-02 Fuji Electric Co Ltd 炭化けい素半導体装置の熱酸化膜形成方法
JP2001527279A (ja) * 1997-07-11 2001-12-25 アプライド マテリアルズ インコーポレイテッド Ｉｎ−ｓｉｔｕ蒸気生成方法及び装置
JP2006269641A (ja) * 2005-03-23 2006-10-05 National Institute Of Advanced Industrial & Technology 半導体装置及びその製造方法
JP2009064955A (ja) * 2007-09-06 2009-03-26 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2009283693A (ja) * 2008-05-22 2009-12-03 Oki Semiconductor Co Ltd 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3380988B2 (ja) * 1993-04-21 2003-02-24 東京エレクトロン株式会社 熱処理装置
US6706572B1 (en) * 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
JPH10284488A (ja) 1997-04-03 1998-10-23 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
US6037273A (en) * 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
US6221789B1 (en) * 1998-07-29 2001-04-24 Intel Corporation Thin oxides of silicon
JP3372030B2 (ja) 1999-10-04 2003-01-27 日本電気株式会社 薄膜絶縁膜の形成方法
JP2001274154A (ja) * 2000-01-18 2001-10-05 Applied Materials Inc 成膜方法、成膜装置、半導体装置及びその製造方法
JP2001230442A (ja) 2000-02-15 2001-08-24 Matsushita Electric Ind Co Ltd 光検出素子
JP2005079430A (ja) 2003-09-02 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006294928A (ja) 2005-04-12 2006-10-26 Renesas Technology Corp 半導体記憶装置およびその製造方法
US7727828B2 (en) * 2005-10-20 2010-06-01 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
JP4453693B2 (ja) 2005-11-14 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び電子機器の製造方法
CN1975992A (zh) * 2005-11-14 2007-06-06 精工爱普生株式会社 半导体装置的制造方法及电子设备的制造方法
US8217398B2 (en) * 2008-10-15 2012-07-10 General Electric Company Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131691A (ja) * 1997-05-14 1999-02-02 Fuji Electric Co Ltd 炭化けい素半導体装置の熱酸化膜形成方法
JP2001527279A (ja) * 1997-07-11 2001-12-25 アプライド マテリアルズ インコーポレイテッド Ｉｎ−ｓｉｔｕ蒸気生成方法及び装置
JP2006269641A (ja) * 2005-03-23 2006-10-05 National Institute Of Advanced Industrial & Technology 半導体装置及びその製造方法
JP2009064955A (ja) * 2007-09-06 2009-03-26 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2009283693A (ja) * 2008-05-22 2009-12-03 Oki Semiconductor Co Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015015672A1 (ja) * 2013-07-31 2015-02-05 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP5800107B2 (ja) * 2013-07-31 2015-10-28 三菱電機株式会社 炭化珪素半導体装置
US10002931B2 (en) 2013-07-31 2018-06-19 Mitsubishi Electric Corporation Silicon carbide semiconductor device
JP2018157140A (ja) * 2017-03-21 2018-10-04 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8236707B2 (en) 2012-08-07
JP5371831B2 (ja) 2013-12-18
US20110207336A1 (en) 2011-08-25
US20120252223A1 (en) 2012-10-04
KR101236497B1 (ko) 2013-02-21
KR20110097643A (ko) 2011-08-31
DE102010064214A1 (de) 2011-08-25
CN102169827A (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
WO2014103186A1 (ja) 炭化珪素半導体装置およびその製造方法
WO2003047000A1 (fr) Dispositif à semi-conducteur et procédé de fabrication
TW200415729A (en) Manufacturing method for semiconductor integrated circuit device
JP2011142310A5 (ja) 半導体装置の作製方法
JP2006210818A (ja) 半導体素子およびその製造方法
JP5371831B2 (ja) 半導体装置の製造方法
KR102324000B1 (ko) 실리콘 탄화물 반도체 디바이스 및 그 제조 방법
JP2006332606A5 (ja)
US8217398B2 (en) Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby
JPS618931A (ja) 半導体装置の製造方法
JP5057903B2 (ja) 炭化珪素半導体装置の製造方法
JP2012038919A (ja) 炭化珪素半導体装置の製造方法
JP2006339478A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2015177073A (ja) 半導体装置およびその製造方法
CN105551944B (zh) 功率晶体管的制造方法
WO2014033982A1 (ja) 半導体素子の製造方法
WO2010041740A1 (ja) 半導体装置の製造方法
JP2005116893A (ja) 炭化珪素半導体装置の製造方法
JP2004319619A (ja) 半導体装置の製造方法
JP2020107639A (ja) 半導体装置の製造方法及び半導体装置
JP2006032463A (ja) 半導体装置の製造方法および半導体装置
JP6596197B2 (ja) 炭化珪素半導体装置の製造方法
JP2006319137A (ja) 半導体装置及びその製造方法
JP6233033B2 (ja) 半導体装置の製造方法
US10103023B2 (en) Semiconductor device fabrication method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130917

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees