JP2011169670A - プローブ装置 - Google Patents
プローブ装置 Download PDFInfo
- Publication number
- JP2011169670A JP2011169670A JP2010032105A JP2010032105A JP2011169670A JP 2011169670 A JP2011169670 A JP 2011169670A JP 2010032105 A JP2010032105 A JP 2010032105A JP 2010032105 A JP2010032105 A JP 2010032105A JP 2011169670 A JP2011169670 A JP 2011169670A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- circuit
- load board
- lsi
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】 ロジック回路とアナログ回路を混載したシステムLSIのそれぞれの電気的特性を高速テスタを投資することなく低速テスタで、信号伝送速度4Gbps以上の高速テストが可能なプローブ装置を提供する。
【解決手段】 ロジック回路とアナログ回路を混載したシステムLSI3aの電気的特性をテストする電気的測定回路20を搭載したプローブ装置1であって、プローブ装置は、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路20の少なくとも一方を搭載したロードボード5を備え、ロードボードの上面および下面の少なくとも一方には電気的測定回路20が複数積層され、信号伝送速度4Gbps以上の高周波伝送機能を備えるスパイラル状接触子2、12と、積層可能なスタック式のインターコネクタ16、17,18を備えたプローブ装置。
【選択図】図1
【解決手段】 ロジック回路とアナログ回路を混載したシステムLSI3aの電気的特性をテストする電気的測定回路20を搭載したプローブ装置1であって、プローブ装置は、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路20の少なくとも一方を搭載したロードボード5を備え、ロードボードの上面および下面の少なくとも一方には電気的測定回路20が複数積層され、信号伝送速度4Gbps以上の高周波伝送機能を備えるスパイラル状接触子2、12と、積層可能なスタック式のインターコネクタ16、17,18を備えたプローブ装置。
【選択図】図1
Description
本発明は、検査対象のウエハ上に形成され、液晶パネルやカメラモジュール、IC、LSI等の多電極半導体デバイスの電気的特性を測定するウエハプローバを構成するプローブ装置であって、特に、ロジック回路とアナログ回路を混載したシステムLSIをテストする電気的測定回路およびテストチップを搭載し、スパイラル状接触子とロジック回路とアナログ回路を備えたプローブ装置に関する。
以下、背景技術について説明する。図16は従来例に係るプローブカード装置を用いたLSI検査システムの構成を示す概略図である。
図16に示すように、LSI検査システムは、プローブカード装置101、ウエハ検査搬送機102、パーソナルコンピュータ103、プローブカード装置101に対してデータを入出力するリーダ/ライタ104から構成されている。
プローブカード装置101は、LSIテストチップ111、電源プローブカード端子121、出力パターンプローブカード端子122、入力パターンプローブカード端子123、判定結果プローブカード端子124、インストラクションプローブカード端子125、検査開始信号プローブカード端子126、検査終了信号プローブカード端子127、PASS/FAIL信号プローブカード端子128、ウエハ上のLSIパッドに接触させるプローブカード針131を備えている。
まず、LSIテストチップ111を搭載したプローブカード装置101をリーダ/ライタ104に接続し、被検査LSIの出力期待値を出力パターンメモリに、被検査LSIの入力データを入力パターンメモリに、検査プログラムをインストラクションメモリに、それぞれロードする。
図16に示すように、LSI検査システムは、プローブカード装置101、ウエハ検査搬送機102、パーソナルコンピュータ103、プローブカード装置101に対してデータを入出力するリーダ/ライタ104から構成されている。
プローブカード装置101は、LSIテストチップ111、電源プローブカード端子121、出力パターンプローブカード端子122、入力パターンプローブカード端子123、判定結果プローブカード端子124、インストラクションプローブカード端子125、検査開始信号プローブカード端子126、検査終了信号プローブカード端子127、PASS/FAIL信号プローブカード端子128、ウエハ上のLSIパッドに接触させるプローブカード針131を備えている。
まず、LSIテストチップ111を搭載したプローブカード装置101をリーダ/ライタ104に接続し、被検査LSIの出力期待値を出力パターンメモリに、被検査LSIの入力データを入力パターンメモリに、検査プログラムをインストラクションメモリに、それぞれロードする。
このとき、プローブカード装置101とリーダ/ライタ104は、電源プローブカード端子121、出力パターンプローブカード端子122、入力パターンプローブカード端子123、判定結果プローブカード端子124、インストラクションプローブカード端子125、検査開始信号プローブカード端子126、検査終了信号プローブカード端子127、PASS/FAIL信号プローブカード端子128に接続される。
次に、LSIテストチップ111に検査プログラムがロードされたプローブカード装置101をウエハ検査搬送機102に装着し、プローブカード101のプローブカード針131をウエハ上の被検査LSIのパッドに接触させる。
次に、LSIテストチップ111に検査プログラムがロードされたプローブカード装置101をウエハ検査搬送機102に装着し、プローブカード101のプローブカード針131をウエハ上の被検査LSIのパッドに接触させる。
以上の準備を行った上で、検査開始信号入力および検査終了信号出力によりLSIテストチップ111でウエハ検査搬送機102を制御し、インストラクションメモリに格納された検査プログラムに従い、入力パターンメモリに格納された入力データをドライバとプローブカード針131を経由してテスト信号として被検査LSIに印加する。
検査ステップ毎に、入力データに対する被検査LSIからの出力データを出力パターンメモリに格納された出力データとコンパレータ(データ判定回路)で比較し、一致/不一致の検査結果データを判定結果メモリに蓄積するとともに、被検査LSIのPASS/FAIL判定結果をPASS/FAIL信号出力端子から出力することで、検査の開始から完了までを実行する。
検査ステップ毎に、入力データに対する被検査LSIからの出力データを出力パターンメモリに格納された出力データとコンパレータ(データ判定回路)で比較し、一致/不一致の検査結果データを判定結果メモリに蓄積するとともに、被検査LSIのPASS/FAIL判定結果をPASS/FAIL信号出力端子から出力することで、検査の開始から完了までを実行する。
これによれば、LSI検査プログラムを保持し、これを実行し、LSI検査結果データを格納することができるLSIテストチップ111をプローブカード装置101に搭載することにより、高額なLSIテストシステムを必要とせずに、LSI検査システムを廉価に構築することができる。さらに、LSI検査プログラムおよびLSI検査結果を格納する不揮発性メモリ、LSI検査プログラムを実行するCPU、パーソナルコンピュータからLSI検査プログラムをロードする手段、ウエハ検査搬送機を制御する手段、被検査LSIの良否判定結果を外部に出力する手段、ウエハ検査終了後のPASS/FAILウエハ面内分布情報をパーソナルコンピュータにアップロードする手段等をLSIテストチップ111に備えることにより、簡易なLSI検査システムを廉価に構築することができる(特許文献1参照)。
しかしながら、従来のシステムLSIの電気的特性テストでは、ロジック回路・アナログ回路の両方のLSI検査プログラムおよびLSI検査結果を格納する不揮発性メモリ、LSI検査プログラムを実行するCPU、パーソナルコンピュータからLSI検査プログラムをロードする手段、ウエハ検査搬送機を制御する手段、被検査LSIの良否判定結果を外部に出力する手段、ウエハ検査終了後のPASS/FAILウエハ面内分布情報をパーソナルコンピュータにアップロードする手段等をLSIテスタに備えることができず、ロジック回路・アナログ回路をそれぞれのLSIテスタで電気的特性検査を実施していた。また、ロジック回路・アナログ回路それぞれのLSIテスタ機能の一部のBOST回路・BIST回路・高周波測定回路をロードボードに搭載するにはスペース的な制約があった。そのためシステムLSIを検査するための専用テスタが必要となり、コスト低減ができるLSI検査システムを構築できないという問題があった。
本発明は、前記課題を解決するために創案されたものであり、ロジック回路とアナログ回路を混載したシステムLSIのそれぞれの電気的特性をテストする電気的測定回路・テストチップをプローブ装置に搭載し、信号伝送速度4Gbps以上の高周波伝送機能を備えるスパイラル状接触子と、積層可能なスタック式のインターコネクタを備えたプローブ装置を提供することを目的とする。
本発明は、前記課題を解決するために創案されたものであり、ロジック回路とアナログ回路を混載したシステムLSIのそれぞれの電気的特性をテストする電気的測定回路・テストチップをプローブ装置に搭載し、信号伝送速度4Gbps以上の高周波伝送機能を備えるスパイラル状接触子と、積層可能なスタック式のインターコネクタを備えたプローブ装置を提供することを目的とする。
請求項1に記載の発明のプローブ装置1は、ロジック回路とアナログ回路を混載したシステムLSI3aの電気的特性をテストする電気的測定回路20を搭載したプローブ装置1であって、
前記プローブ装置は、前記ロジック回路テスト用および前記アナログ回路テスト用の前記電気的測定回路の少なくとも一方を搭載したロードボード5を備え、前記ロードボードの被測定ウエハ3側を下面5b、その反対側を上面5aと称したとき、前記ロードボードの前記上面および前記下面の少なくとも一方には前記電気的測定回路が複数積層されていることを特徴とする。
前記プローブ装置は、前記ロジック回路テスト用および前記アナログ回路テスト用の前記電気的測定回路の少なくとも一方を搭載したロードボード5を備え、前記ロードボードの被測定ウエハ3側を下面5b、その反対側を上面5aと称したとき、前記ロードボードの前記上面および前記下面の少なくとも一方には前記電気的測定回路が複数積層されていることを特徴とする。
請求項2に記載の発明は、請求項1に記載のプローブ装置であって、前記電気的測定回路は、スタック用のインターコネクタ16、18を介設して電気的に接続可能に積層されていることを特徴とする。
請求項3に記載の発明は、請求項2に記載のプローブ装置であって、前記インターコネクタは、基板の上下両面にスパイラル状接触子2を備えて形成されることを特徴とする。
請求項4に記載の発明は、請求項1に記載のプローブ装置であって、前記ロードボードの前記下面には前記被測定ウエハ3と電気的に接触する複数のプローブ針12を有するプローブヘッド6を備えていることを特徴とする。
請求項5に記載の発明は、請求項1に記載のプローブ装置であって、前記ロードボードの前記下面に積層された前記電気的測定回路の最下層には前記被測定ウエハと電気的に接触する複数のプローブ針12を備えたことを特徴とする。
請求項6に記載の発明は、請求項1に記載のプローブ装置であって、前記ロードボードと前記プローブヘッドとの間には、前記ロードボード5と前記プローブヘッド6との電気的な接続を仲介するインターポーザ7が設けられていることを特徴とする。
請求項7に記載の発明は、請求項6に記載のプローブ装置であって、前記インターポーザ7は、前記ロードボード5側に設けられたスパイラル状接触子22と、前記プローブヘッド6側に設けられたランド状接続端子24とを備えることを特徴とする。
請求項8に記載の発明は、請求項1に記載のプローブ装置であって、前記アナログ回路は、高周波測定回路を備えることを特徴とする。
請求項9に記載の発明は、請求項1に記載のプローブ装置であって、前記電気的測定回路20は、テストチップ10を備えることを特徴とする。
請求項10に記載の発明は、請求項1に記載のプローブ装置であって、前記電気的測定回路20が積層されている最上層には、RF信号測定用コネクタ11を備えた押え板15を設けたことを特徴とする。
請求項11に記載の発明は、請求項8〜請求項10のいずれか一つに記載のプローブ装置であって、前記高周波測定回路は、前記テストチップおよび前記RF信号測定用コネクタの少なくとも一方を備えていることを特徴とする。
請求項12に記載の発明は、請求項1または請求項9に記載のプローブ装置であって、前記電気的測定回路および前記テストチップの少なくとも一方はBOST回路20aを備え、前記BOST回路は、LSI検査プログラムおよびLSI検査結果データを格納することが可能で、かつ前記LSI検査プログラムを実行することが可能なFPGA(フィールド・プログラマブル・ゲイト・アレイ)、DSP(デジタル・シグナル・プロセッサ)、およびTCON(タイミング・コントローラ)の少なくとも一方を搭載したことを特徴とする。
請求項13に記載の発明は、請求項1または請求項9に記載のプローブ装置であって、前記電気的測定回路および前記テストチップの少なくとも一方はBIST回路20bを備え、前記BIST回路は、外部クロック信号の立ち上がりと立ち下がりの動作を同期してデータの入出力を行うDRAM(ダイナミック・ランダム・アクセス・メモリ)の動作モードを有するDDR(Double Data Rate)、ROM(リード・オンリー・メモリ)、RAM(ランダム・アクセス・メモリ)、およびFlashメモリの少なくとも一方のメモリICを搭載したことを特徴とする。
請求項14に記載の発明は、請求項2に記載のプローブ装置であって、前記インターコネクタは、基板の上下両面に導電性ラバーシート(2´)を備えて形成されることを特徴とする。
請求項15に記載の発明は、請求項6に記載の請求項6に記載のプローブ装置であって、前記インターポーザは、前記ロードボード側および前記プローブヘッド側の少なくとも一方に導電性ラバーシート(2´)を備えることを特徴とする。
請求項1に係る発明によれば、ロードボードの上面および下面の少なくとも一方には、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路が複数積層されていることによって、ロジック回路・アナログ回路それぞれのLSIテスタ機能の一部のBOST回路・BIST回路・高周波測定回路をロードボードに搭載するスペースが確保でき、ロジック回路とアナログ回路を混載したシステムLSIのそれぞれの電気的特性をテストすることができ、システムLSIを検査するための専用テスタが必要なくなり、高速テスタを投資することなく低速テスタで、信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。
請求項2に係る発明によれば、電気的測定回路が、スタック用のインターコネクタを介設して積層されていることによって、ロードボードの上面および下面の少なくとも一方に、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路が複数積層可能なスペースが確保できる。また、BOST回路やBIST回路を備えた複数のLSIを容易に塔載することができる。
請求項3に係る発明によれば、インターコネクタの基板の上下両面に信号伝送速度4Gbps以上のスパイラル状接触子を備えたことによって、複数の電気的測定回路を積層することができるとともに、ロジック回路とアナログ回路を混載したシステムLSIのそれぞれの電気的特性を高速テスタを投資することなく低速テスタで、信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。また、プローブ針をスパイラル状接触子とすることによって被測定ウエハの1デバイス、複数のデバイスおよびウエハを一括で高周波測定が可能となる。
請求項4に係る発明によれば、ロードボードの下面には被測定ウエハと電気的に接触する複数の信号伝送速度4Gbps以上のプローブ針を有するプローブヘッドを備えることによって、ロジック回路・アナログ回路それぞれのLSIテスタ機能の一部のBOST回路・BIST回路・高周波測定回路をロードボードに搭載するスペースが確保でき、ロジック回路とアナログ回路を混載したシステムLSIのそれぞれの電気的特性を高速テスタを投資することなく低速テスタで、信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。また、ロードボード下面にプローブ針の配置自由度が向上するとともに、プローブ針をスパイラル状接触子とすることによって被測定ウエハの1デバイス、複数のデバイスおよびウエハを一括で高周波測定が可能となる。
請求項5に係る発明によれば、ロードボードの下面に積層された電気的測定回路の最下層には被測定ウエハと電気的に接触する複数の信号伝送速度4Gbps以上のプローブ針を備えたことによって、ロジック回路・アナログ回路それぞれのLSIテスタ機能の一部のBOST回路・BIST回路・高周波測定回路をロードボードに搭載するスペースが確保でき、ロジック回路とアナログ回路を混載したシステムLSIのそれぞれの電気的特性を高速テスタを投資することなく低速テスタで、信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。また、ロードボード下面にプローブ針の配置自由度が向上するとともに、プローブ針をスパイラル状接触子とすることによって被測定ウエハの1デバイス、複数のデバイスおよびウエハを一括で高周波測定が可能となる。
請求項6に係る発明によれば、ロードボードとプローブヘッドとの間に電気的な接続を仲介するインターポーザを設けることによって、プローブ針を備えたプローブヘッドの上面にインターポーザを設けてファンアウトした積層基板とすることができる。これによって、ロジック回路・アナログ回路それぞれのLSIテスタ機能の一部のBOST回路・BIST回路・高周波測定回路をロードボードに搭載するスペースが確保でき、またロジック回路とアナログ回路を混載したシステムLSIのそれぞれの電気的特性を高速テスタを投資することなく低速テスタで、信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。また、ロードボードとプローブヘッドとの間には、ロードボードとプローブヘッドの電気的な接続を仲介するインターポーザが設けられていることによって、配線ピッチをファンインおよびファンアウトと自在に構成可能で、いろんなパッド配置の半導体デバイス(システムLSI)を測定可能である。
請求項7に係る発明によれば、インターポーザのロードボード側に設けられたスパイラル状接触子と、プローブヘッド側に設けられたランド状接続端子によって、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路が複数積層され、ロジック回路・アナログ回路それぞれのLSIテスタ機能の一部のBOST回路・BIST回路・高周波測定回路をロードボードに搭載するスペースが確保でき、ロジック回路とアナログ回路を混載したシステムLSIのそれぞれの電気的特性をテストすることができ、システムLSIを検査するための専用テスタが必要なくなり、高速テスタを投資することなく低速テスタで、信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。
請求項8に係る発明によれば、アナログ回路に高周波測定回路を備えることによって、ロジック回路とアナログ回路を混載したシステムLSIのそれぞれの電気的特性をテストすることができ、システムLSIを検査するための専用テスタが必要なくなり、高速テスタを投資することなく低速テスタで、信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。
請求項9に係る発明によれば、電気的測定回路にテストチップを備えることによって、高速テスタを投資することなく低速テスタで、信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。
請求項10に係る発明によれば、電気的測定回路が積層されている最上層にRF信号測定用コネクタを備えた押え板を設けたことによって、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路が複数積層できるスペースが確保でき、ロジック回路とアナログ回路を混載したシステムLSIのそれぞれの電気的特性をテストすることができ、システムLSIを検査するための専用テスタが必要なくなり、高速テスタを投資することなく低速テスタで、信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。
請求項11に係る発明によれば、高周波測定回路は、テストチップおよびRF信号測定用コネクタの少なくとも一方を備えることによって、システムLSIを検査するための専用テスタが必要なくなり、高速テスタを投資することなく低速テスタで、信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。
請求項12に係る発明によれば、BOST回路を搭載したことによって、ロジック回路とアナログ回路を混載したシステムLSIのそれぞれの電気的特性をテストすることができ、システムLSIを検査するための専用テスタが必要なくなり、高速テスタを投資することなく低速テスタで、信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。
請求項13に係る発明によれば、BIST回路を搭載したことによって、ロジック回路とアナログ回路を混載したシステムLSIのそれぞれの電気的特性をテストすることができ、システムLSIを検査するための専用テスタが必要なくなり、高速テスタを投資することなく低速テスタで、信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。
請求項14に係る発明によれば、インターコネクタの基板の上下両面に信号伝送速度4Gbps以上の導電性ラバーシートを備えたことによって、複数の電気的測定回路を積層することができるとともに、ロジック回路とアナログ回路を混載したシステムLSIのそれぞれの電気的特性を高速テスタを投資することなく低速テスタで、信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。また、プローブ針をスパイラル状接触子とすることによって被測定ウエハの1デバイス、複数のデバイスおよびウエハを一括で高周波測定が可能となる。
請求項15に係る発明によれば、ロードボード側および前記プローブヘッド側の少なくとも一方に導電性ラバーシートを備えることによって、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路が複数積層され、ロジック回路・アナログ回路それぞれのLSIテスタ機能の一部のBOST回路・BIST回路・高周波測定回路をロードボードに搭載するスペースが確保でき、ロジック回路とアナログ回路を混載したシステムLSIのそれぞれの電気的特性をテストすることができ、システムLSIを検査するための専用テスタが必要なくなり、高速テスタを投資することなく低速テスタで、信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。
以下、本発明に係るプローブ装置の第1の実施形態を図面を参照しながら詳細に説明する。
<第1の実施形態>
図1は、本発明の第1の実施形態に係るロードボードの上面に電気的測定回路を積層し、インターポーザを備えたインターポーザ型のプローブ装置の詳細図であり、(a)は組み立て前の状態を示す断面図、(b)は組み立て後の状態を示す断面図である。
図1に示すように、ロジック回路とアナログ回路を混載したシステムLSI3aの電気的特性をテストする電気的測定回路20を搭載したプローブ装置1であって、このプローブ装置1は、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路20を搭載したロードボード5を備えている。このロードボード5の被測定ウエハ3側を下面5b、その反対側を上面5aと称したとき、ロードボード5の上面5aには電気的測定回路20が複数積層されている。また、アナログ回路は高周波測定回路を備え、この高周波測定回路はテストチップ10やRF信号測定用コネクタ11で構成されている。
<第1の実施形態>
図1は、本発明の第1の実施形態に係るロードボードの上面に電気的測定回路を積層し、インターポーザを備えたインターポーザ型のプローブ装置の詳細図であり、(a)は組み立て前の状態を示す断面図、(b)は組み立て後の状態を示す断面図である。
図1に示すように、ロジック回路とアナログ回路を混載したシステムLSI3aの電気的特性をテストする電気的測定回路20を搭載したプローブ装置1であって、このプローブ装置1は、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路20を搭載したロードボード5を備えている。このロードボード5の被測定ウエハ3側を下面5b、その反対側を上面5aと称したとき、ロードボード5の上面5aには電気的測定回路20が複数積層されている。また、アナログ回路は高周波測定回路を備え、この高周波測定回路はテストチップ10やRF信号測定用コネクタ11で構成されている。
また、電気的測定回路20を搭載したインターコネクタ17は、スタック用のインターコネクタ16、18を介設して電気的に接続可能に積層されている。このインターコネクタ16、18は、基板16a、18aの上下両面にスパイラル状接触子12を備えて構成されている。このようにロードボード5の上面5aには、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路20を搭載したインターコネクタ17が複数積層されていることによって、ロジック回路・アナログ回路それぞれのLSIテスタ機能の一部のBOST回路20a・BIST回路20b・高周波測定回路10、11をロードボード5に搭載するスペースが確保でき、さらにインターコネクタ16、18の基板16a、18aの上下両面に信号伝送速度4Gbps以上のスパイラル状接触子2を備えたことによって、ロジック回路とアナログ回路を混載したシステムLSI3aのそれぞれの電気的特性を高速テスタを投資することなく、低速テスタで信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。また、プローブ針12をスパイラル状接触子とすることによって被測定ウエハ3の1デバイス、複数のデバイスおよびウエハを一括で高周波測定が可能となる。
また、ロードボード5の下面5bには被測定ウエハ3と電気的に接触する複数のプローブ針12を有するプローブヘッド6を備えている。そして、ロードボード5とプローブヘッド6との間には、ロードボード5とプローブヘッド6との電気的な接続を仲介するインターポーザ7が設けられている。
このインターポーザ7は、ロードボード5側に設けられたスパイラル状接触子22と、プローブヘッド6側に設けられたランド状接続端子24とを備えている。また、インターポーザ7およびロードボード5にはいろんな電気素子8が搭載されている。そして、電気的測定回路20が積層されている最上層には、RF信号測定用コネクタ11を備えた押え板15を設けている。
なお、第1の実施形態および後記する第2〜第6の実施形態において、これらのインターコネクタ16、17、18、押え板15は固定治具19a、19a´、19a´´でロードボード5にネジ(図略)によって固定されている。また、プローブヘッド6はリング状の固定治具19b、19b´でインターポーザ7にネジによって固定されている。さらに、インターポーザ7はリング状の固定治具19c、19c´でロードボード5の下面5bにネジによって固定されている。また、これらのネジの代わりに溶接、接着などその他の手段で固定しても構わない。
なお、第1の実施形態および後記する第2〜第6の実施形態において、これらのインターコネクタ16、17、18、押え板15は固定治具19a、19a´、19a´´でロードボード5にネジ(図略)によって固定されている。また、プローブヘッド6はリング状の固定治具19b、19b´でインターポーザ7にネジによって固定されている。さらに、インターポーザ7はリング状の固定治具19c、19c´でロードボード5の下面5bにネジによって固定されている。また、これらのネジの代わりに溶接、接着などその他の手段で固定しても構わない。
電気的測定回路20およびテストチップ10の少なくとも一方はBOST回路20aおよびBIST回路20bを備え、BOST回路20aは、LSI検査プログラムおよびLSI検査結果データを格納することが可能で、かつLSI検査プログラムを実行することが可能なFPGA(フィールド・プログラマブル・ゲイト・アレイ)、デジタル信号処理に特化したプロセッサーであるDSP(デジタル・シグナル・プロセッサ)、およびTCON(タイミング・コントローラ)を備えている。また、BIST回路20bは、外部クロック信号の立ち上がりと立ち下がりの動作を同期してデータの入出力を行うDRAM(ダイナミック・ランダム・アクセス・メモリ)の動作モードを有するDDR(Double Data Rate)、ROM(リード・オンリー・メモリ)、RAM(ランダム・アクセス・メモリ)、およびFlashメモリなどのメモリICを備えている。
図2は、本発明の実施形態に係るロードボードに電気的測定回路を備えたプローブ装置を設けたウエハプローバを説明するための概略図であり、(a)はシステム全体を示す斜視図、(b)は(a)に示すA―A線拡大断面図であり、ウエハプローバのステージに載置されたウエハとプローブ装置との関係を示している。
図2の(a)に示すように、プローブ装置1を塔載したウエハプローバ50と低速な簡易テスタ60とが接続されているが、プローブ装置1には、図2の(b)に示すように、ロードボード5の上面5aには、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路20が搭載されたインターコネクタ17が複数積層されていることによって、ロジック回路・アナログ回路それぞれのLSIテスタ機能の一部のBOST回路20a・BIST回路20b・高周波測定回路10、11をロードボード5に搭載するスペースが確保できるとともに、インターコネクタ16、18の基板16a、18aの上下両面に信号伝送速度4Gbps以上の機能を有するスパイラル状接触子2を備えたことによって、ロジック回路とアナログ回路を混載したシステムLSI3aのそれぞれの電気的特性を低速な簡易テスタ60で、信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。また、図2の(b)にはセル毎のシステムLSIの測定を行う形態で示しているが、被測定ウエハ3のフルピン電極を一括で高周波測定も可能である。
図2の(a)に示すように、プローブ装置1を塔載したウエハプローバ50と低速な簡易テスタ60とが接続されているが、プローブ装置1には、図2の(b)に示すように、ロードボード5の上面5aには、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路20が搭載されたインターコネクタ17が複数積層されていることによって、ロジック回路・アナログ回路それぞれのLSIテスタ機能の一部のBOST回路20a・BIST回路20b・高周波測定回路10、11をロードボード5に搭載するスペースが確保できるとともに、インターコネクタ16、18の基板16a、18aの上下両面に信号伝送速度4Gbps以上の機能を有するスパイラル状接触子2を備えたことによって、ロジック回路とアナログ回路を混載したシステムLSI3aのそれぞれの電気的特性を低速な簡易テスタ60で、信号伝送速度4Gbps以上の高速テストが可能となり、コスト低減可能なLSI検査システムを構築できる。また、図2の(b)にはセル毎のシステムLSIの測定を行う形態で示しているが、被測定ウエハ3のフルピン電極を一括で高周波測定も可能である。
図3は、本発明の実施形態に係るスタック用のインターコネクタの貫通孔と上下両面に設けられたスパイラル状接触子とを示し、(a)は平面図、(b)は(a)に示すB―B線の断面図である。
図3に示すように、スタック用のインターコネクタ16は、電気的測定回路20を搭載した複数のインターコネクタ17、17を電気的に中継可能なように、基板16aの上面及び下面に凸形スパイラル状接触子2を備え、さらに、インターコネクタ16の少なくとも一方には、下層の電気的測定回路20に対する逃げ空間としての貫通孔16bを備えている。
図4は、本発明の実施形態に係るインターコネクタのランド状接続端子と、半導体デバイスやテストチップを搭載した電気的測定回路を示し、(a)は平面図、(b)は(a)に示すC―C線の断面図、(c)は下面図である。
図4の(a)(b)(c)に示すように、インターコネクタ17は、複数の電気的測定回路20a、20bを電気的に中継可能なように、基板17aの上面及び下面にランド状接続端子4を備えている。また基板17aには複数の電気素子8、テストチップ10が搭載されている。
図3に示すように、スタック用のインターコネクタ16は、電気的測定回路20を搭載した複数のインターコネクタ17、17を電気的に中継可能なように、基板16aの上面及び下面に凸形スパイラル状接触子2を備え、さらに、インターコネクタ16の少なくとも一方には、下層の電気的測定回路20に対する逃げ空間としての貫通孔16bを備えている。
図4は、本発明の実施形態に係るインターコネクタのランド状接続端子と、半導体デバイスやテストチップを搭載した電気的測定回路を示し、(a)は平面図、(b)は(a)に示すC―C線の断面図、(c)は下面図である。
図4の(a)(b)(c)に示すように、インターコネクタ17は、複数の電気的測定回路20a、20bを電気的に中継可能なように、基板17aの上面及び下面にランド状接続端子4を備えている。また基板17aには複数の電気素子8、テストチップ10が搭載されている。
図5は、本発明の実施形態に係るスタック用のインターコネクタを示し、(a)は平面図、(b)は(a)に示すD―D線の断面図であり、プローブヘッドにも適用される。
図5の(a)(b)に示すように、スタック用のインターコネクタ18は、複数の電気的測定回路を備えたインターコネクタ17、17を電気的に中継可能なように、基板18aの上面及び下面に複数の凸形スパイラル状接触子2を備えている。
図5の(a)(b)に示すように、スタック用のインターコネクタ18は、複数の電気的測定回路を備えたインターコネクタ17、17を電気的に中継可能なように、基板18aの上面及び下面に複数の凸形スパイラル状接触子2を備えている。
図6は、本発明の実施形態に係るロードボードの上面に電気的測定回路を放射状に構成したセル毎Pin対応型のプローブ装置の詳細図であり、(a)は平面図、(b)は(a)に示すE―E線の拡大断面図である。
図7は、本発明の実施形態に係るロードボードの上面に電気的測定回路を放射状に構成したフルピン対応型のプローブ装置の詳細図であり、(a)は平面図、(b)は(a)に示すF―F線の拡大断面図である。
図6および図7に示すように、BOST回路20a、BIST回路20b、データの入出力を行うDDR23やテスタインターフェース21が円形のロードボード5に放射状に配置されている。これによって、BOST回路20a・BIST回路20b・高周波測定回路10、11をロードボードに搭載するスペースが確保でき、システムLSI3aの電気的特性を信号伝送速度4Gbps以上の高速テストが可能となる。また、図7に示すように、被測定ウエハ3のフルピン電極3bを一括で高周波測定が可能となる。
図7は、本発明の実施形態に係るロードボードの上面に電気的測定回路を放射状に構成したフルピン対応型のプローブ装置の詳細図であり、(a)は平面図、(b)は(a)に示すF―F線の拡大断面図である。
図6および図7に示すように、BOST回路20a、BIST回路20b、データの入出力を行うDDR23やテスタインターフェース21が円形のロードボード5に放射状に配置されている。これによって、BOST回路20a・BIST回路20b・高周波測定回路10、11をロードボードに搭載するスペースが確保でき、システムLSI3aの電気的特性を信号伝送速度4Gbps以上の高速テストが可能となる。また、図7に示すように、被測定ウエハ3のフルピン電極3bを一括で高周波測定が可能となる。
図8は、本発明の実施形態に係るプローブ針と電極と関わりを示す説明図であり、(a)はスパイラル状接触子単体の正面図、(b)はその平面図、(c)はプローブ針としてプローブヘッドに装備された図であり、まさにスパイラル状接触子で形成されたプローブ針が、ウエハのパッドに接触しようとしている様子を示し、自然体では凸形状の断面図である。
図8の(a)(b)に示すように、プローブヘッド6に装備されたプローブ針12はスパイラル状接触子を用いている。スパイラル状接触子12は、自然体では凸形状のスパイラル(渦巻き)形状であるが、根元部12bから先端部12a中心に向かって渦巻状に形成され、渦巻の中心に先端12aを有する。このスパイラル状接触子12の幅方向のセンターにスパイラル状接触子12の長手方向に沿って溝12dを備えている。
その中心に位置する先端12aには、四角錐形状の突起12aaが設けられている。渦巻きの幅は、先端部12aから根元部12bに近づけば近づく程に広くなっており、根元部12bから先端部12aに向かって渦巻部12cを備えている。このように、スパイラル状接触子12の先端に行けば行くほど幅を狭くすることで、曲げ応力の集中を防止し、曲げ応力の分散を図り、接触押圧力を上げることなく、電気抵抗が小さく、降伏点が深く、そして設置面積も小さくすることができる。これをプローブ針として用いることで高精度なプロービングが可能となる。また、スパイラル状接触子12は、根元部12bから先端部12aまでほほ同じ幅で形成されていても構わない。また、厚さを先端に行くにしたがって薄くしたものであっても構わない。また、スパイラル状接触子12を形成するコア材はニッケル(Ni)基材であり、表面にはAuメッキが施されている。
図8の(a)(b)に示すように、プローブヘッド6に装備されたプローブ針12はスパイラル状接触子を用いている。スパイラル状接触子12は、自然体では凸形状のスパイラル(渦巻き)形状であるが、根元部12bから先端部12a中心に向かって渦巻状に形成され、渦巻の中心に先端12aを有する。このスパイラル状接触子12の幅方向のセンターにスパイラル状接触子12の長手方向に沿って溝12dを備えている。
その中心に位置する先端12aには、四角錐形状の突起12aaが設けられている。渦巻きの幅は、先端部12aから根元部12bに近づけば近づく程に広くなっており、根元部12bから先端部12aに向かって渦巻部12cを備えている。このように、スパイラル状接触子12の先端に行けば行くほど幅を狭くすることで、曲げ応力の集中を防止し、曲げ応力の分散を図り、接触押圧力を上げることなく、電気抵抗が小さく、降伏点が深く、そして設置面積も小さくすることができる。これをプローブ針として用いることで高精度なプロービングが可能となる。また、スパイラル状接触子12は、根元部12bから先端部12aまでほほ同じ幅で形成されていても構わない。また、厚さを先端に行くにしたがって薄くしたものであっても構わない。また、スパイラル状接触子12を形成するコア材はニッケル(Ni)基材であり、表面にはAuメッキが施されている。
図8の(c)に示すように、スパイラル状接触子(プローブ針)12は、付勢力に抗して押圧力を加えると偏平に押し縮められ、開放状態では中央部が円錐状に立ち上がり元に戻る。また、スパイラル状接触子12をプローブ針として用いたことによって、半導体デバイス面の平坦度が低くて、多少のうねりがあったとしても、常に良好な導通接触を維持できる。なお、スパイラル状接触子12の巻き数は本実施形態に限るものではなく適宜設定可能である。なお、このスパイラル状接触子の代わりに導電性ラバーシートを用いても構わない。例えば、導電性ラバーシートはPCR(Pressure Sensitive Conducive Rubber(R)を適用している。
図9は、本発明の実施形態に係るスパイラル状接触子の製造方法の工程断面図である。
図9に示すように、スパイラル状接触子2は、渦巻きの中心に先端2dを有するスパイラル状接触子である。ここに示すスパイラル状接触子2、12、22はスパイラル状接触子の外形が異なるのみで製法は同様であり、ここではスパイラル状接触子2としてその製法を説明する。
第1工程は、金属板34を用意し、この金属板34の表面に少なくとも1つの凹部34aをスパイラル状接触子の先端の位置に形成する。なお、金属板34はCu箔が好適であるので、以下、金属板34はCu箔34と記載する。Cu箔34の厚みは、箔状であり、例えば、0.08mmとしたが、これに限定されるものではない。
第2工程は、Cu箔34の表面にフォトレジスト35を塗布、もしくはドライフィルムを貼付する。その上方からスパイラル状接触子2のパターンを有するフォトマスク36を被せ、このフォトマスク36の上方から光を照射して露光する。
このフォトマスク36の形状は、スパイラル形状接触子2の部分を黒塗りにした模様になっている。また、白黒逆のパターンを用いた方法でも構わない。
図9に示すように、スパイラル状接触子2は、渦巻きの中心に先端2dを有するスパイラル状接触子である。ここに示すスパイラル状接触子2、12、22はスパイラル状接触子の外形が異なるのみで製法は同様であり、ここではスパイラル状接触子2としてその製法を説明する。
第1工程は、金属板34を用意し、この金属板34の表面に少なくとも1つの凹部34aをスパイラル状接触子の先端の位置に形成する。なお、金属板34はCu箔が好適であるので、以下、金属板34はCu箔34と記載する。Cu箔34の厚みは、箔状であり、例えば、0.08mmとしたが、これに限定されるものではない。
第2工程は、Cu箔34の表面にフォトレジスト35を塗布、もしくはドライフィルムを貼付する。その上方からスパイラル状接触子2のパターンを有するフォトマスク36を被せ、このフォトマスク36の上方から光を照射して露光する。
このフォトマスク36の形状は、スパイラル形状接触子2の部分を黒塗りにした模様になっている。また、白黒逆のパターンを用いた方法でも構わない。
第3工程は、フォトマスク36のパターンを形成するようにフォトレジスト35を現像する。
第4工程は、さらに上方からCu箔34の露出面34bにAuメッキ37b、Niメッキ37aから構成される金属メッキ37を施し、スパイラル状接触子2を成形する。ここでの金属メッキ37は、ニッケル合金メッキが好適である。なお、金属メッキは、例えば、ニッケルNi合金メッキを用いたが、これに限定されるものではない。
第5工程は、フォトレジスト35を除去する。
第6工程は、Cu箔34の裏面にフォトレジスト35を貼付もしくは塗布し、穴を開けるためのフォトマスク36を被せ、このフォトマスク36に光を照射して露光・現像する。
第7工程は、Cu箔34の裏面からCu箔34にエッチングで穴34cを開ける。
第8工程は、Cu箔34の裏面のフォトレジスト35を除去する。
第4工程は、さらに上方からCu箔34の露出面34bにAuメッキ37b、Niメッキ37aから構成される金属メッキ37を施し、スパイラル状接触子2を成形する。ここでの金属メッキ37は、ニッケル合金メッキが好適である。なお、金属メッキは、例えば、ニッケルNi合金メッキを用いたが、これに限定されるものではない。
第5工程は、フォトレジスト35を除去する。
第6工程は、Cu箔34の裏面にフォトレジスト35を貼付もしくは塗布し、穴を開けるためのフォトマスク36を被せ、このフォトマスク36に光を照射して露光・現像する。
第7工程は、Cu箔34の裏面からCu箔34にエッチングで穴34cを開ける。
第8工程は、Cu箔34の裏面のフォトレジスト35を除去する。
図10は、本発明に係る製造方法の工程断面図であり、図9に示す第8工程に続く工程を示している。図10に示すように、第9工程では、上下反転させたスパイラル状接触子の渦巻きの中心を一方から凸形工具39で押し上げて凸形に変形させた状態でアニールフォーミングする。
詳細には、スパイラル状接触子2の下方に凸形工具39を配置し、スパイラル状接触子2を下方から凸形工具39で押し上げて凸形に変形させた状態でアニールフォーミングして成形を安定させ、すなわち、凸状に変形したスパイラル状接触子2が加熱及び焼鈍されて凸形状に成形される。このアニールフォーミングは、例えば、250℃で加熱し、焼きなまし処理を行い、内部応力を除去する。ここで加熱温度は250℃としたが、250℃前後を含むものとし、さらにこれに限定されるものではない。
第10工程は、表面に導電性のランド16aを有するインターコネクタ16を設け、ランド16aの上面に導電性のペースト(半田ペースト)40を塗布し、ランド16aの上面に、スパイラル状接触子2を位置決めする。
第11工程は、Cu箔34をエッチングで除去する。
第12工程は、スパイラル状接触子2に接続端子31を接触させる。これによって、スパイラル状接触子2の突起2aaと接続端子31が接続されるとともに、突起2aaは接続端子31の接触面で微小円を描きながら電気的導通が図られる。
このように、さまざまな形状の接続端子に対しても良好な接続が得られる。
詳細には、スパイラル状接触子2の下方に凸形工具39を配置し、スパイラル状接触子2を下方から凸形工具39で押し上げて凸形に変形させた状態でアニールフォーミングして成形を安定させ、すなわち、凸状に変形したスパイラル状接触子2が加熱及び焼鈍されて凸形状に成形される。このアニールフォーミングは、例えば、250℃で加熱し、焼きなまし処理を行い、内部応力を除去する。ここで加熱温度は250℃としたが、250℃前後を含むものとし、さらにこれに限定されるものではない。
第10工程は、表面に導電性のランド16aを有するインターコネクタ16を設け、ランド16aの上面に導電性のペースト(半田ペースト)40を塗布し、ランド16aの上面に、スパイラル状接触子2を位置決めする。
第11工程は、Cu箔34をエッチングで除去する。
第12工程は、スパイラル状接触子2に接続端子31を接触させる。これによって、スパイラル状接触子2の突起2aaと接続端子31が接続されるとともに、突起2aaは接続端子31の接触面で微小円を描きながら電気的導通が図られる。
このように、さまざまな形状の接続端子に対しても良好な接続が得られる。
<第2の実施形態>
次に、本発明に係るプローブ装置の第2の実施形態を図面を参照しながら詳細に説明する。第2の実施形態が第1の実施形態と異なる点は、インターポーザを用いない点である。
図11は、本発明の実施形態に係るロードボードの上面に電気的測定回路を積層したプローブヘッドダイレクト型のプローブ装置の詳細図であり、(a)は組み立て前の状態を示す断面図、(b)は組み立て後の状態を示す断面図である。
図11に示すように、電気的測定回路20を搭載したインターコネクタ17は、スタック用のインターコネクタ16、18を介設して電気的に接続可能にロードボード5の上面に積層されている。このインターコネクタ16、18には、基板16a、18aの上下両面にスパイラル状接触子2を備えて構成されている。こではインターポーザ7を用いずに、プローブヘッド6はロードボード5の下面5bに直接接続されている。プローブヘッドダイレクト型である。これによってさらに高速測定と小型化を可能とする。また、他の構成や符号の説明は第1の実施形態と同様であり省略する。
次に、本発明に係るプローブ装置の第2の実施形態を図面を参照しながら詳細に説明する。第2の実施形態が第1の実施形態と異なる点は、インターポーザを用いない点である。
図11は、本発明の実施形態に係るロードボードの上面に電気的測定回路を積層したプローブヘッドダイレクト型のプローブ装置の詳細図であり、(a)は組み立て前の状態を示す断面図、(b)は組み立て後の状態を示す断面図である。
図11に示すように、電気的測定回路20を搭載したインターコネクタ17は、スタック用のインターコネクタ16、18を介設して電気的に接続可能にロードボード5の上面に積層されている。このインターコネクタ16、18には、基板16a、18aの上下両面にスパイラル状接触子2を備えて構成されている。こではインターポーザ7を用いずに、プローブヘッド6はロードボード5の下面5bに直接接続されている。プローブヘッドダイレクト型である。これによってさらに高速測定と小型化を可能とする。また、他の構成や符号の説明は第1の実施形態と同様であり省略する。
<第3の実施形態>
次に、本発明に係るプローブ装置の第3の実施形態を図面を参照しながら詳細に説明する。第3の実施形態が第1の実施形態と異なる点は、電気的測定回路がロードボードの下面に積層されている点である。
図12は、本発明の実施形態に係るロードボードの下面に電気的測定回路を積層したロードボード下面型のプローブ装置の詳細図であり、(a)は組み立て前の状態を示す断面図、(b)は組み立て後の状態を示す断面図である。
図12に示すように、電気的測定回路20が搭載されたインターコネクタ17、およびインターコネクタ17を電気的に接続するインターコネクタ16、18がロードボード5の下面5bに積層されている。このインターコネクタ16、18には、基板16a、18aの上下両面にスパイラル状接触子2を備えて構成されている。また電気的測定回路20はインターポーザ7の上面7aに積層されていても構わない。また、他の構成や符号の説明は第1の実施形態と同様であり省略する。
次に、本発明に係るプローブ装置の第3の実施形態を図面を参照しながら詳細に説明する。第3の実施形態が第1の実施形態と異なる点は、電気的測定回路がロードボードの下面に積層されている点である。
図12は、本発明の実施形態に係るロードボードの下面に電気的測定回路を積層したロードボード下面型のプローブ装置の詳細図であり、(a)は組み立て前の状態を示す断面図、(b)は組み立て後の状態を示す断面図である。
図12に示すように、電気的測定回路20が搭載されたインターコネクタ17、およびインターコネクタ17を電気的に接続するインターコネクタ16、18がロードボード5の下面5bに積層されている。このインターコネクタ16、18には、基板16a、18aの上下両面にスパイラル状接触子2を備えて構成されている。また電気的測定回路20はインターポーザ7の上面7aに積層されていても構わない。また、他の構成や符号の説明は第1の実施形態と同様であり省略する。
<第4の実施形態>
次に、本発明に係るプローブ装置の第4の実施形態を図面を参照しながら詳細に説明する。第4の実施形態が第1の実施形態と異なる点は、電気的測定回路がロードボードの上下両面に積層されている点である。
図13は、本発明の実施形態に係るロードボードの上面および下面に電気的測定回路を積層したロードボード上下積層型のプローブ装置の詳細を示す断面図である。
図13に示すように、電気的測定回路20を搭載したインターコネクタ17は、スタック用のインターコネクタ16、18を介設して電気的に接続可能にロードボード5の上下両面5a、5bに積層されている。このインターコネクタ16、18には、基板16a、18aの上下両面にスパイラル状接触子12を備えて構成されている。また、他の構成や符号の説明は第1の実施形態と同様であり省略する。
次に、本発明に係るプローブ装置の第4の実施形態を図面を参照しながら詳細に説明する。第4の実施形態が第1の実施形態と異なる点は、電気的測定回路がロードボードの上下両面に積層されている点である。
図13は、本発明の実施形態に係るロードボードの上面および下面に電気的測定回路を積層したロードボード上下積層型のプローブ装置の詳細を示す断面図である。
図13に示すように、電気的測定回路20を搭載したインターコネクタ17は、スタック用のインターコネクタ16、18を介設して電気的に接続可能にロードボード5の上下両面5a、5bに積層されている。このインターコネクタ16、18には、基板16a、18aの上下両面にスパイラル状接触子12を備えて構成されている。また、他の構成や符号の説明は第1の実施形態と同様であり省略する。
<第5の実施形態>
次に、本発明に係るプローブ装置の第5の実施形態を図面を参照しながら詳細に説明する。第5の実施形態が第1の実施形態と異なる点は、プローブヘッドのプローブ針が被測定ウエハの全面に対応して配置されている点である。
図14は、本発明の実施形態に係るフルピン一括測定するフルピン型のプローブ装置の詳細図であり、(a)は組み立て前の状態を示す断面図、(b)は組み立て後の状態を示す断面図である。
図14に示すように、電気的測定回路20を搭載したインターコネクタ17は、スタック用のインターコネクタ16、18を介設して電気的に接続可能にロードボード5の上面に積層されている。このインターコネクタ16、18には、基板16a、18aの上下両面にスパイラル状接触子12を備えて構成されている。ロードボード5の下面5bには、インターポーザ7が設けられ、このインターポーザ7の下面にプローブヘッド6´が設けられ、このプローブヘッド6´のプローブ針12が被測定ウエハ3の電極の全面に対応して配置されている。また、他の構成や符号の説明は第1の実施形態と同様であり省略する。
次に、本発明に係るプローブ装置の第5の実施形態を図面を参照しながら詳細に説明する。第5の実施形態が第1の実施形態と異なる点は、プローブヘッドのプローブ針が被測定ウエハの全面に対応して配置されている点である。
図14は、本発明の実施形態に係るフルピン一括測定するフルピン型のプローブ装置の詳細図であり、(a)は組み立て前の状態を示す断面図、(b)は組み立て後の状態を示す断面図である。
図14に示すように、電気的測定回路20を搭載したインターコネクタ17は、スタック用のインターコネクタ16、18を介設して電気的に接続可能にロードボード5の上面に積層されている。このインターコネクタ16、18には、基板16a、18aの上下両面にスパイラル状接触子12を備えて構成されている。ロードボード5の下面5bには、インターポーザ7が設けられ、このインターポーザ7の下面にプローブヘッド6´が設けられ、このプローブヘッド6´のプローブ針12が被測定ウエハ3の電極の全面に対応して配置されている。また、他の構成や符号の説明は第1の実施形態と同様であり省略する。
<第6の実施形態>
次に、本発明に係るプローブ装置の第6の実施形態を図面を参照しながら詳細に説明する。第6の実施形態が第1の実施形態と異なる点は、電気的測定回路がロードボードの下面に積層されている点と、インターポーザを用いていない点、およびプローブヘッドが電気的測定回路の最下層にプローブ針を備えた形態で構成されている点である。
図15は、本発明の実施形態に係るロードボードの下面に電気的測定回路およびプローブ針を備えて積層したプローブ針積層型のプローブ装置の詳細図であり、(a)はプローブが接触する前の状態を示す断面図、(b)は接触後の状態を示す断面図である。
図15に示すように、ロードボード5の下面5bに積層された電気的測定回路20を塔載したインターコネクタ17、およびインターコネクタ17を電気的に接続するインターコネクタ16、18がロードボード5の下面5bに積層されている。この最下層には被測定ウエハ3と電気的に接触する複数のプローブ針12を備えている。
次に、本発明に係るプローブ装置の第6の実施形態を図面を参照しながら詳細に説明する。第6の実施形態が第1の実施形態と異なる点は、電気的測定回路がロードボードの下面に積層されている点と、インターポーザを用いていない点、およびプローブヘッドが電気的測定回路の最下層にプローブ針を備えた形態で構成されている点である。
図15は、本発明の実施形態に係るロードボードの下面に電気的測定回路およびプローブ針を備えて積層したプローブ針積層型のプローブ装置の詳細図であり、(a)はプローブが接触する前の状態を示す断面図、(b)は接触後の状態を示す断面図である。
図15に示すように、ロードボード5の下面5bに積層された電気的測定回路20を塔載したインターコネクタ17、およびインターコネクタ17を電気的に接続するインターコネクタ16、18がロードボード5の下面5bに積層されている。この最下層には被測定ウエハ3と電気的に接触する複数のプローブ針12を備えている。
ロードボード5の下面5bに積層された電気的測定回路17の最下層には被測定ウエハ3と電気的に接触する複数のプローブ針12を備えたことによって、ロジック回路・アナログ回路それぞれのLSIテスタ機能の一部のBOST回路20a・BIST回路20b・高周波測定回路10、11をロードボード5に搭載するスペースが確保でき、ロジック回路とアナログ回路を混載したシステムLSI3aのそれぞれの電気的特性を信号伝送速度4Gbps以上の高速テストが低速テスタで可能となる。
数億円の高速テスタを投資することなく1千万円程度の本発明のプローブ装置を投資することでアナログ回路・デジタル回路・高周波測定回路を備えた最新の高速システムLSIの電気的特性検査システムを実現でき、かつ旧設備の低速テスタを遊休設備にすることなく有効活用できた。
数億円の高速テスタを投資することなく1千万円程度の本発明のプローブ装置を投資することでアナログ回路・デジタル回路・高周波測定回路を備えた最新の高速システムLSIの電気的特性検査システムを実現でき、かつ旧設備の低速テスタを遊休設備にすることなく有効活用できた。
以上、好ましい実施の形態を説明したが、本発明は前記実施の形態に限定されるものではなく、本発明の要旨を逸脱することの無い範囲内において適宜変更が可能なものである。
例えば、インターコネクタを積層して押え板で押圧してスパイラル状接触子とランド状接続端子の接続を維持させるために固定治具をネジで固定しているが、ネジの他に溶接や接着などその他の固定方法でも構わない。他の固定治具も同様である。また、ロードボードに電気的測定回路およびテストチップ10などにBOST回路およびBIST回路を搭載し、FPGA、DSP、TCON、DRAM、DDR、ROM、RAM、およびFlashメモリなどのメモリICを搭載すると説明したが他の電子部品であっても構わない。
例えば、インターコネクタを積層して押え板で押圧してスパイラル状接触子とランド状接続端子の接続を維持させるために固定治具をネジで固定しているが、ネジの他に溶接や接着などその他の固定方法でも構わない。他の固定治具も同様である。また、ロードボードに電気的測定回路およびテストチップ10などにBOST回路およびBIST回路を搭載し、FPGA、DSP、TCON、DRAM、DDR、ROM、RAM、およびFlashメモリなどのメモリICを搭載すると説明したが他の電子部品であっても構わない。
本発明は、検査対象のウエハ上に形成され、液晶パネルやカメラモジュール、IC、LSI等の多電極半導体デバイス、ロジック回路とアナログ回路を混載したシステムLSIの電気的特性をテストするウエハプローバに備えられたプローブ装置に適用される。
1 プローブ装置
2、22 スパイラル状接触子
2´ 導電性ラバーシート
2a 先端部
2aa 突起
2b 根元部
2c 渦巻部
2d 溝
3 ウエハ
3a システムLSI、半導体デバイス
3b 接続端子、電極
4、14、24 ランド状接続端子
5 ロードボード
5a 上面
5b 下面
6 プローブヘッド
7 インターコネクタ
7a 上面
7b 下面
8 電気素子
9 ステージ
10 テストチップ
11 RF信号測定用コネクタ
12 スパイラル状接触子
12a 先端部
12aa 突起
12b 根元部
12c 渦巻部
12d 溝
14 ランド状接続端子
15 高周波測定回路、RF信号測定用コネクタを備えた押え板
16 インターコネクタ(貫通孔付)
16a 基板
16b 貫通孔
17 インターコネクタ(電気的測定回路付)
17a 基板
18 インターコネクタ(貫通孔無し)
18a 基板
19a、19a´、19a´´ 固定治具
19b、19b´ 固定治具(リング状)
19c、19c´ 固定治具(リング状)
20 電気的測定回路
20a BOST回路
20b BIST回路
21 テスタインターフェース
22 スパイラル状接触子
23 メモリIC
24 ランド状接続端子
25 プローブカード基板
31 接続端子
33 ペースト
34 Cu箔
34a 凹部
34c 穴
35 フォトレジスト
36、36´ フォトマスク
37 金属メッキ
37a Niメッキ
37b Auメッキ
50 ウエハプローバ
60 簡易テスタ(低速テスタ)
2、22 スパイラル状接触子
2´ 導電性ラバーシート
2a 先端部
2aa 突起
2b 根元部
2c 渦巻部
2d 溝
3 ウエハ
3a システムLSI、半導体デバイス
3b 接続端子、電極
4、14、24 ランド状接続端子
5 ロードボード
5a 上面
5b 下面
6 プローブヘッド
7 インターコネクタ
7a 上面
7b 下面
8 電気素子
9 ステージ
10 テストチップ
11 RF信号測定用コネクタ
12 スパイラル状接触子
12a 先端部
12aa 突起
12b 根元部
12c 渦巻部
12d 溝
14 ランド状接続端子
15 高周波測定回路、RF信号測定用コネクタを備えた押え板
16 インターコネクタ(貫通孔付)
16a 基板
16b 貫通孔
17 インターコネクタ(電気的測定回路付)
17a 基板
18 インターコネクタ(貫通孔無し)
18a 基板
19a、19a´、19a´´ 固定治具
19b、19b´ 固定治具(リング状)
19c、19c´ 固定治具(リング状)
20 電気的測定回路
20a BOST回路
20b BIST回路
21 テスタインターフェース
22 スパイラル状接触子
23 メモリIC
24 ランド状接続端子
25 プローブカード基板
31 接続端子
33 ペースト
34 Cu箔
34a 凹部
34c 穴
35 フォトレジスト
36、36´ フォトマスク
37 金属メッキ
37a Niメッキ
37b Auメッキ
50 ウエハプローバ
60 簡易テスタ(低速テスタ)
Claims (15)
- ロジック回路とアナログ回路を混載したシステムLSI(3a)の電気的特性をテストする電気的測定回路(20)を搭載したプローブ装置(1)であって、
前記プローブ装置は、前記ロジック回路テスト用および前記アナログ回路テスト用の前記電気的測定回路の少なくとも一方を搭載したロードボード(5)を備え、
前記ロードボードの被測定ウエハ(3)側を下面(5b)、その反対側を上面(5a)と称したとき、前記ロードボードの前記上面および前記下面の少なくとも一方には前記電気的測定回路が複数積層されていることを特徴とするプローブ装置。 - 前記電気的測定回路は、スタック用のインターコネクタ(16、18)を介設して電気的に接続可能に積層されていることを特徴とする請求項1に記載のプローブ装置。
- 前記インターコネクタは、基板の上下両面にスパイラル状接触子(2)を備えて形成されることを特徴とする請求項2に記載のプローブ装置。
- 前記ロードボードの前記下面には前記被測定ウエハと電気的に接触する複数のプローブ針(12)を有するプローブヘッド(6)を備えていることを特徴とする請求項1に記載のプローブ装置。
- 前記ロードボードの前記下面に積層された前記電気的測定回路の最下層には前記被測定ウエハと電気的に接触する複数のプローブ針を備えたことを特徴とする請求項1に記載のプローブ装置。
- 前記ロードボードと前記プローブヘッドとの間には、前記ロードボードと前記プローブヘッドとの電気的な接続を仲介するインターポーザ(7)が設けられていることを特徴とする請求項1に記載のプローブ装置。
- 前記インターポーザは、前記ロードボード側に設けられたスパイラル状接触子(22)と、前記プローブヘッド側に設けられたランド状接続端子(24)とを備えることを特徴とする請求項6に記載のプローブ装置。
- 前記アナログ回路は、高周波測定回路を備えることを特徴とする請求項1に記載のプローブ装置。
- 前記電気的測定回路は、テストチップ(10)を備えることを特徴とする請求項1に記載のプローブ装置。
- 前記電気的測定回路が積層されている最上層には、RF信号測定用コネクタ(11)を備えた押え板(15)を設けたことを特徴とする請求項1に記載のプローブ装置。
- 前記高周波測定回路は、前記テストチップおよび前記RF信号測定用コネクタの少なくとも一方を備えていることを特徴とする請求項8〜請求項10のいずれか一つに記載のプローブ装置。
- 前記電気的測定回路および前記テストチップの少なくとも一方はBOST回路(20a)を備え、前記BOST回路は、LSI検査プログラムおよびLSI検査結果データを格納することが可能で、かつ前記LSI検査プログラムを実行することが可能なFPGA(フィールド・プログラマブル・ゲイト・アレイ)、DSP(デジタル・シグナル・プロセッサ)、およびTCON(タイミング・コントローラ)の少なくとも一方を搭載したことを特徴とする請求項1または請求項9に記載のプローブ装置。
- 前記電気的測定回路および前記テストチップの少なくとも一方はBIST回路(20b)を備え、前記BIST回路は、外部クロック信号の立ち上がりと立ち下がりの動作を同期してデータの入出力を行うDRAM(ダイナミック・ランダム・アクセス・メモリ)の動作モードを有するDDR(Double Data Rate)、ROM(リード・オンリー・メモリ)、RAM(ランダム・アクセス・メモリ)、およびFlashメモリの少なくとも一方のメモリICを搭載したことを特徴とする請求項1または請求項9に記載のプローブ装置。
- 前記インターコネクタは、基板の上下両面に導電性ラバーシート(2´)を備えて形成されることを特徴とする請求項2に記載のプローブ装置。
- 前記インターポーザは、前記ロードボード側および前記プローブヘッド側の少なくとも一方に導電性ラバーシート(2´)を備えることを特徴とする請求項6に記載のプローブ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010032105A JP2011169670A (ja) | 2010-02-17 | 2010-02-17 | プローブ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010032105A JP2011169670A (ja) | 2010-02-17 | 2010-02-17 | プローブ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011169670A true JP2011169670A (ja) | 2011-09-01 |
Family
ID=44683960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010032105A Pending JP2011169670A (ja) | 2010-02-17 | 2010-02-17 | プローブ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011169670A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014074674A (ja) * | 2012-10-05 | 2014-04-24 | Mitsubishi Electric Corp | 積層プローブ |
JP2020101630A (ja) * | 2018-12-20 | 2020-07-02 | 日本電信電話株式会社 | 光モジュール |
CN113196070A (zh) * | 2018-08-06 | 2021-07-30 | 麦翠斯测试股份有限公司 | 用于测试半导体装置的设备及方法 |
-
2010
- 2010-02-17 JP JP2010032105A patent/JP2011169670A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014074674A (ja) * | 2012-10-05 | 2014-04-24 | Mitsubishi Electric Corp | 積層プローブ |
CN113196070A (zh) * | 2018-08-06 | 2021-07-30 | 麦翠斯测试股份有限公司 | 用于测试半导体装置的设备及方法 |
JP2021534382A (ja) * | 2018-08-06 | 2021-12-09 | テストメトリックス, インコーポレイテッド | 半導体デバイスを試験するための装置および方法 |
JP2020101630A (ja) * | 2018-12-20 | 2020-07-02 | 日本電信電話株式会社 | 光モジュール |
JP7119980B2 (ja) | 2018-12-20 | 2022-08-17 | 日本電信電話株式会社 | 光モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6672876B1 (en) | Probe card with pyramid shaped thin film contacts | |
US20130299221A1 (en) | Space transformer for probe card and method of manufacturing the same | |
TWI447414B (zh) | 測試裝置及測試方法 | |
US8310253B1 (en) | Hybrid probe card | |
US7906982B1 (en) | Interface apparatus and methods of testing integrated circuits using the same | |
JP2005209239A (ja) | 半導体集積回路装置 | |
US9947457B2 (en) | Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer | |
KR102163321B1 (ko) | 프로브 카드 및 그 제조 방법 | |
CN103887193B (zh) | 用于三维集成电路测试的装置 | |
JP2006261566A (ja) | 電子部品用ホルダ及び電子部品用保持シート、これらを用いた電子モジュール、電子モジュールの積層体、電子モジュールの製造方法並びに検査方法 | |
JP2000241457A (ja) | プロービングカード | |
EP2183603B1 (en) | Multi-site probe | |
JP2012093375A (ja) | 接触子組立体を用いたlsiチップ検査装置 | |
US20140176171A1 (en) | Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer | |
JP2011169670A (ja) | プローブ装置 | |
US20050289415A1 (en) | Intelligent probe chips/heads | |
US8860448B2 (en) | Test schemes and apparatus for passive interposers | |
TWI455222B (zh) | 半導體元件堆疊結構測試方法 | |
KR102319587B1 (ko) | 검사 시스템 | |
JP2010243303A (ja) | 低熱膨張インターポーザ | |
JP2011237446A (ja) | Ic一括移動方法 | |
JPH04294559A (ja) | プローブカード | |
JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
JP4137082B2 (ja) | 半導体装置の試験装置 | |
JP2010091541A (ja) | プローブ組立体 |