JP2011159657A - Soiウェハの製造方法 - Google Patents

Soiウェハの製造方法 Download PDF

Info

Publication number
JP2011159657A
JP2011159657A JP2010017740A JP2010017740A JP2011159657A JP 2011159657 A JP2011159657 A JP 2011159657A JP 2010017740 A JP2010017740 A JP 2010017740A JP 2010017740 A JP2010017740 A JP 2010017740A JP 2011159657 A JP2011159657 A JP 2011159657A
Authority
JP
Japan
Prior art keywords
substrate
trench
active layer
oxide film
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010017740A
Other languages
English (en)
Inventor
Shuhei Oki
周平 大木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2010017740A priority Critical patent/JP2011159657A/ja
Publication of JP2011159657A publication Critical patent/JP2011159657A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

【課題】 SOIウェハの埋め込み酸化膜を短時間で厚膜化する。
【解決手段】支持基板10と活性層基板20の少なくとも一方の貼合わせ側の基板表面に、基板端まで到達し、埋め込み酸化膜の膜厚に応じた深さを有する複数のトレンチ12,22を形成する。トレンチ形成後に、支持基板10の貼合わせ側の基板表面と活性層基板20の貼合わせ側の基板表面を対向して当接させた状態で支持基板10と活性層基板20を熱酸化させて貼り合わせる。トレンチ内に露出する半導体層が熱酸化されることによって埋め込み酸化膜が形成される。
【選択図】図2

Description

本発明は、SOIウェハの製造方法に関する。詳しくは、支持基板と活性層基板を貼り合わせることでSOIウェハを製造する方法に関する。
SOIウェハを製造する方法として、支持基板と活性層基板を貼り合わせる「貼り合わせ法」が知られている(例えば、特許文献1)。特許文献1の製造方法では、まず、ベースとなる支持基板と、デバイス形成領域でありSOI層となる活性層基板(ボンドウェハとも呼ぶ)を準備する。支持基板の貼合わせ側の基板表面には、熱処理の際のブリスタの発生を低減するためのトレンチを形成する。活性層基板の貼合わせ側の基板表面には、埋め込み酸化膜となるシリコン酸化膜を形成する。次いで、支持基板と活性層基板の貼合わせ側の基板表面同士を貼り合せる。両基板を貼り合わせた後、活性層基板を所望の膜厚まで研磨して減厚し、SOIウェハとする。
特開2004−111521
近年、SOIウェハを用いた半導体装置の高耐圧化を実現するために、埋め込み酸化膜の厚膜化が求められている。上記の文献の製造方法では、支持基板と活性層基板を貼り合せる前に活性層基板の表面に形成される酸化膜が埋め込み酸化膜となる。このため、埋め込み酸化膜を厚くするためには、活性層基板の表面に形成される酸化膜を厚くする必要がある。しかしながら、活性層基板の表面に形成される酸化膜を厚くするためには長時間の処理が必要となる。例えば、基板の表面を熱酸化させて酸化膜を形成する場合、酸化膜を厚くするためには基板に高温でかつ長時間の熱酸化処理を施さなければならず、多くの時間とエネルギーを必要とする。
本発明は上記の課題を解決する。すなわち本発明は、SOIウェハの埋め込み酸化膜を短時間で厚膜化する技術を提供することを目的としている。
本明細書によって開示されるSOIウェハの製造方法は、埋め込み酸化膜上にSOI層が配置されているSOIウェハの製造方法に関する。この方法は、支持基板と活性層基板の少なくとも一方の貼合わせ側の基板表面に、基板端まで到達する複数のトレンチを形成するトレンチ形成工程と、トレンチ形成工程後に、支持基板の貼合わせ側の基板表面と活性層基板の貼合わせ側の基板表面を対向して当接させた状態で支持基板と活性層基板を熱酸化させて貼り合わせる熱酸化工程と、を備えている。上記のトレンチ形成工程では、埋め込み酸化膜の膜厚に応じた深さのトレンチが形成される。熱酸化工程では、トレンチ内に露出する半導体層が熱酸化されることによって埋め込み酸化膜が形成される。
上記の方法では、支持基板と活性層基板の一方、もしくは両方の貼合わせ側の基板表面に、複数のトレンチが形成される。そして、支持基板と活性層基板の貼合わせ側の基板表面同士を対向して当接させた状態で支持基板と活性層基板を熱酸化することで、支持基板と活性層基板が貼り合わされた状態とする。この際、トレンチ内に露出する半導体層を熱酸化することによって埋め込み酸化膜が形成される。このため、支持基板と活性層基板を貼り合せる前に、支持基板と活性層基板の一方の表面に酸化膜を形成しておく必要はない。また、トレンチの深さを埋め込み酸化膜の膜厚に応じた深さに形成しているため、基板表面から埋め込み酸化膜の膜厚に応じた深さまでの半導体層が迅速に酸化し、所望の膜厚を有する埋め込み酸化膜を短時間で形成することができる。従って、短時間且つ少ないエネルギーで埋め込み酸化膜が厚く形成されたSOIウェハを得ることができる。
上記のトレンチ形成工程では、基板の端部から中心部に向かってトレンチの幅が狭くなるようにトレンチを形成することが好ましい。半導体層が酸化して酸化膜となると、その体積が膨張する。基板の端部から中心部に向かってトレンチの幅が狭くなっていると、基板の中心部側から酸化膜によってトレンチが閉塞してゆくこととなる。トレンチの基板端部側が先に閉塞してしまわないため、トレンチ内に酸化種を効果的に供給することができる。このため、基板の端部から中心部までを効率的に熱酸化することができ、短時間で膜厚の厚い埋め込み酸化膜を形成することができる。
上記のトレンチ形成工程は、支持基板と活性層基板のそれぞれの貼合わせ側の基板表面にトレンチが形成され、支持基板に形成されたトレンチの深さと、活性層基板に形成されたトレンチの深さの和が、埋め込み酸化膜の膜厚に応じた深さであってもよい。この方法によっても、短時間且つ少ないエネルギーで埋め込み酸化膜が厚く形成されたSOIウェハを得ることができる。
実施例に係るSOIウェハの概略構成図を示す。 実施例に係るSOIウェハの製造工程を示す。 実施例に係る酸化膜形成工程におけるトレンチ形状の変化を示す。 実施例に係るトレンチ形状を示す。 実施例に係るトレンチ形状を示す。 実施例に係るトレンチ形状を示す。
本発明を具現化した一実施形態に係るSOIウェハの製造方法について、図面を参照して説明する。まず、本実施形態の製造方法によって製造されるSOIウェハ2の概略構成について説明する。
図1に示すように、SOIウェハ2は、支持基板10と、支持基板10上に積層された酸化膜(埋め込み酸化膜)34と、酸化膜34上に積層された活性層基板20と、活性層基板20上に積層されたエピタキシャル層40を備えている。支持基板10と活性層基板20には、例えば、単結晶シリコン基板を用いることができる。支持基板10と活性層基板20の間に設けられる酸化膜34は、酸化シリコンによって形成されている。酸化膜34の厚みは、SOIウェハ2を用いて製造される半導体装置に要求される耐圧に応じた厚みとされている。高耐圧の半導体装置を製造する場合には、例えば、酸化膜34の厚みを12μm程度とされる。エピタキシャル層40は、活性層基板20上に単結晶シリコンをエピタキシャル成長させることによって形成されている。
次に、上述したSOIウェハ2を製造する方法を、図2〜6を参照しながら説明する。図2(a)に示すように、まず、単結晶シリコン基板の支持基板10(例えば、厚さ725μm)と単結晶シリコン基板の活性層基板20(例えば、厚さ725μm)とを準備する。
次いで、図2(b)に示すように、支持基板10の貼合わせ側の基板表面にトレンチ12を形成し、活性層基板20の貼合わせ側の基板表面にトレンチ22を形成する。すなわち、図3(a)に示すように、支持基板10の基板表面には複数のトレンチ12を形成する。各トレンチ12の深さhは、酸化膜34の厚みの略1/2とされる。例えば、酸化膜34の厚みが12μmである場合、トレンチ12の深さは6μmとされる。また、各トレンチ12の幅wは、隣接するトレンチ12の間隔dに応じて設定される。すなわち、隣接するトレンチ12の間に位置する半導体層の全てが酸化シリコンとなったときに、トレンチ12が酸化シリコンによって埋められるように設定される。例えば、隣接するトレンチ12の間隔dが2μmである場合、トレンチ12の幅を1.56μmとすることができる。活性層基板20の基板表面に形成されるトレンチ22も、上述したトレンチ12と同様に形成される。すなわち、トレンチ22の深さhは酸化膜34の厚みの略1/2とされ、その幅wは隣接するトレンチ22の間隔dに応じて設定される。なお、それぞれの基板に形成されるトレンチ12,22は、各基板の基板端まで到達すると共に、その中心部にも形成される。例えば、図4に示すように、トレンチ12,22は、基板端にまで到達すると共に、基板の中心部にもトレンチが形成されるように格子状に形成することができる。
次いで、図2(c)に示すように、トレンチ12が形成された支持基板10の貼り合せ側の面と、トレンチ22が形成された活性層基板20の貼り合せ側の面とを対向して突き合わせる。この際、トレンチ12とトレンチ22のパターンを一致するように支持基板10と活性層基板20を突き合わせて貼り合わせることができる。
次いで、図2(d)に示すように、支持基板10と活性層基板20を突き合わした状態で、支持基板10と活性層基板20に熱酸化処理を実行する。具体的には、突き合わされた状態の支持基板10と活性層基板20を酸化性雰囲気中に配置し、1100度に加熱することによって支持基板10と活性層基板20の表面に熱酸化を施す。これによって、支持基板10と活性層基板20とが貼り合わされる。また、支持基板10の表面と活性層基板20の表面に酸化膜32が形成される。さらに、支持基板10に形成されたトレンチ12内に露出する半導体層と、活性層基板20に形成されたトレンチ22内に露出する半導体層が酸化される(図3(b)参照)。この際、トレンチ12,22は各基板10,20の基板端まで形成されているため、トレンチ12,22の中心部まで酸化種が流入し、各基板10,20の中心部まで酸化される。トレンチ12,22内に露出する半導体層が酸化されて酸化シリコンとなると、酸化シリコンが膨張してトレンチ12,22内に流動し、トレンチ12,22が酸化シリコンによって閉塞される(図3(c)参照)。これによって、図2(d)に示すように、支持基板10と活性層基板20の間に酸化膜34が形成される。上述したようにトレンチ12,22の深さは、酸化膜34の厚みの略1/2とされている。このため、トレンチ12,22内に露出する半導体層が酸化することで、所望の厚みの酸化膜34とすることができる。
次いで、図2(e)に示すように、活性層基板20の表面側を研磨によって除去する。これによって、活性層基板20の表面側に形成された酸化膜32及び半導体層の一部が除去され、活性層基板20の半導体層の表面が露出する。活性層基板20の厚さは、10μm程度とすることができる。活性層基板20を研磨した後に、活性層基板20上にエピタキシャル成長によって単結晶シリコンを積層する。これにより、活性層基板20上にエピタキシャル層40が積層する。エピタキシャル層40の膜厚は、2μm程度とすることができる。
さらに、支持基板10の両側面及び裏面の酸化膜32を研磨によって除去する。これによって、支持基板10と活性層基板20との間に酸化膜34が埋め込まれた、SOIウェハ2が得られる。
上記の方法によれば、支持基板10と活性層基板20の基板表面に埋め込み酸化膜34の膜厚と略同一の深さのトレンチ12,22を形成し、そのトレンチ12,22内に露出する半導体層を熱酸化することによって、埋め込み酸化膜34を形成する。トレンチ12,22を形成することで酸化反応が生じる表面積が増大しているため、短時間で膜厚の厚い埋め込み酸化膜34を形成することができる。さらに、支持基板10と活性層基板20を突き合わせた状態で熱処理を行うことにより、埋め込み酸化膜34の形成と、支持基板10と活性層基板20の貼り合わせを同時に実行することができる。これらによって、少ないエネルギーで膜厚の厚い埋め込み酸化膜を形成することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、支持基板10と活性層基板20を突き合わせて熱酸化する際は、支持基板10に形成したトレンチ12のパターンと活性層基板20に形成したトレンチ22のパターンとが一致させなくてもよい。支持基板10に形成したトレンチ12のパターンと活性層基板20に形成したトレンチ22のパターンとをずらしても、トレンチ12,22は基板10,20の基板端に達しているため、トレンチ12,22内に酸化種を供給することができる。また、支持基板10と活性層基板20との接触面積が減少するため、酸化膜を迅速に形成することができる。
また、支持基板10と活性層基板20の両方にトレンチを形成しなくてもよい。例えば、活性層基板20にはトレンチを形成せずに、支持基板10に、埋め込み酸化膜の膜厚に応じた深さのトレンチが形成されていてもよい。この場合、支持基板10のトレンチを形成した側の基板表面と、活性層基板20の裏面とを突き合わせて熱酸化することによって、支持基板10と活性層基板20の間に酸化膜が配置されたSOIウェハを得ることができる。
さらに、支持基板10に形成されたトレンチの深さと、活性層基板20に形成されたトレンチの深さの和が、埋め込み酸化膜の膜厚に応じた深さであれば、支持基板10と活性層基板20に形成するトレンチの深さは、それぞれ異なっていてもよい。トレンチの深さの和を埋め込み酸化膜の膜厚に応じた深さとすることによって、所望の深さの酸化膜を形成することができる。
また、酸化膜を形成するためのトレンチの形状は、等間隔の格子状でなくてもよい。例えば、図5に示すように、基板端から中心に向かって放射状に形成されていてもよい。また、図6に示すように、基板端から中心に向かって隣接するトレンチの間隔が狭くなる格子状にトレンチを形成してもよい。こうした形状のトレンチを形成することによって、基板の中心部ほど酸化が迅速に進行し、基板表面の全体を酸化することができる。
また、トレンチ12,22の幅は、基板端から中心部に向かって狭くなるように形成するようにしてもよい。このような構成とすると、トレンチ12,22内に露出する半導体層が酸化して行く際に、基板の中心部側から酸化膜によってトレンチが閉塞してゆくこととなる。トレンチの基板端部側が先に閉塞してしまわないため、トレンチ12,22内に酸化種を効果的に供給することができる。このため、基板の端部から中心部までを効率的に熱酸化することができ、短時間で膜厚の厚い埋め込み酸化膜を形成することができる。
さらに、支持基板10と活性層基板20とを貼り合せる前に、支持基板10と活性層基板20に熱酸化を実行してもよい。例えば、支持基板10と活性層基板20にトレンチを形成して熱酸化を施し、支持基板10と活性層基板20の表面に酸化膜を形成した後に、支持基板10と活性層基板20を貼り合わせてもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は、複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10 支持基板、20 活性層基板、12,22 トレンチ、32,34,36 酸化膜、40 エピタキシャル層

Claims (3)

  1. 埋め込み酸化膜上にSOI層が配置されているSOIウェハの製造方法であり、
    支持基板と活性層基板の少なくとも一方の貼合わせ側の基板表面に、基板端まで到達する複数のトレンチを形成するトレンチ形成工程と、
    トレンチ形成工程後に、支持基板の貼合わせ側の基板表面と活性層基板の貼合わせ側の基板表面を対向して当接させた状態で支持基板と活性層基板を熱酸化させて貼り合わせる熱酸化工程と、を備えており、
    前記トレンチ形成工程では、前記埋め込み酸化膜の膜厚に応じた深さのトレンチが形成されており、
    前記熱酸化工程では、トレンチ内に露出する半導体層が熱酸化されることによって前記埋め込み酸化膜が形成されることを特徴とするSOIウェハの製造方法。
  2. 前記トレンチ形成工程では、基板の端部から中心部に向かってトレンチの幅が狭くなるようにトレンチを形成することを特徴とする請求項1に記載のSOIウェハの製造方法。
  3. 前記トレンチ形成工程では、支持基板と活性層基板のそれぞれの貼合わせ側の基板表面にトレンチが形成され、
    支持基板に形成されたトレンチの深さと、活性層基板に形成されたトレンチの深さの和が、前記埋め込み酸化膜の膜厚に応じた深さとなることを特徴とする請求項1又は2に記載のSOIウェハの製造方法。
JP2010017740A 2010-01-29 2010-01-29 Soiウェハの製造方法 Pending JP2011159657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010017740A JP2011159657A (ja) 2010-01-29 2010-01-29 Soiウェハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010017740A JP2011159657A (ja) 2010-01-29 2010-01-29 Soiウェハの製造方法

Publications (1)

Publication Number Publication Date
JP2011159657A true JP2011159657A (ja) 2011-08-18

Family

ID=44591389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010017740A Pending JP2011159657A (ja) 2010-01-29 2010-01-29 Soiウェハの製造方法

Country Status (1)

Country Link
JP (1) JP2011159657A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015004886A (ja) * 2013-06-21 2015-01-08 株式会社デンソー ファブリペローフィルタ、それを備えたファブリペロー干渉計、および、ファブリペローフィルタの製造方法
WO2022004293A1 (ja) * 2020-07-03 2022-01-06 信越半導体株式会社 接合型半導体素子及び接合型半導体素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132142A (ja) * 1983-01-18 1984-07-30 Mitsubishi Electric Corp 半導体装置の製造方法
JPH07169830A (ja) * 1993-12-14 1995-07-04 Oki Electric Ind Co Ltd 誘電体分離基板の製造方法
JP2000058802A (ja) * 1998-01-13 2000-02-25 Stmicroelectronics Srl Soiウェハの製造方法
JP2004111521A (ja) * 2002-09-17 2004-04-08 Shin Etsu Handotai Co Ltd Soiウエーハおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132142A (ja) * 1983-01-18 1984-07-30 Mitsubishi Electric Corp 半導体装置の製造方法
JPH07169830A (ja) * 1993-12-14 1995-07-04 Oki Electric Ind Co Ltd 誘電体分離基板の製造方法
JP2000058802A (ja) * 1998-01-13 2000-02-25 Stmicroelectronics Srl Soiウェハの製造方法
JP2004111521A (ja) * 2002-09-17 2004-04-08 Shin Etsu Handotai Co Ltd Soiウエーハおよびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015004886A (ja) * 2013-06-21 2015-01-08 株式会社デンソー ファブリペローフィルタ、それを備えたファブリペロー干渉計、および、ファブリペローフィルタの製造方法
WO2022004293A1 (ja) * 2020-07-03 2022-01-06 信越半導体株式会社 接合型半導体素子及び接合型半導体素子の製造方法
JP2022013203A (ja) * 2020-07-03 2022-01-18 信越半導体株式会社 接合型半導体素子及び接合型半導体素子の製造方法
JP7413941B2 (ja) 2020-07-03 2024-01-16 信越半導体株式会社 接合型半導体素子及び接合型半導体素子の製造方法

Similar Documents

Publication Publication Date Title
JP6179530B2 (ja) 貼り合わせsoiウェーハの製造方法
JP5755803B2 (ja) 深溝を有する新型pn接合の形成方法
CN104925748B (zh) 一种提高晶圆间键合强度的方法
JP2008311621A5 (ja)
JP2009260314A5 (ja)
TWI573173B (zh) Method for manufacturing conformable SOI wafers
JP2008300435A (ja) Soiウェーハのシリコン酸化膜形成方法
JP2017034254A (ja) ウェハ構造体の形成方法、半導体デバイスの形成方法およびウェハ構造体
JP2010258252A5 (ja)
JP2010251724A5 (ja)
JP6208572B2 (ja) SiCウェハの製造方法、SiC半導体の製造方法及び黒鉛炭化珪素複合基板
JP2007180273A (ja) 半導体装置の製造方法
JP2011159657A (ja) Soiウェハの製造方法
WO2008084519A1 (ja) シリコンエピタキシャルウェーハの製造方法
JP2005057142A (ja) 半導体基板の製造方法
JP2007109961A (ja) 多層soiウエーハの製造方法及び多層soiウエーハ
JP2007095951A (ja) 半導体基板およびその製造方法
WO2007127197A3 (en) Mask structure for manufacture of trench type semiconductor device
JP2015012009A5 (ja)
JP2010153488A (ja) Soiウエハの製造方法およびsoiウエハ
JP2012049397A5 (ja)
JP2013110161A5 (ja)
WO2008139898A1 (ja) 半導体装置の製造方法および半導体装置
JP2009088500A5 (ja)
JP2006210411A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20120312

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A521 Written amendment

Effective date: 20131216

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140624