JP2013110161A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013110161A5 JP2013110161A5 JP2011251885A JP2011251885A JP2013110161A5 JP 2013110161 A5 JP2013110161 A5 JP 2013110161A5 JP 2011251885 A JP2011251885 A JP 2011251885A JP 2011251885 A JP2011251885 A JP 2011251885A JP 2013110161 A5 JP2013110161 A5 JP 2013110161A5
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating film
- oxide film
- dielectric constant
- high dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
本発明の一態様に係る素子形成用基板は、支持基板上に絶縁膜を介して接着されたＧｅ層又はＳｉＧｅ層を有する素子形成用基板であって、前記絶縁膜は、酸化膜、高誘電率絶縁膜、及び金属元素とＧｅとの金属化合物絶縁膜を含む複数の膜の積層構造であることを特徴とする。
また、本発明の別の一態様に係る素子形成用基板の製造方法は、Ｇｅ基板の表面上に金属元素とＧｅとの金属化合物絶縁膜を形成する工程と、前記金属化合物絶縁膜上に高誘電率絶縁膜を形成する工程と、前記金属化合物絶縁膜及び前記高誘電率絶縁膜が形成された前記Ｇｅ基板と表面に酸化膜が形成された支持基板とを、前記高誘電率絶縁膜と前記酸化膜とを接触させて接着する工程と、前記支持基板に接着された前記Ｇｅ基板を、該Ｇｅ基板の裏面側から研磨して薄くする工程と、を含むことを特徴とする。
Claims (8)
- 支持基板上に絶縁膜を介して接着されたＧｅ層又はＳｉＧｅ層を有する素子形成用基板であって、
前記絶縁膜は、酸化膜、高誘電率絶縁膜、及び金属元素とＧｅとの金属化合物絶縁膜を含む複数の膜の積層構造であることを特徴とする素子形成用基板。 - 支持基板上に絶縁膜を介して接着されたＧｅ層又はＳｉＧｅ層を有する素子形成用基板であって、
前記絶縁膜は、酸化膜、高誘電率絶縁膜、及びＧｅ酸化膜を含む複数の膜の積層構造であることを特徴とする素子形成用基板。 - 前記酸化膜は、Ｓｉ酸化膜であることを特徴とする請求項１又は２に記載の素子形成用基板。
- 前記支持基板は、Ｓｉ基板であることを特徴とする請求項１乃至３のいずれかに記載の素子形成用基板。
- Ｇｅ基板の表面上に金属元素とＧｅとの金属化合物絶縁膜を形成する工程と、
前記金属化合物絶縁膜上に高誘電率絶縁膜を形成する工程と、
前記金属化合物絶縁膜及び前記高誘電率絶縁膜が形成された前記Ｇｅ基板と表面に酸化膜が形成された支持基板とを、前記高誘電率絶縁膜と前記酸化膜とを接触させて接着する工程と、
前記支持基板に接着された前記Ｇｅ基板を、該Ｇｅ基板の裏面側から研磨して薄くする工程と、
を含むことを特徴とする素子形成用基板の製造方法。 - Ｇｅ基板の表面上に高誘電率絶縁膜を形成する工程と、
プラズマ酸化又は熱酸化により、前記Ｇｅ基板と前記高誘電率絶縁膜との間に、Ｇｅ酸化膜を形成する工程と、
前記高誘電率絶縁膜及び前記Ｇｅ酸化膜が形成された前記Ｇｅ基板と表面に酸化膜が形成された支持基板とを、前記高誘電率絶縁膜と前記酸化膜とを接触させて接着する工程と、
前記支持基板に接着された前記Ｇｅ基板を、該Ｇｅ基板の裏面側から研磨して薄くする工程と、
を含むことを特徴とする素子形成用基板の製造方法。 - 前記酸化膜は、Ｓｉ酸化膜であることを特徴とする請求項５又は６に記載の素子形成用基板の製造方法。
- 前記支持基板は、Ｓｉ基板であることを特徴とする請求項５乃至７のいずれかに記載の素子形成用基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011251885A JP2013110161A (ja) | 2011-11-17 | 2011-11-17 | 素子形成用基板及びその製造方法 |
| PCT/JP2012/079110 WO2013073468A1 (ja) | 2011-11-17 | 2012-11-09 | 素子形成用基板及びその製造方法 |
| TW101142609A TWI495007B (zh) | 2011-11-17 | 2012-11-15 | 元件形成用基板及其製造方法 |
| US14/279,912 US20140252555A1 (en) | 2011-11-17 | 2014-05-16 | Substrate for forming elements, and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011251885A JP2013110161A (ja) | 2011-11-17 | 2011-11-17 | 素子形成用基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013110161A JP2013110161A (ja) | 2013-06-06 |
| JP2013110161A5 true JP2013110161A5 (ja) | 2015-01-08 |
Family
ID=48429528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011251885A Pending JP2013110161A (ja) | 2011-11-17 | 2011-11-17 | 素子形成用基板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20140252555A1 (ja) |
| JP (1) | JP2013110161A (ja) |
| TW (1) | TWI495007B (ja) |
| WO (1) | WO2013073468A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106463416A (zh) * | 2014-06-13 | 2017-02-22 | 英特尔公司 | 用于晶圆键合的表面包封 |
| CN106611740B (zh) * | 2015-10-27 | 2020-05-12 | 中国科学院微电子研究所 | 衬底及其制造方法 |
| US11502106B2 (en) * | 2020-02-11 | 2022-11-15 | Globalfoundries U.S. Inc. | Multi-layered substrates of semiconductor devices |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050252449A1 (en) * | 2004-05-12 | 2005-11-17 | Nguyen Son T | Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system |
| FR2896619B1 (fr) * | 2006-01-23 | 2008-05-23 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite a proprietes electriques ameliorees |
| JP4504390B2 (ja) * | 2007-02-27 | 2010-07-14 | 株式会社東芝 | 相補型半導体装置 |
| JP4768788B2 (ja) * | 2008-09-12 | 2011-09-07 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2010232568A (ja) * | 2009-03-29 | 2010-10-14 | Univ Of Tokyo | 半導体デバイス及びその製造方法 |
| JP5235784B2 (ja) * | 2009-05-25 | 2013-07-10 | パナソニック株式会社 | 半導体装置 |
| US8557679B2 (en) * | 2010-06-30 | 2013-10-15 | Corning Incorporated | Oxygen plasma conversion process for preparing a surface for bonding |
| US8772873B2 (en) * | 2011-01-24 | 2014-07-08 | Tsinghua University | Ge-on-insulator structure and method for forming the same |
-
2011
- 2011-11-17 JP JP2011251885A patent/JP2013110161A/ja active Pending
-
2012
- 2012-11-09 WO PCT/JP2012/079110 patent/WO2013073468A1/ja active Application Filing
- 2012-11-15 TW TW101142609A patent/TWI495007B/zh active
-
2014
- 2014-05-16 US US14/279,912 patent/US20140252555A1/en not_active Abandoned
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013168419A5 (ja) | ||
| JP2009111375A5 (ja) | ||
| JP2011009723A5 (ja) | ||
| JP2015088521A5 (ja) | ||
| JP2014187166A5 (ja) | ||
| JP2009003434A5 (ja) | ||
| JP2011100982A5 (ja) | ||
| JP2014107448A5 (ja) | ||
| JP2010287883A5 (ja) | 基板及び基板の作製方法 | |
| SG195119A1 (en) | Method of transferring thin films | |
| FR2963982B1 (fr) | Procede de collage a basse temperature | |
| JP2012516055A5 (ja) | ||
| JP2016033967A5 (ja) | ||
| JP2008311621A5 (ja) | ||
| JP2009038358A5 (ja) | ||
| JP2012028755A5 (ja) | 分離方法および半導体素子の作製方法 | |
| JP2010267899A5 (ja) | ||
| JP2012028760A5 (ja) | 半導体装置の作製方法 | |
| JP2011060807A5 (ja) | 半導体チップの製造方法 | |
| JP2009060479A5 (ja) | ||
| JP2011029609A5 (ja) | 半導体装置の作製方法 | |
| JP2016046530A5 (ja) | 半導体装置の作製方法 | |
| JP2015518270A5 (ja) | ||
| JP2014192386A5 (ja) | ||
| JP2014503783A5 (ja) |