JP2011146454A - ノイズ対策構造 - Google Patents

Abstract

【課題】基板のインピーダンスを低減させ、しかも、電源パターンと電源供給パターン間の電磁気的結合による高周波電流の発生を防止することにより、不要放射ノイズを抑制したノイズ対策構造を提供する。
【解決手段】ＩＣ１０の電源端子１１，１３に接続される電源パターン３−１，３−２と、グランド端子１２に接続されるグランドパターン４とを、多層回路基板２の上層２１に並設し、グランドパターン５−１と電源供給パターン６とグランドパターン５−２とを、下層２２に並設する。そして、３端子コンデンサ７−１を電源パターン３−１とグランドパターン４とグランドパターン５−１と電源供給パターン６とに接続し、３端子コンデンサ７−２を電源パターン３−２とグランドパターン４とグランドパターン５−２と電源供給パターン６とに接続した。
【選択図】図５

Description

この発明は、ＩＣ（Integrated Circuit）の電源端子で生じるノイズの抑制を図るノイズ対策構造に関するものである。

近年、電子機器の小型化、高機能化に伴い、使用する多層回路基板におけるデータ処理速度の高速化が進んでいる。
しかし、この高速化に伴って、不要放射ノイズが問題となり、多層回路基板のディジタル回路の設計においては、特別なノイズ対策構造が必要となってきている。
ノイズ対策構造で用いる部品、例えばバイパスコンデンサは、ＩＣを搭載する多層回路基板において、ＩＣの動作により電源端子に発生する高周波電流をグランドへと帰還させる役割を果たす。これにより、高周波電流が基板全体に伝搬することで引き起こす不要放射ノイズを低減している。
しかしながら、ノイズ対策構造に、十分なノイズ対策効果を発揮させるためには、バイパスコンデンサの配置が重要であり、配置方法によっては、十分なノイズ対策効果が得られない場合がある。
このため、従来は、ディジタル機器におけるＩＣの電源経路においては、２端子コンデンサを複数個並列に配置して接続したり、また、ノイズ源であるＩＣの電源端子を接続する電源パターンと外部電源に接続される電源供給パターンとを空間的に分離し、３端子コンデンサをこれらのパターン間に配置して接続することにより、十分なノイズ対策効果を得ようとしている（例えば、特許文献１参照）。

特開２００３−２９７９６３号公報

しかし、上記従来のノイズ対策構造では、バイパスコンデンサである２端子コンデンサや３端子コンデンサを、多層回路基板の表面や裏面に実装するため、数多くのパターンやビアホールを引き回す必要があり、この結果、多層回路基板のインピーダンスが高くなって、ノイズ対策効果を十分に発揮することができないという問題がある。
また、従来のノイズ対策構造では、物理的に接続された電源パターンを流れる高周波電流をグランドへ帰還させることは可能であるが、電源パターンと電源供給パターンとが近接するため、電源パターンと電源供給パターン間の電磁気的結合によって、高周波電流が多層回路基板全体に伝搬して、不要放射ノイズが生じ、これを防止することができないという問題がある。

この発明は、上述した課題を解決するためになされたもので、基板のインピーダンスを低減させ、しかも、電源パターンと電源供給パターン間の電磁気的結合による高周波電流の発生を防止することにより、不要放射ノイズを抑制したノイズ対策構造を提供することを目的とする。

上記課題を解決するために、請求項１の発明に係るノイズ対策構造は、多層回路基板の表面に実装されるＩＣの電源端子が第１のビアホールを介して接続される第１の電源パターンとＩＣのグランド端子が第２のビアホールを介して接続される第１のグランドパターンとを、多層回路基板の上層に並設し、第１の電源パターンの真下に位置する第２のグランドパターンと第１のグランドパターンの真下に位置する電源供給パターンとを、多層回路基板の下層に並設し、第１の３端子コンデンサを、多層回路基板の上層と下層との間に介在させ、第１の３端子コンデンサ内部の貫通電極の一方端に接続された第１の外部電極を第１の電源パターンに接続すると共に、貫通電極の他方端に接続された第２の外部電極を電源供給パターンに接続し、且つ、第１の３端子コンデンサ内部のグランド電極の一方端に接続された第３の外部電極を第１のグランドパターンに接続すると共に、グランド電極の他方端に接続された第４の外部電極を第２のグランドパターンに接続した構成とする。
かかる構成により、電源端子を、多層回路基板の第１のビアホールに接続すると共に、グランド端子を第２のビアホールに接続して、ＩＣを多層回路基板に実装した状態で、外部の電源を電源供給パターンに供給すると、電源は、第１の３端子コンデンサの第２の外部電極から貫通電極を通じて第１の外部電極に至る。そして、電源は、第１の外部電極から第１の電源パターンに出力され、第１のビアホールを介して、ＩＣの電源端子に供給される。
また、ＩＣの電源端子に高周波電流が発生すると、高周波電流は、第１のビアホールを介して第１の電源パターンに至り、第１の３端子コンデンサの第１の外部電極から貫通電極内に流入する。そして、グランド電極を通じて、第３の外部電極から第１のグランドパターンに出力されると共に第４の外部電極から第２のグランドパターンに出力される。
すなわち、不要放射ノイズの原因となる高周波電流が、低ＥＳＬ（等価直列インダクタンス）の第１の３端子コンデンサを必ず通って第１及び第２のグランドパターンに出力される構造であるので、第１の電源パターンから第１及び第２のグランドパターンまでのインピーダンスを低くすることができる。しかも、上層と下層との間に介在する低ＥＳＬの第１の３端子コンデンサを、第１の電源パターンと第１及び第２のグランドパターンとに直接接続した構造であるので、３端子コンデンサを多層回路基板の表面又は裏面に配し、パターンやビアホールを引き回す従来のノイズ対策構造に比べて、インピーダンスを極めて低く抑えることができる。

請求項２の発明は、請求項１に記載のノイズ対策構造において、電源端子とは別の電源端子が第３のビアホールを介して接続される第２の電源パターンを、第１の電源パターンとは第１のグランドパターンに関して逆側に並設し、第２の電源パターンの真下に位置する第３のグランドパターンを、第２のグランドパターンとは電源供給パターンに関して逆側に並設し、第１の３端子コンデンサと同構造の第２の３端子コンデンサを、上層と下層との間に介在させ、第２の３端子コンデンサ内部の貫通電極の一方端に接続された第１の外部電極を第２の電源パターンに接続すると共に、貫通電極の他方端に接続された第２の外部電極を電源供給パターンに接続し、且つ、第２の３端子コンデンサ内部のグランド電極の一方端に接続された第３の外部電極を第１のグランドパターンに接続すると共に、グランド電極の他方端に接続された第４の外部電極を第３のグランドパターンに接続した構成とする。
かかる構成により、電源端子を、多層回路基板の第１のビアホール及び第３のビアホールに接続すると共に、グランド端子を第２のビアホールに接続して、ＩＣを多層回路基板に実装した状態で、外部の電源を電源供給パターンに供給すると、電源は、第１及び第２の３端子コンデンサのそれぞれの第２の外部電極から貫通電極を通じてそれぞれの第１の外部電極に至る。そして、電源は、第１の３端子コンデンサの第１の外部電極から第１の電源パターンに出力され、第２の３端子コンデンサの第１の外部電極から第２の電源パターンに出力される。そして、電源が、第１及び第２の電源パターンから第１及び第３のビアホールを介して、ＩＣのそれぞれの電源端子に供給される。
また、ＩＣの各電源端子に高周波電流が発生すると、高周波電流は、第１のビアホールを介して第１の電源パターンに至り、第３のビアホールを介して第２の電源パターンに至る。そして、第１の電源パターンから第１の３端子コンデンサの貫通極内に流入すると共に、第２の電源パターンから第２の３端子コンデンサの貫通電極内に流入する。すると、第１の３端子コンデンサのグランド電極を通じて、第３の外部電極から第１のグランドパターンに出力されると共に第４の外部電極から第２のグランドパターンに出力される。また、第２の３端子コンデンサのグランド電極を通じて、第３の外部電極から第１のグランドパターンに出力されると共に第４の外部電極から第３のグランドパターンに出力される。
このとき、第１の３端子コンデンサの第３の外部電極からの高周波電流と、第２の３端子コンデンサの第３の外部電極からの高周波電流とが、共に第１のグランドパターンに出力され、第１のグランドパターン上で互いに向かい合う。この結果、第１の３端子コンデンサからの高周波電流による磁界と第２の３端子コンデンサからの高周波電流による磁界とが互いに打ち消し合い、第１のグランドパターンの部分のインピーダンスが低下する。

請求項３の発明は、請求項１又は請求項２に記載のノイズ対策構造において、第１及び第２の３端子コンデンサは、４つの角部を有した直方体形状を成し、第１の外部電極と第２の外部電極とは、４つの角部のうち、第１の３端子コンデンサの対角線上で対向する２つの角部にそれぞれ設けられ、第３の外部電極と第４の外部電極とは、第１の３端子コンデンサの他の対角線上で対向する２つの角部にそれぞれ設けられている構成とした。

請求項４の発明は、請求項１ないし請求項３のいずれかに記載のノイズ対策構造において、第１の電源パターン及び第２の電源パターンは、多層回路基板の上下方向から見て電源供給パターンと重ならないように、電源供給パターンから離れている構成とした。
かかる構成により、第１の電源パターン及び第２の電源パターンが、電源供給パターンと重ならないように、電源供給パターンから離れているので、第１及び第２の電源パターン上に現れた高周波電流による電源供給パターンへの磁気的結合が防止される。この結果、高周波電流によるノイズが電源供給パターンに誘導される事態を防止することができ、この結果、ノイズの多層回路基板全体への伝搬を防止することができる。

請求項５の発明は、請求項１ないし請求項３のいずれかに記載のノイズ対策構造において、多層回路基板の上下方向から見て第１の電源パターン及び第２の電源パターンと電源供給パターンとが重なる部分の間に、所定のグランドパターンを介在させた構成とする。
かかる構成により、第１及び第２の電源パターン上に現れた高周波電流による電源供給パターンへの磁気的結合が、所定のグランドパターンによって遮断される。

以上詳しく説明したように、この発明のノイズ対策構造によれば、低ＥＳＬの第１の３端子コンデンサを多層回路基板の上層と下層との間に介在させて、第１の電源パターンと第１及び第２のグランドパターンと電源供給パターンとに直接接続したので、３端子コンデンサを多層回路基板の表面又は裏面に配し、パターンやビアホールを引き回す従来のノイズ対策構造に比べて、第１の電源パターンから第１及び第２のグランドパターンや電源供給パターンまでのインピーダンスを低く抑えることができ、この結果、不要放射ノイズの発生を抑制することができるという効果がある。
特に、請求項２の発明によれば、第１のグランドパターンを第１及び第２の３端子コンデンサの共通グランドとすることにより、第１のグランドパターン上を流れる高周波電流の磁気的相殺作用によって、第１のグランドパターンの部分のインピーダンスを低下させることができるので、不要放射ノイズ発生防止効果をさらに高めることができるという効果がある。
また、請求項４及び請求項５の発明によれば、第１及び第２の電源パターン上に現れた高周波電流による電源供給パターンへの磁気的結合を防止して、ノイズの多層回路基板全体への伝搬を防止することができるという効果がある。

この発明の第１実施例に係るノイズ対策構造を示す斜視図である。 ノイズ対策構造の断面図である。 外部電極を分離し内部を透過して示す３端子コンデンサの斜視図である。 ノイズ対策構造の作用及び効果を説明するための概略断面図である。 この発明の第２実施例に係るノイズ対策構造を示す斜視図である。 ノイズ対策構造の断面図である。 ノイズ対策構造の作用及び効果を説明するための概略断面図である。 この実施例のノイズ対策構造との比較実験対象を示す斜視図である。 シミュレーションの結果を示す線図である。

以下、この発明の最良の形態について図面を参照して説明する。

図１は、この発明の第１実施例に係るノイズ対策構造を示す斜視図であり、図２は、ノイズ対策構造の断面図である。
図１及び図２において、符号１０は、ＩＣであり、この実施例のノイズ対策構造１は、このＩＣ１０が実装される多層回路基板２に構築されている。
なお、ＩＣは、多数の電源端子やグランド端子及び信号端子等を有するが、この実施例では、理解を容易にするため、電源端子１１とグランド端子１２だけをＩＣ１０に表示して説明する。

ノイズ対策構造１は、第１の電源パターンとしての電源パターン３と、第１のグランドパターンとしてのグランドパターン４と、第２のグランドパターンとしてのグランドパターン５と、電源供給パターン６と、第１の３端子コンデンサとしての３端子コンデンサ７とを備えている。

電源パターン３とグランドパターン４とは、多層回路基板２の上層２１に並設された導体パターンである。
電源パターン３は、図の右側に位置し、第１のビアホールとしてのビアホール３２を通じて、多層回路基板２の表面２ａのランド３１に接続されている。
一方、グランドパターン４は、電源パターン３の左側に並設され、第２のビアホールとしてのビアホール４２を通じて表面２ａのランド４１に接続されている。
これにより、ＩＣ１０の電源端子１１とグランド端子１２とをランド３１，４１に実装することで、電源端子１１，グランド端子１２と電源パターン３，グランドパターン４との電気的接続が図られるようになっている。

グランドパターン５と電源供給パターン６とは、多層回路基板２の下層２２に並設された導体パターンである。
グランドパターン５は、電源パターン３の真下に位置し、ビアホール５１を通じて多層回路基板２の裏面２ｂに設けられたグランド１００に接続されている。
一方、電源供給パターン６は、グランドパターン４の真下に位置し、３端子コンデンサ７を通じて電源パターン３に電気的に接続されている。
この電源供給パターン６は、多層回路基板２の上下方向（図の上下方向）から見て電源パターン３と重ならないよう配されている。具体的には、図１に示すように、電源供給パターン６と電源パターン３とを下層２２，上層２１とに分離し、下側の電源供給パターン６を、上側の電源パターン３から左側に距離ｄだけ離して、電源供給パターン６と電源パターン３とが対向しないようにしている。

３端子コンデンサ７は、多層回路基板２の上層２１と下層との間に介設されている。
図３は、外部電極を分離し内部を透過して示す３端子コンデンサ７の斜視図である。
図３に示すように、３端子コンデンサ７は、絶縁性素体７０と４つ外部電極７１〜７４とで構成されている。
具体的は、３端子コンデンサ７は、貫通型の３端子コンデンサであり、４つの角部７０ａ〜７０ｄを有した直方体形状を成す。
第１の外部電極としての外部電極７１と第２の外部電極としての外部電極７２とは、この直方体形状の絶縁性素体７０の対角線上で対向する２つの角部７０ａ，７０ｂにそれぞれ形成されている。また、第３の外部電極としての外部電極７３と第４の外部電極としての外部電極７４とは、絶縁性素体７０の他の対角線上で対向する２つの角部７０ｃ，７０ｃにそれぞれ形成されている。
このような外部電極７１〜７４が設けられる絶縁性素体７０の内部には、貫通電極７Ａとグランド電極７Ｂとが形成されている。詳しくは、貫通電極７Ａは、角部７０ａ，７０ｂに渡って形成され、その両端が外部電極７１，７２にそれぞれ接続されている。また、グランド電極７Ｂは、角部７０ｃ，７０ｄに渡って形成され、その両端が外部電極７３，７４にそれぞれ接続されている。

かかる構造の３端子コンデンサ７は、図１及び図２に示すように、電源パターン３，グランドパターン４，５及び電源供給パターン６に接続されている。
すなわち、貫通電極７Ａ（図３参照）の両端に接続された外部電極７１，７２が電源パターン３，電源供給パターン６にそれぞれ接続され、グランド電極７Ｂ（図３参照）の両端に接続された外部電極７３，７４がグランドパターン４，５に接続されている。
これにより、電源供給パターン６が、３端子コンデンサ７の貫通電極７Ａを通じて電源パターン３に接続され、さらに、ビアホール３２及びランド３１を通じてＩＣ１０の電源端子１１に接続される状態になる。
また、グランドパターン４は、３端子コンデンサ７のグランド電極７Ｂを通じてグランドパターン５に接続されると共に、ビアホール４２及びランド４１を通じてＩＣ１０のグランド端子１２に接続されるようになっている。

次に、この実施例のノイズ対策構造１が示す作用及び効果について説明する。
図４は、ノイズ対策構造１の作用及び効果を説明するための概略断面図である。
この実施例のノイズ対策構造１は、電気回路的には、図４に示すような回路になる。
図４に示すように、ＩＣ１０の電源端子１１を、多層回路基板２のビアホール３２に接続すると共に、グランド端子１２をビアホール４２に接続することで、ＩＣ１０を多層回路基板２に実装することができる。
かかる状態で、図示しない外部電源からの電源電圧を、ノイズ対策構造１の電源供給パターン６に供給すると、電源電圧は、３端子コンデンサ７の外部電極７２から貫通電極７Ａを通じて外部電極７１（図２参照）に至る。そして、電源電圧は、外部電極７１から電源パターン３に出力され、ビアホール３２及びランド３１を通じて、ＩＣ１０の電源端子１１に供給される。

ところで、上記電源供給によって、ＩＣ１０は動作するが、内部で高速のスイッチング動作等を行うと、その高周波電流Ｉが電源端子１１に発生する。この高周波電流Ｉの時間的変化は、経路のインダクタンスに比例した電圧変動を発生させ、電源に悪影響を与えると共に、不要放射ノイズの原因となる。
しかし、この実施例のノイズ対策構造１では、３端子コンデンサ７を電源パターン３及びグランドパターン４とグランドパターン５及び電源供給パターン６との間に介在させて直接接続した構造をとっている。
したがって、ＩＣ１０の電源端子１１で発生した高周波電流Ｉは、矢印で示すように、ランド３１，ビアホール３２を介して電源パターン３に至り、３端子コンデンサ７の外部電極７１（図２参照）から貫通電極７Ａ内に流入する。そして、高周波電流Ｉは、グランド電極７Ｂを通じて、外部電極７３（図２参照）からグランドパターン４に出力されると共に外部電極７４（図２参照）からグランドパターン５に出力される。最終的に、グランド１００に排出される。
このように、電源端子１１で発生した高周波電流Ｉは、必ず３端子コンデンサ７に流入し、３端子コンデンサ７によってグランドパターン４，５に流出されるようになっている。しかも、バイパスコンデンサとして、低ＥＳＬ（等価直列インダクタンス）の３端子コンデンサ７を使用しているので、電圧変動の大きさを決定する電源パターン３からグランドパターン４，５までのインダクタンスを低くすることができるので、その分、インピーダンスが低くなり、不要放射ノイズを効果的に抑制することができる。
また、低ＥＳＬの３端子コンデンサ７を、電源パターン３及びグランドパターン４とグランドパターン５及び電源供給パターン６との間に介在させて直接接続した構造であるので、３端子コンデンサを多層回路基板の表面又は裏面に配し、パターンやビアホールを引き回す従来のノイズ対策構造１に比べて、インピーダンスを極めて低く抑えることができる。
また、電源端子１１からの高周波電流Ｉが電源パターン３を流れると、電源供給パターン６と磁気的に結合し、電源供給パターン６に高周波電流Ｉに対応したノイズ電流を誘起させるおそれがある。しかし、この実施例では、電源供給パターン６と電源パターン３とをそれぞれ下層２２，上層２１に配して空間的に分離し、しかも、下側の電源供給パターン６を、上側の電源パターン３から左側に距離ｄだけ離して配しているので（図１参照）、電源パターン３上に現れた高周波電流Ｉによって、電源パターン３と電源供給パターン６とが磁気的に結合する事態は生ぜず、ノイズ電流が電源供給パターン６に誘導されることはない。

次に、この発明の第２実施例について説明する。
図５は、この発明の第２実施例に係るノイズ対策構造を示す斜視図であり、図６は、ノイズ対策構造の断面図である。
この実施例のノイズ対策構造１′は、図５及び図６に示すように、同電位の電源端子１１，１３への２つの電源経路が電源供給パターン６で１つに束ねられた構成をとっている点が、上記第１実施例と異なる。

具体的には、第２の電源パターンである図中左側の電源パターン３（以下、「３−２」と付す）が、多層回路基板２の上層２１上において、右側の電源パターン３（以下、「３−１」と付す）とはグランドパターン４に関して逆側に並設されている。
そして、ＩＣ１０の電源端子１１とは別の電源端子１３を接続するためのランド３３が、多層回路基板２の表面２ａに並設され、電源パターン３−２が、ビアホール３４を介してこのランド３３に接続されている。
この電源パターン３−２も電源パターン３−１と同様に、多層回路基板２の上下方向から見て電源供給パターン６と重ならないように、電源供給パターン６と空間的に分離され、電源供給パターン６からｄだけ離れるように配されている。

また、下層２２上においては、電源パターン３−２の真下に位置する第３のグランドパターンとしてのグランドパターン５（以下、「５−２」と付す）が並設されている。すなわち、グランドパターン５−２は、右側のグランドパターン５（以下、「５−１」と付す）とは電源供給パターン６に関して逆側に並設され、ビアホール５１を介してグランド１００に接続されている。

このような電源パターン３−２及びグランドパターン４とグランドパターン５−２及び電源供給パターン６との間に、第２の３端子コンデンサとしての３端子コンデンサ７（以下、「７−２」と付す）が接続されている。
この３端子コンデンサ７−２は、図３に示した３端子コンデンサ７（以下、「７−１」と付す）と同構造であり、３端子コンデンサ７−１と同じく、上層２１と下層２２との間に介在している。具体的には、３端子コンデンサ７−２の貫通電極７Ａの両端の外部電極７１，７２（図２及び図３参照）が電源パターン３−２，電源供給パターン６に接続されると共に、グランド電極７Ｂの両端の外部電極７３，７４（図２及び図３参照）がグランドパターン４，グランドパターン５−２に接続されている。

すなわち、この実施例のノイズ対策構造１′は、ＩＣ１０の電源端子１１，ランド３１，ビアホール３２，電源パターン３−１及び３端子コンデンサ７−１の電源経路と、電源端子１３，ランド３３，ビアホール３４，電源パターン３−２及び３端子コンデンサ７−２の電源経路とを、電源供給パターン６で１つに束ね、１つのグランドパターン４を２つの３端子コンデンサ７−１，７−２の共通のグランドとしている。

次に、この実施例のノイズ対策構造１が示す作用及び効果について説明する。
図７は、ノイズ対策構造１′の作用及び効果を説明するための概略断面図である。
電源端子１１，１３及びグランド端子１２を、ランド３１，３３，４１に接続することで、ＩＣ１０を多層回路基板２に実装することができる。
かかる実装状態で、図示しない外部電源の電源電圧を電源供給パターン６に供給すると、電源電圧は、３端子コンデンサ７−１，電源パターン３−１，ビアホール３２及びランド３１の経路を通じて、電源端子１１に供給されると共に、３端子コンデンサ７−２，電源パターン３−２，ビアホール３４及びランド３３の経路を通じて、グランド端子１３に供給される。

また、ＩＣ１０の電源端子１１，１３に高周波電流Ｉ，Ｉが発生すると、矢印で示すように、高周波電流Ｉ，Ｉは、ビアホール３２，３４を介して電源パターン３−１，３−２に至り、３端子コンデンサ７−１，７−２の貫通電極７Ａ，７Ａに流入する。
すると、３端子コンデンサ７−１に流入した高周波電流Ｉは、グランド電極７Ｂを通じて、グランドパターン４とグランドパターン５−１に出力され、端子コンデンサ７−２に流入した高周波電流Ｉは、グランド電極７Ｂを通じて、グランドパターン４とグランドパターン５−２に出力される。
したがって、３端子コンデンサ７−１からグランドパターン４に流入した高周波電流Ｉと３端子コンデンサ７−２からグランドパターン４に流入した高周波電流Ｉとは、互いに向かい合った状態になる。このため、３端子コンデンサ７−１からの高周波電流Ｉによる磁界と３端子コンデンサ７−２からの高周波電流Ｉによる磁界とが互いに打ち消し合うこととなり、高周波電流Ｉ，Ｉに対するグランドパターン４の部分のインピーダンスが低下する。この結果、ノイズに対する基板の影響が小さくなり、３端子コンデンサ７−１，７−２によるノイズ除去効果が十分に発揮される。

発明者は、かかる高周波電流Ｉ，Ｉの磁気的相殺作用によるノイズ除去効果を確認すべく、次のようなシミュレーションを行った。
図８は、この実施例のノイズ対策構造との比較実験対象を示す斜視図であり、図９は、シミュレーションの結果を示す線図である。
このシミュレーションでは、まず、図５に示したノイズ対策構造１′を想定し、電源端子１１，１３に１００ＭＨｚ〜３ＧＨｚの高周波電流Ｉを発生させ、高周波電流Ｉが、電源端子１１，１３から電源供給パターン６に至る際の挿入損失（ｄＢ）を計算した。
すると、図９の曲線Ｓ１で示すように、挿入損失は、高周波電流Ｉの周波数にほぼ比例した。
次に、図８に示すように、２つの３端子コンデンサ７−１，７−２を、右側の電源パターン３−１及びグランドパターン４とグランドパターン５−１及び電源供給パターン６とにのみ並列に接続し、上記と同様に、電源端子１１に１００ＭＨｚ〜３ＧＨｚの高周波電流Ｉを発生させ、高周波電流Ｉが、電源端子１１から電源供給パターン６に至る際の挿入損失（ｄＢ）を計算した。
すると、図９の曲線Ｓ２で示すように、挿入損失は、高周波電流Ｉの周波数にほぼ比例するが、上記シミュレーションの場合よりも、低くなった。
すなわち、図９の曲線Ｓ１，Ｓ２から明らかなように、３端子コンデンサ７−１を右側の電源パターン３−１及びグランドパターン４とグランドパターン５−１及び電源供給パターン６とに実装するだけでなく、左側の電源パターン３−２及びグランドパターン４とグランドパターン５−２及び電源供給パターン６とに実装したノイズ対策構造１′の方が、挿入損失が大きくなり、高周波電流Ｉを３端子コンデンサ７−１，７−２によって十分に抑制していることが判る。すなわち、３端子コンデンサ７−１からグランドパターン４に流入した高周波電流Ｉと３端子コンデンサ７−２からグランドパターン４に流入した高周波電流Ｉとの磁気的相殺作用が働き、高周波電流Ｉ，Ｉが効率的にグランドパターン４に流入して、電源端子１１，１３から電源供給パターン６へのノイズ電流の流出が確実に阻止されていることが確認された。

なお、この実施例においても、電源パターン３−１，３−２が、電源供給パターン６と重ならないように、離れているので、電源パターン３−１，３−２上に現れた高周波電流Ｉ，Ｉによる電源供給パターン６への磁気的結合が防止される。
その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。

なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記実施例では、電源パターン３−１，３−２が、電源供給パターン６と重ならないように、離して、電源パターン３−１，３−２上に現れた高周波電流Ｉ，Ｉによる電源供給パターン６への磁気的結合を防止するようにしたが、電源パターン３−１，３−２が、電源供給パターン６と重なった場合には、少なくとも、電源パターン３−１，３−２と電源供給パターン６との重なる部分の間に、所定のグランドパターンを介在させて、電源パターン３−１，３−２上に現れた高周波電流Ｉ，Ｉによる電源供給パターン６への磁気的結合を遮断するようにしてもよい。

１，１′…ノイズ対策構造、 ２…多層回路基板、 ２ａ…表面、 ２ｂ…裏面、 ３，３−１，３−２…電源パターン、 ４，５，５−１，５−２…グランドパターン、 ６…電源供給パターン、 ７，７−１，７−２…３端子コンデンサ、 ７Ａ…貫通電極、 ７Ｂ…グランド電極、 １１，１３…電源端子、 １２…グランド端子、 ２１…上層、 ２２…下層、 ３１，３３，４１…ランド、 ３２，３４，４２，５１…ビアホール、 ７０…絶縁性素体、 ７０ａ〜７０ｄ…角部、 ７１〜７４…外部電極、 １００…グランド、 Ｉ…高周波電流。

Claims (5)

1. 多層回路基板の表面に実装されるＩＣの電源端子が第１のビアホールを介して接続される第１の電源パターンとＩＣのグランド端子が第２のビアホールを介して接続される第１のグランドパターンとを、上記多層回路基板の上層に並設し、
   上記第１の電源パターンの真下に位置する第２のグランドパターンと上記第１のグランドパターンの真下に位置する電源供給パターンとを、上記多層回路基板の下層に並設し、
   第１の３端子コンデンサを、上記多層回路基板の上層と下層との間に介在させ、第１の３端子コンデンサ内部の貫通電極の一方端に接続された第１の外部電極を上記第１の電源パターンに接続すると共に、貫通電極の他方端に接続された第２の外部電極を上記電源供給パターンに接続し、且つ、第１の３端子コンデンサ内部のグランド電極の一方端に接続された第３の外部電極を上記第１のグランドパターンに接続すると共に、グランド電極の他方端に接続された第４の外部電極を上記第２のグランドパターンに接続した、
   ことを特徴とするノイズ対策構造。
2. 請求項１に記載のノイズ対策構造において、
   上記電源端子とは別の電源端子が第３のビアホールを介して接続される第２の電源パターンを、上記第１の電源パターンとは上記第１のグランドパターンに関して逆側に並設し、
   上記第２の電源パターンの真下に位置する第３のグランドパターンを、上記第２のグランドパターンとは上記電源供給パターンに関して逆側に並設し、
   上記第１の３端子コンデンサと同構造の第２の３端子コンデンサを、上記上層と下層との間に介在させ、当該第２の３端子コンデンサ内部の貫通電極の一方端に接続された第１の外部電極を上記第２の電源パターンに接続すると共に、貫通電極の他方端に接続された第２の外部電極を上記電源供給パターンに接続し、且つ、第２の３端子コンデンサ内部のグランド電極の一方端に接続された第３の外部電極を上記第１のグランドパターンに接続すると共に、グランド電極の他方端に接続された第４の外部電極を上記第３のグランドパターンに接続した、
   ことを特徴とするノイズ対策構造。
3. 請求項１又は請求項２に記載のノイズ対策構造において、
   上記第１及び第２の３端子コンデンサは、４つの角部を有した直方体形状を成し、
   上記第１の外部電極と第２の外部電極とは、上記４つの角部のうち、第１の３端子コンデンサの対角線上で対向する２つの角部にそれぞれ設けられ、
   上記第３の外部電極と第４の外部電極とは、第１の３端子コンデンサの他の対角線上で対向する２つの角部にそれぞれ設けられている、
   ことを特徴とするノイズ対策構造。
4. 請求項１ないし請求項３のいずれかに記載のノイズ対策構造において、
   上記第１の電源パターン及び上記第２の電源パターンは、多層回路基板の上下方向から見て上記電源供給パターンと重ならないように、電源供給パターンから離れている、
   ことを特徴とするノイズ対策構造。
5. 請求項１ないし請求項３のいずれかに記載のノイズ対策構造において、
   多層回路基板の上下方向から見て上記第１の電源パターン及び上記第２の電源パターンと上記電源供給パターンとが重なる部分の間に、所定のグランドパターンを介在させた
   ことを特徴とするノイズ対策構造。

Images