JP2011119741A - 集積回路 - Google Patents
集積回路 Download PDFInfo
- Publication number
- JP2011119741A JP2011119741A JP2010271209A JP2010271209A JP2011119741A JP 2011119741 A JP2011119741 A JP 2011119741A JP 2010271209 A JP2010271209 A JP 2010271209A JP 2010271209 A JP2010271209 A JP 2010271209A JP 2011119741 A JP2011119741 A JP 2011119741A
- Authority
- JP
- Japan
- Prior art keywords
- fin
- transistor
- straight
- integrated circuit
- bent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 238000005452 bending Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】SRAMセルは、ストレートフィンと、ストレートフィンから物理的に切り離された屈曲フィンからなる。屈曲フィンは、ストレートフィンに平行な第一部分と第二部分を有する。屈曲フィンの第一部分とストレートフィンの間の距離は、屈曲フィンの第二部分とストレートフィンの間の距離より小さい。SRAMセルは、第一ゲートストリップの一部分を含むプルダウントランジスタからなり、それぞれ、ストレートフィンと屈曲フィンの第一部分を有する第一と第二サブプルダウントランジスタを形成する。SRAMセルは、更に、第二ゲートストリップの一部分を含むパスゲートトランジスタからなり、ストレートフィンを有する第一サブパスゲートトランジスタを形成する。プルダウントランジスタは、パスゲートトランジスタより多いフィンを有する。
【選択図】図2
Description
BL-contact、BLB-contact コンタクト
Cut-gate 切断ゲート
Dummy1、Dummy2 ダミートランジスタ
Dummy1-SD ダミートランジスタのソース/ドレイン領域
Fin1、Fin2、Fin2-1〜Fin2-3、Fin2-3’、Fin3、Fin4、Fin5 フィン
Fin-End 後端キャップ
G1、G2 ゲートストリップ
M1-connect 金属線
PD1、PD2 プルダウントランジスタ
PD-11、PD-12、PD-13、PD-21、PD-22 サブプルダウントランジスタ
PG1、PG2 パスゲートトランジスタ
PG-11、PG-12、PG-21、PG-22 サブパスゲートトランジスタ
PU1、PU2 プルアップトランジスタ
PU-11、PU-12、PU-21、PU-22 サブトランジスタ
VCC 正の電源ノード
VCC-contact、VSS-contact、Butted-contact、PD-D、VSS-contact1、VSS-contact2 コンタクト
VSS 電源ノード
S1、S2、S3 距離
WL ワードライン
Claims (10)
- 集積回路構造であって、SRAMセルからなり、前記SRAMセルは、
第一ストレート(straight)フィンと、
前記第一ストレートフィンから物理的に切り離され、前記第一ストレートフィンに平行な第一部分と第二部分を有する屈曲(bended)フィンと、
前記第一ストレートフィンに平行でなく、前記第一部分と前記第二部分に相互接続される前記屈曲フィンの第三部分と、
第一ゲートストリップの部分を含み、前記第一ゲートストリップが、前記第一ストレートフィンと前記屈曲フィンの前記第一部分を有する第一、及び、第二サブプルダウントランジスタを形成するプルダウントランジスタと、
第二ゲートストリップの部分を含み、前記第二ゲートストリップが、前記第一ストレートフィンを有する第一サブパスゲートトランジスタを形成するパスゲートトランジスタと、
を含み、
前記屈曲フィンの前記第一部分と前記第一ストレートフィンは第一距離を有し、前記屈曲フィンの前記第二部分と前記第一ストレートフィンは、前記第一距離より大きい第二距離を有し、
前記プルダウントランジスタのフィンの第一の数は、前記パスゲートトランジスタのフィンの第二の数より多いことを特徴とする集積回路。 - 更に、前記第一ストレートフィンに平行な第二ストレートフィンを有し、前記プルダウントランジスタは、更に、前記第二ストレートフィンの第一部分からなる第三サブプルダウントランジスタを含み、前記パスゲートトランジスタは、更に、前記第二ストレートフィンの第二部分からなる第二サブパスゲートトランジスタを含むことを特徴とする請求項1に記載の集積回路。
- 前記第一距離は、前記集積回路の形成技術により許容される最小距離にほぼ等しく、前記集積回路は、更に、
前記第一ストレートフィンの一部上の第一エピタキシャル半導体領域と、
前記屈曲フィンの前記第一部分上にあり、且つ、前記第一エピタキシャル半導体領域と、連続した半導体領域を形成する第二エピタキシャル半導体領域と、
前記第一ストレートフィンと前記屈曲フィン間に水平に位置し、前記第一、及び、前記第二エピタキシャル半導体領域に電気的に接続されるコンタクトプラグと、
からなることを特徴とする請求項1に記載の集積回路。 - 前記第一距離は、前記集積回路の形成技術により許容される最小距離にほぼ等しく、前記集積回路構造は、更に、前記第一ストレートフィンと前記屈曲フィン上に直接延伸し、電気的に接続されるコンタクトプラグを有することを特徴とする請求項1に記載の集積回路。
- 前記屈曲フィンの前記第二部分は、前記SRAMセルの境界まで延伸し、前記第二ゲートストリップを有するダミートランジスタを形成し、前記屈曲フィンの前記第二部分は、追加のSRAMセル中の追加のダミートランジスタの追加フィンと、連続した半導体フィンを形成することを特徴とする請求項1に記載の集積回路。
- 集積回路構造であって、SRAMセルからなり、前記SRAMセルは、
第一ストレートフィンと、屈曲フィンとを有し、
前記屈曲フィンは、第一部分と、前記第一ストレートフィンに平行な第二部分と、前記第一ストレートフィンに平行でなく、前記第一部分と前記第二部分と相互接続される前記屈曲フィンの第三部分を有すると共に、
第一ゲートストリップの部分を含み、前記第一ゲートストリップが、前記第一ストレートフィンと前記屈曲フィンの前記第一部分を有する第一、及び、第二サブプルダウントランジスタを形成するプルダウントランジスタと、
第二ゲートストリップの部分を含み、前記第二ゲートストリップが、前記第一ストレートフィンを有する第一サブパスゲートトランジスタを形成し、前記屈曲フィンの前記第二部分を有するダミートランジスタを形成するパスゲートトランジスタと備え、
前記屈曲フィンの前記第一部分と前記第一ストレートフィンは第一距離を有し、前記屈曲フィンの前記第二部分と前記第一ストレートフィンは、前記第一距離より大きい第二距離を有することを特徴とする集積回路構造。 - 更に、第二ストレートフィンを有し、
前記プルダウントランジスタは、更に、前記第二ストレートフィンの第一部分と前記第一ゲートストリップの追加部分とを含む第三サブプルダウントランジスタを含み、
前記パスゲートトランジスタは、更に、前記第二ストレートフィンの第二部分と、前記第二ゲートストリップの追加部分を含む第二サブパスゲートトランジスタを含むことを特徴とする請求項6に記載の集積回路構造。 - 前記屈曲フィンの前記第二部分は前記SRAMセルの境界まで延伸し、追加のSRAMセルの追加のダミートランジスタの追加のフィンと、連続した半導体フィンを形成することを特徴とする請求項6に記載の集積回路構造。
- 集積回路構造であって、SRAMセルからなり、前記SRAMセルは、
第一ストレートフィンと、
前記第一ストレートフィンから物理的に切り離され、前記第一ストレートフィンに平行な第二ストレートフィンと、
第一ゲートストリップの部分を含み、前記第一ゲートストリップが、前記第一ストレートフィンの第一部分及び前記第二ストレートフィンの第一部分をそれぞれ備えた第一、及び、第二サブプルダウントランジスタを形成するプルダウントランジスタと、
第二ゲートストリップの部分を含み、前記第二ゲートストリップが、前記第一ストレートフィンの第二部分を有する前記パスゲートトランジスタの第一サブパスゲートトランジスタを形成すると共に、前記第二ゲートストリップが、前記第二ストレートフィンの第二部分に直接延伸し、ダミートランジスタを形成するパスゲートトランジスタと、
からなることを特徴とする集積回路構造。 - 前記第二ストレートフィンは前記SRAMセルの境界まで延伸し、追加のSRAMセル中の追加のダミートランジスタの追加のフィンと、連続した半導体フィンを形成することを特徴とする請求項9に記載の集積回路構造。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26734109P | 2009-12-07 | 2009-12-07 | |
US61/267,341 | 2009-12-07 | ||
US12/890,132 US8258572B2 (en) | 2009-12-07 | 2010-09-24 | SRAM structure with FinFETs having multiple fins |
US12/890,132 | 2010-09-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011119741A true JP2011119741A (ja) | 2011-06-16 |
JP5281069B2 JP5281069B2 (ja) | 2013-09-04 |
Family
ID=44081196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010271209A Active JP5281069B2 (ja) | 2009-12-07 | 2010-12-06 | 集積回路 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8258572B2 (ja) |
JP (1) | JP5281069B2 (ja) |
KR (1) | KR101212368B1 (ja) |
CN (1) | CN102122660B (ja) |
DE (2) | DE102010064570B3 (ja) |
TW (1) | TWI474471B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150101894A (ko) * | 2014-02-27 | 2015-09-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Finfet sram을 위한 구조물 및 방법 |
JP2019519114A (ja) * | 2016-06-22 | 2019-07-04 | クアルコム,インコーポレイテッド | フィンカウントに基づく拡散のための標準セルアーキテクチャ |
Families Citing this family (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8675397B2 (en) | 2010-06-25 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell structure for dual-port SRAM |
US8399931B2 (en) | 2010-06-30 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Layout for multiple-fin SRAM cell |
JP2012064854A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 半導体装置 |
US8561003B2 (en) | 2011-07-29 | 2013-10-15 | Synopsys, Inc. | N-channel and P-channel finFET cell architecture with inter-block insulator |
US8595661B2 (en) * | 2011-07-29 | 2013-11-26 | Synopsys, Inc. | N-channel and p-channel finFET cell architecture |
US8693235B2 (en) * | 2011-12-06 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for finFET SRAM arrays in integrated circuits |
US8802535B2 (en) * | 2012-05-02 | 2014-08-12 | International Business Machines Corporation | Doped core trigate FET structure and method |
US9583398B2 (en) * | 2012-06-29 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having FinFETS with different fin profiles |
US9012287B2 (en) | 2012-11-14 | 2015-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell layout for SRAM FinFET transistors |
US8779528B2 (en) * | 2012-11-30 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM cell comprising FinFETs |
US8889561B2 (en) * | 2012-12-10 | 2014-11-18 | Globalfoundries Inc. | Double sidewall image transfer process |
US9397217B2 (en) * | 2012-12-28 | 2016-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure of non-planar semiconductor device |
US9812556B2 (en) | 2012-12-28 | 2017-11-07 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the semiconductor device |
KR102049774B1 (ko) | 2013-01-24 | 2019-11-28 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
US8921191B2 (en) * | 2013-02-05 | 2014-12-30 | GlobalFoundries, Inc. | Integrated circuits including FINFET devices with lower contact resistance and reduced parasitic capacitance and methods for fabricating the same |
US8796093B1 (en) * | 2013-03-14 | 2014-08-05 | International Business Machines Corporation | Doping of FinFET structures |
CN105009294B (zh) * | 2013-03-30 | 2018-12-25 | 英特尔公司 | 基于鳍状物的晶体管架构上的平面器件 |
KR102072410B1 (ko) | 2013-08-07 | 2020-02-03 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
WO2015033490A1 (ja) * | 2013-09-04 | 2015-03-12 | パナソニック株式会社 | 半導体装置 |
US9048123B2 (en) * | 2013-09-19 | 2015-06-02 | International Business Machines Corporation | Interdigitated finFETs |
US9444460B1 (en) * | 2013-11-22 | 2016-09-13 | Altera Corporation | Integrated circuits with programmable overdrive capabilities |
US9312273B2 (en) * | 2013-12-02 | 2016-04-12 | International Business Machines Corporation | Structure and method to reduce crystal defects in epitaxial fin merge using nitride deposition |
US9224842B2 (en) * | 2014-04-22 | 2015-12-29 | Globalfoundries Inc. | Patterning multiple, dense features in a semiconductor device using a memorization layer |
CN106233467B (zh) * | 2014-05-27 | 2019-05-10 | 联发科技股份有限公司 | 半导体器件及鳍状电子器件 |
US9852252B2 (en) | 2014-08-22 | 2017-12-26 | Samsung Electronics Co., Ltd. | Standard cell library and methods of using the same |
US10242148B2 (en) * | 2014-08-25 | 2019-03-26 | Mediatek Inc. | Integrated circuit and routing design of the same |
US9299706B1 (en) * | 2014-09-25 | 2016-03-29 | International Business Machines Corporation | Single source/drain epitaxy for co-integrating nFET semiconductor fins and pFET semiconductor fins |
KR102288869B1 (ko) * | 2014-10-01 | 2021-08-10 | 삼성전자주식회사 | 시스템 온 칩 |
US9418896B2 (en) | 2014-11-12 | 2016-08-16 | Samsung Electronics Co., Ltd. | Semiconductor device and fabricating method thereof |
US9859286B2 (en) * | 2014-12-23 | 2018-01-02 | International Business Machines Corporation | Low-drive current FinFET structure for improving circuit density of ratioed logic in SRAM devices |
KR102193633B1 (ko) * | 2014-12-30 | 2020-12-21 | 삼성전자주식회사 | 듀얼 포트 에스램 장치 및 그 제조 방법 |
US9991384B2 (en) | 2015-01-15 | 2018-06-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device including fin structures and manufacturing method thereof |
KR102352153B1 (ko) | 2015-03-25 | 2022-01-17 | 삼성전자주식회사 | 집적회로 장치 및 이의 제조 방법 |
KR102316119B1 (ko) * | 2015-04-02 | 2021-10-21 | 삼성전자주식회사 | 반도체 장치 |
KR102170701B1 (ko) * | 2015-04-15 | 2020-10-27 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
US9391080B1 (en) * | 2015-04-28 | 2016-07-12 | Globalfoundries Inc. | Memory bit cell for reduced layout area |
KR102400375B1 (ko) * | 2015-04-30 | 2022-05-20 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
KR20160136715A (ko) * | 2015-05-20 | 2016-11-30 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US9922978B2 (en) * | 2015-08-21 | 2018-03-20 | Taiwan Semiconductor Manufacturing Co., Ltd | Semiconductor structure with recessed source/drain structure and method for forming the same |
US9496269B1 (en) * | 2015-10-29 | 2016-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Static random access memory |
US10121534B1 (en) * | 2015-12-18 | 2018-11-06 | Altera Corporation | Integrated circuit with overdriven and underdriven pass gates |
US9455314B1 (en) | 2016-02-05 | 2016-09-27 | International Business Machines Corporation | Y-FET with self-aligned punch-through-stop (PTS) doping |
CN106057900B (zh) * | 2016-06-17 | 2019-07-30 | 中国科学院微电子研究所 | 基于外延层的半导体器件及其制造方法及包括其的电子设备 |
US9892781B2 (en) | 2016-06-30 | 2018-02-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cell structure for dual-port static random access memory |
TWI675454B (zh) * | 2016-07-04 | 2019-10-21 | 聯華電子股份有限公司 | 靜態隨機存取記憶體的佈局圖案 |
US9837405B1 (en) | 2016-08-02 | 2017-12-05 | International Business Machines Corporation | Fabrication of a vertical fin field effect transistor having a consistent channel width |
US10515969B2 (en) | 2016-11-17 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
US10707328B2 (en) | 2016-11-30 | 2020-07-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming epitaxial fin structures of finFET |
CN106601732B (zh) * | 2016-12-21 | 2022-07-12 | 台湾积体电路制造股份有限公司 | 元件格布局结构与形成元件格的方法 |
TWI699781B (zh) * | 2016-12-28 | 2020-07-21 | 聯華電子股份有限公司 | 靜態隨機存取記憶元件 |
US11545495B2 (en) * | 2017-06-29 | 2023-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Preventing gate-to-contact bridging by reducing contact dimensions in FinFET SRAM |
KR102494918B1 (ko) * | 2017-09-12 | 2023-02-02 | 삼성전자주식회사 | 반도체 소자 |
US10529712B2 (en) | 2017-11-07 | 2020-01-07 | Samsung Electronics Co., Ltd. | Semiconductor device |
CN109979881B (zh) * | 2017-12-28 | 2023-07-18 | 中芯国际集成电路制造(北京)有限公司 | 静态随机存取存储器的结构及其形成方法 |
US10797223B2 (en) * | 2018-01-29 | 2020-10-06 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with magnetic random access memory (MRAM) devices and methods for fabricating such devices |
US10515954B2 (en) * | 2018-03-18 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having fin structures of varying dimensions |
US11056394B2 (en) | 2018-06-28 | 2021-07-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods for fabricating FinFETs having different fin numbers and corresponding FinFETs thereof |
US11094695B2 (en) * | 2019-05-17 | 2021-08-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit device and method of forming the same |
CN110534562A (zh) * | 2019-08-29 | 2019-12-03 | 上海华力集成电路制造有限公司 | 静态随机存取存储器 |
CN113809083A (zh) | 2020-06-11 | 2021-12-17 | 联华电子股份有限公司 | 静态随机存取存储器及其制作方法 |
CN113054006A (zh) * | 2021-03-18 | 2021-06-29 | 广东省大湾区集成电路与***应用研究院 | 一种半导体器件布局结构 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002222874A (ja) * | 2001-01-26 | 2002-08-09 | Matsushita Electric Ind Co Ltd | Sram装置 |
JP2005302934A (ja) * | 2004-04-09 | 2005-10-27 | Toshiba Corp | 半導体記憶装置 |
JP2008288272A (ja) * | 2007-05-15 | 2008-11-27 | Toshiba Corp | 半導体装置 |
JP2008311503A (ja) * | 2007-06-15 | 2008-12-25 | Toshiba Corp | 半導体装置 |
JP2009130210A (ja) * | 2007-11-26 | 2009-06-11 | Toshiba Corp | 半導体装置 |
WO2009123306A1 (ja) * | 2008-04-03 | 2009-10-08 | 日本ユニサンティスエレクトロニクス株式会社 | 6t sgt cmos sramセルの安定性を改善する方法及び装置 |
WO2010054139A1 (en) * | 2008-11-06 | 2010-05-14 | Qualcomm Incorporated | A method of fabricating a fin field effect transistor (finfet) device |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7358121B2 (en) * | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
US6706571B1 (en) * | 2002-10-22 | 2004-03-16 | Advanced Micro Devices, Inc. | Method for forming multiple structures in a semiconductor device |
US6970373B2 (en) * | 2003-10-02 | 2005-11-29 | Intel Corporation | Method and apparatus for improving stability of a 6T CMOS SRAM cell |
JP2005142289A (ja) * | 2003-11-05 | 2005-06-02 | Toshiba Corp | 半導体記憶装置 |
KR100513405B1 (ko) * | 2003-12-16 | 2005-09-09 | 삼성전자주식회사 | 핀 트랜지스터의 형성 방법 |
KR100781538B1 (ko) * | 2004-02-07 | 2007-12-03 | 삼성전자주식회사 | 성능이 향상된 멀티 게이트 트랜지스터용 액티브 구조의제조 방법, 이에 의해 제조된 액티브 구조 및 멀티 게이트트랜지스터 |
JP2005302231A (ja) * | 2004-04-15 | 2005-10-27 | Toshiba Corp | スタティックランダムアクセスメモリ |
US7253493B2 (en) * | 2004-08-24 | 2007-08-07 | Micron Technology, Inc. | High density access transistor having increased channel width and methods of fabricating such devices |
US7465973B2 (en) * | 2004-12-03 | 2008-12-16 | International Business Machines Corporation | Integrated circuit having gates and active regions forming a regular grating |
US7247887B2 (en) * | 2005-07-01 | 2007-07-24 | Synopsys, Inc. | Segmented channel MOS transistor |
US7807523B2 (en) * | 2005-07-01 | 2010-10-05 | Synopsys, Inc. | Sequential selective epitaxial growth |
US7605449B2 (en) * | 2005-07-01 | 2009-10-20 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material |
US7265008B2 (en) * | 2005-07-01 | 2007-09-04 | Synopsys, Inc. | Method of IC production using corrugated substrate |
US8466490B2 (en) * | 2005-07-01 | 2013-06-18 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with multi layer regions |
US7190050B2 (en) * | 2005-07-01 | 2007-03-13 | Synopsys, Inc. | Integrated circuit on corrugated substrate |
US7508031B2 (en) * | 2005-07-01 | 2009-03-24 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with narrowed base regions |
US8124976B2 (en) * | 2005-12-02 | 2012-02-28 | Nec Corporation | Semiconductor device and method of manufacturing the same |
JP2008034037A (ja) * | 2006-07-28 | 2008-02-14 | Toshiba Corp | 半導体記憶装置 |
US7592675B2 (en) * | 2006-10-02 | 2009-09-22 | Taiwan Semiconductor Manufacutring Company, Ltd. | Partial FinFET memory cell |
US7812373B2 (en) * | 2007-02-12 | 2010-10-12 | Infineon Technologies Ag | MuGFET array layout |
US7738282B2 (en) * | 2007-02-15 | 2010-06-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell structure of dual port SRAM |
US20080212392A1 (en) * | 2007-03-02 | 2008-09-04 | Infineon Technologies | Multiple port mugfet sram |
US7939862B2 (en) * | 2007-05-30 | 2011-05-10 | Synopsys, Inc. | Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers |
WO2009122353A1 (en) * | 2008-04-04 | 2009-10-08 | Nxp B.V. | Sram cell comprising finfets |
JP5322668B2 (ja) * | 2009-01-21 | 2013-10-23 | 株式会社東芝 | 半導体装置の製造方法およびフォトマスク |
US8018007B2 (en) * | 2009-07-20 | 2011-09-13 | International Business Machines Corporation | Selective floating body SRAM cell |
-
2010
- 2010-09-24 US US12/890,132 patent/US8258572B2/en active Active
- 2010-12-03 KR KR1020100122452A patent/KR101212368B1/ko active IP Right Grant
- 2010-12-06 CN CN2010105813113A patent/CN102122660B/zh active Active
- 2010-12-06 DE DE102010064570.2A patent/DE102010064570B3/de active Active
- 2010-12-06 DE DE102010053571.0A patent/DE102010053571B4/de active Active
- 2010-12-06 JP JP2010271209A patent/JP5281069B2/ja active Active
- 2010-12-07 TW TW99142544A patent/TWI474471B/zh active
-
2012
- 2012-08-29 US US13/598,093 patent/US8809963B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002222874A (ja) * | 2001-01-26 | 2002-08-09 | Matsushita Electric Ind Co Ltd | Sram装置 |
JP2005302934A (ja) * | 2004-04-09 | 2005-10-27 | Toshiba Corp | 半導体記憶装置 |
JP2008288272A (ja) * | 2007-05-15 | 2008-11-27 | Toshiba Corp | 半導体装置 |
JP2008311503A (ja) * | 2007-06-15 | 2008-12-25 | Toshiba Corp | 半導体装置 |
JP2009130210A (ja) * | 2007-11-26 | 2009-06-11 | Toshiba Corp | 半導体装置 |
WO2009123306A1 (ja) * | 2008-04-03 | 2009-10-08 | 日本ユニサンティスエレクトロニクス株式会社 | 6t sgt cmos sramセルの安定性を改善する方法及び装置 |
WO2010054139A1 (en) * | 2008-11-06 | 2010-05-14 | Qualcomm Incorporated | A method of fabricating a fin field effect transistor (finfet) device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150101894A (ko) * | 2014-02-27 | 2015-09-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Finfet sram을 위한 구조물 및 방법 |
KR101706420B1 (ko) * | 2014-02-27 | 2017-02-13 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 집적 회로 레이아웃으로부터 형성되는 반도체 디바이스 |
US9673202B2 (en) | 2014-02-27 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for FinFET SRAM |
JP2019519114A (ja) * | 2016-06-22 | 2019-07-04 | クアルコム,インコーポレイテッド | フィンカウントに基づく拡散のための標準セルアーキテクチャ |
Also Published As
Publication number | Publication date |
---|---|
US8258572B2 (en) | 2012-09-04 |
CN102122660B (zh) | 2012-12-19 |
CN102122660A (zh) | 2011-07-13 |
US20120319212A1 (en) | 2012-12-20 |
TWI474471B (zh) | 2015-02-21 |
US20110133285A1 (en) | 2011-06-09 |
DE102010064570B3 (de) | 2018-04-26 |
KR101212368B1 (ko) | 2012-12-13 |
DE102010053571B4 (de) | 2014-07-10 |
JP5281069B2 (ja) | 2013-09-04 |
US8809963B2 (en) | 2014-08-19 |
KR20110065355A (ko) | 2011-06-15 |
TW201123430A (en) | 2011-07-01 |
DE102010053571A1 (de) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5281069B2 (ja) | 集積回路 | |
CN111128274B (zh) | 存储器结构、静态随机存取存储器结构及***单芯片装置 | |
US10163488B2 (en) | SRAM structure with reduced capacitance and resistance | |
CN106601288B (zh) | 双端口sram单元及具有其的存储器件 | |
KR101547445B1 (ko) | Sram 셀과 어레이 | |
JP4855786B2 (ja) | 半導体装置 | |
JP5232201B2 (ja) | デュアルポートsramセルの構造 | |
KR101357921B1 (ko) | 메모리 셀 | |
US11856747B2 (en) | Layout of static random access memory periphery circuit | |
US20110062523A1 (en) | Semiconductor memory device and production method thereof | |
JP2005142289A (ja) | 半導体記憶装置 | |
JP2010226108A (ja) | スタティックランダムアクセスメモリ(sram)セルとその製造方法 | |
KR20080061375A (ko) | 역 t 채널 트랜지스터를 포함하는 다수의 디바이스 타입및 그 방법 | |
WO2019155559A1 (ja) | 半導体集積回路装置 | |
TW202205285A (zh) | 半導體裝置 | |
US6445017B2 (en) | Full CMOS SRAM cell | |
KR20070036214A (ko) | 반도체소자의 센스앰프 | |
US11189340B1 (en) | Circuit in memory device for parasitic resistance reduction | |
TWI831376B (zh) | 半導體裝置及記憶體裝置的製造方法 | |
CN117082852A (zh) | Sram存储单元结构及其形成方法 | |
CN114815490A (zh) | 掩膜版版图、存储单元结构和存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130501 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130523 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5281069 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |