JP2011119741A - 集積回路 - Google Patents

集積回路 Download PDF

Info

Publication number
JP2011119741A
JP2011119741A JP2010271209A JP2010271209A JP2011119741A JP 2011119741 A JP2011119741 A JP 2011119741A JP 2010271209 A JP2010271209 A JP 2010271209A JP 2010271209 A JP2010271209 A JP 2010271209A JP 2011119741 A JP2011119741 A JP 2011119741A
Authority
JP
Japan
Prior art keywords
fin
transistor
straight
integrated circuit
bent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010271209A
Other languages
English (en)
Other versions
JP5281069B2 (ja
Inventor
Jhon Jhy Liaw
忠志 廖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2011119741A publication Critical patent/JP2011119741A/ja
Application granted granted Critical
Publication of JP5281069B2 publication Critical patent/JP5281069B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】マルチフィンを有するFinFETを利用したSRAM構造を提供する。
【解決手段】SRAMセルは、ストレートフィンと、ストレートフィンから物理的に切り離された屈曲フィンからなる。屈曲フィンは、ストレートフィンに平行な第一部分と第二部分を有する。屈曲フィンの第一部分とストレートフィンの間の距離は、屈曲フィンの第二部分とストレートフィンの間の距離より小さい。SRAMセルは、第一ゲートストリップの一部分を含むプルダウントランジスタからなり、それぞれ、ストレートフィンと屈曲フィンの第一部分を有する第一と第二サブプルダウントランジスタを形成する。SRAMセルは、更に、第二ゲートストリップの一部分を含むパスゲートトランジスタからなり、ストレートフィンを有する第一サブパスゲートトランジスタを形成する。プルダウントランジスタは、パスゲートトランジスタより多いフィンを有する。
【選択図】図２

Description

本発明は、集積回路装置に関するものであって、特に、メモリセル、更には、レイアウト設計、及び、フィン型電界効果トランジスタ（FinFET）からなるスタティックランダムアクセスメモリ（static random access memory：SRAM)セルの製造方法に関するものである。
フィン型電界効果トランジスタ(FinFET)は、プレーナ型トランジスタよりも広いゲート幅を必要とする集積回路に幅広く使用されている。FinFETの主な長所は、小さいチップ面積を使用することである。これらの長所を最大限にするため、高密度装置に用いられる時、例えば、スタティックランダムアクセスメモリ（static random access memory：SRAM)アレイ、FinFET が、よく、単一フィンFinFETとして設計される例えば、特許文献１には、ＦｉｎＦＥＴを用いたＳＲＡＭが開示されている。
しかし、単一フィンFinFETを有するSRAMは、ベータ比率が低い等、セル比率が低いと言う問題に直面することがある。ここで、ベータ比率は、プルダウントランジスタの駆動電流と各パスゲートトランジスタの駆動電流の比率である。ベータ比率はセル安定性にとって重要である。一般に、ベータ比率は、好ましくは、1以上である。しかし、高密度SRAM アレイの形成において、この要求はプロセスを難しくしてしまう。例えば、同一時間で、セルサイズを小さく維持し、この必要条件を満足させるのは困難である。
特表２００６−５１１０９１号公報
本発明は、マルチフィンを有するFinFETのSRAM構造を提供し、上述の問題を改善することを目的とする。
本発明の一態様に係るSRAMセルは、ストレート（straight）フィンと、ストレートフィンから物理的に切り離された曲がった、即ち、屈曲した（bended）フィン（以下、屈曲フィンと呼ぶ）を含んでいる。屈曲フィンは、ストレートフィンに平行な第一部分と第二部分を有する。屈曲フィンの第一部分とストレートフィンの間の距離は、屈曲フィンの第二部分とストレートフィンの間の距離より小さい。SRAMセルは、第一ゲートストリップの一部分を含むプルダウントランジスタを含み、前記プルダウントランジスタは、ストレートフィン及び屈曲フィンの第一部分と、それぞれ第一と第二サブプルダウントランジスタを形成しているSRAMセルは、更に、第二ゲートストリップの一部分を含むパスゲートトランジスタを含み、ストレートフィンと第一サブパスゲートトランジスタを形成する。前記プルダウントランジスタは、パスゲートトランジスタより多いフィンを有している。
別の具体例も開示される。
本発明によれば、改善されたセル安定性を有するSRAMが得られる。
SRAMセルの回路図で、SRAMセルのプルダウントランジスタはマルチフィントランジスタFinFETである。 図１で示される具体例に係るSRAMセルの配置図である。 図２に示されたSRAMセルにおける一部断面図である。 SRAMセルにおける他の例に係る一部断面図である。 本発明に係る他の具体例のSRAMの配置図である 本発明に係る更に他の具体例のSRAMの配置図である。 本発明の別の具体例に係るSRAMの配置図である。 本発明の更に別の具体例によるSRAMの配置図である。
本発明によれば、マルチフィン型電界効果トランジスタ(FinFET) からなる新規なSRAM、及び、対応する配置が提供される。続いて、具体例の変形例等について説明する。各種図面と実施例の説明中、同様な符号が同様な素子に付される。
図１は、具体例に係るSRAMセルの回路図である。SRAMセルは、パスゲートトランジスタPG1とPG2、プルアップ（pull-up）トランジスタPU1とPU2、及び、プルダウントランジスタPD1とPD2を含んでいる。パスゲートトランジスタPG1 とPG2のゲートはワードライン WLにより制御され、ワードラインによって、現在の SRAMセルが選択されるかどうかを決定する。プルアップトランジスタPU1とPU2、プルダウントランジスタPD1とPD2により形成されるラッチは、ビットを保存する。保存されたビットは、ビットラインBLとBLB により、SRAMセルに書き込まれるか、SRAMセルから読み取られる。SRAMセルには、正の電源ノード VCCと電源ノード VSSにより電源が供給される。電源ノードVSSは電気的に接地されてもよい。
プルダウントランジスタPD1とPD2は、それぞれ、二以上の半導体フィンを含むマルチフィン型FinFETである。一方、パスゲートトランジスタPG1と PG2、及び、プルアップトランジスタPU1とPU2は、単一フィンFinFET、或いは、マルチフィン FinFETである従って、プルダウントランジスタPD1とPD2、及び、パスゲートトランジスタPG1とPG2中のフィンの数を調整することにより、ベータ比率I_PD1/I_PG1、或いは、 I_PD2/I_PG2 (ここで、I_PD1、 I_PD2、 I_PG1、及び、 I_PG2 は、それぞれ、トランジスタPD1、 PD2、 PG1、 及び、 PG2の駆動電流である)を、望ましい値、例えば、1以上に調整することができる。I_PU1/I_PG1 、或いは、 I_PU2/I_PG2 (ここで、I_PU1 と I_PU2は、それぞれ、トランジスタPU1 と PU2の駆動電流である)で示されるアルファ比率も、望ましい値に調整できる。
図２は、図１で示される具体例に係るSRAMセルの配置を示す図で、SRAM中のトランジスタに参照符号が付けられている。ユニットセルの境界（cell boundary）も示されている。図示された部分は、四個の同一構造のSRAMセルを含んでおり、これにより、2x2 アレイを形成している。具体例中、フィン、例えば、SRAMセル中のFin1とFin2は同じ幅を有するが、異なる幅を有していても良い。以下の説明中、トランジスタPG1、PD1、及び、PU1だけを含むSRAMセルの第一ポートだけが詳述され、トランジスタPG2、PD2、及び、PU2を含む第二ポートは、第一ポート中のトランジスタと本質的に同じ特徴を有する。よって、第二ポートの詳細は省略する。図２と図４〜図７には、様々な要素、例えば、VCC- contact、VSS- contact、butted- contact、BL- contactとBLB- contact も示され、各種コンタクトの作用も、それらの名前により表されている。説明を通じて、コンタクトは、コンタクトプラグとも称される。
プルダウントランジスタPD1 (PD-11とPD-12で示される２個のトランジスタを含んでいる)は、二個のフィンFin1 と Fin2を有し、Fin1 と Fin2は、互いに、物理的に分離されている。従って、プルダウントランジスタPD1は、二個のサブトランジスタPD-11と PD-12からなるダブルフィントランジスタで、サブトランジスタPD-11は、フィンFin1とゲートストリップ (ポリシリコンストリップ、或いは、金属合金ストリップ) G1により形成され、サブトランジスタPD-12 は、フィンFin2 とゲートストリップG1により形成されている。
パスゲートトランジスタPG1は１フィンFin1だけを有する。従って、パスゲートトランジスタPG1は、フィンFin1とゲートストリップG2により形成される単一フィントランジスタである。図示された例では、ゲートストリップG2もフィン Fin2上に延伸されている。しかし、フィンFin2とゲートストリップ G2により形成されるトランジスタ (以下で、ダミートランジスタ Dummy1 と称される)のソース/ドレイン領域Dummy1-SD は、ビットラインコンタクトBL-contactから電気的に切り離され、これにより、トランジスタDummy1は、ダミートランジスタで、パスゲートトランジスタPG1を同時にオン、或いは、オフにしたりすることができない。従って、具体例中、全フィンは同じフィン幅を有し、ベータ比率は約2である。同様に、SRAMセルの第二ポートはダミートランジスタDummy2を含んでいる。
具体例中、フィン Fin1はストレートフィンで、フィン Fin2 は、三つの部分Fin2-1、Fin2-2、及び、Fin2-3を有する屈曲フィンである。部分Fin2-1は、ソース、ドレイン、及び、サブトランジスタPD-12のチャネル領域を形成する。部分Fin2-3は、ゲートストリップ G2と、ダミートランジスタDummy1を形成する。部分Fin2-1とFin2-3はフィン Fin1に平行で、部分Fin2-2は平行ではなく、ストレートフィン Fin1に垂直である。
図３Ａと図３Ｂは、図２で示される構造の断面図で、図２の線3-3に沿って断面された断面図であり、サブトランジスタPD-1とPD-12のソースとドレイン領域と交叉している。図３Ａで示されるように、フィンFin1とFin2は近接して設置される。一具体例において、フィン Fin1とFin2 の距離 S1は、形成技術で許容される最小距離である。例えば、45 nm 技術では、距離 S1は約60〜約90nmである。別の具体例では、S1は約 60 nmより小さい。しかし、当業者なら、図示された寸法範囲は単なる例に過ぎず、使用する異なる形成技術により変化することが理解できる。フィン Fin1とFin2は、下方基板20と同じ材料、例えば、シリコン、シリコンゲルマニウム、シリコン炭素、或いは、類似物から形成される。エピタキシャル層22が、フィン Fin1 と Fin2 上に形成されて、物理的に分離されたフィンFin1と Fin2が電気的に相互接続されている。フィンFin1上に形成されるエピタキシャル層 22の部分は、フィン Fin2 上のエピタキシャル層 22 の部分と相互に一体化され、連続した半導体層 22を形成している。エピタキシャル層 22は、フィン Fin1とFin2とは異なる組成物によって形成されても良い。ソース/ドレインシリサイド領域 24 は、エピタキシャル層 22上に形成される。コンタクト VSS- contact、或いは、コンタクト PD-D (図２を参照)であるコンタクトが、ソース/ドレインシリサイド領域24上に形成され、これにより、フィンFin1 と Fin2に電気的に接続される。具体例中、コンタクトVSS-contactと PD-Dは、フィン Fin1 と Fin2間に水平に配置されているが、フィン Fin1 と Fin2の任意の一つ、或いは、両方の上に直接形成されてもよい。この具体例では、上面図からも分かるように、コンタクトVSS- contactと PD-D は方形である(図２)。
図３Ｂは別の具体例を示し、フィンFin1とFin2上に、エピタキシャル層 22 (点線で示される)がない、或いは、エピタキシャル層 22が形成されるが、フィンFin1とFin2上のエピタキシャル層 22の部分が一体化されていない。コンタクトVSS contact はサブトランジスタPD-11 と PD-12のソース上まで直接延伸し、接続されている。コンタクト PD-D は、サブトランジスタPD-11とPD-12のドレインまで直接延伸し、接続されている。本具体例において、コンタクトVSS-contactと PD-D は、異なる長さと幅の長方形である (上面図で見た場合) 。
図２をもう一度参照すると、サブプルダウントランジスタPD-11とPD-12のソースとドレイン部分のフィンFin1とFin2 は、互いに物理的に切り離されている。特に、45 nm、或いは、それ以下の技術が用いられる際、フィンFin1とFin2を接合することが工程上難しくなる場合、この工程を扱いやすいものにしている。
フィン Fin1とFin2間の距離S1が小さい場合、この問題は更に厳しくなる。しかし、図３Ａ、或いは、図３Ｂ中のスキームを用いることにより、フィン Fin1と Fin2は、プロセスの困難度を増加させることなく、電気的に相互接続される。更に、フィンFin1とFin2間の距離 S1を、形成技術により許容される最小距離まで減少させることができる。従って、各SRAMセルは小チップ面積だけを占有する。
フィン部分Fin2-3は、距離 S1より大きい距離 S2だけ、フィン Fin1から離される。具体例においては、距離S2は、距離S1より、約 125 パーセント、約 150 パーセント、或いは、 約 180 パーセント大きい従って、パスゲートトランジスタ PG1のソース/ドレイン 領域に接続されるコンタクトBL- contactは、パスゲートトランジスタ PG1 と ダミートランジスタ Dummy1の各ソース/ドレイン領域とを電気的に不所望に接続しない。
図４は、図1で示されるSRAMの別の配置図である。特別の定めがない限り、図４〜図７の同一の参考符号は、図２〜図３Ｂ中に示された同一の素子を示しているため、ここで詳述しない。図４の具体例は、フィン部分 Fin2-3が、近接するSRAMセルのフィン部分 Fin2-3 から切り離されていること以外は、図３で示される具体例と本質的に同じである。比較すると、図２に示されたSRAMセルのフィン部分 Fin2-3は、境界まで連続して延在し、近接するSRAMセルのフィン部分 Fin2-3と単一連続フィンを形成している。図４は、別のリソグラフマスクのパターンである切断ゲートCut-gateのパターンも説明している。フィンの形成は、フィンを形成するステップと、不要部分を除去するステップと、を含み、パターンCut-gate は、フィンの不要部分を除去するのに用いられる。距離S2は距離 S1より大きくから、フィンFin2 が容易に除去され、フィン Fin1 が誤って切断されることがないことが判る。フィンFin2を切断することにより、フィン部分 Fin2-3の後端キャップ Fin-End は、全セル境界から離れた位置にある。
図５は、図１で示されるSRAMセルの別の配置を示す図である。この具体例では、ストレートフィン Fin1に平行であるストレートフィンFin3 が加えられている。フィンFin1とFin3間の距離S3は、距離 S1以上である。よって、プルダウントランジスタ PD は、サブトランジスタPD-11、PD-12、及び、PD-13からなるトリプルフィントランジスタである。コンタクトVSS Contactと PD-D は、本質的に、図３Ａと図３Ｂで示されるのと同じスキームを用いて、サブプルダウントランジスタPD-11、PD-12、及び、PD-13のソースとドレイン領域に接続され、エピタキシャル層を通して、或いは、３個のフィンFin1、Fin2、Fin3上に直接延伸してそれらを電気的に接続する大きなコンタクトを通して、設けられている。
パスゲートトランジスタ PG1 (PG-11 と PG-12で示される)は、サブトランジスタPG-11と PG-12からなるダブルフィントランジスタである。コンタクトVSS Contact と PD-D は、本質的に、図３Ａ、或いは、図３Ｂで示されるのと同じスキームを用いて、サブプルダウントランジスタPD-11、PD-12、及び、PD-13のソースとドレイン領域に接続される。SRAMセルは、約 1.5に等しいベータ比率を有する。更に、プルアップトランジスタ PU1 は、サブトランジスタPU-11 と PU-12からなるダブルフィントランジスタで、フィン Fin4 と Fin5 、及び、ゲートストリップG1からなる。コンタクトVCC Contactは、本質的に、図３Ａ、或いは、図３Ｂで示されるのと同じスキームを用いて、プルアップトランジスタのソース領域に接続される。従って、SRAMセルは、約１に等しいアルファ比率を有する。
図６は、図１で示されるSRAMの別の配置図である。本具体例は、フィン部分Fin2-3が、近接するSRAMセルのフィン部分Fin2-3’から切断されていること以外は、図５で示される具体例と本質的に同じである。同様に、切断ゲートCut-gate がフィン Fin2の切断に用いられる。よって、フィン Fin2の後端キャップは全セル境界から分離される。同様に、距離 S2は距離 S1より大きく、フィン Fin2 が容易に切断されて、フィン Fin1 が誤って切断されることがない。
図７は、別の具体例による図１で示されるSRAMの更に別の配置図である。この具体例において、フィンFin1、Fin2、及び、Fin3 は平行で、全て、まっすぐである。フィン Fin1とFin3は距離S1を有し、 形成技術により許容される最小距離である。フィンFin1とFin 2は、距離S1より大きい距離 S2 を有する。距離S1 と S2の例の値(図３を参照)は、前の段落で既に説明されているので、説明を省略する。
図７において、フィンFin1とFin3間は距離が短いため、サブトランジスタPD-11 と PD-13のソース領域 (及び、ドレイン領域)は、本質的に、図３Ａ、或いは、図３Ｂで示されるのと同じスキームを用いて(例えば、コンタクト VSS contact 1により)、相互接続される。一方、距離 S2は十分に大きく、サブトランジスタPD-11 と PD-12のソース領域 (及び、ドレイン領域)は、図３Ａ、或いは、図３Ｂで示されるようなスキームにより接続されない。代わりに、コンタクトVSS contact 2 (サブトランジスタ PD-12のソースに接続される)は、金属線M1-connectにより、サブプルダウントランジスタPD-11と PD-13のソースに電気的に接続される。金属線M1- connectは、金属化層の底部 (通常はM1で、図３Ａと図３Ｂを参照)にあり、コンタクト VSS contact1 とVSS contact2上方に、直接位置する。サブプルダウントランジスタPD-11、PD-12、及び、PD-13のドレイン側接続は、 基本的に、ソース側と同じである。
パスゲートトランジスタ PG1 (PG-11と PG-12を含み、PG-11と PG-12で示される)は、Fin3とゲートストリップG2からなるサブトランジスタPG-11と、フィン Fin1 とゲートストリップ G2からなるサブトランジスタ PG-12と、からなるダブルフィントランジスタである。ゲートストリップG2もフィン Fin2上に延伸することが観察される。トランジスタDummy1のソース/ドレイン領域Dummy1-SD は、ビットラインコンタクトBL contactから電気的に切り離されており、これにより、トランジスタDummy1もダミートランジスタで、サブパスゲートトランジスタPG-11 と PG-12と同時に、オン、オフにすることができない。従って、図７で示されるように、SRAMセルのベータ比率は約 1.5である。同様に、アルファ比率は約 1である。
具体例において、マルチフィンプルダウントランジスタは電気的に接続され、物理的に切り離されている。これは、フィンを屈曲すること、或いは、ダミートランジスタを形成することにより達成される。各配置は、特に、例えば、 45 nm 、或いは、それより小さい小型集積回路にとって、工程的に使用し易い。各SRAMセルのベータ比率は 1以上に増加し、セル安定性が改善される。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変形や修飾を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
本発明に係る集積回路は、例えば、キャッシュメモリ等の高速メモリとして利用できる。
BL、BLB ビットライン
BL-contact、BLB-contact コンタクト
Cut-gate 切断ゲート
Dummy1、Dummy2 ダミートランジスタ
Dummy1-SD ダミートランジスタのソース/ドレイン領域
Fin1、Fin2、Fin2-1〜Fin2-3、Fin2-3’、Fin3、Fin4、Fin5 フィン
Fin-End 後端キャップ
G1、G2 ゲートストリップ
M1-connect 金属線
PD1、PD2 プルダウントランジスタ
PD-11、PD-12、PD-13、PD-21、PD-22 サブプルダウントランジスタ
PG1、PG2 パスゲートトランジスタ
PG-11、PG-12、PG-21、PG-22 サブパスゲートトランジスタ
PU1、PU2 プルアップトランジスタ
PU-11、PU-12、PU-21、PU-22 サブトランジスタ
VCC 正の電源ノード
VCC-contact、VSS-contact、Butted-contact、PD-D、VSS-contact1、VSS-contact2 コンタクト
VSS 電源ノード
S1、S2、S3 距離
WL ワードライン

Claims (10)

  1. 集積回路構造であって、SRAMセルからなり、前記SRAMセルは、
    第一ストレート（straight）フィンと、
    前記第一ストレートフィンから物理的に切り離され、前記第一ストレートフィンに平行な第一部分と第二部分を有する屈曲（bended）フィンと、
    前記第一ストレートフィンに平行でなく、前記第一部分と前記第二部分に相互接続される前記屈曲フィンの第三部分と、
    第一ゲートストリップの部分を含み、前記第一ゲートストリップが、前記第一ストレートフィンと前記屈曲フィンの前記第一部分を有する第一、及び、第二サブプルダウントランジスタを形成するプルダウントランジスタと、
    第二ゲートストリップの部分を含み、前記第二ゲートストリップが、前記第一ストレートフィンを有する第一サブパスゲートトランジスタを形成するパスゲートトランジスタと、
    を含み、
    前記屈曲フィンの前記第一部分と前記第一ストレートフィンは第一距離を有し、前記屈曲フィンの前記第二部分と前記第一ストレートフィンは、前記第一距離より大きい第二距離を有し、
    前記プルダウントランジスタのフィンの第一の数は、前記パスゲートトランジスタのフィンの第二の数より多いことを特徴とする集積回路。
  2. 更に、前記第一ストレートフィンに平行な第二ストレートフィンを有し、前記プルダウントランジスタは、更に、前記第二ストレートフィンの第一部分からなる第三サブプルダウントランジスタを含み、前記パスゲートトランジスタは、更に、前記第二ストレートフィンの第二部分からなる第二サブパスゲートトランジスタを含むことを特徴とする請求項１に記載の集積回路。
  3. 前記第一距離は、前記集積回路の形成技術により許容される最小距離にほぼ等しく、前記集積回路は、更に、
    前記第一ストレートフィンの一部上の第一エピタキシャル半導体領域と、
    前記屈曲フィンの前記第一部分上にあり、且つ、前記第一エピタキシャル半導体領域と、連続した半導体領域を形成する第二エピタキシャル半導体領域と、
    前記第一ストレートフィンと前記屈曲フィン間に水平に位置し、前記第一、及び、前記第二エピタキシャル半導体領域に電気的に接続されるコンタクトプラグと、
    からなることを特徴とする請求項１に記載の集積回路。
  4. 前記第一距離は、前記集積回路の形成技術により許容される最小距離にほぼ等しく、前記集積回路構造は、更に、前記第一ストレートフィンと前記屈曲フィン上に直接延伸し、電気的に接続されるコンタクトプラグを有することを特徴とする請求項１に記載の集積回路。
  5. 前記屈曲フィンの前記第二部分は、前記SRAMセルの境界まで延伸し、前記第二ゲートストリップを有するダミートランジスタを形成し、前記屈曲フィンの前記第二部分は、追加のSRAMセル中の追加のダミートランジスタの追加フィンと、連続した半導体フィンを形成することを特徴とする請求項１に記載の集積回路。
  6. 集積回路構造であって、SRAMセルからなり、前記SRAMセルは、
    第一ストレートフィンと、屈曲フィンとを有し、
    前記屈曲フィンは、第一部分と、前記第一ストレートフィンに平行な第二部分と、前記第一ストレートフィンに平行でなく、前記第一部分と前記第二部分と相互接続される前記屈曲フィンの第三部分を有すると共に、
    第一ゲートストリップの部分を含み、前記第一ゲートストリップが、前記第一ストレートフィンと前記屈曲フィンの前記第一部分を有する第一、及び、第二サブプルダウントランジスタを形成するプルダウントランジスタと、
    第二ゲートストリップの部分を含み、前記第二ゲートストリップが、前記第一ストレートフィンを有する第一サブパスゲートトランジスタを形成し、前記屈曲フィンの前記第二部分を有するダミートランジスタを形成するパスゲートトランジスタと備え、
    前記屈曲フィンの前記第一部分と前記第一ストレートフィンは第一距離を有し、前記屈曲フィンの前記第二部分と前記第一ストレートフィンは、前記第一距離より大きい第二距離を有することを特徴とする集積回路構造。
  7. 更に、第二ストレートフィンを有し、
    前記プルダウントランジスタは、更に、前記第二ストレートフィンの第一部分と前記第一ゲートストリップの追加部分とを含む第三サブプルダウントランジスタを含み、
    前記パスゲートトランジスタは、更に、前記第二ストレートフィンの第二部分と、前記第二ゲートストリップの追加部分を含む第二サブパスゲートトランジスタを含むことを特徴とする請求項６に記載の集積回路構造。
  8. 前記屈曲フィンの前記第二部分は前記SRAMセルの境界まで延伸し、追加のSRAMセルの追加のダミートランジスタの追加のフィンと、連続した半導体フィンを形成することを特徴とする請求項６に記載の集積回路構造。
  9. 集積回路構造であって、SRAMセルからなり、前記SRAMセルは、
    第一ストレートフィンと、
    前記第一ストレートフィンから物理的に切り離され、前記第一ストレートフィンに平行な第二ストレートフィンと、
    第一ゲートストリップの部分を含み、前記第一ゲートストリップが、前記第一ストレートフィンの第一部分及び前記第二ストレートフィンの第一部分をそれぞれ備えた第一、及び、第二サブプルダウントランジスタを形成するプルダウントランジスタと、
    第二ゲートストリップの部分を含み、前記第二ゲートストリップが、前記第一ストレートフィンの第二部分を有する前記パスゲートトランジスタの第一サブパスゲートトランジスタを形成すると共に、前記第二ゲートストリップが、前記第二ストレートフィンの第二部分に直接延伸し、ダミートランジスタを形成するパスゲートトランジスタと、
    からなることを特徴とする集積回路構造。
  10. 前記第二ストレートフィンは前記SRAMセルの境界まで延伸し、追加のSRAMセル中の追加のダミートランジスタの追加のフィンと、連続した半導体フィンを形成することを特徴とする請求項９に記載の集積回路構造。
JP2010271209A 2009-12-07 2010-12-06 集積回路 Active JP5281069B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US26734109P 2009-12-07 2009-12-07
US61/267,341 2009-12-07
US12/890,132 US8258572B2 (en) 2009-12-07 2010-09-24 SRAM structure with FinFETs having multiple fins
US12/890,132 2010-09-24

Publications (2)

Publication Number Publication Date
JP2011119741A true JP2011119741A (ja) 2011-06-16
JP5281069B2 JP5281069B2 (ja) 2013-09-04

Family

ID=44081196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010271209A Active JP5281069B2 (ja) 2009-12-07 2010-12-06 集積回路

Country Status (6)

Country Link
US (2) US8258572B2 (ja)
JP (1) JP5281069B2 (ja)
KR (1) KR101212368B1 (ja)
CN (1) CN102122660B (ja)
DE (2) DE102010064570B3 (ja)
TW (1) TWI474471B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150101894A (ko) * 2014-02-27 2015-09-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Finfet sram을 위한 구조물 및 방법
JP2019519114A (ja) * 2016-06-22 2019-07-04 クアルコム，インコーポレイテッド フィンカウントに基づく拡散のための標準セルアーキテクチャ

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8675397B2 (en) 2010-06-25 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure for dual-port SRAM
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
JP2012064854A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
US8561003B2 (en) 2011-07-29 2013-10-15 Synopsys, Inc. N-channel and P-channel finFET cell architecture with inter-block insulator
US8595661B2 (en) * 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture
US8693235B2 (en) * 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US8802535B2 (en) * 2012-05-02 2014-08-12 International Business Machines Corporation Doped core trigate FET structure and method
US9583398B2 (en) * 2012-06-29 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having FinFETS with different fin profiles
US9012287B2 (en) 2012-11-14 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Cell layout for SRAM FinFET transistors
US8779528B2 (en) * 2012-11-30 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cell comprising FinFETs
US8889561B2 (en) * 2012-12-10 2014-11-18 Globalfoundries Inc. Double sidewall image transfer process
US9397217B2 (en) * 2012-12-28 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of non-planar semiconductor device
US9812556B2 (en) 2012-12-28 2017-11-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing the semiconductor device
KR102049774B1 (ko) 2013-01-24 2019-11-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8921191B2 (en) * 2013-02-05 2014-12-30 GlobalFoundries, Inc. Integrated circuits including FINFET devices with lower contact resistance and reduced parasitic capacitance and methods for fabricating the same
US8796093B1 (en) * 2013-03-14 2014-08-05 International Business Machines Corporation Doping of FinFET structures
CN105009294B (zh) * 2013-03-30 2018-12-25 英特尔公司 基于鳍状物的晶体管架构上的平面器件
KR102072410B1 (ko) 2013-08-07 2020-02-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법
WO2015033490A1 (ja) * 2013-09-04 2015-03-12 パナソニック株式会社 半導体装置
US9048123B2 (en) * 2013-09-19 2015-06-02 International Business Machines Corporation Interdigitated finFETs
US9444460B1 (en) * 2013-11-22 2016-09-13 Altera Corporation Integrated circuits with programmable overdrive capabilities
US9312273B2 (en) * 2013-12-02 2016-04-12 International Business Machines Corporation Structure and method to reduce crystal defects in epitaxial fin merge using nitride deposition
US9224842B2 (en) * 2014-04-22 2015-12-29 Globalfoundries Inc. Patterning multiple, dense features in a semiconductor device using a memorization layer
CN106233467B (zh) * 2014-05-27 2019-05-10 联发科技股份有限公司 半导体器件及鳍状电子器件
US9852252B2 (en) 2014-08-22 2017-12-26 Samsung Electronics Co., Ltd. Standard cell library and methods of using the same
US10242148B2 (en) * 2014-08-25 2019-03-26 Mediatek Inc. Integrated circuit and routing design of the same
US9299706B1 (en) * 2014-09-25 2016-03-29 International Business Machines Corporation Single source/drain epitaxy for co-integrating nFET semiconductor fins and pFET semiconductor fins
KR102288869B1 (ko) * 2014-10-01 2021-08-10 삼성전자주식회사 시스템 온 칩
US9418896B2 (en) 2014-11-12 2016-08-16 Samsung Electronics Co., Ltd. Semiconductor device and fabricating method thereof
US9859286B2 (en) * 2014-12-23 2018-01-02 International Business Machines Corporation Low-drive current FinFET structure for improving circuit density of ratioed logic in SRAM devices
KR102193633B1 (ko) * 2014-12-30 2020-12-21 삼성전자주식회사 듀얼 포트 에스램 장치 및 그 제조 방법
US9991384B2 (en) 2015-01-15 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
KR102352153B1 (ko) 2015-03-25 2022-01-17 삼성전자주식회사 집적회로 장치 및 이의 제조 방법
KR102316119B1 (ko) * 2015-04-02 2021-10-21 삼성전자주식회사 반도체 장치
KR102170701B1 (ko) * 2015-04-15 2020-10-27 삼성전자주식회사 반도체 장치 제조 방법
US9391080B1 (en) * 2015-04-28 2016-07-12 Globalfoundries Inc. Memory bit cell for reduced layout area
KR102400375B1 (ko) * 2015-04-30 2022-05-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20160136715A (ko) * 2015-05-20 2016-11-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9922978B2 (en) * 2015-08-21 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure with recessed source/drain structure and method for forming the same
US9496269B1 (en) * 2015-10-29 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory
US10121534B1 (en) * 2015-12-18 2018-11-06 Altera Corporation Integrated circuit with overdriven and underdriven pass gates
US9455314B1 (en) 2016-02-05 2016-09-27 International Business Machines Corporation Y-FET with self-aligned punch-through-stop (PTS) doping
CN106057900B (zh) * 2016-06-17 2019-07-30 中国科学院微电子研究所 基于外延层的半导体器件及其制造方法及包括其的电子设备
US9892781B2 (en) 2016-06-30 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Cell structure for dual-port static random access memory
TWI675454B (zh) * 2016-07-04 2019-10-21 聯華電子股份有限公司 靜態隨機存取記憶體的佈局圖案
US9837405B1 (en) 2016-08-02 2017-12-05 International Business Machines Corporation Fabrication of a vertical fin field effect transistor having a consistent channel width
US10515969B2 (en) 2016-11-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10707328B2 (en) 2016-11-30 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming epitaxial fin structures of finFET
CN106601732B (zh) * 2016-12-21 2022-07-12 台湾积体电路制造股份有限公司 元件格布局结构与形成元件格的方法
TWI699781B (zh) * 2016-12-28 2020-07-21 聯華電子股份有限公司 靜態隨機存取記憶元件
US11545495B2 (en) * 2017-06-29 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Preventing gate-to-contact bridging by reducing contact dimensions in FinFET SRAM
KR102494918B1 (ko) * 2017-09-12 2023-02-02 삼성전자주식회사 반도체 소자
US10529712B2 (en) 2017-11-07 2020-01-07 Samsung Electronics Co., Ltd. Semiconductor device
CN109979881B (zh) * 2017-12-28 2023-07-18 中芯国际集成电路制造(北京)有限公司 静态随机存取存储器的结构及其形成方法
US10797223B2 (en) * 2018-01-29 2020-10-06 Globalfoundries Singapore Pte. Ltd. Integrated circuits with magnetic random access memory (MRAM) devices and methods for fabricating such devices
US10515954B2 (en) * 2018-03-18 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having fin structures of varying dimensions
US11056394B2 (en) 2018-06-28 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for fabricating FinFETs having different fin numbers and corresponding FinFETs thereof
US11094695B2 (en) * 2019-05-17 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device and method of forming the same
CN110534562A (zh) * 2019-08-29 2019-12-03 上海华力集成电路制造有限公司 静态随机存取存储器
CN113809083A (zh) 2020-06-11 2021-12-17 联华电子股份有限公司 静态随机存取存储器及其制作方法
CN113054006A (zh) * 2021-03-18 2021-06-29 广东省大湾区集成电路与***应用研究院 一种半导体器件布局结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222874A (ja) * 2001-01-26 2002-08-09 Matsushita Electric Ind Co Ltd Ｓｒａｍ装置
JP2005302934A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 半導体記憶装置
JP2008288272A (ja) * 2007-05-15 2008-11-27 Toshiba Corp 半導体装置
JP2008311503A (ja) * 2007-06-15 2008-12-25 Toshiba Corp 半導体装置
JP2009130210A (ja) * 2007-11-26 2009-06-11 Toshiba Corp 半導体装置
WO2009123306A1 (ja) * 2008-04-03 2009-10-08 日本ユニサンティスエレクトロニクス株式会社 ６ｔ ｓｇｔ ｃｍｏｓ ｓｒａｍセルの安定性を改善する方法及び装置
WO2010054139A1 (en) * 2008-11-06 2010-05-14 Qualcomm Incorporated A method of fabricating a fin field effect transistor (finfet) device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6706571B1 (en) * 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US6970373B2 (en) * 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
JP2005142289A (ja) * 2003-11-05 2005-06-02 Toshiba Corp 半導体記憶装置
KR100513405B1 (ko) * 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
KR100781538B1 (ko) * 2004-02-07 2007-12-03 삼성전자주식회사 성능이 향상된 멀티 게이트 트랜지스터용 액티브 구조의제조 방법, 이에 의해 제조된 액티브 구조 및 멀티 게이트트랜지스터
JP2005302231A (ja) * 2004-04-15 2005-10-27 Toshiba Corp スタティックランダムアクセスメモリ
US7253493B2 (en) * 2004-08-24 2007-08-07 Micron Technology, Inc. High density access transistor having increased channel width and methods of fabricating such devices
US7465973B2 (en) * 2004-12-03 2008-12-16 International Business Machines Corporation Integrated circuit having gates and active regions forming a regular grating
US7247887B2 (en) * 2005-07-01 2007-07-24 Synopsys, Inc. Segmented channel MOS transistor
US7807523B2 (en) * 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US7605449B2 (en) * 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
US7265008B2 (en) * 2005-07-01 2007-09-04 Synopsys, Inc. Method of IC production using corrugated substrate
US8466490B2 (en) * 2005-07-01 2013-06-18 Synopsys, Inc. Enhanced segmented channel MOS transistor with multi layer regions
US7190050B2 (en) * 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US7508031B2 (en) * 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
US8124976B2 (en) * 2005-12-02 2012-02-28 Nec Corporation Semiconductor device and method of manufacturing the same
JP2008034037A (ja) * 2006-07-28 2008-02-14 Toshiba Corp 半導体記憶装置
US7592675B2 (en) * 2006-10-02 2009-09-22 Taiwan Semiconductor Manufacutring Company, Ltd. Partial FinFET memory cell
US7812373B2 (en) * 2007-02-12 2010-10-12 Infineon Technologies Ag MuGFET array layout
US7738282B2 (en) * 2007-02-15 2010-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure of dual port SRAM
US20080212392A1 (en) * 2007-03-02 2008-09-04 Infineon Technologies Multiple port mugfet sram
US7939862B2 (en) * 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers
WO2009122353A1 (en) * 2008-04-04 2009-10-08 Nxp B.V. Sram cell comprising finfets
JP5322668B2 (ja) * 2009-01-21 2013-10-23 株式会社東芝 半導体装置の製造方法およびフォトマスク
US8018007B2 (en) * 2009-07-20 2011-09-13 International Business Machines Corporation Selective floating body SRAM cell

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222874A (ja) * 2001-01-26 2002-08-09 Matsushita Electric Ind Co Ltd Ｓｒａｍ装置
JP2005302934A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 半導体記憶装置
JP2008288272A (ja) * 2007-05-15 2008-11-27 Toshiba Corp 半導体装置
JP2008311503A (ja) * 2007-06-15 2008-12-25 Toshiba Corp 半導体装置
JP2009130210A (ja) * 2007-11-26 2009-06-11 Toshiba Corp 半導体装置
WO2009123306A1 (ja) * 2008-04-03 2009-10-08 日本ユニサンティスエレクトロニクス株式会社 ６ｔ ｓｇｔ ｃｍｏｓ ｓｒａｍセルの安定性を改善する方法及び装置
WO2010054139A1 (en) * 2008-11-06 2010-05-14 Qualcomm Incorporated A method of fabricating a fin field effect transistor (finfet) device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150101894A (ko) * 2014-02-27 2015-09-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Finfet sram을 위한 구조물 및 방법
KR101706420B1 (ko) * 2014-02-27 2017-02-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로 레이아웃으로부터 형성되는 반도체 디바이스
US9673202B2 (en) 2014-02-27 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET SRAM
JP2019519114A (ja) * 2016-06-22 2019-07-04 クアルコム，インコーポレイテッド フィンカウントに基づく拡散のための標準セルアーキテクチャ

Also Published As

Publication number Publication date
US8258572B2 (en) 2012-09-04
CN102122660B (zh) 2012-12-19
CN102122660A (zh) 2011-07-13
US20120319212A1 (en) 2012-12-20
TWI474471B (zh) 2015-02-21
US20110133285A1 (en) 2011-06-09
DE102010064570B3 (de) 2018-04-26
KR101212368B1 (ko) 2012-12-13
DE102010053571B4 (de) 2014-07-10
JP5281069B2 (ja) 2013-09-04
US8809963B2 (en) 2014-08-19
KR20110065355A (ko) 2011-06-15
TW201123430A (en) 2011-07-01
DE102010053571A1 (de) 2011-06-09

Similar Documents

Publication Publication Date Title
JP5281069B2 (ja) 集積回路
CN111128274B (zh) 存储器结构、静态随机存取存储器结构及***单芯片装置
US10163488B2 (en) SRAM structure with reduced capacitance and resistance
CN106601288B (zh) 双端口sram单元及具有其的存储器件
KR101547445B1 (ko) Ｓｒａｍ 셀과 어레이
JP4855786B2 (ja) 半導体装置
JP5232201B2 (ja) デュアルポートｓｒａｍセルの構造
KR101357921B1 (ko) 메모리 셀
US11856747B2 (en) Layout of static random access memory periphery circuit
US20110062523A1 (en) Semiconductor memory device and production method thereof
JP2005142289A (ja) 半導体記憶装置
JP2010226108A (ja) スタティックランダムアクセスメモリ（ｓｒａｍ）セルとその製造方法
KR20080061375A (ko) 역 ｔ 채널 트랜지스터를 포함하는 다수의 디바이스 타입및 그 방법
WO2019155559A1 (ja) 半導体集積回路装置
TW202205285A (zh) 半導體裝置
US6445017B2 (en) Full CMOS SRAM cell
KR20070036214A (ko) 반도체소자의 센스앰프
US11189340B1 (en) Circuit in memory device for parasitic resistance reduction
TWI831376B (zh) 半導體裝置及記憶體裝置的製造方法
CN117082852A (zh) Sram存储单元结构及其形成方法
CN114815490A (zh) 掩膜版版图、存储单元结构和存储器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5281069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250