JP2011119737A - 半導体構成素子を電気接触接続するための層構造 - Google Patents

半導体構成素子を電気接触接続するための層構造 Download PDF

Info

Publication number
JP2011119737A
JP2011119737A JP2010268349A JP2010268349A JP2011119737A JP 2011119737 A JP2011119737 A JP 2011119737A JP 2010268349 A JP2010268349 A JP 2010268349A JP 2010268349 A JP2010268349 A JP 2010268349A JP 2011119737 A JP2011119737 A JP 2011119737A
Authority
JP
Japan
Prior art keywords
layer
noble metal
metal layer
contact connection
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010268349A
Other languages
English (en)
Inventor
Jochen Reinmuth
ラインムート ヨヘン
Peter Schmollngruber
シュモルングルーバー ペーター
Hans Artmann
アートマン ハンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2011119737A publication Critical patent/JP2011119737A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48669Platinum (Pt) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01041Niobium [Nb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】とりわけ化学的に侵襲性の環境、および高温といったいわゆる「過酷な環境」で使用するのに適した、半導体構成素子を電気接触接続するための層構造を提供する。
【解決手段】半導体構成素子を、集積された回路素子および該回路素子のための集積端子線路と電気接触接続するための層構造であって、
i. 少なくとも1つボンディングパッド(61)が形成された少なくとも1つの貴金属層(6)を備え、該貴金属層(6)は、少なくとも1つの誘電層(3,4)によって半導体構成素子の基板(1)に対して電気絶縁されており、
ii. 前記貴金属層(6)と集積端子線路(2)との間に少なくとも1つのオーム接点(5)を備える層構造において、
前記貴金属層(6)が、前記オーム接点層(5)の上に直接施されている、ことを特徴とする層構造。
【選択図】図1

Description

本発明は、半導体構成素子を、集積回路素子および回路素子のための集積端子線路と電気接触接続するための層構造に関する。この層構造は、少なくとも1つの貴金属層と、貴金属層と集積端子線路との間の少なくとも1つのオーム接点とを有する。貴金属層には少なくとも1つのボンディングパッドが形成されている。さらに貴金属層は、少なくとも1つの誘電層によって半導体構成素子の基板に対して電気絶縁されている。
いわゆる「過酷な環境」で使用される半導体構成素子では、構成素子表面に形成されたボンディングパッドならびに電気接触接続のために使用されるボンディングワイヤが極端な環境条件、とりわけ高圧または低圧、高温または低温、および/または化学的侵襲に曝される。
その種の適用の例としてここでは、自動車のカーボン粒子フィルタの監視用圧力センサを挙げておく。そのために圧力センサは自動車の排気系統中に、カーボン粒子フィルタの前方および後方で配置される。差圧に基づいてカーボン粒子フィルタの堆積を決定することができ、フィルタのカーボン焼却を制御することができる。
ボンディングパッドおよびボンディングパッドの腐食は半導体構成素子の電気接触接続を損ない、ひいてはその機能性を損なう。これを防止するために、実際的には、侵襲性の測定媒体で使用するための半導体構成素子を接触接続するために通例、金製のボンディングパッドおよびボンディングワイヤが使用される。これに補完的に、接触領域はしばしばゲル化されており、このことはとりわけ半導体構成素子のための可能なパッキング形態を制限する。さらに使用されるゲルの材料特性が老化により変化することがあり、このことは通例、ゲルの保護作用を弱体させる。
特許文献1には、圧電抵抗型圧力センサ素子を電気接触接続するための層構造が記載されており、この層構造はシリコン基板から実現されている。圧電抵抗は端子線路とともに基板表面に集積されている。回路素子を保護するために、基板表面がパッシブ化されている。そのために二酸化シリコン層が第1のパッシブ層として基板表面に形成され、その上に第2のパッシブ層が窒化シリコンまたは炭化カルシウムの形で形成されている。ここでセンサ素子の電気接触接続は、両方のパッシブ層にある開口部を介して端子線路の領域で行われる。そのために白金ケイ化物またはタンタルケイ化物が、端子線路の表面ドーピング部に形成される。さらに貴金属層に対する導電性の付着層として機能する厚いタンタル層またはニオブ層が存在する。センサ素子を電気接触接続するためのボンディングパッドが、この貴金属層に形成されている。対応して付着層と貴金属層が、パッシブ層の開口領域の上に延在しており、この開口領域には、ボンディングパッドが配置されることになる、構成素子表面の領域上までオーム接触層が形成されている。
この層構造は、化学的に侵襲性の環境で半導体構成素子を使用する場合、多くの点で問題であることが判明している。例えば150℃を越える温度では、タンタル層またはニオブ層の損傷が発生し、これは構成素子の故障を引き起こし得る。さらに貴金属層は導電性タンタル付着層またはニオブ付着層とともに、タンタル付着層またはニオブ付着層が構成素子表面のいずれかの個所、例えば層構造の縁領域で、または層欠陥のために媒体と接触すると、化学的侵襲性の媒体内に電気セルを形成する。このときに発生する、化学エネルギーから電気エネルギーへの変換が、同様に構成素子の機能性を阻害する。
欧州特許公開第1760442号
本発明により、とりわけ化学的に侵襲性の環境、および高温といったいわゆる「過酷な環境」で使用するのに適した、半導体構成素子を電気接触接続するための層構造が提案され、これが簡単に実現される。
このことは本発明によれば、貴金属層が直接、すなわち付着層として機能する導電性の中間層なしでオーム接触層に設けられていることにより解決される。
層構造は本発明によれば、電気接触接続のためにもっぱら貴金属だけを含んでいるから、とりわけ高い媒体耐性が達成され、これにより付加的なゲル化を省略することができる。さらに本発明で提案された層構造では電気セルも形成されない。
導電性の、しかし貴金属製ではない付着層を、オーム接点と、ボンディングパッドが形成された貴金属層との間に配置しない場合には、半導体構成素子を電気接触接続するための、本発明の層構造を実現するのに基本的に種々多様の可能性が存在する。
回路素子と端子線路が1つのシリコン基板に集積されたシリコンベースの半導体構成素子では、オーム接点が白金ケイ化物領域の形で、端子線路の高ドープされた表面領域内に実現されていると有利であることが判明した。一方で、この変形実施形態での接触抵抗はとりわけ低い。他方で、この種のオーム接点は簡単に作製される。このためにまず白金層が、ドープされた基板表面に施される。引き続く温度処理工程で、高ドープされたシリコンと白金との境界面に白金ケイ化物が形成される。オーム接点を作製するためのこの連続工程では、既存の白金層が外部の電気接触接続のためにも利用され、そのためにボンディングパッドがこの白金層内に形成される。
媒体耐性のあるボンディング接続は、実際には金ワイヤ、いわゆる金ボンディングボールを用いて作製されるのがしばしばである。この種の金ボンディング接続は、ボンディングパッド上で金表面にとくに良好に付着する。したがって本発明の有利な実施形態では、白金層に金層が設けられており、この金層が白金層とともに、金表面を備えるボンディングパッドを形成するために構造化される。この場合、白金層は、金が基板表面に浸透することに対する拡散バリアとしても作用する。
金が基板に浸透してもクリティカルではない適用では、白金層全体を省略することもできる。この場合、金層からだけなるボンディングパッドの金属化が行われる。
すでに上に説明したように、本発明の技術思想を有利な構成し、改善するには種々の手段がある。これについて、一方では請求項1の従属請求項を、他方では図面に基づいた本発明の複数の実施形態の以下の説明を参照されたい。
半導体構成素子を電気接触接続するための第1の層構造を概略的に示す断面図である。 半導体構成素子を電気接触接続するための第2の層構造を概略的に示す断面図である。 半導体構成素子を電気接触接続するための第3の層構造を概略的に示す断面図である。
すべての図面において、半導体構成素子の接続領域だけが図示されている。これは例えばマイクロメカニカルセンサ素子、または他の機能性を備える電子構成素子とすることができる。これらの構成素子はそれぞれシリコン基板1により実現されており、例えば圧電抵抗のような集積回路素子と、同様に集積された端子線路を含む。図1から3には、このような接続線路の接点領域2がそれぞれ図示されている。接点領域2は、基板表面の高ドープされた領域として形成されている。接点領域2のドーピング濃度は120以上である。3つの実施形態すべてで、基板表面はまず第1の誘電層3によりパッシブ化された。これは典型的には酸化シリコン層である。この第1の誘電層の上に、窒化シリコンからなる第2の誘電層4が施された。ここで、この第2の誘電層4はパッシベーションだけでなく、誘電付着層としても機能する。接点領域2の上だけは、ここにオーム接点を形成するために第3と第4の層の誘電物質が除去された。このために白金層6が、層3と4の開口部の上に析出された。引き続く温度処理工程で、接点領域2の高ドープされたケイ素と白金層6との境界面に白金ケイ化物が形成され、これが基板1への低抵抗の接続を保証する。
図1に示された実施形態では、金ワイヤボンディング8に対するボンディングパッド61を形成するために白金層6が構造化された。このボンディングパッド61は構成素子表面上に、接点領域2の右横で配置されている。ここで金ワイヤは白金表面に直接ボンディングされる。機械的保護と湿気に対する保護のため、構成素子表面には封鎖されたパッシベーション7が、例えば窒化シリコン層の形で設けられる。
半導体構成素子の適用および使用個所に応じて、この種のパッシベーションを省略することができる。またはその代わりに、構成素子表面をゲル化することができる。
図2に示した実施形態では、白金層6の上に付加的な金層9が施された。次に白金層6と金層9は、金表面を備えるボンディングパッド91を形成するためにエッチング工程で構造化された。これによりボンディングパッド91と金ワイヤボンディング8との間のボンディング接続が、図1の場合よりも格段に安定する。
図3には、白金層が完全に省略された接点の変形実施例が示されている。ここでは過剰の白金が、高ドープされた接点領域2に白金ケイ化物接点5を形成した後に除去されている。その代わりに、金ワイヤボンディング8のための金製ボンディングパッド81を実現するために、金層9が白金ケイ化物接点5の上に析出され、構造化された。

Claims (5)

  1. 半導体構成素子を、集積された回路素子および該回路素子のための集積端子線路と電気接触接続するための層構造であって、
    i. 少なくとも1つボンディングパッド(61)が形成された少なくとも1つの貴金属層(6)を備え、該貴金属層(6)は、少なくとも1つの誘電層(3,4)によって半導体構成素子の基板(1)に対して電気絶縁されており、
    ii. 前記貴金属層(6)と集積端子線路(2)との間に少なくとも1つのオーム接点(5)を備える層構造において、
    前記貴金属層(6)が、前記オーム接点層(5)の上に直接施されている、ことを特徴とする層構造。
  2. 回路素子と端子線路が1つのシリコン基板(1)に集積されており、
    前記オーム接点が、白金ケイ化物(5)の形で、端子線路の高ドープされた表面領域(2)内に実現されていることを特徴とする請求項1記載の電気接触接続のための層構造。
  3. 前記貴金属層が白金層(6)の形で実現されていることを特徴とする請求項2に記載の接触接続。
  4. 前記白金層(6)の上に金層(9)が施されていることを特徴とする請求項3に記載の接触接続。
  5. 前記貴金属層が金層(9)の形で実現されていることを特徴とする請求項2に記載の接触接続。
JP2010268349A 2009-12-01 2010-12-01 半導体構成素子を電気接触接続するための層構造 Pending JP2011119737A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009047352.1 2009-12-01
DE102009047352A DE102009047352A1 (de) 2009-12-01 2009-12-01 Schichtaufbau zu elektrischen Kontaktierung von Halbleiterbauelementen

Publications (1)

Publication Number Publication Date
JP2011119737A true JP2011119737A (ja) 2011-06-16

Family

ID=43742797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010268349A Pending JP2011119737A (ja) 2009-12-01 2010-12-01 半導体構成素子を電気接触接続するための層構造

Country Status (4)

Country Link
US (1) US8299549B2 (ja)
JP (1) JP2011119737A (ja)
DE (1) DE102009047352A1 (ja)
IT (1) IT1402576B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3260833B1 (en) 2016-06-21 2021-10-27 Melexis Technologies NV Semiconductor sensor assembly for harsh media application
US9917067B1 (en) * 2017-01-30 2018-03-13 Kulite Semiconductor Products, Inc. Electronic device interconnections for high temperature operability
EP3358311B1 (en) * 2017-02-02 2019-09-11 Melexis Technologies NV Sensor shielding for harsh media applications
DE102018222781A1 (de) * 2018-12-21 2020-06-25 Robert Bosch Gmbh Drucksensoranordnung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07151783A (ja) * 1993-11-29 1995-06-16 Japan Aviation Electron Ind Ltd シリコン加速度センサとその作製法
JP2002270687A (ja) * 2001-03-06 2002-09-20 Sony Corp 半導体装置及びその製造方法
JP2007067398A (ja) * 2005-09-01 2007-03-15 Sensata Technologies Inc 過酷な化学的、熱的環境に晒される半導体をベースにした圧力センサー用メタルコンタクトシステム
JP2008034816A (ja) * 2006-06-30 2008-02-14 Denso Corp 配線基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285084A (en) * 1992-09-02 1994-02-08 Kobe Steel Usa Diamond schottky diodes and gas sensors fabricated therefrom
TWI286383B (en) * 2005-12-23 2007-09-01 Delta Electronics Inc Semiconductor piezoresistive sensor and operation method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07151783A (ja) * 1993-11-29 1995-06-16 Japan Aviation Electron Ind Ltd シリコン加速度センサとその作製法
JP2002270687A (ja) * 2001-03-06 2002-09-20 Sony Corp 半導体装置及びその製造方法
JP2007067398A (ja) * 2005-09-01 2007-03-15 Sensata Technologies Inc 過酷な化学的、熱的環境に晒される半導体をベースにした圧力センサー用メタルコンタクトシステム
JP2008034816A (ja) * 2006-06-30 2008-02-14 Denso Corp 配線基板

Also Published As

Publication number Publication date
ITMI20102185A1 (it) 2011-06-02
US20110127674A1 (en) 2011-06-02
DE102009047352A1 (de) 2011-06-09
IT1402576B1 (it) 2013-09-13
US8299549B2 (en) 2012-10-30

Similar Documents

Publication Publication Date Title
JP5056862B2 (ja) 半導体式センサの製造方法
US8076739B2 (en) Micromechanical component and method for producing a micromechanical component
JP2009080095A (ja) 圧力センサおよびその製造方法
CN104296899B (zh) 高灵敏度硅压阻压力传感器及其制备方法
JPWO2007052335A1 (ja) 半導体圧力センサ
KR20060055525A (ko) 가스 센서와 그 제조 방법
JP2011119737A (ja) 半導体構成素子を電気接触接続するための層構造
JP2018032846A (ja) 過酷な媒体用途の半導体センサアセンブリ
CN103579156A (zh) 用于热压键合的键合垫,用于制造键合垫的方法和构件
US7036384B2 (en) Pressure sensor
JP2007067398A (ja) 過酷な化学的、熱的環境に晒される半導体をベースにした圧力センサー用メタルコンタクトシステム
CN101573601B (zh) 半导体器件
JP4506478B2 (ja) 圧力センサ
US7268008B2 (en) Method for manufacturing pressure sensor
JP2008034816A (ja) 配線基板
JP4507890B2 (ja) 圧力センサの製造方法
JP4219876B2 (ja) 容量式湿度センサ及びその製造方法
WO2008133920A1 (en) Thin-film aluminum nitride encapsulant for metallic structures on integrated circuits and method of forming same
JP2007192628A (ja) ガスセンサ
JP2010147227A (ja) 電子デバイスパッケージ
JP2006200925A (ja) 圧力センサ
KR20080075099A (ko) 반도체 압력센서
US11407635B2 (en) Bonding pad layer system, gas sensor and method for manufacturing a gas sensor
JP2009002802A (ja) 被水センサおよび結露センサ
JP2008218464A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150907