JP2011118887A - タッチパネル及びタッチパネルの駆動方法 - Google Patents

タッチパネル及びタッチパネルの駆動方法 Download PDF

Info

Publication number
JP2011118887A
JP2011118887A JP2010247036A JP2010247036A JP2011118887A JP 2011118887 A JP2011118887 A JP 2011118887A JP 2010247036 A JP2010247036 A JP 2010247036A JP 2010247036 A JP2010247036 A JP 2010247036A JP 2011118887 A JP2011118887 A JP 2011118887A
Authority
JP
Japan
Prior art keywords
transistor
oxide semiconductor
semiconductor layer
photosensor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010247036A
Other languages
English (en)
Other versions
JP2011118887A5 (ja
JP5719565B2 (ja
Inventor
Yoshimoto Kurokawa
義元 黒川
Takayuki Ikeda
隆之 池田
Teru Tamura
輝 田村
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010247036A priority Critical patent/JP5719565B2/ja
Publication of JP2011118887A publication Critical patent/JP2011118887A/ja
Publication of JP2011118887A5 publication Critical patent/JP2011118887A5/ja
Application granted granted Critical
Publication of JP5719565B2 publication Critical patent/JP5719565B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/0304—Detection arrangements using opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/135—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied
    • G02F1/1354—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied having a particular photoconducting structure or material
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Position Input By Displaying (AREA)

Abstract

【課題】高速で撮像が可能なタッチパネルの駆動方法を提供することを課題とする。
【解決手段】タッチパネルは、フォトダイオードと酸化物半導体層を含む第１及び第２のトランジスタとを有するフォトセンサが各々設けられた複数の画素を有する。各画素は、第２のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ出力信号線の電位を基準電位に設定する第１の動作と、フォトダイオードの光電流により、第１のトランジスタのゲートの電位を変化させる第２の動作と、第２のトランジスタのゲートの電位を変化させて、第１及び第２のトランジスタを介して、フォトセンサ出力信号線と、第１のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ基準信号線とを導通させることによって、フォトセンサ出力信号線の電位を光電流に応じて変化させる第３の動作と、を行う。
【選択図】図７

Description

本発明は、フォトセンサを有するタッチパネルと、その駆動方法に関する。特に、フォトセンサが各々設けられた複数の画素を有するタッチパネルと、その駆動方法に関する。更には、当該タッチパネルを有する電子機器に関する。
近年、タッチセンサを搭載した表示装置が注目されている。タッチセンサを搭載した表示装置は、タッチパネル又はタッチスクリーンなどと呼ばれている（以下、これを単に「タッチパネル」と呼ぶ）。タッチセンサには、動作原理の違いにより、抵抗膜方式、静電容量方式、光方式などがある。いずれの方式においても、被検出物が表示装置に接触もしくは近接することでデータを入力することができる。
例えば光方式のタッチセンサとして光を検出するセンサ（「フォトセンサ」ともいう）を表示部に設けることにより、表示部が入力領域を兼ねるタッチパネルが得られる。このような光方式のタッチセンサを有する装置の一例として、画像取り込みを行う密着型エリアセンサとしての機能を備えた表示装置が挙げられる（例えば、特許文献１を参照）。光方式のタッチセンサを有するタッチパネルでは、タッチパネルから光が発せられ、この光の一部が被検出物によって反射される。タッチパネル内の画素には光を検出することができるフォトセンサ（「光電変換素子」と呼ばれることもある）が設けられており、反射された光を検出することで、光が検出された領域に被検出物が存在することを認識することができる。
携帯電話、携帯情報端末をはじめとする電子機器にタッチパネルを設けて本人認証機能などを付与する試みがなされている（例えば、特許文献２を参照）。本人認証には、指紋、顔、手形、掌紋及び手の静脈の形状などが用いられる。本人認証機能を表示部とは別の部分に設ける場合には、部品点数が増大し、電子機器の重量や価格が増大するおそれがある。
また、タッチセンサのシステムにおいて、外光の明るさに応じて指先の位置を検出するための画像処理方法を選択する技術が知られている（例えば、特許文献３を参照）。
特開２００１−２９２２７６号公報 特開２００２−０３３８２３号公報 特開２００７−１８３７０６号公報
本人認証機能を有するような電子機器にタッチパネルを用いる際には、タッチパネルの各画素に設けられたフォトセンサが光を検出して生成した電気信号を収集し、画像処理を施す必要があり、タッチパネルにはトランジスタを用いた回路が設けられている。
単結晶シリコンを用いたトランジスタを用いると、単結晶シリコン基板の大きさによってエリアセンサの大きさに制約がある。すなわち、単結晶シリコン基板を用いて大型のエリアセンサや大型の表示装置を兼ねたエリアセンサを形成することは、コストが高く現実的でない。
一方、非晶質シリコンを用いた薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）は基板の大型化が容易であるが、非晶質シリコン薄膜の電界効果移動度は低く、回路設計に制限を与える他、回路の占有面積が増大する。
多結晶シリコンは非晶質シリコンよりも大きな電界効果移動度を有する。しかしながら、多結晶シリコンを用いた薄膜トランジスタは、エキシマレーザーアニールにより結晶化を行う手法が多く用いられており、エキシマレーザーアニールに由来する特性のバラツキを有する。よって、特性にバラツキがある薄膜トランジスタで構成した回路を用いたフォトセンサでは、検出した光の強度分布を再現性よく電気信号として生成することが難しい。
本発明の一態様は、大型の基板上に大量に作製でき、均質で、安定した電気的特性を有するフォトセンサを含むタッチパネルを提供することを課題の一つとする。
また、本発明の一態様では、高機能、及び高速応答可能なタッチパネルを提供することを課題の一つとする。
また、本発明の一態様は、フォトセンサのリセット動作と読み出し動作とを独立に制御することで、撮像のフレーム周波数を向上することができるタッチパネルを提供することを課題の一つとする。
フォトセンサを含むタッチパネル、あるいはタッチセンサを搭載した表示装置において、酸化物半導体層を用いたトランジスタを有する回路を設ける構成とする。
しかしながら、酸化物半導体は薄膜形成工程において化学量論的組成からずれが生じてしまう。例えば、酸素の過不足が生じ、その結果、成膜前後で酸化物半導体の電気伝導度が変化してしまう。また、酸化物半導体の薄膜形成中に混入する水素や水分が酸素（Ｏ）−水素（Ｈ）結合を形成して電子供与体となり、電気伝導度を変化させる要因となる。さらにＯ−Ｈは極性を有するので、酸化物半導体によって作製される薄膜トランジスタのような能動デバイスに対して特性の変動要因となる。
そこで本明細書で開示する酸化物半導体層を用いた薄膜トランジスタでは、その電気的特性変動を抑止するため、変動要因となる水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層より意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう、酸化物半導体膜を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にＩ型（真性）化する。
よって酸化物半導体中の水素及びキャリアは少なければ少ないほどよく、本明細書に開示する薄膜トランジスタは、酸化物半導体に含まれる水素が５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、または５×１０１６／ｃｍ３未満として、酸化物半導体に含まれる水素をゼロに近いほど極力除去し、キャリア濃度を５×１０１４／ｃｍ３未満、好ましくは５×１０１２／ｃｍ３以下とした酸化物半導体層でチャネル形成領域が形成される薄膜トランジスタである。
薄膜トランジスタの逆方向特性では、オフ電流が少なければ少ないほど好ましい。オフ電流（リーク電流ともいう）とは、−１Ｖ乃至−１０Ｖの間のいずれかのゲート電圧を印加した場合の薄膜トランジスタのソース、ドレイン間を流れる電流のことであり、本明細書に開示する酸化物半導体を用いた薄膜トランジスタのチャネル幅（ｗ）１μｍあたりの電流値は１００ａＡ／μｍ以下、好ましくは１０ａＡ／μｍ以下、さらに好ましくは１ａＡ／μｍ以下である。さらに、ｐｎ接合がなく、ホットキャリア劣化がないため、これらに薄膜トランジスタの電気的特性は影響を受けない。
上記水素の濃度は、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で見積もられる、またはそのデータに基づいて見積もられる。また、キャリア濃度はホール効果測定により求めることができる。ホール効果測定器の例として、比抵抗／ホール測定システムＲｅｓｉＴｅｓｔ８３１０（東陽テクニカ製）を挙げることができる。比抵抗／ホール測定システムＲｅｓｉＴｅｓｔ８３１０は、磁場の向きと大きさを一定の周期で変化させ、それと同期してサンプルに現れるホール起電圧のみを検出するＡＣ（交流）ホール測定が可能であり、電界効果移動度が小さくて抵抗率の高い材料についても、ホール起電圧を検出できる。
本明細書中で用いる酸化物半導体層としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などを用いることができる。また、上記酸化物半導体層にＳｉＯ２を含んでもよい。
また、酸化物半導体層は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ非単結晶膜ともよぶこととする。
本発明の一態様におけるタッチパネルは、表示素子とフォトセンサとを各々有する複数の画素と、フォトセンサのリセット動作と読み出し動作とを独立に制御し得る制御回路とを有し、リセット動作と読み出し動作とを、重複することなく実行することを特徴としており、該フォトセンサには上記特徴を有する酸化物半導体層を含む薄膜トランジスタが用いられる。
本発明の一態様は、表示素子とフォトセンサとを各々有する複数の画素と、フォトセンサのリセット動作と読み出し動作とを独立に制御し得る制御回路とを有し、フォトセンサは、フォトダイオードと、酸化物半導体層を含むトランジスタとを含み、制御回路はフォトセンサのリセット動作と読み出し動作とを、同時に行うことなく実行するタッチパネルである。
また、本発明の一態様は、表示素子とフォトセンサとを各々有する複数の画素と、フォトセンサのリセット動作と読み出し動作とを独立に制御し得る制御回路とを有し、フォトセンサは、非晶質半導体層を含むフォトダイオードと、酸化物半導体層を含むトランジスタとを含み、制御回路はフォトセンサのリセット動作と読み出し動作とを、重複することなく実行するタッチパネルである。
上記構成において、酸化物半導体層として、インジウム、ガリウム、又は亜鉛を含む薄膜トランジスタとすることができる。
また、本発明の一態様は、フォトダイオードと酸化物半導体層を含む第１のトランジスタと酸化物半導体層を含む第２のトランジスタとを有するフォトセンサが各々設けられた複数の画素を有するタッチパネルの駆動方法であって、各画素は、第２のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ出力信号線の電位を基準電位に設定する第１の動作と、フォトダイオードの光電流により、第１のトランジスタのゲートの電位を変化させる第２の動作と、第２のトランジスタのゲートの電位を変化させて、第１のトランジスタと第２のトランジスタを介して、フォトセンサ出力信号線と、第１のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ基準信号線とを導通させることによって、フォトセンサ出力信号線の電位を光電流に応じて変化させる第３の動作と、を行う。
また、本発明の一態様は、フォトダイオードと第１のトランジスタと第２のトランジスタとを有するフォトセンサが各々設けられた複数の画素を有するタッチパネルの駆動方法であって、各画素は、第１のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ出力信号線の電位を基準電位に設定する第１の動作と、フォトダイオードの光電流により、第１のトランジスタのゲートの電位を変化させる第２の動作と、第２のトランジスタのゲートの電位を変化させて、第１のトランジスタと第２のトランジスタを介して、フォトセンサ出力信号線と、第２のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ基準信号線とを導通させることによって、フォトセンサ出力信号線の電位を光電流に応じて変化させる第３の動作と、を行う。
上記本発明の一態様におけるタッチパネルの駆動方法おいて、複数の画素の一つが第１の動作を行うのと同時に、複数の画素の他の一つが第３の動作を行うことを特徴としている。
また上記本発明の一態様におけるタッチパネルの駆動方法において、複数の画素の一つが第１の動作を行い、一つの画素と行方向に隣り合う画素が第１の動作を行う間に、複数の画素の他の一つが第３の動作を行うことを特徴としている。
また上記本発明の一態様におけるタッチパネルの駆動方法において、複数の画素の一つが第３の動作を行い、一つの画素と行方向に隣り合う画素が第３の動作を行う間に、複数の画素の他の一つが第１の動作を行うことを特徴としている。
本発明の一態様では、高速で撮像が可能なタッチパネルを提供することができる。
また、本発明の一態様では、フォトセンサの動作時間を確保しながら、高速で撮像が可能なタッチパネルの駆動方法を提供することができる。
また、本発明の一態様では、フォトセンサの動作を安定させつつ、高速で撮像が可能なタッチパネルの駆動方法を提供することができる。
また、本発明の一態様では、酸化物半導体層を用いた薄膜トランジスタを有することで、高機能、及び高速応答可能なタッチパネルを提供することができる。
タッチパネルの構成の一例を説明する図。 画素の回路図の一例を説明する図。 フォトセンサ読み出し回路の構成の一例を説明する図。 フォトセンサの読み出し動作の一例を説明するタイミングチャート。 タッチパネルの断面の一例を説明する図。 タッチパネルの断面の一例を説明する図。 タッチパネルの動作の一例を説明するタイミングチャート。 タッチパネルを有する液晶表示装置の構成の一例を説明する斜視図。 タッチパネルを用いた電子機器の一例を説明する図。 タッチパネルの動作の一例を説明するタイミングチャート。 タッチパネルの動作の一例を説明するタイミングチャート。 薄膜トランジスタ及び薄膜トランジスタの作製方法を説明する図。 薄膜トランジスタ及び薄膜トランジスタの作製方法を説明する図。 薄膜トランジスタ及び薄膜トランジスタの作製方法を説明する図。 薄膜トランジスタ及び薄膜トランジスタの作製方法を説明する図。 薄膜トランジスタを説明する図。 薄膜トランジスタを説明する図。 酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図。 （Ａ）図１８に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示し、（Ｂ）電圧印加時のエネルギーバンド図。 （Ａ）ゲート（Ｇ１）に正の電位（＋ＶＧ）が印加された状態を示し、（Ｂ）ゲート（Ｇ１）に負の電位（−ＶＧ）が印加された状態示す図。 真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。 計算によるトランジスタの電界効果移動度と画像撮像の周波数の関係を説明する図。
以下に、実施の形態について、図面を用いて詳細に説明する。但し、以下の実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の一態様に係るタッチパネルの構成及びその駆動方法について図１乃至図４、図７、図１０、図１１を参照して説明する。
タッチパネルの構成の一例について、図１を参照して説明する。タッチパネル１００は、画素回路１０１、表示素子制御回路１０２及びフォトセンサ制御回路１０３を有する。画素回路１０１は、行列方向にマトリクス状に配置された複数の画素１０４を有する。各々の画素１０４は、表示素子１０５とフォトセンサ１０６を有する。
表示素子１０５は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）、保持容量、液晶層を有する液晶素子などを有する。薄膜トランジスタは、保持容量への電荷の注入もしくは排出を制御する機能を有する。保持容量は、液晶層に印加する電圧に相当する電荷を保持する機能を有する。液晶層に電圧を印加することで偏光方向が変化することを利用して、液晶層を透過する光の明暗（階調）を作ることで、画像表示が実現される。液晶層を透過する光には、光源（バックライト）によって液晶表示装置の裏面から照射される光を用いる。
なお、カラー画像表示を行う方式として、カラーフィルタを用いる方式、所謂、カラーフィルタ方式がある。これは、液晶層を透過した光がカラーフィルタを通過することで、特定の色（例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ））の階調を作ることができる。ここで、カラーフィルタ方式を用いる際に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの色を発光する機能を有する画素１０４を、各々、Ｒ画素、Ｇ画素、Ｂ画素と呼ぶことにする。
また、カラー画像表示を行う別の方式として、バックライトを特定の色（例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ））の光源で構成して各色を順次点灯する方式、所謂、フィールドシーケンシャル方式がある。フィールドシーケンシャル方式では、各色の光源が点灯している期間に、液晶層を透過する光の明暗を作ることで、当該色の階調を作ることができる。
なお、表示素子１０５が液晶素子を有する場合について説明したが、発光素子などの他の素子を有していてもよい。発光素子は、電流または電圧によって輝度が制御される素子であり、具体的には発光ダイオード、ＥＬ素子（有機ＥＬ素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）、無機ＥＬ素子）などが挙げられる。
フォトセンサ１０６は、フォトダイオードなど、受光することで電気信号を発する機能を有する素子と、薄膜トランジスタとを有する。なお、フォトセンサ１０６が受光する光は、バックライトからの光が被検出物に照射された際の反射光を利用する。
表示素子制御回路１０２は、表示素子１０５を制御するための回路であり、ビデオデータ信号線などの信号線（「ソース信号線」ともいう）を介して表示素子１０５に信号を入力する表示素子駆動回路１０７と、走査線（「ゲート信号線」ともいう）を介して表示素子１０５に信号を入力する表示素子駆動回路１０８を有する。例えば、走査線側の表示素子駆動回路１０８は、特定の行に配置された画素が有する表示素子１０５を選択する機能を有する。また、信号線側の表示素子駆動回路１０７は、選択された行の画素が有する表示素子１０５に任意の電位を与える機能を有する。なお、走査線側の表示素子駆動回路１０８により高電位を印加された表示素子では、薄膜トランジスタが導通状態となり、信号線側の表示素子駆動回路１０７により与えられる電荷が供給される。
フォトセンサ制御回路１０３は、フォトセンサ１０６を制御するための回路であり、フォトセンサ出力信号線、フォトセンサ基準信号線と接続されたフォトセンサ読み出し回路１０９と、フォトセンサ駆動回路１１０を有する。フォトセンサ駆動回路１１０は、特定の行に配置された画素が有するフォトセンサ１０６に対して、後述するリセット動作と選択動作とを行う機能を有する。また、フォトセンサ読み出し回路１０９は、選択された行の画素が有するフォトセンサ１０６の出力信号を取り出す機能を有する。なお、フォトセンサ読み出し回路１０９は、アナログ信号であるフォトセンサの出力を、ＯＰアンプを用いてアナログ信号のままタッチパネル外部に取り出す構成や、Ａ／Ｄ変換回路を用いてデジタル信号に変換してからタッチパネル外部に取り出す構成としてもよい。
フォトセンサを含むタッチパネル１００において、酸化物半導体層を用いたトランジスタを有する回路を設ける構成とする。
フォトセンサを含むタッチパネル１００に含まれる酸化物半導体層を用いた薄膜トランジスタは、その電気的特性変動を抑止するため、変動要因となる水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層より意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう、酸化物半導体膜を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にＩ型（真性）化する。
よって酸化物半導体中の水素及びキャリアは少なければ少ないほどよく、本明細書に開示する薄膜トランジスタは、酸化物半導体に含まれる水素が５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、または５×１０１６／ｃｍ３未満として、酸化物半導体に含まれる水素をゼロに近いほど極力除去し、キャリア濃度を５×１０１４／ｃｍ３未満、好ましくは５×１０１２／ｃｍ３以下とした酸化物半導体層でチャネル形成領域が形成される薄膜トランジスタである。
薄膜トランジスタの逆方向特性では、オフ電流が少なければ少ないほど好ましい。オフ電流とは、−１Ｖ乃至−１０Ｖの間のいずれかのゲート電圧を印加した場合の薄膜トランジスタのソース、ドレイン間を流れる電流のことであり、本明細書に開示する酸化物半導体を用いた薄膜トランジスタのチャネル幅（ｗ）１μｍあたりの電流値は１００ａＡ／μｍ以下、好ましくは１０ａＡ／μｍ以下、さらに好ましくは１ａＡ／μｍ以下である。さらに、ｐｎ接合がなく、ホットキャリア劣化がないため、これらに薄膜トランジスタの電気的特性は影響を受けない。
画素１０４の回路図の一例について、図２を用いて説明する。画素１０４は、トランジスタ２０１、保持容量２０２及び液晶素子２０３を有する表示素子１０５と、フォトダイオード２０４、トランジスタ２０５及びトランジスタ２０６を有するフォトセンサ１０６とを有する。図２において、トランジスタ２０１、トランジスタ２０５、トランジスタ２０６は酸化物半導体層を用いた薄膜トランジスタである。
トランジスタ２０１は、ゲートがゲート信号線２０７に、ソース又はドレインの一方がビデオデータ信号線２１０に、ソース又はドレインの他方が保持容量２０２の一方の電極と液晶素子２０３の一方の電極に電気的に接続されている。保持容量２０２の他方の電極と液晶素子２０３の他方の電極は一定の電位に保たれている。液晶素子２０３は、一対の電極と、該一対の電極の間に液晶層を含む素子である。
ゲート信号線２０７に”Ｈ”が印加されると、トランジスタ２０１は、ビデオデータ信号線２１０の電位を保持容量２０２と液晶素子２０３に印加する。保持容量２０２は、印加された電位を保持する。液晶素子２０３は、印加された電位により、光の透過率を変更する。
酸化物半導体層を用いた薄膜トランジスタであるトランジスタ２０１、２０５、２０６は、オフ電流が非常に小さいため、保持容量は非常に小さくてよく、また設けなくてもよい。
フォトダイオード２０４は、一方の電極がフォトダイオードリセット信号線２０８に、他方の電極がゲート信号線２１３を介してトランジスタ２０５のゲートに電気的に接続されている。トランジスタ２０５は、ソース又はドレインの一方がフォトセンサ基準信号線２１２に、ソース又はドレインの他方がトランジスタ２０６のソース又はドレインの一方に電気的に接続されている。トランジスタ２０６は、ゲートがゲート信号線２０９に、ソース又はドレインの他方がフォトセンサ出力信号線２１１に電気的に接続されている。
なお、トランジスタ２０５とトランジスタ２０６の配置は、図２の構成に限定されない。トランジスタ２０６のソース又はドレインの一方がフォトセンサ基準信号線２１２に、他方がトランジスタ２０５のソース又はドレインの一方に電気的に接続され、トランジスタ２０５のゲートがゲート信号線２０９に、ソース又はドレインの他方がフォトセンサ出力信号線２１１に電気的に接続される構成としてもよい。
次に、フォトセンサ読み出し回路１０９の構成の一例について、図３を用いて説明する。図３において、フォトセンサ読み出し回路１０９が有する画素１列に対応する回路３００は、トランジスタ３０１と保持容量３０２を有する。また、２１１は当該画素１列に対応するフォトセンサ出力信号線、３０３はプリチャージ信号線である。
なお、本明細書における回路図において、酸化物半導体層を用いた薄膜トランジスタと明確に判明できるように、酸化物半導体層を用いた薄膜トランジスタの記号には「ＯＳ」と記載している。図３においてトランジスタ３０１は酸化物半導体層を用いた薄膜トランジスタである。
フォトセンサ読み出し回路１０９が有する画素１列に対応する回路３００では、画素内におけるフォトセンサの動作に先立ち、フォトセンサ出力信号線２１１の電位を基準電位に設定する。フォトセンサ出力信号線２１１に設定する基準電位は高電位でも低電位でもよい。図３では、プリチャージ信号線３０３を”Ｈ”とすることで、フォトセンサ出力信号線２１１を基準電位である高電位に設定することができる。フォトセンサ出力信号線２１１の寄生容量が大きい場合には、保持容量３０２は特別に設けなくても良い。
次に、タッチパネルにおけるフォトセンサの読み出し動作の一例について、図４のタイミングチャートを用いて説明する。図４において、信号４０１乃至信号４０４は、図２におけるフォトダイオードリセット信号線２０８、トランジスタ２０６のゲートが接続されたゲート信号線２０９、トランジスタ２０５のゲートが接続されたゲート信号線２１３、フォトセンサ出力信号線２１１の電位に相当する。また、信号４０５は、図３におけるプリチャージ信号線３０３の電位に相当する。
時刻Ａにおいて、フォトダイオードリセット信号線２０８の電位（信号４０１）を”Ｈ”とする、換言すると、フォトダイオードに順方向バイアスが加わるように、フォトダイオードと電気的に接続されたフォトダイオードリセット信号線２０８の電位を設定する（リセット動作）と、フォトダイオード２０４が導通し、トランジスタ２０５のゲートが接続されたゲート信号線２１３の電位（信号４０３）が”Ｈ”となる。また、プリチャージ信号線３０３の電位（信号４０５）を”Ｈ”とすると、フォトセンサ出力信号線２１１の電位（信号４０４）は”Ｈ”にプリチャージされる。
時刻Ｂにおいて、フォトダイオードリセット信号線２０８の電位（信号４０１）を”Ｌ”にする（累積動作）と、フォトダイオード２０４の光電流により、トランジスタ２０５のゲートが接続されたゲート信号線２１３の電位（信号４０３）、すなわちトランジスタ２０５のゲート電位が低下し始める。フォトダイオード２０４は、光が照射されると光電流が増大するので、トランジスタ２０５のゲートが接続されたゲート信号線２１３の電位（信号４０３）は光の照射量に応じて変化する。すなわち、トランジスタ２０５のソースとドレイン間の電流が変化する。
時刻Ｃにおいて、ゲート信号線２０９の電位（信号４０２）を”Ｈ”にする（選択動作）と、トランジスタ２０６が導通し、フォトセンサ基準信号線２１２とフォトセンサ出力信号線２１１とが、トランジスタ２０５とトランジスタ２０６とを介して導通する。すると、フォトセンサ出力信号線２１１の電位（信号４０４）は、低下し始める。なお、時刻Ｃ以前に、プリチャージ信号線３０３の電位（信号４０５）を”Ｌ”とし、フォトセンサ出力信号線２１１のプリチャージを終了しておく。ここで、フォトセンサ出力信号線２１１の電位（信号４０４）が低下する速さは、トランジスタ２０５のソースとドレイン間の電流に依存する。すなわち、フォトダイオード２０４に照射されている光の量に応じてフォトセンサ出力信号線２１１の電位（信号４０４）が変化する。
時刻Ｄにおいて、ゲート信号線２０９の電位（信号４０２）を”Ｌ”にすると、トランジスタ２０６が遮断され、フォトセンサ出力信号線２１１の電位（信号４０４）は、時刻Ｄ以後、一定となる。ここで、フォトセンサ出力信号線２１１の電位は、フォトダイオード２０４に照射されている光の量に応じて決まる。したがって、フォトセンサ出力信号線２１１の電位を取得することで、フォトダイオード２０４に照射されている光の量を知ることができる。
上記のように、個々のフォトセンサにおいて、リセット動作、累積動作、選択動作が繰り返される。タッチパネルにおいて高速撮像を実現するためには、全画素のリセット動作、累積動作、選択動作を高速で実行することが必要である。
単純には、図１０に示すタイミングチャートのように、全画素のリセット動作後に、全画素の累積動作、引き続いて、全画素の選択動作、を行うことで、所望の撮像を実現できる。図１０は、タッチパネルの動作の一例を説明するタイミングチャートである。図１０において、信号１００１、信号１００２、信号１００３、信号１００４、信号１００５、信号１００６、信号１００７は、各々第１行、第２行、第３行、第ｍ行、第（ｍ＋１）行、第（ｎ−１）行、第ｎ行のフォトダイオードリセット信号線のタイミングチャートである。また、信号１０１１、信号１０１２、信号１０１３、信号１０１４、信号１０１５、信号１０１６、信号１０１７は、各々第１行、第２行、第３行、第ｍ行、第（ｍ＋１）行、第（ｎ−１）行、第ｎ行のゲート信号線のタイミングチャートである。期間１０１８は、第ｍ行のフォトセンサが動作している期間で、期間１０１９、期間１０２０、期間１０２１は、各々リセット動作、累積動作、選択動作を行っている期間である。さらに、期間１０２２は、全画素における１回の撮像に要する期間である。なお、ｍ、ｎは自然数であり、１＜ｍ＜ｎを満たす。ここで図１０に示す期間Ｔは、ある行のリセット動作の開始から次の行のリセット動作の開始までの期間を示す。
ここで、図７に示すタイミングチャートの駆動方法を用いることで、個々のフォトセンサの動作時間を確保しながら、高速で撮像を容易に行うことができる。
図７は、タッチパネルの動作の一例を説明するタイミングチャートである。図７において、信号７０１、信号７０２、信号７０３、信号７０４、信号７０５、信号７０６、信号７０７は、各々第１行、第２行、第３行、第ｍ行、第（ｍ＋１）行、第（ｎ−１）行、第ｎ行のフォトダイオードリセット信号線のタイミングチャートである。また、信号７１１、信号７１２、信号７１３、信号７１４、信号７１５、信号７１６、信号７１７は、各々第１行、第２行、第３行、第ｍ行、第（ｍ＋１）行、第（ｎ−１）行、第ｎ行のゲート信号線のタイミングチャートである。期間７１８は、第ｍ行のフォトセンサが動作している期間で、期間７１９、期間７２０、期間７２１は、各々リセット動作、累積動作、選択動作を行っている期間である。さらに、期間７２２は、全画素における１回の撮像に要する期間である。なお、ｍ、ｎは自然数であり、１＜ｍ＜ｎを満たす。ここで図７に示す期間Ｔは、ある行のリセット動作の開始から次の行のリセット動作の開始までの期間を示す。
図７に示すタイミングチャートの駆動方法では、リセット動作と累積動作と選択動作とを、異なる行において同時に行う。例えば、ある行がリセット動作を行うのと同時に、他の行において選択動作を行う。図７においては、第ｍ行のリセット動作と第１行の選択動作とが同時に行われる。
ここで、図７に示すタイミングチャートの各行のフォトセンサにおけるリセット動作及び選択動作の期間を、図１０に示すタイミングチャートと同じに設定した場合、図７で示すタイミングチャートの方が、全画面における１回の撮像に要する期間（期間７２２）を、図１０に示す期間（期間１０２２）よりも短くすることができる。よって、図７で示すタイミングチャートの駆動方法は、図１０の場合と比べて、撮像のフレーム周波数を向上させることができ、その結果、高速での撮像が可能である。
よって、図７に示すタイミングチャートの駆動方法を用いることで、個々のフォトセンサの動作時間を確保しながら、撮像のフレーム周波数を向上させることができ、高速で撮像が可能である。
なお、図７に示すタイミングチャートの駆動方法を実現するために、フォトセンサ駆動回路１１０は、リセット動作を制御する駆動回路と選択動作を制御する駆動回路とを独立して有することが望ましい。例えば、リセット動作を制御する駆動回路を第１のシフトレジスタを用いて構成し、選択動作を制御する駆動回路を第２のシフトレジスタを用いて構成するとよい。
さらに、図１１に示すタイミングチャートの駆動方法を用いることで、フォトセンサの動作を安定させることができる。
図１１において、信号１１０１、信号１１０２、信号１１０３、信号１１０４、信号１１０５、信号１１０６、信号１１０７は、各々第１行、第２行、第３行、第ｍ行、第（ｍ＋１）行、第（ｎ−１）行、第ｎ行のフォトダイオードリセット信号線のタイミングチャートである。また、信号１１１１、信号１１１２、信号１１１３、信号１１１４、信号１１１５、信号１１１６、信号１１１７は、各々第１行、第２行、第３行、第ｍ行、第（ｍ＋１）行、第（ｎ−１）行、第ｎ行のゲート信号線のタイミングチャートである。期間１１１８は、第ｍ行のフォトセンサが動作している期間で、期間１１１９、期間１１２０、期間１１２１は、各々リセット動作、累積動作、選択動作を行っている期間である。さらに、期間１１２２は、全画素における１回の撮像に要する期間であるここで図１１に示す期間Ｔは、ある行のリセット動作の開始から次の行のリセット動作の開始までの期間を示す。図１０に示すタイミングチャートの期間Ｔでは、全ての行で選択動作を行っていないが、図１１に示すタイミングチャートの期間Ｔでは、ある行では選択動作を行っている。例えば図１１では、第ｍ行においてリセット動作を開始してから第（ｍ＋１）行のリセット動作の開始までの期間において、第２行において選択動作が行われる。
図１１に示すタイミングチャートの駆動方法では、リセット動作を制御する駆動回路と選択動作を制御する駆動回路の動作周波数を変えずに、リセット動作と選択動作とを、異なる行に対して、同時に行わない。すなわち、ある行のリセット動作を終了してから当該行と隣り合う行のリセット動作を開始する間に、他の行の選択動作を行い、リセット動作と選択動作とを同時に行わない。例えば図１１においては、第ｍ行のリセット動作の終了と第（ｍ＋１）行のリセット動作の開始との間に、第２行の選択動作が行われる。また、同様に、ある行の選択動作の終了と、当該行と隣り合う行の選択動作の開始との間に、他の行のリセット動作を行い、リセット動作と選択動作とを同時に行わない。例えば図１１においては、第１行の選択動作の終了と第２行の選択動作の開始との間に、第ｍ行のリセット動作が行われる。
図１１に示すタイミングチャートの駆動方法を用いることで、選択動作を行っている行におけるフォトセンサよるフォトセンサ出力信号線の電位の変化が、別の行におけるフォトセンサのリセット動作に及ぼす影響を著しく低減できる。よって、図１１に示すタイミングチャートの駆動方法を用いることで、フォトセンサの動作を安定させることができる。
ここで、リセット動作に及ぼす影響とは、図２において、トランジスタ２０６のオフリーク電流により、トランジスタ２０５を介して、フォトセンサ出力信号線２１１から、フォトセンサ基準信号線２１２へリーク電流が流れることに起因する。リセット動作に及ぼす影響により、リセット動作中にトランジスタ２０５のゲート電圧が所望の電圧に達しない、リーク電流によりフォトセンサ出力信号線２１１及びフォトセンサ基準信号線２１２の電位が不安定になる、などのフォトセンサ動作の不具合が生じる恐れがある。
しかし、本明細書に開示する発明においては、トランジスタ２０６を、酸化物半導体層を用いた薄膜トランジスタで形成しており、オフ電流が非常に小さいので上記不具合の可能性を低減することができる。
さらに、図１１に示すタイミングチャートの駆動方法を用いることで、フォトセンサの動作を安定させつつ、撮像のフレーム周波数を向上させることによって高速での撮像が可能である。
なお、図１１に示すタイミングチャートの駆動方法で、リセット期間中にフォトセンサ出力信号線の電位をフォトセンサ基準信号線の電位と等電位にすることも有効である。
なお、図１１に示すタイミングチャートの駆動方法を実現するために、フォトセンサ駆動回路１１０は、リセット動作を制御する駆動回路と選択動作を制御する駆動回路とを独立して有することが望ましい。例えば、リセット動作を制御する駆動回路を第１のシフトレジスタを用いて構成し、選択動作を制御する駆動回路を第２のシフトレジスタを用いて構成し、さらに、各々のシフトレジスタの出力に対して所望の期間だけ”Ｈ”とする信号との論理和により、各行の制御信号を生成することが有効である。
図２のフォトセンサ１０６における画像撮像の周波数について、回路計算を行った結果を図２２に示す。図２２は、フォトセンサ１０６を構成するトランジスタ２０５及び２０６の電界効果移動度と、読み出し速度から算出した撮像フレーム周波数と、の関係を示している。
回路計算では、次の様な条件を想定した。タッチパネルは２０インチＦＨＤ規格（横１９２０×ＲＧＢ、縦１０８０画素）、各画素にフォトセンサを搭載、フォトセンサ出力信号線２１１の寄生容量２０ｐＦ（容量３０２に相当）、トランジスタ２０５とトランジスタ２０６のチャネル長５μｍ及びチャネル幅１６μｍ、トランジスタ３０１のチャネル長５μｍ及びチャネル幅１０００μｍ。なお、計算には、回路シミュレータＳｍａｒｔＳｐｉｃｅ（Ｓｉｌｖａｃｏ社製）を用いた。
回路計算では、次の様な動作を想定した。まず、初期状態を、累積動作直後とする。すなわち、ゲート信号線２１３の電位を８Ｖとし、ゲート信号線２０９の電位が０Ｖ、フォトセンサ出力信号線２１１の電位が８Ｖ、フォトセンサ基準信号線２１２の電位が８Ｖ、プリチャージ信号線３０３の電位を０Ｖとする。初期状態から、プリチャージ信号線３０３の電位を８Ｖとし、フォトセンサ出力信号線２１１の電位が０Ｖに達した（プリチャージ状態）後、プリチャージ信号線３０３の電位を０Ｖとし、ゲート信号線２０９の電位を８Ｖとする。すなわち、選択動作を開始する。なお、基準電圧は０Ｖとしている。その後、フォトセンサ出力信号線２１１の電位が２Ｖ、つまり、プリチャージ動作時の電位から２Ｖの電位変化を生じた時点を終状態とする。以上の動作における、初期状態から終状態までの時間を、１行あたりの撮像時間とした。
画像撮像に要する時間は、上記１行あたりの撮像時間の１０８０倍とし、画像撮像時間の逆数を、画像撮像の周波数とした。一例として、画像撮像の周波数６０Ｈｚとは、上記１行あたりの撮像時間が、１／６０［Ｈｚ］／１０８０［列］＝１５．４３［μｓ］であることに相当する。
図２２の結果より、トランジスタ２０５及び２０６の電界効果移動度を、酸化物半導体を用いたトランジスタを想定した１０乃至２０ｃｍ２／Ｖｓとした場合、画像撮像の周波数は７０乃至１００Ｈｚであることがわかる。一方、トランジスタ２０５及び２０６の電界効果移動度を、非晶質珪素を用いたトランジスタを想定した０．５ｃｍ２／Ｖｓとした場合、画像撮像の周波数は５Ｈｚ程度に過ぎない。すなわち、フォトセンサを構成するトランジスタを酸化物半導体を用いたトランジスタとすることが有効である。
以上のような形態とすることで、動作時間が確保され、高速で撮像が可能なフォトセンサを有するタッチパネルを提供することができる。また、フォトセンサの動作時間を確保しながら、高速で撮像が可能なタッチパネルの駆動方法を提供することができる。
また、以上のような形態とすることで、動作が安定であり、高速で撮像ができるフォトセンサを有するタッチパネルを提供することができる。また、フォトセンサの動作を安定させつつ、高速で撮像ができるタッチパネルの駆動方法を提供することができる。
また、酸化物半導体層を用いた薄膜トランジスタを有することで、高機能、及び高速応答可能なタッチパネルを提供することができる。
（実施の形態２）
本実施の形態では、本発明の一態様に係るタッチパネルの構成について、図５を参照して説明する。
図５に、タッチパネルの断面の一例を示す。図５に示すタッチパネルでは、絶縁表面を有する基板５０１（ＴＦＴ基板）上に、フォトダイオード５０２、トランジスタ５４０、トランジスタ５０３、液晶素子５０５が設けられている。
トランジスタ５０３、トランジスタ５４０上には酸化物絶縁層５３１、保護絶縁層５３２、層間絶縁層５３３、層間絶縁層５３４が設けられている。フォトダイオード５０２は、層間絶縁層５３３上に設けられ、層間絶縁層５３３上に形成した電極層５４１と、層間絶縁層５３４上に設けられた電極層５４２との間に、層間絶縁層５３３側から順に第１半導体層５０６ａ、第２半導体層５０６ｂ、及び第３半導体層５０６ｃを積層した構造を有している。
電極層５４１は、層間絶縁層５３４に形成された導電層５４３と電気的に接続し、電極層５４２は電極層５４１を介してゲート電極層５４５と電気的に接続している。ゲート電極層５４５は、トランジスタ５４０のゲート電極層と電気的に接続しており、フォトダイオード５０２はトランジスタ５４０と電気的に接続している。トランジスタ５４０は実施の形態１におけるトランジスタ２０５に対応する。
フォトセンサを含むタッチパネルに含まれる酸化物半導体層を用いたトランジスタ５０３、トランジスタ５４０は、その電気的特性変動を抑止するため、変動要因となる水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層より意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう、酸化物半導体層を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にＩ型（真性）化する。
よって酸化物半導体層中の水素及びキャリアは少なければ少ないほどよく、トランジスタ５０３、トランジスタ５４０は、酸化物半導体に含まれる水素が５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、または５×１０１６／ｃｍ３未満となるように、酸化物半導体に含まれる水素をゼロに近いほど極力除去し、キャリア濃度を５×１０１４／ｃｍ３未満、好ましくは５×１０１２／ｃｍ３以下とした酸化物半導体層でチャネル形成領域が形成される薄膜トランジスタである。
トランジスタ５０３、５４０の逆方向特性では、オフ電流が少なければ少ないほど好ましい。オフ電流とは、−１Ｖ乃至−１０Ｖの間のいずれかのゲート電圧を印加した場合の薄膜トランジスタのソース、ドレイン間を流れる電流のことであり、本明細書に開示する酸化物半導体を用いた薄膜トランジスタのチャネル幅（ｗ）１μｍあたりの電流値は１００ａＡ／μｍ以下、好ましくは１０ａＡ／μｍ以下、さらに好ましくは１ａＡ／μｍ以下である。さらに、ｐｎ接合がなく、ホットキャリア劣化がないため、これらに薄膜トランジスタの電気的特性は影響を受けない。
図１８は、酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図を示す。ゲート電極（ＧＥ１）上にゲート絶縁膜（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けられ、その上にソース電極（Ｓ）及びドレイン電極（Ｄ）が設けられている。
図１９は、図１８に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図１９（Ａ）はソースとドレインの間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を示し、図１９（Ｂ）はソースに対しドレインに正の電位（ＶＤ＞０Ｖ）を加えた場合を示す。
図２０は、図１８におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）である。図２０（Ａ）はゲート電極（ＧＥ１）に正の電位（＋ＶＧ）が印加された状態であり、ソース、ドレイン間にキャリア（電子）が流れるオン状態を示している。また、図２０（Ｂ）は、ゲート電極（ＧＥ１）に負の電位（−ＶＧ）が印加された状態であり、オフ状態（少数キャリアは流れない）である場合を示す。
図２１は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す。
従来の酸化物半導体は一般にｎ型であり、その場合のフェルミ準位（Ｅｆ）は、バンドギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、水素はドナーと成りうるため酸化物半導体においてｎ型化する一つの要因であることが知られている。
これに対して本発明に係る酸化物半導体層は、ｎ型不純物である水素を酸化物半導体から除去し、不純物が極力含まれないように高純度化することにより真性（Ｉ型）とし、又は真性型とせんとしたものである。すなわち、水素や水等の不純物を極力除去したことにより、高純度化されたＩ型（真性半導体）又はそれに近づけることを特徴としている。そうすることにより、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
酸化物半導体の電子親和力（χ）は４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面において、電子に対してショットキー型の障壁は形成されない。
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、両者が接触すると図１９（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
図１９（Ｂ）において黒丸（●）は電子を示し、ドレイン電極に正の電位が印加されると、電子はバリア（ｈ）をこえて酸化物半導体層に注入され、ドレインに向かって流れる。この場合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のドレイン電圧が印加された場合には、電圧印加のない図１９（Ａ）のバリア（ｈ）の高さはバンドギャップ（Ｅｇ）の１／２よりも小さい値となる。
このとき酸化物半導体に注入された電子は、図２０（Ａ）で示すように酸化物半導体層中を流れる。また、図２０（Ｂ）において、ゲート電極（ＧＥ１）に負の電位が印加されると、少数キャリアであるホールは実質的に存在しないため、電流は限りなくゼロに近い値となる。
例えば、薄膜トランジスタのチャネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素子であっても、オフ電流が１０−１３Ａ以下であり、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）が得られる。
このように、不純物が極力含まれないように酸化物半導体層を高純度化することにより、薄膜トランジスタの動作を良好なものとすることができる。
従って、上記酸化物半導体層を用いたトランジスタ５０３、トランジスタ５４０は安定な電気特性を有する信頼性の高い薄膜トランジスタである。
トランジスタ５０３、トランジスタ５４０に含まれる酸化物半導体層としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などを用いることができる。また、上記酸化物半導体層にＳｉＯ２を含んでもよい。
また、酸化物半導体層は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ非単結晶膜ともよぶこととする。
ここでは、第１半導体層５０６ａとしてｐ型の導電型を有する半導体層と、第２半導体層５０６ｂとして高抵抗な半導体層（ｉ型半導体層）、第３半導体層５０６ｃとしてｎ型の導電型を有する半導体層を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体層５０６ａはｐ型半導体層であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体層５０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体層５０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
第２半導体層５０６ｂは、ｉ型半導体層（真性半導体層）であり、アモルファスシリコン膜により形成する。第２半導体層５０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体層５０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行っても良い。第２半導体層５０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体層５０６ｃは、ｎ型半導体層であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体層５０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体層５０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
また、第１半導体層５０６ａ、第２半導体層５０６ｂ、及び第３半導体層５０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、熱力学的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低周波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、熱力学的安定性の高い微結晶半導体膜が得られる。
この微結晶半導体膜は、周波数が数十ＭＨｚ乃至数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ法により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３などの水素化珪素や、ＳｉＣｌ４、ＳｉＦ４などのハロゲン化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等の炭化水素ガス、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよい。
また、光電効果で発生した正孔の電界効果移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体層側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板５０１の面からフォトダイオード５０２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体層側とは逆の導電型を有する半導体層側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。なお、ｎ型の半導体層側を受光面として用いることもできる。
液晶素子５０５は、画素電極５０７と、液晶５０８と、対向電極５０９と配向膜５１１と、配向膜５１２とを有する。画素電極５０７は、基板５０１上に形成され、画素電極５０７上に配向膜５１１が形成されている。また、画素電極５０７はトランジスタ５０３と導電膜５１０を介して電気的に接続されている。また、対向電極５０９は、基板５１３（対向基板）上に形成され、対向電極５０９上には、配向膜５１２が形成され、配向膜５１１と配向膜５１２の間に、液晶５０８が挟まれている。トランジスタ５０３は実施の形態１におけるトランジスタ２０１に対応する。
画素電極５０７と対向電極５０９の間のセルギャップは、スペーサー５１６を用いて制御することが出来る。図５では、フォトリソグラフィーで選択的に形成された柱状のスペーサー５１６を用いてセルギャップを制御しているが、球状のスペーサーを画素電極５０７と対向電極５０９の間に分散させることで、セルギャップを制御することも出来る。
また液晶５０８は、基板５０１と基板５１３の間において、封止材により囲まれている。液晶５０８の注入は、ディスペンサ式（滴下式）を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。
画素電極５０７には、透光性を有する導電性材料、例えばインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。また、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また、本実施の形態では、透過型の液晶素子５０５を例に挙げているので、画素電極５０７と同様に、対向電極５０９にも上述した透光性を有する導電性材料を用いることが出来る。
画素電極５０７と液晶５０８の間には配向膜５１１が、対向電極５０９と液晶５０８の間には配向膜５１２が、それぞれ設けられている。配向膜５１１、配向膜５１２はポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に圧力をかけながら、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことが出来る。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜５１１、配向膜５１２を直接形成することも可能である。
また、液晶素子５０５と重なるように、特定の波長領域の光を通すことができるカラーフィルタ５１４が、基板５１３上に形成されている。カラーフィルタ５１４は、顔料を分散させたアクリル系樹脂などの有機樹脂を基板５１３上に塗布した後、フォトリソグラフィーを用いて選択的に形成することができる。また、顔料を分散させたポリイミド系樹脂を基板５１３上に塗布した後、エッチングを用いて選択的に形成することもできる。或いは、インクジェットなどの液滴吐出法を用いることで、選択的にカラーフィルタ５１４を形成することもできる。
また、フォトダイオード５０２と重なるように、光を遮蔽することが出来る遮蔽膜５１５が、基板５１３上に形成されている。遮蔽膜５１５を設けることで、基板５１３を透過してタッチパネル内に入射したバックライトからの光が、直接フォトダイオード５０２に当たるのを防ぐことができる他、画素間における液晶５０８の配向の乱れに起因するディスクリネーションが視認されるのを防ぐことができる。遮蔽膜５１５には、カーボンブラック、低原子価酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。また、クロムを用いた膜で、遮蔽膜５１５を形成することも可能である。
また、基板５０１の画素電極５０７が形成されている面とは反対の面に、偏光板５１７を設け、基板５１３の対向電極５０９が形成されている面とは反対の面に、偏光板５１８を設ける。
酸化物絶縁層５３１、保護絶縁層５３２、層間絶縁層５３３、層間絶縁層５３４としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）等を用いて形成することができる。
酸化物絶縁層５３１としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁層の単層、又は積層を用いることができる。
保護絶縁層５３２としては、無機絶縁材料としては、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁層の単層、又は積層を用いることができる。またμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。
層間絶縁層５３３、５３４としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層が好ましい。層間絶縁層５３３、５３４としては、例えばポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、又は積層を用いることができる。
バックライトからの光は、矢印５２０で示すように基板５１３、液晶素子５０５を通って、基板５０１側にある被検出物５２１に照射される。そして、被検出物５２１において反射された光は、矢印５２２で示すように、フォトダイオード５０２に入射する。
液晶素子は、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の他、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）型などであっても良い。また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶５０８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中のタッチパネルの不良や破損を軽減することができる。よってタッチパネルの生産性を向上させることが可能となる。
なお、本実施の形態では、画素電極５０７と対向電極５０９の間に液晶５０８が挟まれている構造を有する液晶素子５０５を例に挙げて説明したが、本発明の一態様に係るタッチパネルはこの構成に限定されない。ＩＰＳ型のように、一対の電極が、共に基板５０１側に形成されている液晶素子であっても良い。
以上のような形態とすることで、高速で撮像が可能なタッチパネルを提供することができる。また、高速で撮像が可能なタッチパネルの駆動方法を提供することができる。
また、酸化物半導体層を用いた薄膜トランジスタを有することで、高機能、及び高速応答可能なタッチパネルを提供することができる。
（実施の形態３）
本実施の形態では、本発明の一態様に係るタッチパネルの別の構成について、図６を参照して説明する。
図６に、実施の形態２とは異なるタッチパネルの断面の一例を示す。図６に示すタッチパネルでは、被検出物５２１で反射した光がｐｉｎ型のフォトダイオードが形成されている基板５０１と対向する、基板５１３を透過した後にフォトダイオード５０２に入射され、これを電気信号に変換する例を示す。
バックライトからの光は、矢印５６０で示すように基板５０１及び液晶素子５０５を通って、基板５１３側にある被検出物５２１に照射される。そして、被検出物５２１において反射された光は、矢印５６２で示すように、フォトダイオード５０２に入射する。なお、遮蔽膜５１５は矢印５６２で示す光が通過する領域には設けない構造とする。また、カラーフィルタ５１４は矢印５６２で示す光が通過する材料とする。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体層側を受光面とする方がよい特性を示す。ここでは、フォトダイオード５０２が対向基板５１３を通して受ける光を電気信号に変換する。また、受光面とした半導体層側とは逆の導電型を有する半導体層側からの光は外乱光となるため、電極層５４１は遮光性を有する導電膜を用いるとよい。なお、ｎ型の半導体層側を受光面として用いることもできる。
よって、本実施の形態においては、フォトダイオード５０２は、ゲート電極層５４５と接続する電極層５４１側から、ｎ型の導電型を有する第３半導体層５０６ｃ、高抵抗な半導体層（ｉ型半導体層）である第２半導体層５０６ｂ、ｐ型の導電型を有する第１半導体層５０６ａ、電極層５４２の順に積層された構造とする。
以上のような形態とすることで、高速で撮像が可能なタッチパネルを提供することができる。また、高速で撮像が可能なタッチパネルの駆動方法を提供することができる。
また、酸化物半導体層を用いた薄膜トランジスタを有することで、高機能、及び高速応答可能なタッチパネルを提供することができる。
（実施の形態４）
本実施の形態では、本発明の一態様に係るタッチパネルの例として、タッチセンサを搭載した液晶表示装置の構成について、図８を参照して説明する。
図８は、本発明の一態様に係るタッチパネルであるタッチセンサを搭載した液晶表示装置の構成の一例を示す斜視図である。図８に示す液晶表示装置は、一対の基板間に液晶素子、フォトダイオード、薄膜トランジスタなどを含む画素が形成された液晶パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反射板１６０６と、複数の光源１６０７を有するバックライト１６０８と、回路基板１６０９とを有している。
液晶パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反射板１６０６とは、順に積層されている。光源１６０７は導光板１６０５の端部に設けられており、導光板１６０５内部に拡散された光源１６０７からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６０４によって、対向基板側（液晶パネル１６０１に対し導光板１６０５などが設けられている側）から均一に液晶パネル１６０１に照射される。
なお、本実施の形態では、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板は導光板１６０５と液晶パネル１６０１の間に設けられていれば良い。よって、プリズムシート１６０３と液晶パネル１６０１の間のみに拡散板が設けられていても良いし、プリズムシート１６０３と導光板１６０５の間のみに拡散板が設けられていても良い。
またプリズムシート１６０３は、図８に示した断面が鋸歯状の形状に限定されず、導光板１６０５からの光を液晶パネル１６０１側に集光できる形状を有していれば良い。
回路基板１６０９には、液晶パネル１６０１に入力される各種信号を生成する回路又はこれら信号に処理を施す回路、液晶パネル１６０１から出力される各種信号に処理を施す回路などが設けられている。そして図８では、回路基板１６０９と液晶パネル１６０１とが、ＦＰＣ１６１１（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を介して接続されている。なお、上記回路は、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法を用いて液晶パネル１６０１に接続されていても良いし、上記回路の一部がＦＰＣ１６１１にＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いて接続されていても良い。
図８では、光源１６０７の駆動を制御する、制御系の回路が回路基板１６０９に設けられており、該制御系の回路と光源１６０７とがＦＰＣ１６１０を介して接続されている例を示している。ただし、上記制御系の回路は液晶パネル１６０１に形成されていても良く、この場合は液晶パネル１６０１と光源１６０７とがＦＰＣなどにより接続されるようにする。
なお、図８は、液晶パネル１６０１の端に光源１６０７を配置するエッジライト型の光源を例示しているが、本発明の一態様に係るタッチパネルは光源１６０７が液晶パネル１６０１の直下に配置される直下型であっても良い。
被検出物である指１６１２をＴＦＴ基板側（液晶パネル１６０１を挟んでバックライト１６０８とは反対側）から液晶パネル１６０１に近づけると、バックライト１６０８からの光が、液晶パネル１６０１を通過し、その一部が指１６１２において反射し、再び液晶パネル１６０１に入射する。各色に対応する画素１０４のフォトセンサ１０６を用いて被検出物である指１６１２のカラーの撮像データを得ることが出来る。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
本発明の一態様に係るタッチパネルは、フォトセンサの動作時間を確保しながら、高速で撮像ができるという特徴を有している。また、本発明の一形態に係るタッチパネルは、フォトセンサの動作を安定させつつ、高速で撮像ができるという特徴を有している。よって、本発明の一態様に係るタッチパネルを用いた電子機器は、タッチパネルをその構成要素に追加することにより、より高機能のアプリケーションを搭載することができるようになる。
本発明の一態様に係るタッチパネルは、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃなどの記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係るタッチパネルを用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤーなど）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。
本実施の形態では、本発明の一態様に係るタッチパネルを用いた電子機器の一例を、図９を参照して説明する。
図９（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３などを有する。本発明の一態様に係るタッチパネルは、表示部５００２に用いることができる。表示部５００２に本発明の一態様に係るタッチパネルを用いることで、高分解能である撮像データの取得を行うことができ、より高機能のアプリケーションが搭載された表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図９（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、スイッチ５１０３、操作キー５１０４、赤外線ポート５１０５などを有する。本発明の一態様に係るタッチパネルは、表示部５１０２に用いることができる。表示部５１０２に本発明の一態様に係るタッチパネルを用いることで、高分解能である撮像データの取得を行うことができ、より高機能のアプリケーションが搭載された携帯情報端末を提供することができる。
図９（Ｃ）は現金自動預け入れ払い機であり、筐体５２０１、表示部５２０２、硬貨投入口５２０３、紙幣投入口５２０４、カード投入口５２０５、通帳投入口５２０６などを有する。本発明の一態様に係るタッチパネルは、表示部５２０２に用いることができる。表示部５２０２に本発明の一態様に係るタッチパネルを用いることで、高分解能である撮像データの取得を行うことができ、より高機能のアプリケーションが搭載された現金自動預け入れ払い機を提供することができる。そして、本発明の一態様に係るタッチパネルを用いた現金自動預け入れ払い機は、指紋、顔、手形、掌紋及び手の静脈の形状、虹彩などの、生体認証に用いられる生体情報の読み取りを、より高精度で行うことが出来る。よって、生体認証における、本人であるにもかかわらず本人ではないと誤認識してしまう本人拒否率と、他人であるにもかかわらず本人と誤認識してしまう他人受入率とを、低く抑えることができる。
図９（Ｄ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタイラス５３０８などを有する。本発明の一態様に係るタッチパネルは、表示部５３０３または表示部５３０４に用いることができる。表示部５３０３または表示部５３０４に本発明の一態様に係るタッチパネルを用いることで、高分解能である撮像データの取得を行うことができ、より高機能のアプリケーションが搭載された携帯型ゲーム機を提供することができる。なお、図９（Ｄ）に示した携帯型ゲーム機は、２つの表示部５３０３と表示部５３０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態は、本明細書で開示するタッチパネルに適用できる薄膜トランジスタの例を示す。本実施の形態で示す薄膜トランジスタ３９０は、上記実施の形態における、チャネル形成領域を含む酸化物半導体層を用いた薄膜トランジスタ（例えば、実施の形態１におけるトランジスタ２０１、２０５、２０６、３０１、実施の形態２、３におけるトランジスタ５０３、５４０）として適用することができる。上記実施の形態と同一部分又は同様な機能を有する部分及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
本実施の形態の薄膜トランジスタの作製方法の一形態を、図１２を用いて説明する。
図１２（Ａ）乃至（Ｅ）に薄膜トランジスタの断面構造の一例を示す。図１２（Ａ）乃至（Ｅ）に示す薄膜トランジスタ３９０は、ボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
また、薄膜トランジスタ３９０はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
以下、図１２（Ａ）乃至（Ｅ）を用い、基板３９４上に薄膜トランジスタ３９０を作製する工程を説明する。
まず、絶縁表面を有する基板３９４上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層３９１を形成する。形成されたゲート電極層の端部はテーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
絶縁表面を有する基板３９４に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また、プラスチック基板等も適宜用いることができる。
下地膜となる絶縁膜を基板３９４とゲート電極層３９１との間に設けてもよい。下地膜は、基板３９４からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
また、ゲート電極層３９１は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
例えば、ゲート電極層３９１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層構造、銅層上にモリブデン層を積層した２層構造、銅層上に窒化チタン層若しくは窒化タンタルを積層した２層構造、窒化チタン層とモリブデン層とを積層した２層構造、又は窒化タングステン層とタングステン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステンと、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金と、窒化チタンまたはチタン層とを積層することが好ましい。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。
次いで、ゲート電極層３９１上にゲート絶縁層３９７を形成する。
ゲート絶縁層３９７は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタリングガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
ここで、不純物を除去することによりＩ型化又は実質的にＩ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、または、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層３９７は、高品質が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
ゲート絶縁層３９７は、ゲート電極層３９１側から窒化物絶縁層と、酸化物絶縁層との積層構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層する。ゲート絶縁層の膜厚は、薄膜トランジスタに要求される特性によって適宜設定すればよく３５０ｎｍ乃至４００ｎｍ程度でもよい。
ゲート絶縁層３９７の上に酸化物半導体層３９３を形成する。ここで、酸化物半導体層３９３に不純物が含まれると、不純物と酸化物半導体の主成分との結合が強い電界や高い温度などのストレスにより切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発する。
したがって、酸化物半導体層３９３やこれに接するゲート絶縁層３９７に、不純物、特に水素や水等ができるだけ含まれないように形成する。これにより、安定な特性を有する薄膜トランジスタ３９０を得ることができる。
ゲート絶縁層３９７、酸化物半導体層３９３に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室等でゲート電極層３９１が形成された基板３９４、又はゲート絶縁層３９７までが形成された基板３９４を予備加熱し、基板３９４に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、酸化物絶縁層３９６の成膜前に、ソース電極層３９５ａ及びドレイン電極層３９５ｂまで形成した基板３９４にも同様に行ってもよい。
次いで、ゲート絶縁層３９７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体層３９３を形成する（図１２（Ａ）参照）。
なお、酸化物半導体層３９３をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層３９７の表面に付着しているゴミを除去することが好ましい。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体層３９３はスパッタリング法により成膜する。酸化物半導体層３９３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体層を用いる。また、酸化物半導体層３９３は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行いてもよい。本実施の形態では、酸化物半導体層３９３をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。
酸化物半導体層３９３をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］）を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］、又はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ比］の組成比を有するターゲットを用いることもできる。金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層は緻密な膜となる。
減圧状態に保持された処理室内に基板を保持し、基板を４００℃未満の温度に加熱する。そして、処理室内の水分を除去しつつ水素及び水分が除去されたスパッタリングガスを導入し、金属酸化物をターゲットとして基板３９４上に酸化物半導体層３９３を成膜する。処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。また、クライオポンプにより処理室内の水分を除去しながらスパッタリング成膜を行うことで、酸化物半導体層３９３を成膜する際の基板温度は室温から４００℃未満とすることができる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体層は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
スパッタリング法にはスパッタリング用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタリング装置もある。多元スパッタリング装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタリング装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタリング装置がある。
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタリングガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
次いで、酸化物半導体層を第２のフォトリソグラフィ工程により島状の酸化物半導体層３９９に加工する（図１２（Ｂ）参照）。また、島状の酸化物半導体層３９９を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート絶縁層３９７にコンタクトホールを形成する場合、その工程は酸化物半導体層３９９の形成時に行うことができる。
なお、ここでの酸化物半導体層３９３のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
なお、次工程の導電膜を形成する前に逆スパッタリングを行い、酸化物半導体層３９９及びゲート絶縁層３９７の表面に付着しているレジスト残渣などを除去することが好ましい。
次いで、ゲート絶縁層３９７、及び酸化物半導体層３９９上に、導電膜を形成する。導電膜をスパッタリング法や真空蒸着法で形成すればよい。ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金、上述した元素を組み合わせた合金等が挙げられる。また、Ａｌ、Ｃｕなどの金属層の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。
また、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ混合酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛混合酸化物（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層３９５ａ、ドレイン電極層３９５ｂを形成した後、レジストマスクを除去する（図１２（Ｃ）参照）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いる。酸化物半導体層３９９上で隣り合うソース電極層３９５ａの下端部とドレイン電極層３９５ｂの下端部との間隔幅によって後に形成される薄膜トランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ乃至数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される薄膜トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、かつ、回路の動作速度を高速化できる。さらに本実施の形態の薄膜トランジスタはオフ電流値が極めて小さいため、低消費電力化も図ることができる。
なお、導電膜のエッチングの際に、酸化物半導体層３９９が完全に除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層３９９にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層３９９の一部がエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層３９５ａ、ドレイン電極層３９５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成されたレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
プラズマ処理を行った場合、基板３９４を大気に触れさせることなく、引き続いて酸化物絶縁層３９６を形成する（図１２（Ｄ）参照）。なお、酸化物絶縁層３９６は酸化物半導体層３９９の一部に接し、保護絶縁膜として機能する。本実施の形態では、酸化物半導体層３９９がソース電極層３９５ａ、ドレイン電極層３９５ｂと重ならない領域において、酸化物半導体層３９９と酸化物絶縁層３９６とが接するように形成する。
本実施の形態では、酸化物絶縁層３９６として、欠陥を含む酸化シリコン層を室温又は１００℃未満の温度で、水素及び水分が除去された高純度酸素を含むスパッタリングガス中で、シリコンターゲットを用いて成膜する。
例えば、純度が６Ｎで、ボロンがドープされたシリコンターゲット（抵抗値０．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタリング法により酸化シリコン膜を成膜する。膜厚は３００ｎｍとする。なお、シリコンターゲットに代えて石英（好ましくは合成石英）は酸化シリコン膜を成膜するためのターゲットとして用いることができる。なお、スパッタリングガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
この場合において、処理室内の水分を除去した後に、酸化物絶縁層３９６を成膜することが好ましい。酸化物半導体層３９９及び酸化物絶縁層３９６に水素、水酸基又は水分が含まれないようにするためである。
処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層３９６に含まれる不純物の濃度を低減できる。
なお、酸化物絶縁層３９６として、酸化シリコン層に代えて、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウム層などを用いることもできる。
さらに、酸化物絶縁層３９６と酸化物半導体層３９９とを接した状態で１００℃乃至４００℃で加熱処理を行ってもよい。本実施の形態における酸化物絶縁層３９６は欠陥を多く含むため、この加熱処理によって酸化物半導体層３９９中に含まれる水素、水分、水酸基又は水素化物などの不純物を酸化物絶縁層３９６に拡散させ、酸化物半導体層３９９中に含まれる該不純物をより低減させることができる。
以上の工程で、水素、水分、水酸基又は水素化物の濃度が低減された酸化物半導体層３９２を有する薄膜トランジスタ３９０を形成することができる（図１２（Ｅ）参照）。
上記のように酸化物半導体層を成膜するに際し、反応雰囲気中の水分を除去することで、該酸化物半導体層中の水素及び水素化物の濃度を低減することができる。それにより酸化物半導体層の安定化を図ることができる。
酸化物絶縁層上に保護絶縁層を設けてもよい。本実施の形態では、保護絶縁層３９８を酸化物絶縁層３９６上に形成する。保護絶縁層３９８としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いる。
保護絶縁層３９８として、酸化物絶縁層３９６まで形成された基板３９４を１００℃乃至４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタリングガスを導入しシリコンターゲットを用いて窒化シリコン膜を成膜する。この場合においても、酸化物絶縁層３９６と同様に、処理室内の水分を除去した後に保護絶縁層３９８を成膜することが好ましい。
保護絶縁層３９８を形成する場合、保護絶縁層３９８の成膜時に１００℃乃至４００℃に基板３９４を加熱することで、酸化物半導体層３９２中に含まれる水素若しくは水分を酸化物絶縁層３９６に拡散させることができる。この場合上記酸化物絶縁層３９６の形成後に加熱処理を行わなくてもよい。
酸化物絶縁層３９６として酸化シリコン層を形成し、保護絶縁層３９８として窒化シリコン層を積層する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に酸素を含むスパッタリングガスを導入して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次にスパッタリングガスを窒素に切り替えて同じシリコンターゲットを用いて窒化シリコン層を成膜する。これにより、酸化物絶縁層３９６を大気に曝露することなく、酸化シリコン層と窒化シリコン層とを連続して形成することができるため、酸化物絶縁層３９６表面に水素や水分などの不純物が吸着することを防止することができる。また、保護絶縁層３９８を形成した後、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層に拡散させるための加熱処理（温度１００℃乃至４００℃）を行ってもよい。
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、タッチパネルの信頼性をさらに向上できる。
また、上述したように、ゲート絶縁層上にチャネル形成領域とする酸化物半導体層を成膜する際、反応雰囲気中の残留水分を除去することで、該酸化物半導体層中の水素及び水素化物の濃度を低減することができる。
上記の工程は、液晶表示パネル、エレクトロルミネセンス表示パネル、電子インクを用いた表示装置などのバックプレーン（薄膜トランジスタが形成された基板）の製造に用いることができる。上記の工程は、４００℃以下の温度で行われるため、厚さが１ｍｍ以下で、一辺が１ｍを超えるガラス基板を用いる製造工程にも適用することができる。また、４００℃以下の処理温度で全ての工程を行うことができるので、表示パネルを製造するために多大なエネルギーを消費しないで済む。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
以上のように、酸化物半導体層を用いた薄膜トランジスタを有することで、安定な電気特性を有し信頼性の高い大型のタッチパネルを提供することができる。
（実施の形態７）
本実施の形態は、本明細書で開示するタッチパネルに適用できる薄膜トランジスタの他の例を示す。本実施の形態で示す薄膜トランジスタ３１０は、上記実施の形態における、チャネル形成領域を含む酸化物半導体層を用いた薄膜トランジスタ（例えば、実施の形態１におけるトランジスタ２０１、２０５、２０６、３０１、実施の形態２、３におけるトランジスタ５０３、５４０）として適用することができる。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を図１３を用いて説明する。
図１３（Ａ）乃至（Ｅ）に薄膜トランジスタの断面構造の一例を示す。図１３（Ａ）乃至（Ｅ）に示す薄膜トランジスタ３１０は、ボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
また、薄膜トランジスタ３１０はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
以下、図１３（Ａ）乃至（Ｅ）を用い、基板３０５上に薄膜トランジスタ３１０を作製する工程を説明する。
まず、絶縁表面を有する基板３０５上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層３１１を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
絶縁表面を有する基板３０５に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
下地膜となる絶縁膜を基板３０５とゲート電極層３１１との間に設けてもよい。下地膜は、基板３０５からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
また、ゲート電極層３１１は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
例えば、ゲート電極層３１１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、銅層上にモリブデン層を積層した２層構造、銅層上に窒化チタン層若しくは窒化タンタルを積層した２層構造、窒化チタン層とモリブデン層とを積層した２層構造、又は窒化タングステン層とタングステン層との２層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金の層と、窒化チタン層またはチタン層とを積層することが好ましい。
次いで、ゲート電極層３１１上にゲート絶縁層３０７を形成する。
ゲート絶縁層３０７は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化シリコン層を形成すればよい。ゲート絶縁層３０７の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上の膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とする。
本実施の形態では、ゲート絶縁層３０７としてプラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を形成する。
次いで、ゲート絶縁層３０７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体層３３０を形成する。
なお、酸化物半導体層３３０をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層３０７の表面に付着しているゴミを除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体層３３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体層を用いる。酸化物半導体層３３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行ってもよい。本実施の形態では、酸化物半導体層３３０としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。この段階での断面図が図１３（Ａ）に相当する。
酸化物半導体層３３０をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］、又はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層は緻密な膜となる。
酸化物半導体層３３０を成膜する際に用いるスパッタリングガスは水素、水、水酸基を有する物質、又は水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
減圧状態に保持された処理室内に基板を保持し、基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体層に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、処理室内の水分を除去しつつ水素及び水分が除去されたスパッタリングガスを導入し、金属酸化物をターゲットとして基板３０５上に酸化物半導体層３３０を成膜する。処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体層は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
次いで、酸化物半導体層３３０を第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行い、酸化物半導体層３３１を得る（図１３（Ｂ）参照）。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理において被処理物と反応しない不活性気体が用いられる。
例えば、第１の加熱処理として、６５０℃乃至７００℃の高温に加熱した不活性ガス中に基板を移動させて、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体層３３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成膜後、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、ソース電極層及びドレイン電極層上に保護絶縁膜を形成した後、のいずれで行っても良い。
また、ゲート絶縁層３０７にコンタクトホールを形成する場合、その工程は酸化物半導体層３３０に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。
なお、ここでの酸化物半導体層のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
次いで、ゲート絶縁層３０７、及び酸化物半導体層３３１上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。導電膜はスパッタリング法や真空蒸着法で形成すればよい。ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金、上述した元素を組み合わせた合金等が挙げられる。また、Ａｌ、Ｃｕなどの金属層の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。
また、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
導電膜の形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層３１５ａ、ドレイン電極層３１５ｂを形成した後、レジストマスクを除去する（図１３（Ｃ）参照）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いる。酸化物半導体層３３１上で隣り合うソース電極層３１５ａの下端部とドレイン電極層３１５ｂの下端部との間隔幅によって後に形成される薄膜トランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ乃至数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される薄膜トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化できる。さらに本実施の形態の酸化物半導体層を用いた薄膜トランジスタはオフ電流値が極めて小さいため、低消費電力化も図ることができる。
なお、導電膜のエッチングの際に、酸化物半導体層３３１が完全に除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層３３１にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層３３１の一部がエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層３１５ａ、ドレイン電極層３１５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、酸化物半導体層３３１とソース電極層３１５ａ及びドレイン電極層３１５ｂの間に、酸化物導電層を形成してもよい。酸化物導電層とソース電極層及びドレイン電極層を形成するための金属層は、連続成膜が可能である。酸化物導電層はソース領域及びドレイン領域として機能しうる。
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層３３１とソース電極層３１５ａ及びドレイン電極層３１５ｂとの間に設けることで、ソース領域及びドレイン領域の低抵抗化を図ることができ、トランジスタの高速動作が可能である。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成されたレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
プラズマ処理を行った後、酸化物半導体層を大気に触れさせることなく、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層３１６を形成する。
酸化物絶縁層３１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化物絶縁層３１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化物絶縁層３１６に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素に対する引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成される恐れがある。よって、酸化物絶縁層３１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
酸化物半導体層に接して形成される酸化物絶縁層３１６は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。本実施の形態では、酸化物絶縁層３１６として膜厚２００ｎｍの酸化シリコン膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化シリコンを形成することができる。
この場合において、処理室内の水分を除去しつつ酸化物絶縁層３１６を成膜することが好ましい。酸化物半導体層３３１及び酸化物絶縁層３１６に水素、水酸基又は水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層３１６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３１６を成膜する際に用いるスパッタリングガスは水素、水、水酸基を有する物質又は水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理では、酸化物半導体層は、その一部（チャネル形成領域）が酸化物絶縁層３１６と接した状態で加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体層は、脱水化または脱水素化のための第１の加熱処理によって低抵抗化され、その後、第２の加熱処理によって酸化物絶縁層３１６と接する部分が選択的に酸素過剰な状態となる。その結果、ゲート電極層３１１と重なるチャネル形成領域３１３はＩ型となり、ソース電極層３１５ａに重なる高抵抗ソース領域３１４ａと、ドレイン電極層３１５ｂに重なる高抵抗ドレイン領域３１４ｂとが自己整合的に形成される。以上の工程で薄膜トランジスタ３１０が形成される（図１３（Ｄ）参照）。
また、酸化物絶縁層３１６として欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基を含む物質又は水素化物などの不純物を酸化物絶縁層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する。
なお、ドレイン電極層３１５ｂ（及びソース電極層３１５ａ）と重畳した酸化物半導体層において高抵抗ドレイン領域３１４ｂ（又は高抵抗ソース領域３１４ａ）を形成することにより、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域３１４ｂを形成することで、ドレイン電極層３１５ｂから高抵抗ドレイン領域３１４ｂ、チャネル形成領域３１３にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層３１５ｂに高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極層３１１とドレイン電極層３１５ｂとの間に高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
また、酸化物半導体層３３１における高抵抗ソース領域３１４ａ又は高抵抗ドレイン領域３１４ｂは、酸化物半導体層３３１の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半導体層３３１の膜厚が３０ｎｍ以上の場合は、酸化物半導体層３３１の一部、すなわち、ソース電極層３１５ａ又はドレイン電極層３１５ｂと接する領域及びその近傍だけに形成され、ゲート絶縁膜３１１に近い領域はＩ型とすることもできる。
酸化物絶縁層３１６上にさらに保護絶縁層３０８を形成してもよい。保護絶縁層３０８は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などを用いる。例えば、ＲＦスパッタリング法を用いて窒化シリコン膜を形成する。ＲＦスパッタリング法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。本実施の形態では、保護絶縁層３０８は、窒化シリコン膜を用いて形成する（図１３（Ｅ）参照）。
本実施の形態では、保護絶縁層３０８は、酸化物絶縁層３１６まで形成された基板３０５を１００℃乃至４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタリングガスを導入しシリコンターゲットを用いて窒化シリコン膜を成膜する。この場合においても、酸化物絶縁層３１６と同様に、処理室内の水分を除去しつつ保護絶縁層３０８を成膜することが好ましい。
保護絶縁層３０８の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
保護絶縁層３０８上に平坦化のための平坦化絶縁層を設けてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
以上のように、酸化物半導体層を用いた薄膜トランジスタを有することで、安定な電気特性を有し信頼性の高い大型のタッチパネルを提供することができる。
（実施の形態８）
本実施の形態は、本明細書で開示するタッチパネルに適用できる薄膜トランジスタの他の例を示す。本実施の形態で示す薄膜トランジスタ３６０は、上記実施の形態における、チャネル形成領域を含む酸化物半導体層を用いた薄膜トランジスタ（例えば、実施の形態１におけるトランジスタ２０１、２０５、２０６、３０１、実施の形態２、３におけるトランジスタ５０３、５４０）として適用することができる。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図１４を用いて説明する。
図１４（Ａ）乃至（Ｄ）に薄膜トランジスタの断面構造の一例を示す。図１４（Ａ）乃至（Ｄ）に示す薄膜トランジスタ３６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
また、薄膜トランジスタ３６０はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
以下、図１４（Ａ）乃至（Ｄ）を用い、基板３２０上に薄膜トランジスタ３６０を作製する工程を説明する。
まず、絶縁表面を有する基板３２０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層３６１を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート電極層３６１は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
次いで、ゲート電極層３６１上にゲート絶縁層３２２を形成する。
本実施の形態では、ゲート絶縁層３２２としてプラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を形成する。
次いで、ゲート絶縁層３２２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体層を形成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施の形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。
この場合において、処理室内の残留水分を除去しつつ酸化物半導体層を成膜することが好ましい。酸化物半導体層に水素、水酸基又は水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。
酸化物半導体層を成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層３３２を得る（図１４（Ａ）参照）。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
次いで、ゲート絶縁層３２２、及び酸化物半導体層３３２上に、酸化物絶縁層を形成した後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って酸化物絶縁層３６６を形成した後、レジストマスクを除去する。
本実施の形態では、酸化物絶縁層３６６として膜厚２００ｎｍの酸化シリコン膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化シリコン膜を形成することができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層３６６は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３６６を成膜することが好ましい。酸化物半導体層３３２及び酸化物絶縁層３６６に水素、水酸基又は水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層３６６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３６６を成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３６６と接した状態で加熱される。
本実施の形態は、さらに酸化物絶縁層３６６が設けられ一部が露出している酸化物半導体層３３２を、窒素のような不活性ガス雰囲気下、又は減圧下で加熱処理を行う。酸化物絶縁層３６６によって覆われていない露出された酸化物半導体層３３２の領域は、窒素のような不活性ガス雰囲気下、又は減圧下で加熱処理を行うと、低抵抗化することができる。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
酸化物絶縁層３６６が設けられた酸化物半導体層３３２に対する窒素雰囲気下の加熱処理によって、酸化物半導体層３３２の露出領域は低抵抗化し、抵抗の異なる領域（図１４（Ｂ）においては斜線領域及び白地領域で示す）を有する酸化物半導体層３６２となる。
次いで、ゲート絶縁層３２２、酸化物半導体層３６２、及び酸化物絶縁層３６６上に、導電膜を形成した後、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極層３６５ａ、ドレイン電極層３６５ｂを形成した後、レジストマスクを除去する（図１４（Ｃ）参照）。
ソース電極層３６５ａ、ドレイン電極層３６５ｂの材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金、上述した元素を組み合わせた合金膜等が挙げられる。また、Ａｌ、Ｃｕなどの金属層の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
また、ソース電極層３６５ａ、ドレイン電極層３６５ｂは、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。
また、ソース電極層３６５ａ、ドレイン電極層３６５ｂとしては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な状態とする。その結果、ゲート電極層３６１と重なるチャネル形成領域３６３は、Ｉ型となり、ソース電極層３６５ａに重なる高抵抗ソース領域３６４ａと、ドレイン電極層３６５ｂに重なる高抵抗ドレイン領域３６４ｂとが自己整合的に形成される。以上の工程で薄膜トランジスタ３６０が形成される。
なお、ドレイン電極層３６５ｂ（及びソース電極層３６５ａ）と重畳した酸化物半導体層において高抵抗ドレイン領域３６４ｂ（又は高抵抗ソース領域３６４ａ）を形成することにより、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域３６４ｂを形成することで、ドレイン電極層３６５ｂから高抵抗ドレイン領域３６４ｂ、チャネル形成領域３６３にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層３６５ｂに高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極層３６１とドレイン電極層３６５ｂとの間に高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
ソース電極層３６５ａ、ドレイン電極層３６５ｂ、酸化物絶縁層３６６上に保護絶縁層３２３を形成する。本実施の形態では、保護絶縁層３２３を、窒化シリコン膜を用いて形成する（図１４（Ｄ）参照）。
なお、ソース電極層３６５ａ、ドレイン電極層３６５ｂ、酸化物絶縁層３６６上にさらに酸化物絶縁層を形成し、該酸化物絶縁層上に保護絶縁層３２３を積層してもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
以上のように、酸化物半導体層を用いた薄膜トランジスタを有することで、安定な電気特性を有し信頼性の高い大型のタッチパネルを提供することができる。
（実施の形態９）
本実施の形態は、本明細書で開示するタッチパネルに適用できる薄膜トランジスタの他の例を示す。本実施の形態で示す薄膜トランジスタ３５０は、上記実施の形態における、チャネル形成領域を含む酸化物半導体層を用いた薄膜トランジスタ（例えば、実施の形態１におけるトランジスタ２０１、２０５、２０６、３０１、実施の形態２、３におけるトランジスタ５０３、５４０）として適用することができる。上記実施の形態と同一部分又は同様な機能を有する部分及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図１５を用いて説明する。
また、薄膜トランジスタ３５０はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
以下、図１５（Ａ）乃至（Ｄ）を用い、基板３４０上に薄膜トランジスタ３５０を作製する工程を説明する。
まず、絶縁表面を有する基板３４０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層３５１を形成する。本実施の形態では、ゲート電極層３５１として、膜厚１５０ｎｍのタングステン膜を、スパッタリング法を用いて形成する。
次いで、ゲート電極層３５１上にゲート絶縁層３４２を形成する。本実施の形態では、ゲート絶縁層３４２としてプラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を形成する。
次いで、ゲート絶縁層３４２に導電膜を形成し、第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層３５５ａ、ドレイン電極層３５５ｂを形成した後、レジストマスクを除去する（図１５（Ａ）参照）。
次に酸化物半導体層３４５を形成する（図１５（Ｂ）参照）。本実施の形態では、酸化物半導体層３４５としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。酸化物半導体層３４５を第３のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。
この場合において、処理室内の残留水分を除去しつつ酸化物半導体層３４５を成膜することが好ましい。酸化物半導体層３４５に水素、水酸基又は水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体層３４５に含まれる不純物の濃度を低減できる。
酸化物半導体層３４５を成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層３４６を得る（図１５（Ｃ）参照）。
また、第１の加熱処理として、６５０℃乃至７００℃の高温に加熱した不活性ガス中に基板を移動させて、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
次いで、酸化物半導体層３４６に接する保護絶縁膜となる酸化物絶縁層３５６を形成する。
酸化物絶縁層３５６は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化物絶縁層３５６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化物絶縁層３５６に水素が含まれると、水素が酸化物半導体層へ侵入し、また水素が酸化物半導体層中の酸素を引き抜くことで酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成される恐れがある。よって、酸化物絶縁層３５６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
本実施の形態では、酸化物絶縁層３５６として膜厚２００ｎｍの酸化シリコン膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化シリコンを形成することができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層３５６は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３５６を成膜することが好ましい。酸化物半導体層３５２及び酸化物絶縁層３５６に水素、水酸基又は水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層３５６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３５６を成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３５６と接した状態で加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な状態とする。その結果、Ｉ型の酸化物半導体層３５２が形成される。以上の工程で薄膜トランジスタ３５０が形成される。
酸化物絶縁層３５６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタリング法を用いて窒化シリコン膜を形成する。本実施の形態では、保護絶縁層として保護絶縁層３４３を、窒化シリコン膜を用いて形成する（図１５（Ｄ）参照）。
保護絶縁層３４３上に平坦化のための平坦化絶縁層を設けてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
以上のように、酸化物半導体層を用いた薄膜トランジスタを有することで、安定な電気特性を有し信頼性の高い大型のタッチパネルを提供することができる。
（実施の形態１０）
本実施の形態は、本明細書で開示するタッチパネルに適用できる薄膜トランジスタの他の例を示す。本実施の形態で示す薄膜トランジスタ３８０は、上記実施の形態における、チャネル形成領域を含む酸化物半導体層を用いた薄膜トランジスタ（例えば、実施の形態１におけるトランジスタ２０１、２０５、２０６、３０１、実施の形態２、３におけるトランジスタ５０３、５４０）として適用することができる。
本実施の形態では、薄膜トランジスタの作製工程の一部が実施の形態７と異なる例を図１６に示す。図１６は、図１３と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
実施の形態７に従って、基板３７０上にゲート電極層３８１を形成し、第１のゲート絶縁層３７２ａ、第２のゲート絶縁層３７２ｂを積層する。本実施の形態では、ゲート絶縁層を２層構造とし、第１のゲート絶縁層３７２ａに窒化物絶縁層を、第２のゲート絶縁層３７２ｂに酸化物絶縁層を用いる。
酸化物絶縁層としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、酸化窒化アルミニウム層、又は酸化ハフニウム層などを用いることができる。また、窒化絶縁層としては、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などを用いることができる。
本実施の形態では、ゲート電極層３８１側から窒化シリコン層と酸化シリコン層とを積層した構造とする。例えば、第１のゲート絶縁層３７２ａとしてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下（本実施の形態では５０ｎｍ）の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層３７２ａ上に第２のゲート絶縁層３７２ｂとして膜厚５ｎｍ以上３００ｎｍ以下（本実施の形態では１００ｎｍ）の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１５０ｎｍのゲート絶縁層とする。
次に酸化物半導体層の形成を行い、酸化物半導体層をフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施の形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。
この場合において、処理室内の残留水分を除去しつつ酸化物半導体層を成膜することが好ましい。酸化物半導体層に水素、水酸基又は水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。
酸化物半導体層を成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４２５℃以上とする。なお、４２５℃以上であれば加熱処理時間は１時間以下でよいが、４２５℃未満以下であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層を得る。その後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導入して冷却を行う。酸素ガスまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲＴＡ装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。ＧＲＴＡとは高温のガスを用いて加熱処理を行う方法である。ガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６００℃乃至７５０℃で数分間加熱処理を行ってもよい。
また、脱水化または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ましくは２００℃以上３００℃以下の温度で酸素ガスまたはＮ２Ｏガス雰囲気下での加熱処理を行ってもよい。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体層に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
以上の工程を経ることによって酸化物半導体層全体を酸素過剰な状態とすることで、高抵抗化、即ちＩ型化させる。よって、全体がＩ型化した酸化物半導体層３８２を得る。
次いで、酸化物半導体層３８２上に導電膜を形成し、フォトリソグラフィ工程によりレジストマスクを形成する。該導電膜を選択的にエッチングし、ソース電極層３８５ａ、ドレイン電極層３８５ｂを形成する。その後、第２のゲート絶縁層３７２ｂ、酸化物半導体層３８２、ソース電極層３８５ａ、ドレイン電極層３８５ｂ上にスパッタリング法により酸化物絶縁層３８６を形成する。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３８６を成膜することが好ましい。酸化物半導体層３８２及び酸化物絶縁層３８６に水素、水酸基又は水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層３８６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３８６を成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
以上の工程で、薄膜トランジスタ３８０を形成することができる。
次いで、薄膜トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下、例えば、窒素ガス雰囲気下で加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
酸化物絶縁層３８６上に保護絶縁層３７３を形成する。本実施の形態では、保護絶縁層３７３として、スパッタリング法を用いて膜厚１００ｎｍの窒化シリコン膜を形成する。
窒化物絶縁層からなる保護絶縁層３７３及び第１のゲート絶縁層３７２ａは、水分や、水素や、水素化物、水酸化物などの不純物を含まず、これらが外部から侵入することをブロックする効果がある。
従って、保護絶縁層３７３形成後の製造プロセスにおいて、外部からの水分などの不純物の侵入を防ぐことができる。また、タッチパネルを含む半導体装置、例えば液晶表示装置としてデバイスが完成した後にも長期的に、外部からの水分などの不純物の侵入を防ぐことができデバイスの長期信頼性を向上することができる。
また、窒化物絶縁層からなる保護絶縁層３７３と第１のゲート絶縁層３７２ａとの間に設けられる第２のゲート絶縁層３７２ｂの一部を除去し、保護絶縁層３７３と第１のゲート絶縁層３７２ａとが接する構造としてもよい。
従って、酸化物半導体層中の水分や、水素や、水素化物、水酸化物などの不純物を究極にまで低減し、かつ該不純物の再混入を防止し、酸化物半導体層中の不純物濃度を低く維持することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
以上のように、酸化物半導体層を用いた薄膜トランジスタを有することで、安定な電気特性を有し信頼性の高い大型のタッチパネルを提供することができる。
（実施の形態１１）
本実施の形態は、本明細書で開示するタッチパネルに適用できる薄膜トランジスタの他の例を示す。本実施の形態で示す薄膜トランジスタは、実施の形態１乃至１０の薄膜トランジスタに適用することができる。
本実施の形態では、ゲート電極層、ソース電極層及びドレイン電極層に透光性を有する導電材料を用いる例を示す。従って、他は上記実施の形態と同様に行うことができ、上記実施の形態と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
例えば、ゲート電極層、ソース電極層、ドレイン電極層の材料として、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。ゲート電極層、ソース電極層、ドレイン電極層に用いる金属酸化物の成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。また、スパッタリング法を用いる場合、２重量％以上１０重量％以下のＳｉＯ２を含むターゲットを用いて成膜を行ってもよい。
可視光に対して透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ）を用いた分析により評価するものとする。
また、薄膜トランジスタが配置される画素では、画素電極層、またはその他の電極層（容量電極層など）や、その他の配線層（容量配線層など）に可視光に対して透光性を有する導電膜を用いると、高開口率を有する表示装置を実現することができる。勿論、画素に存在するゲート絶縁層、酸化物絶縁層、保護絶縁層、平坦化絶縁層にも用いることが好ましい。
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５乃至１００％である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用いてもよい。可視光に対して半透明とは可視光の透過率が５０乃至７５％であることを指す。
薄膜トランジスタに透光性を持たせると、表示領域やフォトセンサと重なって設けても光を透過し、表示や光の検出を妨げないので、開口率を向上させることができる。また、薄膜トランジスタの構成部材に透光性を有する膜を用いることで、広視野角を実現するため、１画素を複数のサブピクセルに分割しても高い開口率を実現することができる。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとることができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に２乃至４個のサブピクセルを有する場合、薄膜トランジスタが透光性を有するため、開口率を向上させることができる。また、薄膜トランジスタの構成部材と同工程で同材料を用いて保持容量を形成すると、保持容量も透光性とすることができるため、さらに開口率を向上させることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１２）
本実施の形態は、本明細書で開示するタッチパネルに適用できる薄膜トランジスタの例を示す。本実施の形態で示す薄膜トランジスタ６５０は、上記実施の形態における、チャネル形成領域を含む酸化物半導体層を用いた薄膜トランジスタ（例えば、実施の形態１におけるトランジスタ２０１、２０５、２０６、３０１、実施の形態２、３におけるトランジスタ５０３、５４０）として適用することができる。
本実施の形態では、断面から見て酸化物半導体層を窒化物絶縁層で囲む例を図１７に示す。図１７は、酸化物絶縁層の上面形状及び端部の位置が図１２と異なる点、ゲート絶縁層の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
図１７に示す薄膜トランジスタ６５０はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板３９４上に、ゲート電極層３９１、窒化物絶縁層を用いたゲート絶縁層６５２ａ、酸化物絶縁層を用いたゲート絶縁層６５２ｂ、酸化物半導体層３９２、ソース電極層３９５ａ、及びドレイン電極層３９５ｂを含む。また、薄膜トランジスタ６５０を覆い、酸化物半導体層３９２に積層される酸化物絶縁層６５６が設けられている。酸化物絶縁層６５６上にはさらに窒化物絶縁層を用いた保護絶縁層６５３が形成されている。保護絶縁層６５３は窒化物絶縁層であるゲート絶縁層６５２ａと接する構成とする。
本実施の形態では、薄膜トランジスタ６５０においてゲート絶縁層はゲート電極層側から窒化物絶縁層と酸化物絶縁層との積層構造とする。また、窒化物絶縁層である保護絶縁層６５３の形成前に、酸化物絶縁層６５６と、ゲート絶縁層６５２ｂを選択的に除去し、窒化物絶縁層であるゲート絶縁層６５２ａが露出するように加工する。
少なくとも酸化物絶縁層６５６、ゲート絶縁層６５２ｂの上面は、酸化物半導体層３９２の上面よりも広く、薄膜トランジスタ６５０を覆う上面形状とすることが好ましい。
さらに酸化物絶縁層６５６の上面と、酸化物絶縁層６５６及びゲート絶縁層６５２ｂの側面とを覆い、かつ窒化物絶縁層であるゲート絶縁層６５２ａに接して、窒化物絶縁層である保護絶縁層６５３を形成する。
窒化物絶縁層からなる保護絶縁層６５３及びゲート絶縁層６５２ａは、スパッタリング法やプラズマＣＶＤ法で得られる窒化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、酸化窒化アルミニウム膜などの水分、水素イオン、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用いる。
本実施の形態では、窒化物絶縁層からなる保護絶縁層６５３として、酸化物半導体層３９２の下面、上面、及び側面を囲むようにＲＦスパッタリング法を用い、膜厚１００ｎｍの窒化シリコン層を設ける。
図１７に示す構造とすることで、酸化物半導体層は、接して囲う様に設けられるゲート絶縁層６５２ｂ及び酸化物絶縁層６５６によって、水素、水分、水酸基又は水素化物などの不純物は低減され、かつ窒化物絶縁層であるゲート絶縁層６５２ａ及び保護絶縁層６５３によってさらに外部を覆うように囲まれているので、保護絶縁層６５３の形成後の製造プロセスにおいて、外部からの水分の侵入を防ぐことができる。また、タッチパネル、例えば表示装置としてデバイスが完成した後にも長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信頼性を向上することができる。
また、本実施の形態では一つの薄膜トランジスタを窒化物絶縁層で囲む構成を示したが特に限定されず、複数の薄膜トランジスタを窒化物絶縁層で囲む構成としてもよいし、画素部の複数の薄膜トランジスタをまとめて窒化物絶縁層で囲む構成としてもよい。少なくともアクティブマトリクス基板の画素部の周縁を囲むように保護絶縁層６５３とゲート絶縁層６５２ａとが接する領域を設ける構成とすればよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
１００ タッチパネル
１０１ 画素回路
１０２ 表示素子制御回路
１０３ フォトセンサ制御回路
１０４ 画素
１０５ 表示素子
１０６ フォトセンサ
１０７ 表示素子駆動回路
１０８ 表示素子駆動回路
１０９ 回路
１１０ フォトセンサ駆動回路
２０１ トランジスタ
２０２ 保持容量
２０３ 液晶素子
２０４ フォトダイオード
２０５ トランジスタ
２０６ トランジスタ
２０７ ゲート信号線
２０８ フォトダイオードリセット信号線
２０９ ゲート信号線
２１０ ビデオデータ信号線
２１１ フォトセンサ出力信号線
２１２ フォトセンサ基準信号線
２１３ ゲート信号線
３００ 回路
３０１ トランジスタ
３０２ 保持容量
３０３ プリチャージ信号線
３０５ 基板
３０７ ゲート絶縁層
３０８ 保護絶縁層
３１０ 薄膜トランジスタ
３１１ ゲート電極層
３１３ チャネル形成領域
３１４ａ 高抵抗ソース領域
３１４ｂ 高抵抗ドレイン領域
３１５ａ ソース電極層
３１５ｂ ドレイン電極層
３１６ 酸化物絶縁層
３２０ 基板
３２２ ゲート絶縁層
３２３ 保護絶縁層
３３０ 酸化物半導体層
３３１ 酸化物半導体層
３３２ 酸化物半導体層
３４０ 基板
３４２ ゲート絶縁層
３４３ 保護絶縁層
３４５ 酸化物半導体層
３４６ 酸化物半導体層
３５０ 薄膜トランジスタ
３５１ ゲート電極層
３５２ 酸化物半導体層
３５５ａ ソース電極層
３５５ｂ ドレイン電極層
３５６ 酸化物絶縁層
３６０ 薄膜トランジスタ
３６１ ゲート電極層
３６２ 酸化物半導体層
３６３ チャネル形成領域
３６４ａ 高抵抗ソース領域
３６４ｂ 高抵抗ドレイン領域
３６５ａ ソース電極層
３６５ｂ ドレイン電極層
３６６ 酸化物絶縁層
３７０ 基板
３７２ａ ゲート絶縁層
３７２ｂ ゲート絶縁層
３７３ 保護絶縁層
３８０ 薄膜トランジスタ
３８１ ゲート電極層
３８２ 酸化物半導体層
３８５ａ ソース電極層
３８５ｂ ドレイン電極層
３８６ 酸化物絶縁層
３９０ 薄膜トランジスタ
３９１ ゲート電極層
３９２ 酸化物半導体層
３９３ 酸化物半導体層
３９４ 基板
３９５ａ ソース電極層
３９５ｂ ドレイン電極層
３９６ 酸化物絶縁層
３９７ ゲート絶縁層
３９８ 保護絶縁層
３９９ 酸化物半導体層
４０１ 信号
４０２ 信号
４０３ 信号
４０４ 信号
４０５ 信号
４１０ 薄膜トランジスタ
５０１ 基板
５０２ フォトダイオード
５０３ トランジスタ
５０５ 液晶素子
５０６ａ 半導体層
５０６ｂ 半導体層
５０６ｃ 半導体層
５０７ 画素電極
５０８ 液晶
５０９ 対向電極
５１０ 導電膜
５１１ 配向膜
５１２ 配向膜
５１３ 基板
５１４ カラーフィルタ
５１５ 遮蔽膜
５１６ スペーサー
５１７ 偏光板
５１８ 偏光板
５２０ 矢印
５２１ 被検出物
５２２ 矢印
５３１ 酸化物絶縁層
５３２ 保護絶縁層
５３３ 層間絶縁層
５３４ 層間絶縁層
５４０ トランジスタ
５４１ 電極層
５４２ 電極層
５４３ 導電層
５４５ ゲート電極層
６５０ 薄膜トランジスタ
６５３ 保護絶縁層
６５２ａ ゲート絶縁層
６５２ｂ ゲート絶縁層
６５６ 酸化物絶縁層
７０１ 信号
７０２ 信号
７０３ 信号
７０４ 信号
７０５ 信号
７０６ 信号
７０７ 信号
７１１ 信号
７１２ 信号
７１３ 信号
７１４ 信号
７１５ 信号
７１６ 信号
７１７ 信号
７１８ 期間
７１９ 期間
７２０ 期間
７２１ 期間
７２２ 期間
１００１ 信号
１００２ 信号
１００３ 信号
１００４ 信号
１００５ 信号
１００６ 信号
１００７ 信号
１０１１ 信号
１０１２ 信号
１０１３ 信号
１０１４ 信号
１０１５ 信号
１０１６ 信号
１０１７ 信号
１０１８ 期間
１０１９ 期間
１０２０ 期間
１０２１ 期間
１０２２ 期間
１１０１ 信号
１１０２ 信号
１１０３ 信号
１１０４ 信号
１１０５ 信号
１１０６ 信号
１１０７ 信号
１１１１ 信号
１１１２ 信号
１１１３ 信号
１１１４ 信号
１１１５ 信号
１１１６ 信号
１１１７ 信号
１１１８ 期間
１１１９ 期間
１１２０ 期間
１１２１ 期間
１１２２ 期間
１６０１ 液晶パネル
１６０２ 拡散板
１６０３ プリズムシート
１６０４ 拡散板
１６０５ 導光板
１６０６ 反射板
１６０７ 光源
１６０８ バックライト
１６０９ 回路基板
１６１０ ＦＰＣ
１６１１ ＦＰＣ
１６１２ 指
４３６０ 薄膜トランジスタ
５００１ 筐体
５００２ 表示部
５００３ 支持台
５１０１ 筐体
５１０２ 表示部
５１０３ スイッチ
５１０４ 操作キー
５１０５ 赤外線ポート
５２０１ 筐体
５２０２ 表示部
５２０３ 硬貨投入口
５２０４ 紙幣投入口
５２０５ カード投入口
５２０６ 通帳投入口
５３０１ 筐体
５３０２ 筐体
５３０３ 表示部
５３０４ 表示部
５３０５ マイクロホン
５３０６ スピーカー
５３０７ 操作キー
５３０８ スタイラス

Claims (11)

  1. 表示素子とフォトセンサとを各々有する複数の画素と、
    前記フォトセンサのリセット動作と読み出し動作とを独立に制御し得る制御回路とを有し、
    前記フォトセンサは、フォトダイオードと、酸化物半導体層を含むトランジスタとを含み、
    前記制御回路は前記フォトセンサのリセット動作と読み出し動作とを、重複することなく実行することを特徴とするタッチパネル。
  2. 表示素子とフォトセンサとを各々有する複数の画素と、
    前記フォトセンサのリセット動作と読み出し動作とを独立に制御し得る制御回路とを有し、
    前記フォトセンサは、非晶質半導体層を含むフォトダイオードと、酸化物半導体層を含むトランジスタとを含み、
    前記制御回路は前記フォトセンサのリセット動作と読み出し動作とを、重複することなく実行することを特徴とするタッチパネル。
  3. 請求項１又は請求項２において、前記酸化物半導体層は、インジウム、ガリウム、又は亜鉛を含むことを特徴とするタッチパネル。
  4. タッチパネルの駆動方法であって、
    前記タッチパネルは、表示素子とフォトセンサが各々設けられた複数の画素を有し、
    前記フォトセンサは、フォトダイオードと、酸化物半導体層を含む第１のトランジスタと、酸化物半導体層を含む第２のトランジスタと、を有し、
    前記複数の画素の各々は、
    前記第２のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ出力信号線の電位を基準電位に設定する第１の動作と、
    前記フォトダイオードの光電流により、前記第１のトランジスタのゲートの電位を変化させる第２の動作と、
    前記第２のトランジスタのゲートの電位を変化させて、前記第１のトランジスタと前記第２のトランジスタを介して、前記フォトセンサ出力信号線と、前記第１のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ基準信号線とを導通させることによって、前記フォトセンサ出力信号線の電位を前記光電流に応じて変化させる第３の動作と、を行い、
    前記複数の画素の一つが前記第１の動作を行うのと同時に、前記複数の画素の他の一つが前記第３の動作を行うことを特徴とするタッチパネルの駆動方法。
  5. タッチパネルの駆動方法であって、
    前記タッチパネルは、表示素子とフォトセンサが各々設けられた複数の画素を有し、
    前記フォトセンサは、フォトダイオードと、酸化物半導体層を含む第１のトランジスタと、酸化物半導体層を含む第２のトランジスタと、を有し、
    前記複数の画素の各々は、
    前記第１のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ出力信号線の電位を基準電位に設定する第１の動作と、
    前記フォトダイオードの光電流により、前記第１のトランジスタのゲートの電位を変化させる第２の動作と、
    前記第２のトランジスタのゲートの電位を変化させて、前記第１のトランジスタと前記第２のトランジスタを介して、前記フォトセンサ出力信号線と、前記第２のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ基準信号線とを導通させることによって、前記フォトセンサ出力信号線の電位を前記光電流に応じて変化させる第３の動作と、を行い、
    前記複数の画素の一つが前記第１の動作を行うのと同時に、前記複数の画素の他の一つが前記第３の動作を行うことを特徴とするタッチパネルの駆動方法。
  6. タッチパネルの駆動方法であって、
    前記タッチパネルは、表示素子とフォトセンサが各々設けられた複数の画素を有し、
    前記フォトセンサは、フォトダイオードと、酸化物半導体層を含む第１のトランジスタと、酸化物半導体層を含む第２のトランジスタと、を有し、
    前記複数の画素の各々は、
    前記第２のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ出力信号線の電位を基準電位に設定する第１の動作と、
    前記フォトダイオードの光電流により、前記第１のトランジスタのゲートの電位を変化させる第２の動作と、
    前記第２のトランジスタのゲートの電位を変化させて、前記第１のトランジスタと前記第２のトランジスタを介して、前記フォトセンサ出力信号線と、前記第１のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ基準信号線とを導通させることによって、前記フォトセンサ出力信号線の電位を前記光電流に応じて変化させる第３の動作と、を行い、
    前記複数の画素の一つが前記第１の動作を行い、前記一つの画素と行方向に隣り合う画素が前記第１の動作を行う間に、前記複数の画素の他の一つが前記第３の動作を行うことを特徴とするタッチパネルの駆動方法。
  7. タッチパネルの駆動方法であって、
    前記タッチパネルは、表示素子とフォトセンサが各々設けられた複数の画素を有し、
    前記フォトセンサは、フォトダイオードと、酸化物半導体層を含む第１のトランジスタと、酸化物半導体層を含む第２のトランジスタと、を有し、
    前記複数の画素の各々は、
    前記第１のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ出力信号線の電位を基準電位に設定する第１の動作と、
    前記フォトダイオードの光電流により、前記第１のトランジスタのゲートの電位を変化させる第２の動作と、
    前記第２のトランジスタのゲートの電位を変化させて、前記第１のトランジスタと前記第２のトランジスタを介して、前記フォトセンサ出力信号線と、前記第２のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ基準信号線とを導通させることによって、前記フォトセンサ出力信号線の電位を前記光電流に応じて変化させる第３の動作と、を行い、
    前記複数の画素の一つが前記第１の動作を行い、前記一つの画素と行方向に隣り合う画素が前記第１の動作を行う間に、前記複数の画素の他の一つが前記第３の動作を行うことを特徴とするタッチパネルの駆動方法。
  8. 請求項６又は請求項７において、
    前記複数の画素の一つが行う前記第１の動作と、前記一つの画素と行方向に隣り合う画素が行う前記第１の動作と、前記複数の画素の他の一つが行う前記第３の動作とは、同時に行われないことを特徴とするタッチパネルの駆動方法。
  9. タッチパネルの駆動方法であって、
    前記タッチパネルは、表示素子とフォトセンサが各々設けられた複数の画素を有し、
    前記フォトセンサは、フォトダイオードと、酸化物半導体層を含む第１のトランジスタと、酸化物半導体層を含む第２のトランジスタと、を有し、
    前記複数の画素の各々は、
    前記第２のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ出力信号線の電位を基準電位に設定する第１の動作と、
    前記フォトダイオードの光電流により、前記第１のトランジスタのゲートの電位を変化させる第２の動作と、
    前記第２のトランジスタのゲートの電位を変化させて、前記第１のトランジスタと前記第２のトランジスタを介して、前記フォトセンサ出力信号線と、前記第１のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ基準信号線とを導通させることによって、前記フォトセンサ出力信号線の電位を前記光電流に応じて変化させる第３の動作と、を行い、
    前記複数の画素の一つが前記第３の動作を行い、前記一つの画素と行方向に隣り合う画素が前記第３の動作を行う間に、前記複数の画素の他の一つが前記第１の動作を行うことを特徴とするタッチパネルの駆動方法。
  10. タッチパネルの駆動方法であって、
    前記タッチパネルは、表示素子とフォトセンサが各々設けられた複数の画素を有し、
    前記フォトセンサは、フォトダイオードと、酸化物半導体層を含む第１のトランジスタと、酸化物半導体層を含む第２のトランジスタと、を有し、
    前記複数の画素の各々は、
    前記第１のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ出力信号線の電位を基準電位に設定する第１の動作と、
    前記フォトダイオードの光電流により、前記第１のトランジスタのゲートの電位を変化させる第２の動作と、
    前記第２のトランジスタのゲートの電位を変化させて、前記第１のトランジスタと前記第２のトランジスタを介して、前記フォトセンサ出力信号線と、前記第２のトランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ基準信号線とを導通させることによって、前記フォトセンサ出力信号線の電位を前記光電流に応じて変化させる第３の動作と、を行い、
    前記複数の画素の一つが前記第３の動作を行い、前記一つの画素と行方向に隣り合う画素が前記第３の動作を行う間に、前記複数の画素の他の一つが前記第１の動作を行うことを特徴とするタッチパネルの駆動方法。
  11. 請求項９又は請求項１０において、
    前記複数の画素の一つが行う前記第３の動作と、前記一つの画素と行方向に隣り合う画素が行う前記第３の動作と、前記複数の画素の他の一つが行う前記第１の動作とは、同時に行われないことを特徴とするタッチパネルの駆動方法。
JP2010247036A 2009-11-06 2010-11-04 半導体装置及び表示装置 Active JP5719565B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010247036A JP5719565B2 (ja) 2009-11-06 2010-11-04 半導体装置及び表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009255461 2009-11-06
JP2009255461 2009-11-06
JP2010247036A JP5719565B2 (ja) 2009-11-06 2010-11-04 半導体装置及び表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014239902A Division JP6022526B2 (ja) 2009-11-06 2014-11-27 半導体装置

Publications (3)

Publication Number Publication Date
JP2011118887A true JP2011118887A (ja) 2011-06-16
JP2011118887A5 JP2011118887A5 (ja) 2013-12-12
JP5719565B2 JP5719565B2 (ja) 2015-05-20

Family

ID=43969877

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010247036A Active JP5719565B2 (ja) 2009-11-06 2010-11-04 半導体装置及び表示装置
JP2014239902A Expired - Fee Related JP6022526B2 (ja) 2009-11-06 2014-11-27 半導体装置
JP2016196975A Withdrawn JP2017054517A (ja) 2009-11-06 2016-10-05 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2014239902A Expired - Fee Related JP6022526B2 (ja) 2009-11-06 2014-11-27 半導体装置
JP2016196975A Withdrawn JP2017054517A (ja) 2009-11-06 2016-10-05 半導体装置

Country Status (7)

Country Link
US (1) US20110109591A1 (ja)
EP (1) EP2497011A4 (ja)
JP (3) JP5719565B2 (ja)
KR (1) KR20120116403A (ja)
CN (1) CN102597930B (ja)
TW (1) TWI506509B (ja)
WO (1) WO2011055637A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017076187A (ja) * 2015-10-13 2017-04-20 大日本印刷株式会社 金属パターン基板の製造方法、金属パターン基板、及び、タッチ位置検出機能付き表示装置
JP2019532362A (ja) * 2016-06-30 2019-11-07 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 指紋認識モジュール及びその作製方法並びに駆動方法、表示装置
WO2020075031A1 (ja) * 2018-10-11 2020-04-16 株式会社半導体エネルギー研究所 撮像装置および電子機器

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687204A (zh) 2009-10-09 2012-09-19 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR101727469B1 (ko) 2009-11-06 2017-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101906151B1 (ko) 2010-02-19 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
US8803063B2 (en) * 2010-02-19 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Photodetector circuit
WO2011102183A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8836906B2 (en) 2010-04-23 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Display device with light receiving element under transparent spacer and manufacturing method therefor
US8803164B2 (en) 2010-08-06 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state image sensing device and semiconductor display device
TWI575494B (zh) 2011-08-19 2017-03-21 半導體能源研究所股份有限公司 半導體裝置的驅動方法
TWI456451B (zh) * 2011-11-23 2014-10-11 Hsiung Kuang Tsai 顯示裝置及其觸控感測方法
JP5360270B2 (ja) 2011-12-07 2013-12-04 凸版印刷株式会社 液晶表示装置
WO2013099537A1 (en) 2011-12-26 2013-07-04 Semiconductor Energy Laboratory Co., Ltd. Motion recognition device
CN107340509B (zh) 2012-03-09 2020-04-14 株式会社半导体能源研究所 半导体装置的驱动方法
US8907871B2 (en) 2012-03-15 2014-12-09 Corning Incorporated Touch screen assemblies for electronic devices
US9541386B2 (en) 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
KR101931676B1 (ko) 2012-03-23 2018-12-24 삼성디스플레이 주식회사 광 센서, 이를 포함하는 표시 장치 및 그 구동 방법
TWI480788B (zh) * 2012-12-07 2015-04-11 Tera Xtal Technology Corp Touch sensing device and method
CN104871257B (zh) * 2012-12-17 2017-03-01 住友化学株式会社 氧化锌系透明导电膜
US10222911B2 (en) 2013-04-12 2019-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US9817520B2 (en) 2013-05-20 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Imaging panel and imaging device
US9927840B2 (en) * 2013-06-21 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Information processor for processing and displaying image data on a bendable display unit
KR102090713B1 (ko) 2013-06-25 2020-03-19 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널의 제조 방법
DE112014003233T5 (de) 2013-07-12 2016-04-21 Semiconductor Energy Laboratory Co., Ltd. Licht emittierende Vorrichtung
TWI509471B (zh) * 2013-07-15 2015-11-21 Au Optronics Corp 觸控顯示系統以及具有觸控功能之顯示面板
TWI630595B (zh) 2013-07-19 2018-07-21 半導體能源研究所股份有限公司 資料處理裝置
DE112014007319B4 (de) * 2013-08-02 2023-09-21 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
KR102132208B1 (ko) * 2013-08-30 2020-07-10 삼성전자주식회사 터치 패널의 제조 방법, 터치 패널 및 전자 장치
KR101872987B1 (ko) * 2013-12-10 2018-07-31 엘지디스플레이 주식회사 분할 패널을 포함하는 표시장치 및 그 구동방법
KR102174487B1 (ko) 2013-12-27 2020-11-04 엘지디스플레이 주식회사 터치시스템, 터치패널 및 표시장치
KR102182297B1 (ko) * 2014-01-13 2020-11-24 삼성전자 주식회사 지문을 인식하는 방법 및 이를 제공하는 휴대 단말기
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9455281B2 (en) * 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
WO2016067141A1 (en) 2014-10-28 2016-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
CN105373772A (zh) * 2015-10-09 2016-03-02 京东方科技集团股份有限公司 光学指纹/掌纹识别器件、触控显示面板和显示装置
CN107644611B (zh) * 2016-07-22 2020-04-03 京东方科技集团股份有限公司 Oled显示装置及其压力触控驱动方法
CN108573983B (zh) * 2017-03-13 2021-08-17 京东方科技集团股份有限公司 光学探测器及其制备方法、指纹识别传感器、显示装置
KR101832831B1 (ko) * 2017-06-14 2018-02-28 주식회사 에이코닉 표시 장치
CN107479760B (zh) * 2017-09-22 2021-09-24 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示***
CN107505794B (zh) * 2017-09-28 2020-07-21 京东方科技集团股份有限公司 一种显示装置及背光源
CN109581711A (zh) * 2017-09-29 2019-04-05 南京瀚宇彩欣科技有限责任公司 内嵌式触控显示面板
KR102375850B1 (ko) * 2017-10-26 2022-03-16 엘지디스플레이 주식회사 터치 스크린 일체형 표시 장치
US10967463B2 (en) * 2018-04-11 2021-04-06 The University Of Toledo Sn whisker growth mitigation using NiO sublayers
KR20200043792A (ko) * 2018-10-18 2020-04-28 엘지디스플레이 주식회사 고해상도 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 고해상도 디지털 엑스레이 검출기
KR102554262B1 (ko) * 2018-12-28 2023-07-11 엘지디스플레이 주식회사 구동 회로, 디스플레이 패널 및 디스플레이 장치
DE112019006571T5 (de) * 2019-01-07 2021-10-21 Sony Group Corporation Struktur und aussengehäuse
CN109710112A (zh) * 2019-01-16 2019-05-03 北京集创北方科技股份有限公司 触控信号采集方法、装置及屏幕信号采集***
US11301708B2 (en) * 2019-10-01 2022-04-12 Novatek Microelectronics Corp. Image sensing circuit and method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002287900A (ja) * 2000-12-12 2002-10-04 Semiconductor Energy Lab Co Ltd 情報装置
JP2007060350A (ja) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd イメージセンサ
WO2007145346A1 (en) * 2006-06-12 2007-12-21 Sharp Kabushiki Kaisha Image sensor and display
JP2009135185A (ja) * 2007-11-29 2009-06-18 Sony Corp 光センサ素子、光センサ素子の駆動方法、表示装置、および表示装置の駆動方法
JP2009146100A (ja) * 2007-12-13 2009-07-02 Sony Corp 表示装置および光センサ素子
JP2009224479A (ja) * 2008-03-14 2009-10-01 Fujifilm Corp 薄膜電界効果型トランジスタおよびその製造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204661A (en) * 1990-12-13 1993-04-20 Xerox Corporation Input/output pixel circuit and array of such circuits
KR20000016257A (ko) * 1997-04-22 2000-03-25 모리시타 요이치 화상 판독기능을 가진 액정 표시장치, 화상판독방법 및 제조방법
JP3031332B2 (ja) * 1998-05-06 2000-04-10 日本電気株式会社 イメージセンサ
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3722352B2 (ja) * 1999-04-09 2005-11-30 カシオ計算機株式会社 フォトセンサシステム及びそのフォトセンサシステムにおけるフォトセンサの駆動制御方法
US6747638B2 (en) * 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP2001298663A (ja) * 2000-04-12 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP4703815B2 (ja) * 2000-05-26 2011-06-15 株式会社半導体エネルギー研究所 Ｍｏｓ型センサの駆動方法、及び撮像方法
US6747290B2 (en) * 2000-12-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Information device
JP4831892B2 (ja) * 2001-07-30 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
US7006080B2 (en) * 2002-02-19 2006-02-28 Palm, Inc. Display system
JP2003256820A (ja) * 2002-03-05 2003-09-12 Casio Comput Co Ltd 画像読取装置及びその感度設定方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4521176B2 (ja) * 2003-10-31 2010-08-11 東芝モバイルディスプレイ株式会社 表示装置
US20050219229A1 (en) * 2004-04-01 2005-10-06 Sony Corporation Image display device and method of driving image display device
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5254530B2 (ja) * 2005-01-26 2013-08-07 株式会社ジャパンディスプレイセントラル 平面表示装置
US20060262055A1 (en) * 2005-01-26 2006-11-23 Toshiba Matsushita Display Technology Plane display device
TWI481024B (zh) * 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP2006244218A (ja) * 2005-03-04 2006-09-14 Toshiba Matsushita Display Technology Co Ltd センサ内蔵表示装置
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
US7591795B2 (en) * 2005-09-28 2009-09-22 Alterg, Inc. System, method and apparatus for applying air pressure on a portion of the body of an individual
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4834482B2 (ja) * 2006-07-24 2011-12-14 東芝モバイルディスプレイ株式会社 表示装置
TWI355631B (en) * 2006-08-31 2012-01-01 Au Optronics Corp Liquid crystal display with a liquid crystal touch
TWI344127B (en) * 2006-12-05 2011-06-21 Hannstar Display Corp Liquid crystal display panel having a touch panel function
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
JP4867766B2 (ja) * 2007-04-05 2012-02-01 セイコーエプソン株式会社 液晶装置、イメージセンサ、及び電子機器
WO2008126872A1 (ja) * 2007-04-09 2008-10-23 Sharp Kabushiki Kaisha 表示装置
WO2008126768A1 (ja) * 2007-04-09 2008-10-23 Sharp Kabushiki Kaisha 表示装置
US8089476B2 (en) * 2007-08-01 2012-01-03 Sony Corporation Liquid crystal device
TWI327708B (en) * 2007-10-03 2010-07-21 Au Optronics Corp Method for photo signal detection for a touchable display and display device
JP2009099867A (ja) * 2007-10-18 2009-05-07 Fujifilm Corp 光電変換素子及び撮像素子
US7940252B2 (en) * 2007-10-18 2011-05-10 Himax Technologies Limited Optical sensor with photo TFT
JP2009135188A (ja) * 2007-11-29 2009-06-18 Sony Corp 光センサーおよび表示装置
US20090141004A1 (en) * 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5014971B2 (ja) * 2007-12-19 2012-08-29 ソニーモバイルディスプレイ株式会社 ディスプレイ装置
CN201134084Y (zh) * 2007-12-25 2008-10-15 深圳市泽源科技有限公司 光电传感装置
JP5498711B2 (ja) * 2008-03-01 2014-05-21 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR20100038046A (ko) * 2008-10-02 2010-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 터치 패널의 구동방법
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
KR101727469B1 (ko) * 2009-11-06 2017-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002287900A (ja) * 2000-12-12 2002-10-04 Semiconductor Energy Lab Co Ltd 情報装置
JP2007060350A (ja) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd イメージセンサ
WO2007145346A1 (en) * 2006-06-12 2007-12-21 Sharp Kabushiki Kaisha Image sensor and display
JP2009135185A (ja) * 2007-11-29 2009-06-18 Sony Corp 光センサ素子、光センサ素子の駆動方法、表示装置、および表示装置の駆動方法
JP2009146100A (ja) * 2007-12-13 2009-07-02 Sony Corp 表示装置および光センサ素子
JP2009224479A (ja) * 2008-03-14 2009-10-01 Fujifilm Corp 薄膜電界効果型トランジスタおよびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017076187A (ja) * 2015-10-13 2017-04-20 大日本印刷株式会社 金属パターン基板の製造方法、金属パターン基板、及び、タッチ位置検出機能付き表示装置
JP2019532362A (ja) * 2016-06-30 2019-11-07 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 指紋認識モジュール及びその作製方法並びに駆動方法、表示装置
JP7274818B2 (ja) 2016-06-30 2023-05-17 京東方科技集團股▲ふん▼有限公司 指紋認識モジュール及びその作製方法並びに駆動方法、表示装置
WO2020075031A1 (ja) * 2018-10-11 2020-04-16 株式会社半導体エネルギー研究所 撮像装置および電子機器
JPWO2020075031A1 (ja) * 2018-10-11 2021-10-14 株式会社半導体エネルギー研究所 撮像装置および電子機器
US11595594B2 (en) 2018-10-11 2023-02-28 Semiconductor Energy Laboratory Co., Ltd. Imaging apparatus and electronic device
JP7396995B2 (ja) 2018-10-11 2023-12-12 株式会社半導体エネルギー研究所 撮像装置および電子機器

Also Published As

Publication number Publication date
WO2011055637A1 (en) 2011-05-12
JP2017054517A (ja) 2017-03-16
JP2015109083A (ja) 2015-06-11
JP5719565B2 (ja) 2015-05-20
EP2497011A4 (en) 2013-10-02
TW201145121A (en) 2011-12-16
CN102597930A (zh) 2012-07-18
TWI506509B (zh) 2015-11-01
US20110109591A1 (en) 2011-05-12
JP6022526B2 (ja) 2016-11-09
KR20120116403A (ko) 2012-10-22
CN102597930B (zh) 2016-06-29
EP2497011A1 (en) 2012-09-12

Similar Documents

Publication Publication Date Title
JP6022526B2 (ja) 半導体装置
JP6085019B2 (ja) 表示装置
JP5824096B2 (ja) 表示装置の作製方法
US9473714B2 (en) Solid-state imaging device and semiconductor display device
KR102223581B1 (ko) 아날로그 회로 및 반도체 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131024

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141127

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150323

R150 Certificate of patent or registration of utility model

Ref document number: 5719565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250