JP2011114239A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011114239A
JP2011114239A JP2009270692A JP2009270692A JP2011114239A JP 2011114239 A JP2011114239 A JP 2011114239A JP 2009270692 A JP2009270692 A JP 2009270692A JP 2009270692 A JP2009270692 A JP 2009270692A JP 2011114239 A JP2011114239 A JP 2011114239A
Authority
JP
Japan
Prior art keywords
mask
semiconductor substrate
region
charged particles
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009270692A
Other languages
English (en)
Other versions
JP5609078B2 (ja
Inventor
Yukihiro Hisanaga
幸博 久永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2009270692A priority Critical patent/JP5609078B2/ja
Publication of JP2011114239A publication Critical patent/JP2011114239A/ja
Application granted granted Critical
Publication of JP5609078B2 publication Critical patent/JP5609078B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】マスクへのダメージを抑制しながら半導体基板に選択的に低ライフタイム領域を形成することができる半導体装置の製造方法を提供する。
【解決手段】厚さが薄い第1部分104aと第1部分より厚さが厚い第2部分104bを有するマスク104、または、貫通孔からなる第1部分と所定の厚さの第2部分を有するマスクを荷電粒子照射装置と半導体基板の間に配置した状態で、第1部分に向けて照射された荷電粒子が第1部分と半導体基板を通過し、第2部分に向けて照射された荷電粒子が第2部分を通過して半導体基板中で停止するように、荷電粒子照射装置から半導体基板に向けて荷電粒子を照射する荷電粒子照射工程を有する製造方法。
【選択図】図4

Description

本発明は、半導体装置の製造方法に関する。
半導体基板にヘリウムイオン等の荷電粒子を照射することによって、半導体基板中に結晶欠陥を形成する技術が知られている。結晶欠陥が形成された領域は、キャリアライフタイムが短い低ライフタイム領域となる。例えば、特許文献1に開示されているIGBTとダイオードの一体型の半導体装置では、ダイオードのドリフト領域内に低ライフタイム領域が形成されている。ダイオードのドリフト領域内に低ライフタイム領域が形成されることで、ダイオードの逆回復特性を向上させることができる。
特開平5−114545号公報
従来の荷電粒子照射工程は、図6に示すように、荷電粒子照射装置220と半導体基板230の間にアブソーバ板200とマスク210を配置した状態で行われる。マスク210には、貫通孔212が形成されている。以下では、マスク210の貫通孔212以外の部分をマスク部214という。この状態において荷電粒子照射装置220から半導体基板230に向けて荷電粒子を照射する。照射された荷電粒子は、アブソーバ板200を通過(貫通)する。マスク210のマスク部214に向かって進行する荷電粒子は、マスク部214中で停止する。一方、マスク210の貫通孔212に向かって進行する荷電粒子は、貫通孔212を通過して半導体基板230に注入される。半導体基板230に注入された荷電粒子は半導体基板230中で停止する。荷電粒子は、停止する際に結晶欠陥を形成する。したがって、半導体基板中230中の荷電粒子が停止した位置に低ライフタイム領域が形成される。すなわち、貫通孔212に対応する範囲の半導体基板230中に選択的に低ライフタイム領域が形成される。
上述した荷電粒子照射工程では、マスク210のマスク部214中で荷電粒子が停止するため、その停止位置にダメージが生じる。このため、マスク210を使用する度に、荷電粒子を遮断する性能が低下する等のマスク部214の特性の劣化が生じる。したがって、マスク210の寿命が短く、短いサイクルでマスク210を交換する必要があった。
本発明は、マスクへのダメージを抑制しながら半導体基板に選択的に低ライフタイム領域を形成することができる半導体装置の製造方法を提供する。
本発明の半導体装置の製造方法は、厚さが薄い第1部分と第1部分より厚さが厚い第2部分を有するマスク、または、貫通孔からなる第1部分と所定の厚さの第2部分を有するマスクを荷電粒子照射装置と半導体基板の間に配置した状態で、第1部分に向けて照射された荷電粒子が第1部分と半導体基板を通過し、第2部分に向けて照射された荷電粒子が第2部分を通過して半導体基板中で停止するように、荷電粒子照射装置から半導体基板に向けて荷電粒子を照射する荷電粒子照射工程を有する。
この製造方法では、マスクの第1部分でも第2部分でも、荷電粒子照射装置から照射された荷電粒子がマスクを通過する。マスク中で荷電粒子が停止しないので、マスクへのダメージが軽減される。また、マスクの第2部分を通過した荷電粒子は半導体基板中で停止するので、第2部分に対応する範囲の半導体基板には多量の結晶欠陥が形成される。すなわち、第2部分に対応する範囲の半導体基板に低ライフタイム領域が形成される。一方、マスクの第1部分を通過した荷電粒子は半導体基板を通過するので、第1部分に対応する範囲の半導体基板にはほとんど結晶欠陥は形成されない。したがって、この製造方法によれば、半導体基板に選択的に低ライフタイム領域を形成することができる。
上述した製造方法において製造される半導体装置は、IGBTとダイオードを有する縦型の半導体装置であってもよい。この場合、荷電粒子照射工程は、マスクの第1部分を通過した荷電粒子がIGBTに対応する領域の半導体基板を通過し、マスクの第2部分を通過した荷電粒子がダイオードのドリフト領域に対応する半導体基板の領域中で停止することが好ましい。
このような構成によれば、IGBTの特性に影響を与えることを抑制しながら、ダイオードの逆回復特性を向上させることができる。
半導体装置10の断面図。 実施形態の製造方法を示すフローチャート。 荷電粒子照射ステップの説明図。 図3のマスク104と半導体ウエハ100の拡大図。 変形例のマスク110の説明図。 変形例のマスク110の説明図。 従来の荷電粒子照射ステップの説明図。
実施形態に係る半導体装置の製造方法について説明する。図1は、実施形態の製造方法により製造される半導体装置10を示している。
(半導体装置の構造)
図1に示すように、半導体装置10は、半導体基板12と、半導体基板12の上面及び下面に形成されている金属層及び絶縁層等を備えている。半導体基板12には、ダイオード領域20とIGBT領域40が形成されている。
ダイオード領域20内の半導体基板12の上面には、アノード電極22が形成されている。IGBT領域40内の半導体基板12の上面には、エミッタ電極42が形成されている。半導体基板12の下面には、共通電極60が形成されている。
ダイオード領域20には、アノード層26、ダイオードドリフト層28、カソード層30が形成されている。
アノード層26は、p型である。アノード層26は、アノードコンタクト領域26aと低濃度アノード層26bを備えている。アノードコンタクト領域26aは、半導体基板12の上面に露出する範囲に、島状に形成されている。アノードコンタクト領域26aは、不純物濃度が高い。アノードコンタクト領域26aは、アノード電極22に対してオーミック接続されている。低濃度アノード層26bは、アノードコンタクト領域26aの下側及び側方に形成されており、アノードコンタクト領域26aを覆っている。低濃度アノード層26bの不純物濃度は、アノードコンタクト領域26aより低い。
ダイオードドリフト層28は、アノード層26の下側に形成されている。ダイオードドリフト層28は、n型であり、不純物濃度が低い。
カソード層30は、ダイオードドリフト層28の下側に形成されている。カソード層30は、半導体基板12の下面に露出する範囲に形成されている。カソード層30は、n型であり、不純物濃度が高い。カソード層30は、共通電極60に対してオーミック接続されている。
アノード層26、ダイオードドリフト層28、及び、カソード層30によってダイオードが形成されている。
IGBT領域40には、エミッタ領域44、ボディ層48、IGBTドリフト層50、コレクタ層52、及び、ゲート電極54等が形成されている。
IGBT領域40内の半導体基板12の上面には、複数のトレンチが形成されている。各トレンチの内面には、ゲート絶縁膜56が形成されている。各トレンチの内部に、ゲート電極54が形成されている。ゲート電極54の上面は絶縁膜58により覆われている。ゲート電極54は、エミッタ電極42から絶縁されている。
エミッタ領域44は、半導体基板12の上面に露出する範囲に、島状に形成されている。エミッタ領域44は、ゲート絶縁膜56に接する範囲に形成されている。エミッタ領域44は、n型であり、不純物濃度が高い。エミッタ領域44は、エミッタ電極42に対してオーミック接続されている。
ボディ層48は、p型である。ボディ層48は、ボディコンタクト領域48aと低濃度ボディ層48bを備えている。ボディコンタクト領域48aは、半導体基板12の上面に露出する範囲に、島状に形成されている。ボディコンタクト領域48aは、2つのエミッタ領域44の間に形成されている。ボディコンタクト領域48aは、不純物濃度が高い。ボディコンタクト領域48aは、エミッタ電極42に対してオーミック接続されている。低濃度ボディ層48bは、エミッタ領域44及びボディコンタクト領域48aの下側に形成されている。低濃度ボディ層48bの不純物濃度は、ボディコンタクト領域48aよりも低い。低濃度ボディ層48bによって、エミッタ領域44がIGBTドリフト層50から分離されている。ゲート電極54は、エミッタ領域44とIGBTドリフト層50を分離している範囲の低濃度ボディ層48bにゲート絶縁膜56を介して対向している。
IGBTドリフト層50は、ボディ層48の下側に形成されている。IGBTドリフト層50は、n型である。IGBTドリフト層50は、ドリフト層50aとバッファ層50bを備えている。ドリフト層50aは、ボディ層48の下側に形成されている。ドリフト層50aは、不純物濃度が低い。ドリフト層50aは、ダイオードドリフト層28と略同じ不純物濃度を有しており、ダイオードドリフト層28と連続する層である。バッファ層50bは、ドリフト層50aの下側に形成されている。バッファ層50bは、ドリフト層50aよりも不純物濃度が高い。
コレクタ層52は、IGBTドリフト層50の下側に形成されている。コレクタ層52は、半導体基板12の下面に露出する範囲に形成されている。コレクタ層52は、p型であり、不純物濃度が高い。コレクタ層52は、共通電極60に対してオーミック接続されている。
エミッタ領域44、ボディ層48、IGBTドリフト層50、コレクタ層52、及び、ゲート電極54によってIGBTが形成されている。
ダイオード領域20とIGBT領域40の間には、分離領域70が形成されている。分離領域70は、半導体基板12の上面からゲート電極54の下端より深い深さまでの範囲に形成されている。分離領域70は、アノード層26及びボディ層48に接している。分離領域70は、p型である。分離領域70の不純物濃度は、低濃度アノード層26b及び低濃度ボディ層48bより高い。
分離領域70の下側では、ダイオードドリフト層28とドリフト層50aが連続している。また、分離領域70の下側には、カソード層30とコレクタ層52の境界が位置している。
ダイオードドリフト層28内には、ダイオード低ライフタイム領域39が形成されている。ダイオード低ライフタイム領域39内には、半導体基板12に荷電粒子を打ち込むことによって形成された結晶欠陥が存在している。ダイオード低ライフタイム領域39内の結晶欠陥密度は、その周囲のダイオードドリフト層28に比べて極めて高い。ダイオード低ライフタイム領域39は、アノード層26の近傍の深さであり、分離領域70の下端より深い深さに形成されている。
アノード電極22と共通電極60の間に、アノード電極22がプラスとなる電圧(すなわち、順電圧)を印加すると、ダイオードがオンする。すなわち、アノード電極22から、アノード層26、ダイオードドリフト層28、及び、カソード層30を経由して、共通電極60に電流が流れる。その後、ダイオードに印加される電圧が順電圧から逆電圧に切り換えられると、ダイオードが逆回復動作を行う。すなわち、順電圧印加時にダイオードドリフト層28内に存在していたホールがアノード電極22に排出され、順電圧印加時にダイオードドリフト層28内に存在していた電子が共通電極60に排出される。これによって、ダイオードに逆電流が流れる。逆電流は、短時間で減衰し、その後は、ダイオードに流れる電流は略ゼロとなる。ダイオード低ライフタイム領域39内の結晶欠陥は、キャリアの再結合中心として機能する。したがって、逆回復動作時に、ダイオードドリフト層28内のキャリアの多くが、ダイオード低ライフタイム領域39内で再結合により消滅する。したがって、半導体装置10では、逆回復動作時に生じる逆電流が抑制される。
(半導体装置10の製造方法)
実施形態に係る半導体装置10の製造方法について説明する。図2は、実施形態に係る製造方法のフローチャートを示している。半導体装置10は、低濃度にn型不純物を含有するシリコンからなる半導体ウエハから製造される。
ステップS2では、半導体ウエハに、半導体装置10の上面側の構造(すなわち、アノード層26、エミッタ領域44、ボディ層48、分離領域70、ゲート電極54、アノード電極22、及び、エミッタ電極42)を形成する。上面側の構造の形成方法は従来公知であるので、その詳細については説明を省略する。
ステップS4では、半導体ウエハの下面を研磨する。
ステップS6では、図3に示すように、半導体ウエハ100と荷電粒子照射装置102との間にマスク104を配置する。マスク104はアルミニウム製の部材であり、厚みが薄い第1部分104aと厚みが厚い第2部分104bを有している。ここでは、図4に示すように、ダイオード領域20に第2部分104bが重なり、IGBT領域40に第1部分104aが重なるようにマスク104を配置する。そして、荷電粒子照射装置102から半導体ウエハ100の下面に向けて荷電粒子を照射する。ステップS6は、以下の二式の関係を満たすように、マスク104の厚さと荷電粒子の照射エネルギーを調節して行う。
(数1)Rp1>A・d2+d3
(数2)Rp1≒A・d1+d4
なお、上記数式において、A=Rp1/Rp2である。Rp1は照射された荷電粒子の半導体ウエハ100中(すなわち、Si中)における最大飛程距離であり、Rp2は照射された荷電粒子のマスク104中(すなわち、Al中)における最大飛程距離である。また、d1はマスク104の第2部分104bの厚さであり、d2はマスク104の第1部分104aの厚さであり、d3は半導体ウエハ100の厚さであり、d4は半導体ウエハ100の下面からの低ライフタイム領域39を形成すべき位置までの距離(深さ)である。上記の(数1)が満たされるので、荷電粒子照射装置102から第1部分104aに向けて照射された荷電粒子は、マスク104と半導体ウエハ100を通過(貫通)する。荷電粒子が半導体ウエハ100を通過する際には半導体ウエハ100に少量の結晶欠陥が形成されるものの、結晶欠陥が高濃度に形成されることはない。一方、上記の(数2)が満たされるので、荷電粒子照射装置102から第2部分104bに向けて照射された荷電粒子は、マスク104を通過した後に半導体ウエハ100に注入され、半導体ウエハ100中でエネルギーを失って停止する。荷電粒子は、半導体ウエハ100の下面から距離d3の位置近傍で停止する。荷電粒子は、停止する際に周囲に多量の結晶欠陥を生成する。したがって、マスク104の第2部分104bに対応する範囲の半導体ウエハ100には、下面から距離d3の位置近傍に低ライフタイム領域39が形成される。すなわち、ダイオード領域20内のドリフト層28中に選択的に低ライフタイム領域39が形成される。
ステップS8では、半導体ウエハ100に、半導体装置10の下面側の構造(すなわち、カソード層30、バッファ層50b、コレクタ層52、共通電極60)を形成する。下面側の構造の形成方法は従来公知であるので、その詳細については説明を省略する。下面側の構造を形成した後に半導体ウエハ100をダイシングすることで、半導体装置10が完成する。
以上に説明したように、本実施形態の製造方法では、マスク104の第1部分104aでも第2部分104bでも、荷電粒子照射装置102から照射された荷電粒子がマスク104を通過する。マスク104中で荷電粒子が停止しないので、マスク104へのダメージが軽減される。これにより、マスク104の耐用期間を向上させることができる。
また、上述した製造方法では、マスク104のうち厚い第2部分104bを通過した荷電粒子を半導体ウエハ100中で停止させるので、第2部分104bの厚さによって半導体ウエハ100中における荷電粒子の停止位置を制御することができる。従来の製造方法のように、マスクと別にアブソーバ板を用いる必要がない。
また、従来の製造方法で用いるマスクのように貫通孔を有するマスクでは、遮蔽部の周囲を一巡するように貫通孔を配置することはできない。本実施形態のマスク104は貫通孔を有していないので、制限を受けることなく第1部分104aと第2部分104bを自由に配置することができる。すなわち、荷電粒子を注入する領域を自由に設定することができる。
なお、上述した実施形態では、アルミニウム製のマスクを用いたが、Si製やMgO製のマスクを用いてもよい。
また、上述した実施形態では、薄い第1部分104aと厚い第2部分104bを有するマスク104を用いたが、図5に示すように、貫通孔112が形成されているマスク110を用いてもよい。図5の例では、荷電粒子照射装置102と半導体ウエハ100の間に、マスク110とアブソーバ板114(例えば、アルミニウムの板)を配置している。荷電粒子照射装置102により照射された荷電粒子は、最初に、アブソーバ板114を貫通する。アブソーバ板を通過した後にマスク110の貫通孔112(第1部分の一例)を通過した荷電粒子は、半導体ウエハ100を貫通する。アブソーバ板114を通過した後にマスク110の貫通孔112以外の部分(第2部分の一例)を通過(貫通)した荷電粒子は、半導体ウエハ100中で停止する。したがって、半導体ウエハ100に選択的に低ライフタイム領域を形成することができる。また、全ての荷電粒子がマスク110を通過するので、マスク110の耐用期間を向上させることができる。また、図5の例では、アブソーバ板114の厚さによって、荷電粒子が半導体ウエハ100中で停止する位置を調節することができる。
また、図6に示すように、アブソーバ板114を使用せずに、貫通孔112を有するマスク110のみを使用して、荷電粒子を照射してもよい。この場合でも、荷電粒子の照射エネルギーやマスク110の厚さを調節することで、荷電粒子が半導体ウエハ100中で停止する位置を調節することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:半導体基板
20:ダイオード領域
22:アノード電極
26:アノード層
26a:アノードコンタクト領域
26b:低濃度アノード層
28:ダイオードドリフト層
28:ドリフト層
30:カソード層
39:ダイオード低ライフタイム領域
39:低ライフタイム領域
40:IGBT領域
42:エミッタ電極
44:エミッタ領域
48:ボディ層
48a:ボディコンタクト領域
48b:低濃度ボディ層
50:ドリフト層
50a:ドリフト層
50b:バッファ層
52:コレクタ層
54:ゲート電極
56:ゲート絶縁膜
58:絶縁膜
60:共通電極
70:分離領域
100:半導体ウエハ
102:荷電粒子照射装置
104:マスク

Claims (2)

  1. 半導体装置の製造方法であって、
    厚さが薄い第1部分と第1部分より厚さが厚い第2部分を有するマスク、または、貫通孔からなる第1部分と所定の厚さの第2部分を有するマスクを荷電粒子照射装置と半導体基板の間に配置した状態で、第1部分に向けて照射された荷電粒子が第1部分と半導体基板を通過し、第2部分に向けて照射された荷電粒子が第2部分を通過して半導体基板中で停止するように、荷電粒子照射装置から半導体基板に向けて荷電粒子を照射する荷電粒子照射工程、
    を有する製造方法。
  2. 前記半導体装置は、IGBTとダイオードを有する縦型の半導体装置であって、
    マスクの第1部分を通過した荷電粒子が、IGBTに対応する領域の半導体基板を通過し、
    マスクの第2部分を通過した荷電粒子が、ダイオードのドリフト領域に対応する半導体基板の領域中で停止する、
    請求項1に記載の製造方法。
JP2009270692A 2009-11-27 2009-11-27 半導体装置の製造方法 Expired - Fee Related JP5609078B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009270692A JP5609078B2 (ja) 2009-11-27 2009-11-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009270692A JP5609078B2 (ja) 2009-11-27 2009-11-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011114239A true JP2011114239A (ja) 2011-06-09
JP5609078B2 JP5609078B2 (ja) 2014-10-22

Family

ID=44236331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009270692A Expired - Fee Related JP5609078B2 (ja) 2009-11-27 2009-11-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5609078B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297414A (ja) * 1994-04-25 1995-11-10 Toshiba Corp 半導体装置とその製造方法
JPH10178019A (ja) * 1996-10-17 1998-06-30 Toshiba Corp 半導体装置およびその製造方法
JP2006156899A (ja) * 2004-12-01 2006-06-15 Seiko Epson Corp ステンシルマスク、半導体基板、電子デバイスおよび電子機器
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP2009272550A (ja) * 2008-05-09 2009-11-19 Toyota Motor Corp 半導体装置
JP2010147239A (ja) * 2008-12-18 2010-07-01 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297414A (ja) * 1994-04-25 1995-11-10 Toshiba Corp 半導体装置とその製造方法
JPH10178019A (ja) * 1996-10-17 1998-06-30 Toshiba Corp 半導体装置およびその製造方法
JP2006156899A (ja) * 2004-12-01 2006-06-15 Seiko Epson Corp ステンシルマスク、半導体基板、電子デバイスおよび電子機器
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP2009272550A (ja) * 2008-05-09 2009-11-19 Toyota Motor Corp 半導体装置
JP2010147239A (ja) * 2008-12-18 2010-07-01 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5609078B2 (ja) 2014-10-22

Similar Documents

Publication Publication Date Title
KR101218459B1 (ko) 다이오드 영역과 igbt 영역을 갖는 반도체 기판을 구비하는 반도체 장치
JP5282822B2 (ja) ダイオード領域とigbt領域を有する半導体基板を備える半導体装置
JP5472462B2 (ja) 半導体装置の製造方法
US8330185B2 (en) Semiconductor device having semiconductor substrate including diode region and IGBT region
JP5375974B2 (ja) 半導体装置の製造方法
JP6222140B2 (ja) 半導体装置
JP5499692B2 (ja) 半導体装置及びその製造方法
JP5969927B2 (ja) ダイオード、電力変換装置
JP7003688B2 (ja) 半導体装置及びその製造方法
JP2015118991A (ja) 半導体装置
JP2010147239A (ja) 半導体装置及びその製造方法
JP6073092B2 (ja) ダイオード及び電力変換システム、並びにダイオードの製造方法
JP2010219258A (ja) 半導体装置
JP2010067901A (ja) 半導体装置とその製造方法
JP2011129619A (ja) 半導体装置の製造方法
JP6665713B2 (ja) 半導体装置
JP2011054813A (ja) 縦型半導体装置
WO2015037101A1 (ja) 半導体装置とその製造方法
CN110582851B (zh) 半导体装置
JP5609078B2 (ja) 半導体装置の製造方法
US20160005843A1 (en) Semiconductor device and manufacturing method thereof
TW201403810A (zh) 半導體裝置
JP6404306B2 (ja) パワー半導体デバイス、半導体デバイス、および電荷キャリア数を調整するための方法
JP2011108915A (ja) 半導体装置の製造方法
JP2023176902A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

LAPS Cancellation because of no payment of annual fees