JP7003688B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7003688B2
JP7003688B2 JP2018010508A JP2018010508A JP7003688B2 JP 7003688 B2 JP7003688 B2 JP 7003688B2 JP 2018010508 A JP2018010508 A JP 2018010508A JP 2018010508 A JP2018010508 A JP 2018010508A JP 7003688 B2 JP7003688 B2 JP 7003688B2
Authority
JP
Japan
Prior art keywords
region
range
insulating film
gate insulating
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018010508A
Other languages
English (en)
Other versions
JP2019129250A (ja
Inventor
圭佑 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018010508A priority Critical patent/JP7003688B2/ja
Priority to DE102019101565.0A priority patent/DE102019101565B4/de
Priority to US16/255,371 priority patent/US10615291B2/en
Priority to CN201910070123.5A priority patent/CN110085671B/zh
Publication of JP2019129250A publication Critical patent/JP2019129250A/ja
Application granted granted Critical
Publication of JP7003688B2 publication Critical patent/JP7003688B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本明細書に開示の技術は、半導体装置及びその製造方法に関する。
特許文献１には、半導体基板と、トレンチと、ゲート絶縁膜と、ゲート電極、を備える半導体装置が開示されている。トレンチは、半導体基板の上面に設けられている。ゲート絶縁膜は、トレンチの内面を覆っている。ゲート電極は、トレンチ内に配置されており、ゲート絶縁膜によって半導体基板から絶縁されている。また、半導体基板が、エミッタ領域と、上部ボディ領域と、中間領域と、下部ボディ領域と、ドリフト領域と、コレクタ領域、を有している。エミッタ領域は、半導体基板の上面に露出しており、ゲート絶縁膜に接しているｎ型領域である。上部ボディ領域は、エミッタ領域の下側でゲート絶縁膜に接しているｐ型領域である。中間領域は、上部ボディ領域の下側でゲート絶縁膜に接しているｎ型領域である。下部ボディ領域は、中間領域の下側でゲート絶縁膜に接しているｐ型領域である。ドリフト領域は、下部ボディ領域の下側でゲート絶縁膜に接しているｎ型領域である。コレクタ領域は、ドリフト領域に対して下側から接するｐ型領域である。
特許文献１の半導体装置では、オン動作において、コレクタ領域から上部ボディ領域へ向かう正孔の流れが、中間領域によって抑制される。このため、中間領域の下側の下部ボディ領域とドリフト領域に正孔が蓄積される。ドリフト領域内の正孔（すなわち、少数キャリア）の濃度が高くなることにより、ドリフト領域の抵抗が低下し、半導体装置で生じる損失が低減される。
特開２００５－２１００４７号公報
上述したように、特許文献１の半導体装置がオンするときに、正孔が下部ボディ領域内に蓄積される。下部ボディ領域内のゲート絶縁膜近傍に正孔が蓄積されると、ゲート電極の下部ボディ領域に対向する部分に電子が引き寄せられる。下部ボディ領域に蓄積された正孔と引き寄せられた電子との間に容量が形成されるため、見かけ上、ゲート－エミッタ間の容量が低下する。以下では、この現象を、ネガティブキャパシタンス効果という。ネガティブキャパシタンス効果によってゲート－エミッタ間の容量が低下することに応じて、ゲート電圧が大きく変動するため、半導体装置の信頼性が低下する。本明細書では、中間領域を有する半導体装置において、ネガティブキャパシタンス効果を抑制する技術を提供する。
本明細書が開示する半導体装置は、半導体基板と、トレンチと、ゲート絶縁膜と、ゲート電極、を備えている。前記トレンチは、前記半導体基板の上面に設けられている。前記ゲート絶縁膜は、前記トレンチの内面を覆っている。前記ゲート電極は、前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されている。前記半導体基板が、エミッタ領域と、上部ボディ領域と、中間領域と、下部ボディ領域と、ドリフト領域と、コレクタ領域、を有している。前記エミッタ領域は、前記上面に露出しており、前記ゲート絶縁膜に接しているｎ型領域である。前記上部ボディ領域は、前記エミッタ領域の下側で前記ゲート絶縁膜に接しているｐ型領域である。前記中間領域は、前記上部ボディ領域の下側で前記ゲート絶縁膜に接しているｎ型領域である。前記下部ボディ領域は、前記中間領域の下側で前記ゲート絶縁膜に接しているｐ型領域である。前記ドリフト領域は、前記下部ボディ領域の下側で前記ゲート絶縁膜に接しているｎ型領域である。前記コレクタ領域は、前記ドリフト領域に対して下側から接するｐ型領域である。前記下部ボディ領域が、第１範囲と、前記第１範囲よりも結晶欠陥密度が高い第２範囲を有している。前記第２範囲が、前記ゲート絶縁膜に接しており、前記第１範囲が、前記第２範囲に対して前記ゲート絶縁膜と反対側で接している。
上記の半導体装置では、下部ボディ領域が、第１範囲と、第１範囲よりも結晶欠陥密度が高い第２範囲を有している。そして、第２範囲がゲート絶縁膜に接しており、第１範囲が第２範囲に対してゲート絶縁膜と反対側で接している。結晶欠陥は、再結合中心として機能する。したがって、結晶欠陥密度が高い第２範囲では、キャリアのライフタイムが短い。このため、下部ボディ領域の第２範囲に流入した正孔は、第１範囲に流入した正孔よりも短時間で消滅する。その結果、ゲート絶縁膜近傍の下部ボディ領域では、正孔が蓄積され難い。したがって、この半導体装置は、オンするときに、ネガティブキャパシタンス効果によるゲート電圧の変動が生じ難い。
実施例１の半導体装置１０の上面図。 図１のＩＩ－ＩＩ線における縦断面図。 比較例の半導体装置の要部断面図であり、ネガティブキャパシタンス効果を説明するための図。 実施例１の半導体装置１０及び比較例の半導体装置のターンオン時のゲート電圧を示す図。 実施例１の半導体装置１０及び比較例の半導体装置のターンオン時の電流値を示す図。 実施例１の半導体装置１０及び比較例の半導体装置がダイオードと直列に接続された場合に、ダイオードに印加されるサージ電圧を示す図。 半導体装置１０の製造工程の説明図。 半導体装置１０の製造工程の説明図。 実施例２の半導体装置１０ａの図２に対応する縦断面図。 実施例２の半導体装置１０ａの製造工程の説明図。 実施例３の半導体装置１０ｂの図２に対応する縦断面図。 変形例の半導体装置の図２に対応する縦断面図。 他の変形例の半導体装置の図１に対応する上面図。 他の変形例の半導体装置の図１に対応する上面図。 他の変形例の半導体装置の図１に対応する上面図。
図１及び図２に示すように、実施例１の半導体装置１０は、半導体基板１２と、半導体基板１２の上面１２ａ及び下面１２ｂに形成された電極、絶縁体等を備える。半導体基板１２は、例えば、シリコンによって構成されている。半導体基板１２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が形成されているＩＧＢＴ領域１６と、ダイオードが形成されているダイオード領域１８を有する。すなわち、半導体装置１０は、いわゆるＲＣ－ＩＧＢＴ（Reverse Conducting-IGBT）である。図１に示すように、ＩＧＢＴ領域１６とダイオード領域１８は、一方向に沿って交互に繰り返すように配置されている。
図２に示すように、半導体基板１２の上面１２ａには、複数のトレンチ４０が形成されている。各トレンチ４０は、図２の紙面に対して垂直方向に互いに平行に伸びている。ＩＧＢＴ領域１６とダイオード領域１８のそれぞれに、複数のトレンチ４０が形成されている。
ＩＧＢＴ領域１６内の各トレンチ４０の内面は、ゲート絶縁膜４２に覆われている。ＩＧＢＴ領域１６内の各トレンチ４０内には、ゲート電極４４が配置されている。ゲート電極４４は、ゲート絶縁膜４２によって半導体基板１２から絶縁されている。ゲート電極４４の上面は、層間絶縁膜４６に覆われている。
ダイオード領域１８内のトレンチ４０の内面は、絶縁膜５２に覆われている。ダイオード領域１８内の各トレンチ４０内には、制御電極５４が配置されている。制御電極５４は、絶縁膜５２によって半導体基板１２から絶縁されている。制御電極５４の上面は、層間絶縁膜５６に覆われている。制御電極５４の電位は、ゲート電極４４の電位から独立して制御される。
半導体基板１２の上面１２ａには、上部電極６０が形成されている。上部電極６０は、層間絶縁膜４６によってゲート電極４４から絶縁されており、層間絶縁膜５６によって制御電極５４から絶縁されている。半導体基板１２の下面１２ｂには、下部電極６２が形成されている。
ＩＧＢＴ領域１６の内部には、エミッタ領域２０、上部ボディ領域２２、ＩＧＢＴ中間領域２４、下部ボディ領域２６、ドリフト領域２８及びコレクタ領域３０が形成されている。
エミッタ領域２０は、ｎ型領域であり、半導体基板１２の上面１２ａに露出している。エミッタ領域２０は、上部電極６０にオーミック接触している。エミッタ領域２０は、ゲート絶縁膜４２に接している。
上部ボディ領域２２は、ｐ型領域であり、エミッタ領域２０の周囲に配置されている。上部ボディ領域２２は、エミッタ領域２０の下側でゲート絶縁膜４２に接している。上部ボディ領域２２は、ボディコンタクト領域２２ａと低濃度ボディ領域２２ｂを有している。
ボディコンタクト領域２２ａは、高濃度のｐ型不純物を含有するｐ型領域である。ボディコンタクト領域２２ａは、半導体基板１２の上面１２ａに露出している。ボディコンタクト領域２２ａは、上部電極６０にオーミック接触している。ボディコンタクト領域２２ａは、エミッタ領域に隣接している。
低濃度ボディ領域２２ｂは、ボディコンタクト領域２２ａよりもｐ型不純物濃度が低いｐ型領域である。低濃度ボディ領域２２ｂは、エミッタ領域２０とボディコンタクト領域２２ａの下側に形成されている。低濃度ボディ領域２２ｂは、エミッタ領域２０の下側でゲート絶縁膜４２に接している。
ＩＧＢＴ中間領域２４は、ｎ型領域であり、上部ボディ領域２２（すなわち、低濃度ボディ領域２２ｂ）の下側に形成されている。ＩＧＢＴ中間領域２４は、上部ボディ領域２２によってエミッタ領域２０から分離されている。ＩＧＢＴ中間領域２４は、上部ボディ領域２２の下側でゲート絶縁膜４２に接している。
下部ボディ領域２６は、ｐ型領域であり、ＩＧＢＴ中間領域２４の下側に形成されている。下部ボディ領域２６は、ＩＧＢＴ中間領域２４によって上部ボディ領域２２から分離されている。下部ボディ領域２６は、ＩＧＢＴ中間領域２４の下側でゲート絶縁膜４２に接している。下部ボディ領域２６は、低密度結晶欠陥範囲２６ａと高密度結晶欠陥範囲２６ｂを有している。高密度結晶欠陥範囲２６ｂの結晶欠陥密度は、低密度結晶欠陥範囲２６ａの結晶欠陥密度よりも高い。
高密度結晶欠陥範囲２６ｂは、ゲート絶縁膜４２に接する範囲に配置されている。低密度結晶欠陥範囲２６ａは、高密度結晶欠陥範囲２６ｂに対してゲート絶縁膜４２と反対側で接している。すなわち、低密度結晶欠陥範囲２６ａは、２つのトレンチ４０の間で、２つの高密度結晶欠陥範囲２６ｂに挟まれた位置に配置されている。
ドリフト領域２８は、ｎ型領域であり、下部ボディ領域２６の下側に形成されている。ドリフト領域２８は、下部ボディ領域２６によってＩＧＢＴ中間領域２４から分離されている。ドリフト領域２８は、低濃度ドリフト領域２８ａとバッファ領域２８ｂを有している。
低濃度ドリフト領域２８ａは、エミッタ領域２０よりも低濃度のｎ型不純物を含有するｎ型領域である。低濃度ドリフト領域２８ａは、下部ボディ領域２６の下側に形成されている。低濃度ドリフト領域２８ａは、下部ボディ領域２６によってＩＧＢＴ中間領域２４から分離されている。低濃度ドリフト領域２８ａは、下部ボディ領域２６の下側において、トレンチ４０の下端部近傍のゲート絶縁膜４２と接している。
バッファ領域２８ｂは、低濃度ドリフト領域２８ａよりも高濃度のｎ型不純物を含有するｎ型領域である。バッファ領域２８ｂは、低濃度ドリフト領域２８ａの下側に形成されている。
コレクタ領域３０は、高濃度のｐ型不純物を含有するｐ型領域である。コレクタ領域３０は、ドリフト領域２８（すなわち、バッファ領域２８ｂ）の下側に形成されている。コレクタ領域３０は、ドリフト領域２８によって下部ボディ領域２６から分離されている。コレクタ領域３０は、半導体基板１２の下面１２ｂに露出している。コレクタ領域３０は、下部電極６２にオーミック接触している。
ＩＧＢＴ領域１６内には、エミッタ領域２０、上部ボディ領域２２、ＩＧＢＴ中間領域２４、下部ボディ領域２６、ドリフト領域２８、コレクタ領域３０及びゲート電極４４等によって、上部電極６０と下部電極６２の間に接続されたＩＧＢＴが形成されている。半導体装置１０がＩＧＢＴとして動作する場合には、上部電極６０がエミッタ電極であり、下部電極６２がコレクタ電極である。
ダイオード領域１８の内部には、上部アノード領域３２、ダイオード中間領域３４、下部アノード領域３６及びカソード領域３８が形成されている。
上部アノード領域３２は、ｐ型領域であり、半導体基板１２の上面１２ａに露出している。上部アノード領域３２は、絶縁膜５２に接している。上部アノード領域３２は、アノードコンタクト領域３２ａと低濃度アノード領域３２ｂを有している。
アノードコンタクト領域３２ａは、高濃度のｐ型不純物を含有するｐ型領域である。アノードコンタクト領域３２ａは、半導体基板１２の上面１２ａに露出している。アノードコンタクト領域３２ａは、上部電極６０にオーミック接触している。
低濃度アノード領域３２ｂは、アノードコンタクト領域３２ａよりも低濃度のｐ型不純物を含有するｐ型領域である。低濃度アノード領域３２ｂは、アノードコンタクト領域３２ａの下側の領域を含むアノードコンタクト領域３２ａの周囲の領域に形成されている。低濃度アノード領域３２ｂは、絶縁膜５２に接している。低濃度アノード領域３２ｂの一部は、アノードコンタクト領域３２ａに隣接する位置で半導体基板１２の上面１２ａに露出している。
ダイオード中間領域３４は、ｎ型領域であり、上部アノード領域３２（すなわち、低濃度アノード領域３２ｂ）の下側に形成されている。ダイオード中間領域３４は、上部アノード領域３２の下側で絶縁膜５２に接している。ダイオード中間領域３４は、ＩＧＢＴ領域１６内のＩＧＢＴ中間領域２４と略同じ深さに形成されている。
下部アノード領域３６は、ｐ型領域であり、ダイオード中間領域３４の下側に形成されている。下部アノード領域３６は、ダイオード中間領域３４によって上部アノード領域３２から分離されている。下部アノード領域３６は、ダイオード中間領域３４の下側で絶縁膜５２に接している。下部アノード領域３６は、ＩＧＢＴ領域１６内の下部ボディ領域２６と略同じ深さに形成されている。
カソード領域３８は、ドリフト領域２８と繋がっているｎ型領域である。カソード領域３８は、下部アノード領域３６の下側に形成されている。カソード領域３８は、下部アノード領域３６によってダイオード中間領域３４から分離されている。カソード領域３８は、半導体基板１２の下面１２ｂに露出している。カソード領域３８は、下部電極６２にオーミック接触している。カソード領域３８は、低濃度ドリフト領域３８ａと、バッファ領域３８ｂと、カソードコンタクト領域３８ｃを有している。
低濃度ドリフト領域３８ａは、下部アノード領域３６の下側に形成されている。低濃度ドリフト領域３８ａは、下部アノード領域３６によってダイオード中間領域３４から分離されている。低濃度ドリフト領域３８ａは、下部アノード領域３６の下側において、トレンチ４０の下端部近傍の絶縁膜５２と接している。低濃度ドリフト領域３８ａは、ＩＧＢＴ領域１６内の低濃度ドリフト領域２８ａと略同じｎ型不純物濃度を有している。低濃度ドリフト領域３８ａは、ＩＧＢＴ領域１６内の低濃度ドリフト領域２８ａと繋がっている。
バッファ領域３８ｂは、低濃度ドリフト領域３８ａの下側に形成されている。バッファ領域３８ｂは、低濃度ドリフト領域３８ａよりも高濃度のｎ型不純物を含有するｎ型領域である。バッファ領域３８ｂは、ＩＧＢＴ領域１６内のバッファ領域２８ｂと略同じｎ型不純物濃度を有している。バッファ領域３８ｂは、ＩＧＢＴ領域１６内のバッファ領域２８ｂと繋がっている。
カソードコンタクト領域３８ｃは、バッファ領域３８ｂよりも高濃度のｎ型不純物を含有するｎ型領域である。カソードコンタクト領域３８ｃは、バッファ領域３８ｂの下側に形成されている。カソードコンタクト領域３８ｃは、半導体基板１２の下面に露出している。カソードコンタクト領域３８ｃは、下部電極６２にオーミック接触している。カソードコンタクト領域３８ｃは、ＩＧＢＴ領域１６内のコレクタ領域３０に隣接している。
ダイオード領域１８内には、上部アノード領域３２、ダイオード中間領域３４、下部アノード領域３６及びカソード領域３８等によって、上部電極６０と下部電極６２の間に接続されたダイオードが形成されている。半導体装置１０がダイオードとして動作する場合には、上部電極６０がアノード電極であり、下部電極６２がカソード電極である。すなわち、ダイオードは、ＩＧＢＴに対して逆並列に接続されている。
次に、半導体装置１０の動作について説明する。まず、ＩＧＢＴの動作について説明する。下部電極６２が上部電極６０よりも高電位となる電圧が印加された状態において、ゲート電極４４の電位を上昇させる場合を考える。ゲート電極４４の電位が上昇すると、ゲート絶縁膜４２に隣接する範囲の上部ボディ領域２２と下部ボディ領域２６にチャネルが形成される。すると、電子が、上部電極６０から、エミッタ領域２０、上部ボディ領域２２のチャネル、ＩＧＢＴ中間領域２４、下部ボディ領域２６のチャネル、ドリフト領域２８及びコレクタ領域３０を経由して下部電極６２へ向かって流れる。また、正孔が、下部電極６２から、コレクタ領域３０、ドリフト領域２８、下部ボディ領域２６、ＩＧＢＴ中間領域２４及び上部ボディ領域２２を経由して上部電極６０へ向かって流れる。このときに、コレクタ領域３０から上部ボディ領域２２へ向かう正孔の流れが、ＩＧＢＴ中間領域２４によって抑制される。このため、ＩＧＢＴ中間領域２４の下側に位置する下部ボディ領域２６とドリフト領域２８に正孔が蓄積される。このように、半導体装置１０がオンする際には、ドリフト領域２８内の正孔（すなわち、少数キャリア）の濃度が高くなることにより、ドリフト領域２８の抵抗が低下し、半導体装置１０で生じる損失が低減される。
ここで、図３を参照して、ネガティブキャパシタンス効果について説明する。図３は、比較例の半導体装置の構成を示しており、図２におけるＩＧＢＴ領域１６内のトレンチ４０の近傍に対応する図である。図３に示すように、この半導体装置は、トレンチ１４０と、トレンチ１４０の内面を覆うゲート絶縁膜１４２と、トレンチ１４０内に配置されるゲート電極１４４を有している。また、半導体基板１１２が、エミッタ領域１２０と、上部ボディ領域１２２（ボディコンタクト領域１２２ａ及び低濃度ボディ領域１２２ｂ）と、ＩＧＢＴ中間領域１２４と、下部ボディ領域１２６と、ドリフト領域１２８を有している。半導体基板１１２よりも上側の構成は、図示を省略している。この半導体装置では、本実施例の半導体装置１０と異なり、ＩＧＢＴ中間領域１２４のｎ型不純物濃度が略一定である。また、本実施例の半導体装置１０と比較して、ゲート絶縁膜近傍の下部ボディ領域１２６の結晶欠陥密度が低い。
比較例の半導体装置では、ゲート電極１４４の電位が上昇すると、下部電極（図示省略）から供給される正孔Ｈが下部ボディ領域１２６とドリフト領域１２８に蓄積する。このとき、ゲート絶縁膜１４２近傍に蓄積された正孔Ｈによって、ゲート電極１４４内に電子Ｅが引き寄せられる。このとき、正孔Ｈと電子Ｅによって容量Ｃｎｅｇが形成される。このとき形成される容量Ｃｎｅｇには、ゲート－エミッタ間の容量Ｃｇｅとは逆向きの電荷が蓄積されるため、見かけ上のゲート－エミッタ間の容量Ｃｇｅが低下する。このように、ゲート電極１４４内に誘起された電子によって、ゲート－エミッタ間の容量が低下する現象が、ネガティブキャパシタンス効果である。
比較例の半導体装置では、上記のネガティブキャパシタンス効果が生じると、図４の破線２００で示すように、ゲート電極１４４を充電する過程でゲート電圧Ｖｇが急峻に立ち上がる。その結果、図５の破線３００で示すように、半導体装置に大きな電流Ｉｃが流れる。したがって、比較例の半導体装置では、スイッチング損失が増大する。また、ゲート電圧がゲート電極１４４の耐圧を超えてしまい、ゲートリーク電流が増大する場合がある。また、比較例の半導体装置とダイオード（不図示）とが直列に接続される場合（例えば、インバータ）には、半導体装置がオンするとき（すなわち、ダイオードがオンからオフに切り換わり、逆回復電流Ｉａｋが流れるとき）に、図６の破線４００で示すように、当該ダイオードに大きなサージ電圧Ｖａｋが印加される。
一方、本実施例の半導体装置１０では、下部ボディ領域２６が、低密度結晶欠陥範囲２６ａと、低密度結晶欠陥範囲２６ａよりも結晶欠陥密度が高い高密度結晶欠陥範囲２６ｂを有している。そして、高密度結晶欠陥範囲２６ｂは、ゲート絶縁膜４２に接する範囲に配置されている。結晶欠陥は、再結合中心として機能するため、結晶欠陥密度が高い高密度結晶欠陥範囲２６ｂでは、キャリアのライフタイムが短い。このため、コレクタ領域３０から下部ボディ領域２６の高密度結晶欠陥範囲２６ｂに流入した正孔は、短時間で消滅する。その結果、高密度結晶欠陥範囲２６ｂ（すなわち、ゲート絶縁膜４２近傍の下部ボディ領域２６）では、正孔が蓄積され難い。
以上に説明したように、高密度結晶欠陥範囲２６ｂによって、高密度結晶欠陥範囲２６ｂにおける正孔の蓄積が抑制される。したがって、この半導体装置１０では、ネガティブキャパシタンス効果を抑制することができる。
この結果、図４の実線２１０で示すように、ゲート電極４４の電位を上昇させる過程において、ネガティブキャパシタンス効果によるゲート電圧の急峻な立ち上がりを抑制することができる。このため、ゲート電極４４を充電する際に、ゲート電圧が大きく変動することを抑制することができる。この結果、図５の実線３１０で示すように、半導体装置１０に大きな電流が流れることを抑制することができる。さらに、半導体装置１０とダイオード（不図示）とが直列に接続される場合（例えば、インバータ）には、半導体装置１０がオンするとき（すなわち、ダイオードがオンからオフに切り換わり、逆回復電流Ｉａｋが流れるとき）に、図６の実線４１０で示すように、当該ダイオードに大きなサージ電圧Ｖａｋが印加されることを抑制することができる。したがって、この半導体装置１０の信頼性を向上することができる。
その後、ゲート電極４４の電位を低下させると、チャネルが消失し、ＩＧＢＴがオフする。
次に、ダイオードの動作について説明する。ダイオードをオンさせる場合には、上部電極６０が下部電極６２よりも高電位となる電圧を印加する。すると、上部電極６０からアノードコンタクト領域３２ａ、低濃度アノード領域３２ｂ、ダイオード中間領域３４、下部アノード領域３６及びカソード領域３８を経由して、下部電極６２へ向かって電流が流れる。その後、下部電極６２と上部電極６０の間の電圧を逆電圧に切り換えると、ダイオードが逆回復動作を行う。すなわち、ダイオード領域１８内の低濃度ドリフト領域３８ａに蓄積されている正孔が、下部アノード領域３６、ダイオード中間領域３４及び上部アノード領域３２を経由して上部電極６０へ排出される。これにより、ダイオードに逆回復電流が流れる。そして、低濃度ドリフト領域３８ａに蓄積されている正孔が排出されると、ダイオードがオフする。
次に、半導体装置１０の製造方法について説明する。まず、図７に示すように、従来公知の方法により、各トレンチ４０、ＩＧＢＴ領域１６、ダイオード領域１８等を形成した、半導体基板１２を準備する。次いで、図８に示すように、マスク８０（例えば、シリコンマスク）を配置し、荷電粒子（例えば、ヘリウムイオン）を照射する。このとき、ゲート絶縁膜４２近傍の下部ボディ領域２６で荷電粒子が停止するように、荷電粒子の照射エネルギー及びマスク８０の厚さを調整する。また、ゲート絶縁膜４２近傍のみに荷電粒子が注入されるように、荷電粒子の照射範囲を調整する。すなわち、荷電粒子がゲート絶縁膜４２近傍の下部ボディ領域２６の各深さに停止するように、荷電粒子を複数回にわたって選択的に照射する。照射された荷電粒子が停止することによって、高密度の結晶欠陥（すなわち、高密度結晶欠陥範囲２６ｂ）が形成される。なお、下部ボディ領域２６のうち、荷電粒子が照射されなかった範囲が低密度結晶欠陥範囲２６ａとなる。
その後、層間絶縁膜４６、５６、上部電極６０、下部電極６２等を形成することによって、図２に示す半導体装置１０が完成する。
次に、図９を参照して、実施例２の半導体装置１０ａについて説明する。なお、実施例２の半導体装置１０ａの構成のうち、実施例１の半導体装置１０と共通する構成については、説明を省略する。実施例２の半導体装置１０ａでは、図９に示すように、ドリフト領域２８（詳細には、低濃度ドリフト領域２８ａ）が、低密度結晶欠陥範囲２８ｃと高密度結晶欠陥範囲２８ｄを有している。高密度結晶欠陥範囲２８ｄの結晶欠陥密度は、低密度結晶欠陥範囲２８ｃの結晶欠陥密度よりも高い。
高密度結晶欠陥範囲２８ｄは、下部ボディ領域２６の下側において、トレンチ４０の下端部近傍のゲート絶縁膜４２に接する範囲に配置されている。すなわち、高密度結晶欠陥範囲２８ｄは、トレンチ４０の下端部を覆うように配置されている。低密度結晶欠陥範囲２８ｃは、高密度結晶欠陥範囲２８ｄの周囲に配置されている。本実施例では、低密度結晶欠陥範囲２８ｃは、高密度結晶欠陥範囲２８ｄを除く低濃度ドリフト領域２８ａの全域に配置されている。
本実施例の半導体装置１０ａでは、ドリフト領域２８（すなわち、低濃度ドリフト領域２８ａ）が、低密度結晶欠陥範囲２８ｃと、低密度結晶欠陥範囲２８ｃよりも結晶欠陥密度が高い高密度結晶欠陥範囲２８ｄを有している。このため、ドリフト領域２８の高密度結晶欠陥範囲２８ｄに流入した正孔は、短時間で消滅する。高密度結晶欠陥範囲２８ｄは、ゲート絶縁膜４２に接する範囲に配置されているため、ゲート絶縁膜４２の下端部近傍のドリフト領域２８では、正孔が蓄積され難い。したがって、この半導体装置１０ａでは、ドリフト領域２８に蓄積された正孔によるネガティブキャパシタンス効果を抑制することができ、ネガティブキャパシタンス効果に起因するゲート電極４４の電位の変動がより生じ難い。
なお、ドリフト領域２８の高密度結晶欠陥範囲２８ｄの結晶欠陥密度と、下部ボディ領域２６の高密度結晶欠陥範囲２６ｂの結晶欠陥密度の大小関係は限定されない。高密度結晶欠陥範囲２８ｄの結晶欠陥密度の方が高くてもよいし、高密度結晶欠陥範囲２６ｂの結晶欠陥密度の方が高くてもよいし、両者の結晶欠陥密度が略同じであってもよい。
次に、半導体装置１０ａの製造方法について説明する。半導体装置１０ａは、実施例１の図８に示す結晶欠陥（すなわち、高密度結晶欠陥範囲２６ｂ）を形成した後、図１０に示すように、マスク８０よりも厚いマスク９０（例えば、シリコンマスク）を配置し、荷電粒子（例えば、ヘリウムイオン）を照射する。このとき、ゲート絶縁膜４２下端部近傍のドリフト領域２８（すなわち、低濃度ドリフト領域２８ａ）で荷電粒子が停止するように、荷電粒子の照射エネルギー及びマスク９０の厚さを調整する。また、ゲート絶縁膜４２近傍のみに荷電粒子が注入されるように、荷電粒子の照射範囲を調整する。すなわち、荷電粒子がゲート絶縁膜４２下端部近傍のドリフト領域２８の各深さに停止するように、荷電粒子を複数回にわたって選択的に照射する。照射された荷電粒子が停止することによって、高密度の結晶欠陥（すなわち、高密度結晶欠陥範囲２８ｄ）が形成される。
その後、層間絶縁膜４６、５６、上部電極６０、下部電極６２等を形成することによって、図９に示す半導体装置１０ａが完成する。
次に、図１１を参照して、実施例３の半導体装置１０ｂについて説明する。なお、実施例３の半導体装置１０ｂの構成のうち、実施例１の半導体装置１０と共通する構成については、説明を省略する。実施例３の半導体装置１０ｂでは、図１１に示すように、ＩＧＢＴ中間領域が、高濃度範囲２４ａと低濃度範囲２４ｂを有している。低濃度範囲２４ｂ内のｎ型不純物濃度は、高濃度範囲２４ａ内のｎ型不純物濃度よりも低い。
低濃度範囲２４ｂは、ゲート絶縁膜４２に接する範囲に配置されている。高濃度範囲２４ａは、低濃度範囲２４ｂに対してゲート絶縁膜４２と反対側で接している。すなわち、高濃度範囲２４ａは、２つのトレンチ４０の間で、２つの低濃度範囲２４ｂに挟まれた位置に配置されている。
本実施例の半導体装置１０ｂでは、ＩＧＢＴ中間領域２４が、高濃度範囲２４ａと、高濃度範囲２４ａよりもｎ型不純物濃度が低い低濃度範囲２４ｂを有している。低濃度範囲２４ｂは、ゲート絶縁膜４２に接する範囲に配置されている。このため、ゲート絶縁膜４２近傍においては、コレクタ領域３０から上部ボディ領域２２へ向かう正孔の流れが抑制され難い。したがって、この半導体装置１０では、ゲート絶縁膜４２近傍の下部ボディ領域２６（すなわち、高密度結晶欠陥範囲２６ｂ）において、より正孔が蓄積され難い。このように、半導体装置１０ｂでは、高密度結晶欠陥範囲２６ｂと低濃度範囲２４ｂによって、高密度結晶欠陥範囲２６ｂにおける正孔の蓄積が抑制される。したがって、この半導体装置１０ｂでは、ネガティブキャパシタンス効果をより抑制することができる。なお、本実施例のＩＧＢＴ中間領域２４の構成は、実施例２の半導体装置１０ａに用いてもよい。
なお、上述した各実施例において、ＩＧＢＴ領域１６内の全てのトレンチ４０の近傍に、高密度結晶欠陥範囲２６ｂ及びドリフト領域２８の高密度結晶欠陥範囲２８ｄが配置されていなくてもよい。すなわち、ＩＧＢＴ領域１６内の一部のトレンチ４０の近傍には、下部ボディ領域２６の高密度結晶欠陥範囲２６ｂ及びドリフト領域２８の高密度結晶欠陥範囲２８ｄが配置されていなくてもよい。
また、上述した実施例２では、低密度結晶欠陥範囲２８ｃは、高密度結晶欠陥範囲２８ｄの周囲に配置されていればよく、低濃度ドリフト領域２８ａ内の高密度結晶欠陥範囲２８ｄ以外の位置に結晶欠陥密度が高い範囲が設けられていてもよい。例えば、図１２に示すように、低濃度ドリフト領域２８ａ及び低濃度ドリフト領域３８ａ内に、結晶欠陥密度が高いライフタイム制御領域５０が形成されていてもよい。ライフタイム制御領域５０は、低濃度ドリフト領域２８ａから低濃度ドリフト領域３８ａに跨って、半導体基板１２の平面方向に層状に分布していてもよい。なお、ライフタイム制御領域５０が形成される深さは、特に限定されない。また、ライフタイム制御領域５０は、他の実施例の半導体装置に設けてもよい。
ＩＧＢＴがオフするときには、ＩＧＢＴがオンしているときにドリフト領域２８内に存在していた正孔が、上部ボディ領域２２を介して上部電極６０へ排出される。これによって、ターンオフ時にＩＧＢＴにテール電流が流れる。テール電流が大きいと、ＩＧＢＴのターンオフ損失が大きくなる。しかしながら、低濃度ドリフト領域２８ａ内にライフタイム制御領域５０が形成されていることにより、ＩＧＢＴがオフするときに、ドリフト領域２８内の正孔がライフタイム制御領域５０内で再結合により消滅する。したがって、上記の構成によると、テール電流を小さくすることができる。このため、ターンオフ損失が小さい。
また、ダイオードをオンからオフに切り換えるときには、ダイオードが逆回復動作を行い、ダイオードに逆回復電流が流れるため、損失が発生する。しかしながら、ダイオード領域１８内の低濃度ドリフト領域３８ａに結晶欠陥密度が高いライフタイム制御領域５０が形成されていることにより、ダイオードが逆回復動作をするときに、低濃度ドリフト領域３８ａ内の正孔の多くがライフタイム制御領域５０内で再結合によって消滅する。このように、上記の構成によると、ダイオードの逆回復動作時における正孔の流れ（すなわち、逆回復電流）が抑制され、損失が低減される。
また、上述した実施例３では、ＩＧＢＴ中間領域２４が、高濃度範囲２４ａ及び低濃度範囲２４ｂを有しており、高濃度範囲２４ａのｎ型不純物濃度が、低濃度範囲２４ｂのｎ型不純物濃度よりも高い構成であった。しかしながら、ＩＧＢＴ中間領域２４のｎ型不純物濃度は、ゲート絶縁膜４２から離れるにつれて徐々に低くなっていてもよい。すなわち、ＩＧＢＴ中間領域２４では、ゲート絶縁膜４２に接する位置のｎ型不純物濃度が最も高く、２つのトレンチ４０の中間位置におけるｎ型不純物濃度が最も低くてもよい。
また、上述した各実施例では、図１に示すように、ＩＧＢＴ領域１６とダイオード領域１８が一方向に沿って交互に繰り返すように配置されていたが、例えば、図１３～図１５に示すように、ＩＧＢＴ領域１６とダイオード領域１８が他の形状で配置されていてもよい。また、本明細書が開示する技術では、半導体装置は、ダイオード領域１８を有していなくてもよい。
（対応関係）
ＩＧＢＴ中間領域２４が、中間領域の一例である。低密度結晶欠陥範囲２６ａが、第１範囲の一例である。高密度結晶欠陥範囲２６ｂが、第２範囲の一例である。高濃度範囲２４ａが、第３範囲の一例である。低濃度範囲２４ｂが、第４範囲の一例である。低密度結晶欠陥範囲２８ｃが、第５範囲の一例である。高密度結晶欠陥範囲２８ｄが、第６範囲の一例である。
本明細書が開示する技術要素について、以下に列挙する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の構成では、中間領域が、第３範囲と、第３範囲よりもｎ型不純物濃度が低い第４範囲を有していてもよい。第４範囲が、ゲート絶縁膜に接しており、第３範囲が、第４範囲に対してゲート絶縁膜と反対側で接していてもよい。
このような構成では、ゲート絶縁膜近傍においては、コレクタ領域から上部ボディ領域へ向かう正孔の流れが抑制され難い。したがって、ゲート絶縁膜近傍の下部ボディ領域において、より正孔が蓄積され難い。したがって、このような構成によれば、オンするときに、ネガティブキャパシタンス効果によるゲート電圧の変動が生じ難い。
本明細書が開示する一例の構成では、ドリフト領域が、第５範囲と、第５範囲よりも結晶欠陥密度が高い第６範囲を有していてもよい。第６範囲が、ゲート絶縁膜に接しており、第５範囲が、第６範囲の周囲に配置されていてもよい。
このような構成では、コレクタ領域からドリフト領域の第６範囲に流入した正孔は、短時間で消滅する。第６範囲は、ゲート絶縁膜に接する範囲に配置されているため、ゲート絶縁膜の下端部近傍のドリフト領域では、正孔が蓄積され難い。したがって、このような構成によれば、オンするときに、ネガティブキャパシタンス効果によるゲート電圧の変動が生じ難い。
本明細書が開示する一例の製造方法では、半導体基板に荷電粒子を注入することによって、第２範囲を形成する工程を備えていてもよい。また、半導体基板に荷電粒子を注入することによって、第６範囲を形成する工程を備えていてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０、１０ａ、１０ｂ：半導体装置、１２：半導体基板、１２ａ：上面、１２ｂ：下面、１６：ＩＧＢＴ領域、１８：ダイオード領域、２０：エミッタ領域、２２：上部ボディ領域、２２ａ：ボディコンタクト領域、２２ｂ：低濃度ボディ領域、２４：ＩＧＢＴ中間領域、２４ａ：高濃度範囲、２４ｂ：低濃度範囲、２６：下部ボディ領域、２６ａ：低密度結晶欠陥範囲、２６ｂ：高密度結晶欠陥範囲、２８：ドリフト領域、２８ａ：低濃度ドリフト領域、２８ｂ：バッファ領域、２８ｃ：低密度結晶欠陥範囲、２８ｄ：高密度結晶欠陥範囲、３０：コレクタ領域、３２：上部アノード領域、３４：ダイオード中間領域、３６：下部アノード領域、３８：カソード領域、４０：トレンチ、４２：ゲート絶縁膜、４４：ゲート電極、４６：層間絶縁膜、５０：ライフタイム制御領域、５２：絶縁膜、５４：制御電極、５６：層間絶縁膜、６０：上部電極、６２：下部電極

Claims (5)

  1. 半導体基板と、
    前記半導体基板の上面に設けられたトレンチと、
    前記トレンチの内面を覆うゲート絶縁膜と、
    前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極、
    を備えており、
    前記半導体基板が、
    前記上面に露出しており、前記ゲート絶縁膜に接しているｎ型のエミッタ領域と、
    前記エミッタ領域の下側で前記ゲート絶縁膜に接しているｐ型の上部ボディ領域と、
    前記上部ボディ領域の下側で前記ゲート絶縁膜に接しているｎ型の中間領域と、
    前記中間領域の下側で前記ゲート絶縁膜に接しているｐ型の下部ボディ領域と、
    前記下部ボディ領域の下側で前記ゲート絶縁膜に接しているｎ型のドリフト領域と、
    前記ドリフト領域に対して下側から接するｐ型のコレクタ領域、
    を有しており、
    前記下部ボディ領域が、第１範囲と、前記第１範囲よりも結晶欠陥密度が高い第２範囲を有しており、
    前記第２範囲が、前記ゲート絶縁膜に接しており、
    前記第１範囲が、前記第２範囲に対して前記ゲート絶縁膜と反対側で接している、
    半導体装置。
  2. 前記中間領域が、第３範囲と、前記第３範囲よりもｎ型不純物濃度が低い第４範囲を有しており、
    前記第４範囲が、前記ゲート絶縁膜に接しており、
    前記第３範囲が、前記第４範囲に対して前記ゲート絶縁膜と反対側で接している、
    請求項１に記載の半導体装置。
  3. 前記ドリフト領域が、第５範囲と、前記第５範囲よりも結晶欠陥密度が高い第６範囲を有しており、
    前記第６範囲が、前記ゲート絶縁膜に接しており、
    前記第５範囲が、前記第６範囲の周囲に配置されている、
    請求項１または２に記載の半導体装置。
  4. 請求項１の半導体装置の製造方法であって、
    前記半導体基板に荷電粒子を注入することによって、前記第２範囲を形成する工程を備える、製造方法。
  5. 請求項３の半導体装置の製造方法であって、
    前記半導体基板に荷電粒子を注入することによって、前記第６範囲を形成する工程を備える、製造方法。




JP2018010508A 2018-01-25 2018-01-25 半導体装置及びその製造方法 Active JP7003688B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018010508A JP7003688B2 (ja) 2018-01-25 2018-01-25 半導体装置及びその製造方法
DE102019101565.0A DE102019101565B4 (de) 2018-01-25 2019-01-23 Halbleitervorrichtung und Herstellungsverfahren derselben
US16/255,371 US10615291B2 (en) 2018-01-25 2019-01-23 Semiconductor device and method of manufacturing the same
CN201910070123.5A CN110085671B (zh) 2018-01-25 2019-01-24 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018010508A JP7003688B2 (ja) 2018-01-25 2018-01-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019129250A JP2019129250A (ja) 2019-08-01
JP7003688B2 true JP7003688B2 (ja) 2022-01-20

Family

ID=67145331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018010508A Active JP7003688B2 (ja) 2018-01-25 2018-01-25 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US10615291B2 (ja)
JP (1) JP7003688B2 (ja)
CN (1) CN110085671B (ja)
DE (1) DE102019101565B4 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP6995722B2 (ja) 2018-09-19 2022-01-17 株式会社東芝 半導体装置
JP7241656B2 (ja) * 2019-09-25 2023-03-17 三菱電機株式会社 半導体装置及びその製造方法
DE102019133030B4 (de) * 2019-12-04 2023-05-04 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung und herstellungsverfahren
US20230207707A1 (en) * 2020-07-16 2023-06-29 Mitsubishi Electric Corporation Power semiconductor device
JP2022144504A (ja) 2021-03-19 2022-10-03 株式会社東芝 半導体装置及びその製造方法
CN116504822B (zh) * 2023-05-29 2024-02-09 上海林众电子科技有限公司 基于沟槽栅的逆导型igbt

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210047A (ja) 2003-12-24 2005-08-04 Toyota Central Res & Dev Lab Inc 半導体装置
JP2007134625A (ja) 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2010114136A (ja) 2008-11-04 2010-05-20 Toyota Central R&D Labs Inc バイポーラ型半導体装置
JP2010135526A (ja) 2008-12-04 2010-06-17 Toyota Central R&D Labs Inc 半導体装置
JP2015144232A (ja) 2013-12-27 2015-08-06 トヨタ自動車株式会社 半導体装置とその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270451A (ja) * 1997-03-25 1998-10-09 Rohm Co Ltd 半導体装置およびその製造方法
JP2007012786A (ja) * 2005-06-29 2007-01-18 Sanken Electric Co Ltd 半導体装置
JP2007335747A (ja) 2006-06-16 2007-12-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2007074002A (ja) * 2006-12-18 2007-03-22 Hitachi Ltd 半導体装置
JP2011018694A (ja) * 2009-07-07 2011-01-27 Toyota Motor Corp 半導体装置
JP5418067B2 (ja) * 2009-08-25 2014-02-19 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP5454073B2 (ja) * 2009-10-19 2014-03-26 トヨタ自動車株式会社 半導体モジュールとその制御方法
US8120074B2 (en) * 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
JP5886548B2 (ja) * 2011-07-11 2016-03-16 株式会社豊田中央研究所 半導体装置
JP5895947B2 (ja) * 2012-02-14 2016-03-30 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP6237921B2 (ja) * 2014-09-30 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6003961B2 (ja) 2014-11-04 2016-10-05 トヨタ自動車株式会社 半導体装置
JP6063915B2 (ja) 2014-12-12 2017-01-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ
JP6281548B2 (ja) * 2015-09-17 2018-02-21 トヨタ自動車株式会社 半導体装置
JP6744776B2 (ja) 2016-07-14 2020-08-19 グローリー株式会社 貨幣処理機および貨幣処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210047A (ja) 2003-12-24 2005-08-04 Toyota Central Res & Dev Lab Inc 半導体装置
JP2007134625A (ja) 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2010114136A (ja) 2008-11-04 2010-05-20 Toyota Central R&D Labs Inc バイポーラ型半導体装置
JP2010135526A (ja) 2008-12-04 2010-06-17 Toyota Central R&D Labs Inc 半導体装置
JP2015144232A (ja) 2013-12-27 2015-08-06 トヨタ自動車株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
US20190228973A1 (en) 2019-07-25
JP2019129250A (ja) 2019-08-01
CN110085671B (zh) 2022-05-31
DE102019101565B4 (de) 2024-02-08
DE102019101565A1 (de) 2019-07-25
CN110085671A (zh) 2019-08-02
US10615291B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
JP7003688B2 (ja) 半導体装置及びその製造方法
JP6119593B2 (ja) 半導体装置
US9184268B2 (en) Semiconductor device
JP6222140B2 (ja) 半導体装置
US8330185B2 (en) Semiconductor device having semiconductor substrate including diode region and IGBT region
JP6281548B2 (ja) 半導体装置
US9577081B2 (en) Semiconductor device and method for manufacturing the same
US20150228717A1 (en) Method for manufacturing semiconductor device and semiconductor device
WO2014087499A1 (ja) 半導体装置
WO2018016208A1 (ja) 半導体装置及びその製造方法
JP2020031155A (ja) 半導体装置
CN111129135B (zh) 半导体装置
EP2517249A1 (en) Power semiconductor device
JP6665713B2 (ja) 半導体装置
JP2017191817A (ja) スイッチング素子の製造方法
JP2019161112A (ja) 半導体装置
JP2021089988A (ja) 半導体装置の駆動方法
KR101870823B1 (ko) 전력 반도체 소자 및 그 제조방법
JP5609078B2 (ja) 半導体装置の製造方法
JP2018056531A (ja) 半導体装置
JPH08186247A (ja) 逆導通静電誘導サイリスタ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210107

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211213