JP2011112722A - 表示装置およびその駆動方法ならびに電子機器 - Google Patents
表示装置およびその駆動方法ならびに電子機器 Download PDFInfo
- Publication number
- JP2011112722A JP2011112722A JP2009266733A JP2009266733A JP2011112722A JP 2011112722 A JP2011112722 A JP 2011112722A JP 2009266733 A JP2009266733 A JP 2009266733A JP 2009266733 A JP2009266733 A JP 2009266733A JP 2011112722 A JP2011112722 A JP 2011112722A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- transistor
- correction
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】移動度μの補正に適した時間tを過度に短くすることなく、高輝度化を実現することの可能な表示装置およびその駆動方法ならびに電子機器を提供する。
【解決手段】有機EL素子11と直列に接続された駆動トランジスタTr1として、デュアルゲート型のトランジスタが用いられている。有機EL素子11を発光させる時、または有機EL素子11を発光させている時に、駆動トランジスタTr1の閾値補正および移動度補正を行っている時とは異なる所定の値の電圧がバックゲートG2に印加される。これにより、トップゲートG1に書き込む信号電圧Vsigの大きさを大きくする代わりに、バックゲートG2に印加する電圧を適切に調整することにより、有機EL素子11に流れる電流Idを大きくすることができる。
【選択図】図2
【解決手段】有機EL素子11と直列に接続された駆動トランジスタTr1として、デュアルゲート型のトランジスタが用いられている。有機EL素子11を発光させる時、または有機EL素子11を発光させている時に、駆動トランジスタTr1の閾値補正および移動度補正を行っている時とは異なる所定の値の電圧がバックゲートG2に印加される。これにより、トップゲートG1に書き込む信号電圧Vsigの大きさを大きくする代わりに、バックゲートG2に印加する電圧を適切に調整することにより、有機EL素子11に流れる電流Idを大きくすることができる。
【選択図】図2
Description
本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した有機EL素子に流れる電流を、有機EL素子ごとに設けた画素回路内に設けた能動素子(一般にはTFT(Thin Film Transistor;薄膜トランジスタ))によって制御するものである。
一般的に、有機EL素子の電流−電圧(I−V)特性は、時間の経過に従って劣化(経時劣化)する。有機EL素子を電流駆動する画素回路では、有機EL素子のI−V特性が経時変化すると、有機EL素子と、有機EL素子に直列に接続されたTFTとの分圧比が変化するので、TFTのゲート−ソース間電圧Vgsも変化する。その結果、TFTに流れる電流値が変化するので、有機EL素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。
また、TFTにおいて、閾値電圧Vthや移動度μが経時的に変化したり、製造プロセスのばらつきによって画素回路ごとに異なったりする場合がある。TFTの閾値電圧Vthや移動度μが画素回路ごとに異なる場合には、TFTに流れる電流値が画素回路ごとにばらつく。その結果、TFTのゲートに同じ電圧を印加しても、有機EL素子の発光輝度がばらつき、画面の一様性(ユニフォーミティ)が損なわれる。
そこで、有機EL素子のI−V特性が経時変化したり、TFTの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、TFTの閾値電圧Vthや移動度μを補正する方策が提案されている(例えば、特許文献1参照)。
ところで、有機EL表示装置の分野では、高輝度化および高精細化が強く要求されている。そのため、例えば、信号電圧Vsigを大きくしたり、画素サイズを小さくしたりする方策が一般に採られている。しかし、そのようにした結果、移動度μの補正に適した時間t(以下の数1、数2参照)が短くなり、実際に移動度μを補正したときの補正時間がばらつくので、そのばらつきに起因して画面にスジムラが生じ、画質が低下してしまうという問題があった。なお、数1において、kは、(1/2)(W/L)Coxである。Wはトランジスタのチャネル幅、Lはトランジスタのチャネル長、Coxはゲート容量をそれぞれ表している。数2において、Csは画素回路内の保持容量、Csubは補助容量、Coledは有機EL素子の容量をそれぞれ表している。
本発明はかかる問題点に鑑みてなされたもので、その目的は、移動度μの補正に適した時間tを過度に短くすることなく、高輝度化を実現することの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。
本発明の表示装置は、一組の発光素子および画素回路が2次元配置された表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えたものである。画素回路は、2つのトランジスタ(第1トランジスタ,第2トランジスタ)を有している。第1トランジスタは、第1ゲートおよび第2ゲートを含んでおり、発光素子に流れる電流を制御するデュアルゲート型のトランジスタである。一方、第2トランジスタは、映像信号に応じた信号電圧を第1ゲートに書き込むトランジスタである。駆動部は、第1トランジスタの閾値補正および移動度補正を行っている時と、発光素子を発光させている時とで、第2ゲートに印加する電圧を異ならせるようになっている。
本発明の電子機器は、上記表示装置を備えたものである。
本発明の表示装置の駆動方法は、以下の2つのステップを含むものである。
(A)以下の構成を備えた表示装置を用意するステップ
(B)駆動部を用いて、第1トランジスタの閾値補正および移動度補正を行っている時に第2ゲートに第1電圧を印加したのち、発光素子を発光させている時に第2ゲートに第1電圧とは大きさの異なる第2電圧を印加するステップ
(A)以下の構成を備えた表示装置を用意するステップ
(B)駆動部を用いて、第1トランジスタの閾値補正および移動度補正を行っている時に第2ゲートに第1電圧を印加したのち、発光素子を発光させている時に第2ゲートに第1電圧とは大きさの異なる第2電圧を印加するステップ
上記駆動方法が用いられる表示装置は、一組の発光素子および画素回路が2次元配置された表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えたものである。画素回路は、2つのトランジスタ(第1トランジスタ,第2トランジスタ)を有している。第1トランジスタは、第1ゲートおよび第2ゲートを含んでおり、発光素子に流れる電流を制御するデュアルゲート型のトランジスタである。一方、第2トランジスタは、映像信号に応じた信号電圧を第1ゲートに書き込むトランジスタである。
本発明の表示装置およびその駆動方法ならびに電子機器では、第1トランジスタの閾値補正および移動度補正を行っている時と、発光素子を発光させている時とで、第1トランジスタの第2ゲートに印加する電圧が異なっている。これにより、第1ゲートに書き込む信号電圧の大きさを大きくする代わりに、第2ゲートに印加する電圧を適切に調整することにより、発光素子に流れる電流を大きくすることができる。
本発明の表示装置およびその駆動方法ならびに電子機器によれば、第1ゲートに書き込む信号電圧の大きさを大きくする代わりに、第2ゲートに印加する電圧を適切に調整することにより、発光素子に流れる電流を大きくすることができるようにした。これにより、第1ゲートに書き込む信号電圧を大きくしなくても、高輝度を得ることができるので、移動度μの補正に適した時間tを過度に短くすることなく、高輝度化を実現することができる。
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.第1の実施の形態(図1〜図4)
○バックゲートが常にトップゲートおよびソースから独立している例
2.第2の実施の形態(図5〜図9)
○バックゲートが常にトップゲートから独立している例
○バックゲートが所定の期間の間だけソースと同電圧となる例
3.モジュールおよび適用例(図10〜図15)
1.第1の実施の形態(図1〜図4)
○バックゲートが常にトップゲートおよびソースから独立している例
2.第2の実施の形態(図5〜図9)
○バックゲートが常にトップゲートから独立している例
○バックゲートが所定の期間の間だけソースと同電圧となる例
3.モジュールおよび適用例(図10〜図15)
<第1の実施の形態>
(表示装置の概略構成)
図1は、本発明の第1の実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10(表示部)と、駆動回路20(駆動部)とを備えている。表示パネル10は、例えば、複数の有機EL素子11R,11G,11B(発光素子)が2次元配置された画素回路アレイ部13を有している。本実施の形態では、例えば、互いに隣り合う3つの有機EL素子11R,11G,11Bが1つの画素12を構成している。なお、以下では、有機EL素子11R,11G,11Bの総称として有機EL素子11を適宜、用いるものとする。駆動回路20は、画素回路アレイ部13を駆動するものであり、例えば、映像信号処理回路21、タイミング生成回路22、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25およびバックゲート線駆動回路26を有している。
(表示装置の概略構成)
図1は、本発明の第1の実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10(表示部)と、駆動回路20(駆動部)とを備えている。表示パネル10は、例えば、複数の有機EL素子11R,11G,11B(発光素子)が2次元配置された画素回路アレイ部13を有している。本実施の形態では、例えば、互いに隣り合う3つの有機EL素子11R,11G,11Bが1つの画素12を構成している。なお、以下では、有機EL素子11R,11G,11Bの総称として有機EL素子11を適宜、用いるものとする。駆動回路20は、画素回路アレイ部13を駆動するものであり、例えば、映像信号処理回路21、タイミング生成回路22、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25およびバックゲート線駆動回路26を有している。
[画素回路アレイ部]
図2は、画素回路アレイ部13の回路構成の一例を表したものである。画素回路アレイ部13は、表示パネル10の表示領域に形成されている。画素回路アレイ部13は、例えば、図1、図2に示したように、行状に配置された複数の書込線WSLと、列状に配置された複数の信号線DTLと、書込線WSLに沿って行状に配置された複数の電源線PSLおよび複数のバックゲート線BGLとを有している。各書込線WSLと各信号線DTLとの交差部に対応して、一組の有機EL素子11および画素回路14が行列状に配置(2次元配置)されている。画素回路14は、例えば、駆動トランジスタTr1(第1トランジスタ)、書き込みトランジスタTr2(第2トランジスタ)および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。
図2は、画素回路アレイ部13の回路構成の一例を表したものである。画素回路アレイ部13は、表示パネル10の表示領域に形成されている。画素回路アレイ部13は、例えば、図1、図2に示したように、行状に配置された複数の書込線WSLと、列状に配置された複数の信号線DTLと、書込線WSLに沿って行状に配置された複数の電源線PSLおよび複数のバックゲート線BGLとを有している。各書込線WSLと各信号線DTLとの交差部に対応して、一組の有機EL素子11および画素回路14が行列状に配置(2次元配置)されている。画素回路14は、例えば、駆動トランジスタTr1(第1トランジスタ)、書き込みトランジスタTr2(第2トランジスタ)および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。
駆動トランジスタTr1は、トップゲートG1(第1ゲート)およびバックゲートG2(第2ゲート)を有するデュアルゲート型のトランジスタにより形成されている。駆動トランジスタTr1は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。書き込みトランジスタTr2は、例えば、デュアルゲート型、トップゲート型、またはボトムゲート型のトランジスタにより形成されている。書き込みトランジスタTr2は、例えば、nチャネルMOS型のTFTにより形成されている。なお、駆動トランジスタTr1または書き込みトランジスタTr2は、pチャネルMOS型のTFTにより形成されていてもよい。
画素回路アレイ部13において、各信号線DTLは、信号線駆動回路23の出力端(図示せず)と、書き込みトランジスタTr2のドレイン電極(図示せず)に接続されている。各書込線WSLは、書込線駆動回路24の出力端(図示せず)と、書き込みトランジスタTr2のゲート電極(図示せず)に接続されている。各電源線PSLは、電源線駆動回路25の出力端(図示せず)と、駆動トランジスタTr1のドレイン電極(図示せず)に接続されている。書き込みトランジスタTr2のソース電極(図示せず)は、駆動トランジスタTr1のトップゲート電極(図示せず)と、保持容量Csの一端に接続されている。駆動トランジスタTr1のソース電極(図示せず)と保持容量Csの他端とが、有機EL素子11のアノード電極(図示せず)に接続されている。有機EL素子11のカソード電極(図示せず)は、例えばグラウンド線GNDに接続されている。駆動トランジスタTr1のバックゲート電極(図示せず)は、バックゲート線BGLに接続されている。なお、カソード電極は、各有機EL素子11の共通電極として用いられており、例えば、表示パネル10の表示領域全体に渡って連続して形成され、平板状となっている。
[駆動回路]
次に、画素回路アレイ部13の周辺に設けられた駆動回路20内の各回路について、図1を参照して説明する。
次に、画素回路アレイ部13の周辺に設けられた駆動回路20内の各回路について、図1を参照して説明する。
映像信号処理回路21は、外部から入力されたデジタルの映像信号20Aに対して所定の補正を行うと共に、補正した後の映像信号21Aを信号線駆動回路23に出力するようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
タイミング生成回路22は、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25およびバックゲート線駆動回路26が連動して動作するように制御するものである。タイミング生成回路22は、例えば、外部から入力された同期信号20Bに応じて(同期して)、これらの回路に対して制御信号22Aを出力するようになっている。
信号線駆動回路23は、制御信号22Aの入力に応じて(同期して)、映像信号21Aに対応するアナログの映像信号を各信号線DTLに印加して、アナログの映像信号またはそれに対応する信号を選択対象の画素回路14に書き込むものである。具体的には、信号線駆動回路23は、映像信号21Aに対応する信号電圧Vsigを各信号線DTLに印加して、選択対象の画素回路14への書き込みを行うものである。なお、書き込みとは、駆動トランジスタTr1のトップゲートG1に所定の電圧を印加することを指している。
信号線駆動回路23は、例えば、信号電圧Vsigと、有機EL素子11の消光時に駆動トランジスタTr1のトップゲートG1に印加する電圧Vofsとを出力することが可能となっている。ここで、電圧Vofsは、有機EL素子11の閾値電圧Velよりも低い電圧値(一定値)である。
書込線駆動回路24は、制御信号22Aの入力に応じて(同期して)、複数の書込線WSLに選択パルスを順次印加して、複数の有機EL素子11および複数の画素回路14を順次選択するものである。書込線駆動回路24は、例えば、書き込みトランジスタTr2をオンさせるときに印加する電圧Von1と、書き込みトランジスタTr2をオフさせるときに印加する電圧Voff1とを出力することが可能となっている。
電源線駆動回路25は、制御信号22Aの入力に応じて(同期して)、複数の電源線PSLに制御パルスを順次印加して、有機EL素子11の発光および消光を制御するものである。電源線駆動回路25は、例えば、駆動トランジスタTr1に電流を流すときに印加する電圧VccHと、駆動トランジスタTr1に電流を流さないときに印加する電圧VccLとを出力することが可能となっている。ここで、電圧VccLは、有機EL素子11の閾値電圧Velと、有機EL素子11のカソードの電圧Vcaとを足し合わせた電圧(Vel+Vca)よりも低い電圧値(一定値)である。VccHは、電圧(Vel+Vca)以上の電圧値(一定値)である。
バックゲート線駆動回路26は、制御信号22Aの入力に応じて(同期して)、複数のバックゲート線BGLに制御パルスを順次印加して、選択対象の有機EL素子11に流れている電流Idを所望の大きさにまで増大させるものである。バックゲート線駆動回路26は、例えば、駆動トランジスタTr1の閾値補正および移動度補正を行っている時に印加する電圧Vb1(第1電圧)と、有機EL素子11を発光させている時に印加する電圧Vb2(第2電圧)とを出力することが可能となっている。電圧Vb1および電圧Vb2は、互いに異なる電圧値となっている。電圧Vb1は、例えば0V(ゼロボルト)である。電圧Vb2は、駆動トランジスタTr1がnチャネル型である場合には、電圧Vb1よりも高くなっており、例えば、+2.0Vである。また、電圧Vb2は、駆動トランジスタTr1がpチャネル型である場合には、電圧Vb1よりも低くなっており、例えば、−2.0Vである。
(表示装置1の動作)
図3は、表示装置1を駆動させたときの各種波形の一例を表したものである。図3(A),(B)には、信号線DTLにVsig、Vofsが周期的に印加され、書込線WSLにVon1、Voff1が所定のタイミングで印加されている様子がそれぞれ示されている。図3(C),(D)には、電源線PSLにVccL、VccHが所定のタイミングで印加され、バックゲート線BGLにVb1、Vb2が所定のタイミングで印加されている様子がそれぞれ示されている。なお、図3(D)には、電圧Vb2が電圧Vb1よりも高くなっている場合、すなわち、駆動トランジスタTr1がpチャネル型である場合の波形が例示されている。図3(E),(F)には、信号線DTL、書込線WSL、電源線PSLおよびバックゲート線BGLへの電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。図3(G)には、有機EL素子11に流れる電流Idが時々刻々変化している様子が示されている。
図3は、表示装置1を駆動させたときの各種波形の一例を表したものである。図3(A),(B)には、信号線DTLにVsig、Vofsが周期的に印加され、書込線WSLにVon1、Voff1が所定のタイミングで印加されている様子がそれぞれ示されている。図3(C),(D)には、電源線PSLにVccL、VccHが所定のタイミングで印加され、バックゲート線BGLにVb1、Vb2が所定のタイミングで印加されている様子がそれぞれ示されている。なお、図3(D)には、電圧Vb2が電圧Vb1よりも高くなっている場合、すなわち、駆動トランジスタTr1がpチャネル型である場合の波形が例示されている。図3(E),(F)には、信号線DTL、書込線WSL、電源線PSLおよびバックゲート線BGLへの電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。図3(G)には、有機EL素子11に流れる電流Idが時々刻々変化している様子が示されている。
[Vth補正準備期間]
まず、Vth補正の準備を行う。具体的には、電源線駆動回路25が電源線PSLの電圧をVccHからVccLに下げる(T1)。すると、ソース電圧VsがVccLとなり、有機EL素子11が消光すると共に、ゲート電圧VgがVofsに下がる。次に、バックゲート線駆動回路26は、Vth補正が開始されるまでの間に、具体的には、電源線PSLの電圧がVccLとなっている間に、バックゲート線BGLの電圧をVb2からVb1に変更する(T2)。バックゲート線駆動回路26は、その後、引き続き、駆動トランジスタTr1の閾値補正および移動度補正が終わり、有機EL素子11の発光が開始されるまでの間、バックゲート線BGLの電圧をVb1に維持する。つまり、バックゲート線駆動回路26は、駆動トランジスタTr1の閾値補正および移動度補正を行っている間、バックゲート線BGLにVb1を印加する。
まず、Vth補正の準備を行う。具体的には、電源線駆動回路25が電源線PSLの電圧をVccHからVccLに下げる(T1)。すると、ソース電圧VsがVccLとなり、有機EL素子11が消光すると共に、ゲート電圧VgがVofsに下がる。次に、バックゲート線駆動回路26は、Vth補正が開始されるまでの間に、具体的には、電源線PSLの電圧がVccLとなっている間に、バックゲート線BGLの電圧をVb2からVb1に変更する(T2)。バックゲート線駆動回路26は、その後、引き続き、駆動トランジスタTr1の閾値補正および移動度補正が終わり、有機EL素子11の発光が開始されるまでの間、バックゲート線BGLの電圧をVb1に維持する。つまり、バックゲート線駆動回路26は、駆動トランジスタTr1の閾値補正および移動度補正を行っている間、バックゲート線BGLにVb1を印加する。
[最初のVth補正期間]
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっており、かつ書込線WSLの電圧がVon1となっている間に、電源線駆動回路25が電源線PSLの電圧をVccLからVccHに上げる(T3)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。なお、図3(G)では、縦軸のスケールの関係で、電流Idの変化がほとんど見られない。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVon1からVoff1に下げる(T4)。すると、駆動トランジスタTr1のゲートがフローティングとなり、Vthの補正が一旦停止する。
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっており、かつ書込線WSLの電圧がVon1となっている間に、電源線駆動回路25が電源線PSLの電圧をVccLからVccHに上げる(T3)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。なお、図3(G)では、縦軸のスケールの関係で、電流Idの変化がほとんど見られない。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVon1からVoff1に下げる(T4)。すると、駆動トランジスタTr1のゲートがフローティングとなり、Vthの補正が一旦停止する。
[最初のVth補正休止期間]
Vth補正が休止している期間中は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、Vth補正が不十分である場合、すなわち、駆動トランジスタTr1のゲート−ソース間の電位差Vgsが駆動トランジスタTr1の閾値電圧Vthよりも大きい場合には、以下のようになる。すなわち、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
Vth補正が休止している期間中は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、Vth補正が不十分である場合、すなわち、駆動トランジスタTr1のゲート−ソース間の電位差Vgsが駆動トランジスタTr1の閾値電圧Vthよりも大きい場合には、以下のようになる。すなわち、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
[2回目のVth補正期間]
Vth補正休止期間が終了した後、Vthの補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、Vth補正が可能となっている時に、書込線駆動回路24が書込線WSLの電圧をVoff1からVon1に上げ(T5)、駆動トランジスタTr1のゲートを信号線DTLに接続する。このとき、ソース電圧Vsが(Vofs−Vth)よりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。なお、図3(G)では、縦軸のスケールの関係で、電流Idの変化はほんのわずかである。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVon1からVoff1に下げる(T6)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路14ごとにばらついた場合であっても、有機EL素子11の発光輝度がばらつくのをなくすることができる。
Vth補正休止期間が終了した後、Vthの補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、Vth補正が可能となっている時に、書込線駆動回路24が書込線WSLの電圧をVoff1からVon1に上げ(T5)、駆動トランジスタTr1のゲートを信号線DTLに接続する。このとき、ソース電圧Vsが(Vofs−Vth)よりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。なお、図3(G)では、縦軸のスケールの関係で、電流Idの変化はほんのわずかである。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVon1からVoff1に下げる(T6)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路14ごとにばらついた場合であっても、有機EL素子11の発光輝度がばらつくのをなくすることができる。
[2回目のVth補正休止期間]
その後、Vth補正の休止期間中に、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える。
その後、Vth補正の休止期間中に、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える。
[書き込み・μ補正期間]
Vth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書込線駆動回路24が書込線WSLの電圧をVoff1からVon1に上げ(T7)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧がVsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素回路14ごとの移動度μのばらつきを取り除くことができる。
Vth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書込線駆動回路24が書込線WSLの電圧をVoff1からVon1に上げ(T7)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧がVsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素回路14ごとの移動度μのばらつきを取り除くことができる。
[発光期間]
次に、書込線駆動回路24が書込線WSLの電圧をVon1からVoff1に下げる(T8)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のゲート−ソース間の電圧Vgsを一定に維持した状態で、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr1のゲートも上昇し、有機EL素子11が所望の輝度よりも小さな輝度で発光し始める。
次に、書込線駆動回路24が書込線WSLの電圧をVon1からVoff1に下げる(T8)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のゲート−ソース間の電圧Vgsを一定に維持した状態で、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr1のゲートも上昇し、有機EL素子11が所望の輝度よりも小さな輝度で発光し始める。
次に、バックゲート線駆動回路26は、有機EL素子11が発光を開始した直後に、バックゲート線BGLの電圧をVb1からVb2に変更する(T9)。すると、駆動トランジスタTr1のId−Vgs特性が変化し、有機EL素子11に流れる電流Idが急激に大きくなる。その結果、有機EL素子11が所望の輝度で発光するようになる。なお、有機EL素子11に流れる電流Idが急激に大きくなる理由については、後に詳述する。
本実施の形態の表示装置1では、上記のようにして、各画素12において画素回路14がオンオフ制御され、各画素12の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、有機EL素子11の電極等を透過して外部に取り出される。その結果、表示パネル10において画像が表示される。
(作用・効果)
ところで、従来の有機EL表示装置では、信号電圧Vsigを大きくしたり、画素12のサイズを小さくしたりすることにより、高輝度化および高精細化への対応がなされてきた。しかし、そのようにした結果、移動度μの補正に適した時間t(上述の数1、数2参照)が短くなり、実際に移動度μを補正したときの補正時間がばらつくので、そのばらつきに起因して画面にスジムラが生じ、画質が低下してしまうという問題があった。
ところで、従来の有機EL表示装置では、信号電圧Vsigを大きくしたり、画素12のサイズを小さくしたりすることにより、高輝度化および高精細化への対応がなされてきた。しかし、そのようにした結果、移動度μの補正に適した時間t(上述の数1、数2参照)が短くなり、実際に移動度μを補正したときの補正時間がばらつくので、そのばらつきに起因して画面にスジムラが生じ、画質が低下してしまうという問題があった。
一方、本実施の形態では、駆動トランジスタTr1として、デュアルゲート型のトランジスタが用いられており、このデュアルゲート型のトランジスタにおける特異な特性を利用することにより、上記の問題を解決している。以下に、その特異な特性について説明する。
図4は、デュアルゲート型のトランジスタにおいて、バックゲートG2の電圧Vbgを0V、+2.0V、または−2.0Vに設定したときの、飽和領域におけるId−Vgs特性の一例を表したものである。図4には、トランジスタがnチャネル型である場合のId−Vgs特性が例示されている。図4から、トランジスタがnチャネル型である場合には、例えば、バックゲートG2の電圧Vbgを0Vから+2.0Vに変化させると、Vgsの上昇幅に対するIdの上昇幅(Id−Vgs特性の傾き)が大きくなることがわかる。これは、Vgsを一定としたときに、バックゲートG2の電圧Vbgを正の方向に変化させると、トランジスタに流れる電流Idが増大することを意味している。同様のことは、トランジスタがpチャネル型である場合にも言える。トランジスタがpチャネル型である場合には、例えば、図示しないが、バックゲートG2の電圧Vbgを0Vから−2.0Vに変化させると、Vgsの上昇幅に対するIdの上昇幅(Id−Vgs特性の傾き)が大きくなる。これは、Vgsを一定としたときに、バックゲートG2の電圧Vbgを負の方向に変化させると、トランジスタに流れる電流Idが増大することを意味している。
本実施の形態では、上述した特異な特性を利用するために、駆動トランジスタTr1において、トップゲートG1と、バックゲートG2とが独立して駆動される。具体的には、トップゲートG1は書き込みトランジスタTr2および信号線DTLを介して信号線駆動回路23によって駆動され、バックゲートG2はバックゲート線BGLを介してバックゲート線駆動回路26によって駆動される。
トップゲートG1とバックゲートG2との独立駆動は、例えば、以下のようにして行われる。まず、信号線駆動回路23は、トップゲートG1(信号線DTL)に印加する信号電圧Vsigを、移動度μを補正したときの補正時間のばらつきが問題とならない程度に小さく設定する。そして、信号線駆動回路23は、そのように設定した信号電圧Vsigを移動度補正および発光に際してトップゲートG1(信号線DTL)に印加する。一方、バックゲート線駆動回路26は、駆動トランジスタTr1の閾値補正および移動度補正を行っている時にバックゲートG2(バックゲート線BGL)に所定の電圧Vb1を印加したのち、有機EL素子11を発光させている時に電圧Vb1よりも大きな電圧Vb2をバックゲートG2(バックゲート線BGL)に印加する。より詳細には、バックゲート線駆動回路26は、消光時および発光初期(有機EL素子11が発光を開始してからごく僅かな期間)にバックゲートG2(バックゲート線BGL)に所定の電圧Vb1を印加し、続いて、電圧Vb1よりも大きな電圧Vb2をバックゲートG2(バックゲート線BGL)に印加する。これにより、上述の信号電圧VsigをトップゲートG1(信号線DTL)に印加したときに有機EL素子11に通常流れる電流値よりも大きな電流Idを有機EL素子11に流すことができる。
なお、駆動トランジスタTr1がpチャネル型である場合には、バックゲート線駆動回路26は、閾値補正および移動度補正を行っている時にバックゲートG2(バックゲート線BGL)に所定の電圧Vb1を印加したのち、有機EL素子11を発光させている時に電圧Vb1よりも小さな電圧Vb2をバックゲートG2(バックゲート線BGL)に印加する。より詳細には、バックゲート線駆動回路26は、消光時および発光初期(有機EL素子11が発光を開始してからごく僅かな期間)にバックゲートG2(バックゲート線BGL)に所定の電圧Vb1を印加し、続いて、電圧Vb1よりも小さな電圧Vb2をバックゲートG2(バックゲート線BGL)に印加する。これにより、上述の信号電圧VsigをトップゲートG1(信号線DTL)に印加したときに有機EL素子11に通常流れる電流値よりも大きな電流Idを有機EL素子11に流すことができる。
このように、本実施の形態では、有機EL素子11を発光させる時、または有機EL素子11を発光させている時に、駆動トランジスタTr1の閾値補正および移動度補正を行っている時とは異なる所定の値の電圧をバックゲートG2に印加することにより、上述の信号電圧VsigをトップゲートG1(信号線DTL)に印加したときに有機EL素子11に通常流れる電流値よりも大きな電流Idを有機EL素子11に流すことができる。つまり、トップゲートG1に書き込む信号電圧Vsigの大きさを大きくする代わりに、バックゲートG2に印加する電圧を適切に調整することにより、有機EL素子11に流れる電流Idを大きくすることができる。従って、本実施の形態では、移動度μの補正に適した時間tを過度に短くすることなく、高輝度化を実現することができる。
<第2の実施の形態>
図5は、本発明の第2の実施の形態に係る表示装置2の概略構成を表したものである。図6は、図5の表示装置2の画素回路アレイ部13の回路構成を表したものである。この表示装置2は、駆動回路20において制御線駆動回路27がさらに設けられ、画素回路14において制御トランジスタTr3(スイッチング素子)および容量素子Cbがさらに設けられている点で、上記実施の形態の表示装置1の構成と主に相違する。そこで、以下では、表示装置1の構成と相違する点について主に説明し、表示装置1の構成と共通する点についての説明を適宜、省略するものとする。
図5は、本発明の第2の実施の形態に係る表示装置2の概略構成を表したものである。図6は、図5の表示装置2の画素回路アレイ部13の回路構成を表したものである。この表示装置2は、駆動回路20において制御線駆動回路27がさらに設けられ、画素回路14において制御トランジスタTr3(スイッチング素子)および容量素子Cbがさらに設けられている点で、上記実施の形態の表示装置1の構成と主に相違する。そこで、以下では、表示装置1の構成と相違する点について主に説明し、表示装置1の構成と共通する点についての説明を適宜、省略するものとする。
画素回路14は、上述したように、駆動トランジスタTr1、書き込みトランジスタTr2および保持容量Csの他に、制御トランジスタTr3および容量素子Cbをさらに有している。制御トランジスタTr3は、例えば、デュアルゲート型、トップゲート型、またはボトムゲート型のトランジスタにより形成されている。制御トランジスタTr3は、例えば、nチャネルMOS型のTFTにより形成されている。なお、制御トランジスタTr3は、pチャネルMOS型のTFTにより形成されていてもよい。
制御トランジスタTr3のドレイン電極(図示せず)は、駆動トランジスタTr1のバックゲート電極(バックゲートG2)に接続されている。なお、図6には、制御トランジスタTr3のドレイン電極と、駆動トランジスタTr1のバックゲート電極との接続点がPで表されている。制御トランジスタTr3のソース電極(図示せず)は、有機EL素子11のうち駆動トランジスタTr1側の端子と、駆動トランジスタTr1のソース電極とに接続されている。制御トランジスタTr3のゲート電極(図示せず)は、制御線駆動回路27から延在する制御線CNLに接続されている。接続点Pと、バックゲート線BGLとの間に容量素子Cbが設けられている。従って、本実施の形態では、駆動トランジスタTr1のバックゲートG2は、容量素子Cbを介してバックゲート線BGLと接続されており、さらに、制御トランジスタTr3を介して、駆動トランジスタTr1のソース電極と接続されている。
制御線駆動回路27は、制御信号22Aの入力に応じて(同期して)、複数の制御線CNLに制御パルスを順次印加して、選択対象の有機EL素子11に接続された駆動トランジスタTr1のバックゲートG2の電圧を制御するものである。制御線駆動回路27は、例えば、制御トランジスタTr3をオンさせるときに印加する電圧Von2と、制御トランジスタTr3をオフさせるときに印加する電圧Voff2とを出力することが可能となっている。電圧Von2は、主に、駆動トランジスタTr1の閾値補正および移動度補正を行っている時に印加されるものである。一方、電圧Voff2は、有機EL素子11を発光させている時に印加されるものである。
(表示装置2の動作)
図7は、表示装置2を駆動させたときの各種波形の一例を表したものである。図7(A),(B)には、信号線DTLにVsig、Vofsが周期的に印加され、書込線WSLにVon1、Voff1が所定のタイミングで印加されている様子がそれぞれ示されている。図7(C),(D),(E)には、電源線PSLにVccL、VccHが所定のタイミングで印加され、バックゲート線BGLにVb1、Vb2が所定のタイミングで印加され、制御線CNLにVon2、Voff2が所定のタイミングで印加されている様子がそれぞれ示されている。なお、図3(D)には、電圧Vb2が電圧Vb1よりも高くなっている場合、すなわち、駆動トランジスタTr1がpチャネル型である場合の波形が例示されている。図3(F),(G)には、信号線DTL、書込線WSL、電源線PSL、バックゲート線BGLおよび制御線CNLへの電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。図3(H)には、有機EL素子11に流れる電流Idが時々刻々変化している様子が示されている。
図7は、表示装置2を駆動させたときの各種波形の一例を表したものである。図7(A),(B)には、信号線DTLにVsig、Vofsが周期的に印加され、書込線WSLにVon1、Voff1が所定のタイミングで印加されている様子がそれぞれ示されている。図7(C),(D),(E)には、電源線PSLにVccL、VccHが所定のタイミングで印加され、バックゲート線BGLにVb1、Vb2が所定のタイミングで印加され、制御線CNLにVon2、Voff2が所定のタイミングで印加されている様子がそれぞれ示されている。なお、図3(D)には、電圧Vb2が電圧Vb1よりも高くなっている場合、すなわち、駆動トランジスタTr1がpチャネル型である場合の波形が例示されている。図3(F),(G)には、信号線DTL、書込線WSL、電源線PSL、バックゲート線BGLおよび制御線CNLへの電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。図3(H)には、有機EL素子11に流れる電流Idが時々刻々変化している様子が示されている。
[Vth補正準備期間]
まず、Vth補正の準備を行う。具体的には、電源線駆動回路25が電源線PSLの電圧をVccHからVccLに下げる(T1)。すると、ソース電圧VsがVccLとなり、有機EL素子11が消光すると共に、ゲート電圧VgがVofsに下がる。このとき、制御線駆動回路27が、制御線CNLの電圧をVoff2からVon2に上げる(T1)。すると、駆動トランジスタTr1がオンし、トランジスタTr1のバックゲートG2が駆動トランジスタTr1のソースと電気的に接続され、バックゲートG2の電圧と、駆動トランジスタTr1のソース電圧とが互いに等しくなる。なお、Voff2からVon2への変移は、VccHからVccLへの変移と同時であってもよいし、VccHからVccLへの変移が終わった後であってもよい。制御線駆動回路27は、その後、引き続き、駆動トランジスタTr1の閾値補正および移動度補正が終わり、有機EL素子11の発光が開始されるまでの間、制御線CNLの電圧をVon2に維持する。つまり、制御線駆動回路27は、駆動トランジスタTr1の閾値補正および移動度補正を行っている間、制御線CNLにVon2を印加し続け、バックゲートG2の電圧を、駆動トランジスタTr1のソース電圧に追従させる。
まず、Vth補正の準備を行う。具体的には、電源線駆動回路25が電源線PSLの電圧をVccHからVccLに下げる(T1)。すると、ソース電圧VsがVccLとなり、有機EL素子11が消光すると共に、ゲート電圧VgがVofsに下がる。このとき、制御線駆動回路27が、制御線CNLの電圧をVoff2からVon2に上げる(T1)。すると、駆動トランジスタTr1がオンし、トランジスタTr1のバックゲートG2が駆動トランジスタTr1のソースと電気的に接続され、バックゲートG2の電圧と、駆動トランジスタTr1のソース電圧とが互いに等しくなる。なお、Voff2からVon2への変移は、VccHからVccLへの変移と同時であってもよいし、VccHからVccLへの変移が終わった後であってもよい。制御線駆動回路27は、その後、引き続き、駆動トランジスタTr1の閾値補正および移動度補正が終わり、有機EL素子11の発光が開始されるまでの間、制御線CNLの電圧をVon2に維持する。つまり、制御線駆動回路27は、駆動トランジスタTr1の閾値補正および移動度補正を行っている間、制御線CNLにVon2を印加し続け、バックゲートG2の電圧を、駆動トランジスタTr1のソース電圧に追従させる。
次に、バックゲート線駆動回路26は、Vth補正が開始されるまでの間に、具体的には、電源線PSLの電圧がVccLとなっている間に、バックゲート線BGLの電圧をVb2からVb1に変更する(T2)。バックゲート線駆動回路26は、その後、引き続き、駆動トランジスタTr1の閾値補正および移動度補正が終わり、有機EL素子11の発光が開始されるまでの間、バックゲート線BGLの電圧をVb1に維持する。つまり、バックゲート線駆動回路26は、駆動トランジスタTr1の閾値補正および移動度補正を行っている時に、バックゲート線BGLにVb1を印加する。
[最初のVth補正期間]
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっており、かつ書込線WSLの電圧がVon1となっている間に、電源線駆動回路25が電源線PSLの電圧をVccLからVccHに上げる(T3)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。なお、図3(G)では、縦軸のスケールの関係で、電流Idの変化がほとんど見られない。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVon1からVoff1に下げる(T4)。すると、駆動トランジスタTr1のゲートがフローティングとなり、Vthの補正が一旦停止する。
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっており、かつ書込線WSLの電圧がVon1となっている間に、電源線駆動回路25が電源線PSLの電圧をVccLからVccHに上げる(T3)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。なお、図3(G)では、縦軸のスケールの関係で、電流Idの変化がほとんど見られない。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVon1からVoff1に下げる(T4)。すると、駆動トランジスタTr1のゲートがフローティングとなり、Vthの補正が一旦停止する。
[最初のVth補正休止期間]
Vth補正が休止している期間中は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、Vth補正が不十分である場合、すなわち、駆動トランジスタTr1のゲート−ソース間の電位差Vgsが駆動トランジスタTr1の閾値電圧Vthよりも大きい場合には、以下のようになる。すなわち、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
Vth補正が休止している期間中は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、Vth補正が不十分である場合、すなわち、駆動トランジスタTr1のゲート−ソース間の電位差Vgsが駆動トランジスタTr1の閾値電圧Vthよりも大きい場合には、以下のようになる。すなわち、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
[2回目のVth補正期間]
Vth補正休止期間が終了した後、Vthの補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、Vth補正が可能となっている時に、書込線駆動回路24が書込線WSLの電圧をVoff1からVon1に上げ(T5)、駆動トランジスタTr1のゲートを信号線DTLに接続する。このとき、ソース電圧Vsが(Vofs−Vth)よりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。なお、図3(G)では、縦軸のスケールの関係で、電流Idの変化はほんのわずかである。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVon1からVoff1に下げる(T6)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路14ごとにばらついた場合であっても、有機EL素子11の発光輝度がばらつくのをなくすることができる。
Vth補正休止期間が終了した後、Vthの補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、Vth補正が可能となっている時に、書込線駆動回路24が書込線WSLの電圧をVoff1からVon1に上げ(T5)、駆動トランジスタTr1のゲートを信号線DTLに接続する。このとき、ソース電圧Vsが(Vofs−Vth)よりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。なお、図3(G)では、縦軸のスケールの関係で、電流Idの変化はほんのわずかである。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVon1からVoff1に下げる(T6)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路14ごとにばらついた場合であっても、有機EL素子11の発光輝度がばらつくのをなくすることができる。
[2回目のVth補正休止期間]
その後、Vth補正の休止期間中に、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える。
その後、Vth補正の休止期間中に、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える。
[書き込み・μ補正期間]
Vth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書込線駆動回路24が書込線WSLの電圧をVoff1からVon1に上げ(T7)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧がVsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素回路14ごとの移動度μのばらつきを取り除くことができる。
Vth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書込線駆動回路24が書込線WSLの電圧をVoff1からVon1に上げ(T7)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧がVsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素回路14ごとの移動度μのばらつきを取り除くことができる。
[発光期間]
次に、書込線駆動回路24が書込線WSLの電圧をVon1からVoff1に下げる(T8)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のゲート−ソース間の電圧Vgsを一定に維持した状態で、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr1のゲートも上昇し、有機EL素子11が所望の輝度よりも小さな輝度で発光し始める。
次に、書込線駆動回路24が書込線WSLの電圧をVon1からVoff1に下げる(T8)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のゲート−ソース間の電圧Vgsを一定に維持した状態で、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr1のゲートも上昇し、有機EL素子11が所望の輝度よりも小さな輝度で発光し始める。
次に、制御線駆動回路27は、発光が開始された後、制御線CNLの電圧をVon2からVoff2に下げる(T9)。すると、駆動トランジスタTr1がオフし、バックゲートG2が駆動トランジスタTr1のソースと電気的に分離され、バックゲートG2がフローティングとなる。続いて、バックゲート線駆動回路26が、バックゲート線BGLの電圧をVb2からVb1に変更する(T10)。すると、容量素子Cbを介したカップリングによりバックゲートG2の電圧が変動するので、バックゲートG2の電圧変動に起因して駆動トランジスタTr1のId−Vgs特性が変化し、有機EL素子11に流れる電流Idが急激に大きくなる。その結果、有機EL素子11が所望の輝度で発光するようになる。
(作用・効果)
ところで、本実施の形態では、第1の実施の形態と同様、駆動トランジスタTr1として、デュアルゲート型のトランジスタが用いられており、駆動トランジスタTr1において、トップゲートG1と、バックゲートG2とが独立して駆動される。具体的には、トップゲートG1は書き込みトランジスタTr2および信号線DTLを介して信号線駆動回路23によって駆動され、バックゲートG2はバックゲート線BGLを介してバックゲート線駆動回路26によって駆動される。トップゲートG1とバックゲートG2との独立駆動は、第1の実施の形態と同様の方法で行われる。
ところで、本実施の形態では、第1の実施の形態と同様、駆動トランジスタTr1として、デュアルゲート型のトランジスタが用いられており、駆動トランジスタTr1において、トップゲートG1と、バックゲートG2とが独立して駆動される。具体的には、トップゲートG1は書き込みトランジスタTr2および信号線DTLを介して信号線駆動回路23によって駆動され、バックゲートG2はバックゲート線BGLを介してバックゲート線駆動回路26によって駆動される。トップゲートG1とバックゲートG2との独立駆動は、第1の実施の形態と同様の方法で行われる。
従って、本実施の形態でも、有機EL素子11を発光させる時、または有機EL素子11を発光させている時に、駆動トランジスタTr1の閾値補正および移動度補正を行っている時とは異なる所定の値の電圧をバックゲートG2に印加することにより、上述の信号電圧VsigをトップゲートG1(信号線DTL)に印加したときに有機EL素子11に通常流れる電流値よりも大きな電流Idを有機EL素子11に流すことができる。つまり、トップゲートG1に書き込む信号電圧Vsigの大きさを大きくする代わりに、バックゲートG2に印加する電圧を適切に調整することにより、有機EL素子11に流れる電流Idを大きくすることができる。従って、本実施の形態では、移動度μの補正に適した時間tを過度に短くすることなく、高輝度化を実現することができる。
ところで、第1の実施の形態では、発光前のソース電圧Vsは、Vth補正により、駆動トランジスタTr1のVthばらつきを反映した値(Vofs+Vth−ΔV)となっている(図8(A)参照)。しかし、発光後は、ソース電圧Vsは、有機EL素子11の動作点によって決定されるので、Vthばらつきに拘わらず、ほぼ一定値(Vel)となる(図8(B)参照)。そのため、発光後に、バックゲートG2側のゲート−ソース間電圧Vgsb(図6参照)に、Vthばらつきに対応する小さなばらつきが生じる場合がある。
一方、本実施の形態では、駆動トランジスタTr1の閾値補正および移動度補正を行っている間、制御線CNLにVon2が印加されており、バックゲートG2の電圧Vbgが、駆動トランジスタTr1のソース電圧Vsと等しくなっている(図9(A)参照)。さらに、発光が開始された後、制御線CNLにVoff2が印加されており、バックゲートG2の電圧Vbgが、容量素子Cbを介したカップリングにより、駆動トランジスタTr1のVthばらつきを反映した電圧Vbと、Velとの和(Vel+Vb)となる(図9(B)参照)。これにより、バックゲートG2側のゲート−ソース間電圧Vgsbに、Vthばらつきに対応する小さなばらつきが生じる可能性をなくすることができる。従って、本実施の形態では、高輝度化と同時に高画質化を実現することができる。
<モジュールおよび適用例>
以下、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
以下、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
(モジュール)
上記実施の形態の表示装置1は、例えば、図10に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、封止用基板32から露出した領域210を設け、この露出した領域210に、駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
上記実施の形態の表示装置1は、例えば、図10に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、封止用基板32から露出した領域210を設け、この露出した領域210に、駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
(適用例1)
図11は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記各実施の形態に係る表示装置1により構成されている。
図11は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記各実施の形態に係る表示装置1により構成されている。
(適用例2)
図12は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。
図12は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。
(適用例3)
図13は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記各実施の形態に係る表示装置1により構成されている。
図13は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記各実施の形態に係る表示装置1により構成されている。
(適用例4)
図14は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記各実施の形態に係る表示装置1により構成されている。
図14は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記各実施の形態に係る表示装置1により構成されている。
(適用例5)
図15は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記各実施の形態に係る表示装置1により構成されている。
図15は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記各実施の形態に係る表示装置1により構成されている。
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
例えば、上記実施の形態等では、表示装置1,2がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路14の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路14に追加してもよい。その場合、画素回路14の変更に応じて、上述した信号線駆動回路23、書込線駆動回路24、電源線駆動回路25およびバックゲート線駆動回路26のほかに、必要な駆動回路を追加してもよい。
また、上記実施の形態等では、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25およびバックゲート線駆動回路26の駆動をタイミング生成回路22が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25およびバックゲート線駆動回路26の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。
また、上記実施の形態等では、画素回路14が、2Tr1Cの回路構成となっていたが、デュアルゲート型のトランジスタが有機EL素子11に直列に接続された回路構成を含んでいるものであれば、2Tr1Cの回路構成以外の回路構成となっていてもよい。
また、上記実施の形態等では、駆動トランジスタTr1,書き込みトランジスタTr2は、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている場合が例示されていたが、pチャネルトランジスタ(例えばpチャネルMOS型のTFT)により形成されていてもよい。ただし、その場合には、トランジスタTr2のソースおよびドレインのうち電源線PSLと未接続の方と保持容量Csの他端とを有機EL素子11のカソードに接続し、有機EL素子11のアノードをGNDなどに接続することが好ましい。
1,2…表示装置、10…表示パネル、11,11R,11G,11B…有機EL素子、12…画素、13…画素回路アレイ部、14…画素回路、20…駆動回路、21…映像信号処理回路、20A,21A…映像信号、20B…同期信号、22…タイミング生成回路、22A…制御信号、23…信号線駆動回路、24…書込線駆動回路、25…電源線駆動回路、26…バックゲート線駆動回路、27…制御線駆動回路、BGL…バックゲート線、Cs…保持容量、CTL…制御線、DTL…信号線、Id…電流、GND…グラウンド線、G1…トップゲート、G2…バックゲート、PSL…電源線、Tr1…駆動トランジスタ、Tr2…書き込みトランジスタ、Tr3…制御トランジスタ、Vg…ゲート電圧、Vgs,Vgsb…ゲート−ソース間電圧、Vs…ソース電圧、Vsig…信号電圧、Vb1,Vb2,VccH,VCCL,Voff1,Voff2,Vofs,Von1,Von2…電圧、Vth…閾値電圧、WSL…書込線。
Claims (7)
- 一組の発光素子および画素回路が2次元配置された表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、第1ゲートおよび第2ゲートを含み、かつ前記発光素子に流れる電流を制御するデュアルゲート型の第1トランジスタと、前記映像信号に応じた信号電圧を前記第1ゲートに書き込む第2トランジスタとを有し、
前記駆動部は、前記第1トランジスタの閾値補正および移動度補正を行っている時と、前記発光素子を発光させている時とで、前記第2ゲートに印加する電圧を異ならせる
表示装置。 - 前記画素回路は、前記発光素子のうち前記第1トランジスタ側の端子と前記第2ゲートとの電気的な接続を制御するスイッチング素子を有すると共に、前記第1トランジスタと前記スイッチング素子との接続点と前記駆動部との間に容量素子を有する
請求項1に記載の表示装置。 - 前記駆動部は、少なくとも前記第1トランジスタの閾値補正および移動度補正を行っている間、前記スイッチング素子をオンし、発光が開始された後、前記スイッチング素子をオフする
請求項2に記載の表示装置。 - 前記駆動部は、前記第1トランジスタがnチャネル型である場合には、前記発光素子を発光させている時に前記第2ゲートに印加する電圧を、前記第1トランジスタの閾値補正および移動度補正を行っている時に前記第2ゲートに印加する電圧よりも高くする
請求項1ないし請求項3のいずれか一項に記載の表示装置。 - 前記駆動部は、前記第1トランジスタがpチャネル型である場合には、前記発光素子を発光させている時に前記第2ゲートに印加する電圧を、前記第1トランジスタの閾値補正および移動度補正を行っている時に前記第2ゲートに印加する電圧よりも低くする
請求項1ないし請求項3のいずれか一項に記載の表示装置。 - 一組の発光素子および画素回路が2次元配置された表示部と、映像信号に基づいて前記画素回路を駆動する駆動部とを備え、前記画素回路が、第1ゲートおよび第2ゲートを含み、かつ前記発光素子に流れる電流を制御するデュアルゲート型の第1トランジスタと、前記映像信号に応じた信号電圧を前記第1ゲートに書き込む第2トランジスタとを有する発光装置を用意するステップと、
前記駆動部を用いて、前記第1トランジスタの閾値補正および移動度補正を行っている時に前記第2ゲートに第1電圧を印加したのち、前記発光素子を発光させている時に前記第2ゲートに前記第1電圧とは大きさの異なる第2電圧を印加するステップと
を含む表示装置の駆動方法。 - 表示装置を備え、
前記表示装置は、
一組の発光素子および画素回路が2次元配置された表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、第1ゲートおよび第2ゲートを含み、かつ前記発光素子に流れる電流を制御するデュアルゲート型の第1トランジスタと、前記映像信号に応じた信号電圧を前記第1ゲートに書き込む第2トランジスタとを有し、
前記駆動部は、前記第1トランジスタの閾値補正および移動度補正を行っている時と、前記発光素子を発光させている時とで、前記第2ゲートに印加する電圧を異ならせる
電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009266733A JP2011112722A (ja) | 2009-11-24 | 2009-11-24 | 表示装置およびその駆動方法ならびに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009266733A JP2011112722A (ja) | 2009-11-24 | 2009-11-24 | 表示装置およびその駆動方法ならびに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011112722A true JP2011112722A (ja) | 2011-06-09 |
JP2011112722A5 JP2011112722A5 (ja) | 2012-12-20 |
Family
ID=44235129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009266733A Abandoned JP2011112722A (ja) | 2009-11-24 | 2009-11-24 | 表示装置およびその駆動方法ならびに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011112722A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013003568A (ja) * | 2011-06-22 | 2013-01-07 | Sony Corp | 画素回路、表示装置、電子機器、及び、画素回路の駆動方法 |
JP2013077814A (ja) * | 2011-09-16 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 半導体装置、発光装置、及び電子機器 |
KR20140080729A (ko) * | 2012-12-14 | 2014-07-01 | 엘지디스플레이 주식회사 | Oled 표시 장치 및 그의 구동 방법 |
CN104732927A (zh) * | 2015-04-09 | 2015-06-24 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法和显示装置 |
CN104867961A (zh) * | 2015-04-24 | 2015-08-26 | 京东方科技集团股份有限公司 | 阵列基板、其制造方法及显示装置 |
KR20160074772A (ko) * | 2014-12-18 | 2016-06-29 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 구동 방법 |
CN105741781A (zh) * | 2016-04-12 | 2016-07-06 | 深圳市华星光电技术有限公司 | Amoled像素驱动电路及像素驱动方法 |
KR20170137632A (ko) * | 2016-06-03 | 2017-12-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 표시 모듈, 전자 기기, 및 구동 방법 |
CN110491323A (zh) * | 2019-08-06 | 2019-11-22 | 昆山龙腾光电有限公司 | 栅极驱动电路、方法及其显示装置 |
WO2020053693A1 (ja) * | 2018-09-12 | 2020-03-19 | 株式会社半導体エネルギー研究所 | 表示装置の動作方法 |
CN111402788A (zh) * | 2020-04-08 | 2020-07-10 | 深圳市华星光电半导体显示技术有限公司 | 一种像素电路和显示面板 |
CN111429836A (zh) * | 2020-04-09 | 2020-07-17 | 深圳市华星光电半导体显示技术有限公司 | 一种像素驱动电路和显示面板 |
CN112735338A (zh) * | 2019-10-28 | 2021-04-30 | 株式会社日本有机雷特显示器 | 像素电路和显示设备 |
US11030945B2 (en) | 2019-03-25 | 2021-06-08 | Samsung Display Co., Ltd. | Display device and driving method thereof |
US11164526B2 (en) | 2019-04-23 | 2021-11-02 | Samsung Display Co., Ltd. | Method of aging transistor and display device including the transistor |
-
2009
- 2009-11-24 JP JP2009266733A patent/JP2011112722A/ja not_active Abandoned
Cited By (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013003568A (ja) * | 2011-06-22 | 2013-01-07 | Sony Corp | 画素回路、表示装置、電子機器、及び、画素回路の駆動方法 |
JP6221006B1 (ja) * | 2011-09-16 | 2017-10-25 | 株式会社半導体エネルギー研究所 | 発光装置 |
US10032798B2 (en) | 2011-09-16 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, light-emitting device, and electronic device |
JP2017216457A (ja) * | 2011-09-16 | 2017-12-07 | 株式会社半導体エネルギー研究所 | 発光装置 |
US10950633B2 (en) | 2011-09-16 | 2021-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, light-emitting device, and electronic device |
JP2016042585A (ja) * | 2011-09-16 | 2016-03-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US11637129B2 (en) | 2011-09-16 | 2023-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, light-emitting device, and electronic device |
US10622380B2 (en) | 2011-09-16 | 2020-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, light-emitting device, and electronic device |
US9508709B2 (en) | 2011-09-16 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, light-emitting device, and electronic device |
JP2018013803A (ja) * | 2011-09-16 | 2018-01-25 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP2013077814A (ja) * | 2011-09-16 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 半導体装置、発光装置、及び電子機器 |
KR20140080729A (ko) * | 2012-12-14 | 2014-07-01 | 엘지디스플레이 주식회사 | Oled 표시 장치 및 그의 구동 방법 |
KR101950844B1 (ko) * | 2012-12-14 | 2019-02-22 | 엘지디스플레이 주식회사 | Oled 표시 장치 및 그의 구동 방법 |
KR102244932B1 (ko) | 2014-12-18 | 2021-04-27 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 구동 방법 |
KR20160074772A (ko) * | 2014-12-18 | 2016-06-29 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 구동 방법 |
CN104732927A (zh) * | 2015-04-09 | 2015-06-24 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法和显示装置 |
CN104732927B (zh) * | 2015-04-09 | 2017-10-03 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法和显示装置 |
CN104867961A (zh) * | 2015-04-24 | 2015-08-26 | 京东方科技集团股份有限公司 | 阵列基板、其制造方法及显示装置 |
CN105741781A (zh) * | 2016-04-12 | 2016-07-06 | 深圳市华星光电技术有限公司 | Amoled像素驱动电路及像素驱动方法 |
KR102393055B1 (ko) | 2016-06-03 | 2022-04-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 표시 모듈, 전자 기기, 및 구동 방법 |
KR20170137632A (ko) * | 2016-06-03 | 2017-12-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 표시 모듈, 전자 기기, 및 구동 방법 |
US11508307B2 (en) | 2018-09-12 | 2022-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating display device |
WO2020053693A1 (ja) * | 2018-09-12 | 2020-03-19 | 株式会社半導体エネルギー研究所 | 表示装置の動作方法 |
US11030945B2 (en) | 2019-03-25 | 2021-06-08 | Samsung Display Co., Ltd. | Display device and driving method thereof |
US11164526B2 (en) | 2019-04-23 | 2021-11-02 | Samsung Display Co., Ltd. | Method of aging transistor and display device including the transistor |
CN110491323B (zh) * | 2019-08-06 | 2022-03-25 | 昆山龙腾光电股份有限公司 | 栅极驱动电路、方法及其显示装置 |
CN110491323A (zh) * | 2019-08-06 | 2019-11-22 | 昆山龙腾光电有限公司 | 栅极驱动电路、方法及其显示装置 |
CN112735338A (zh) * | 2019-10-28 | 2021-04-30 | 株式会社日本有机雷特显示器 | 像素电路和显示设备 |
CN112735338B (zh) * | 2019-10-28 | 2024-05-24 | 日本显示器设计开发合同会社 | 像素电路和显示设备 |
CN111402788A (zh) * | 2020-04-08 | 2020-07-10 | 深圳市华星光电半导体显示技术有限公司 | 一种像素电路和显示面板 |
CN111429836A (zh) * | 2020-04-09 | 2020-07-17 | 深圳市华星光电半导体显示技术有限公司 | 一种像素驱动电路和显示面板 |
US11455960B2 (en) | 2020-04-09 | 2022-09-27 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Pixel driving circuit and display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011112722A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP5804732B2 (ja) | 駆動方法、表示装置および電子機器 | |
JP2011112723A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011112724A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
KR20240027660A (ko) | 표시 장치 및 그 제조 방법, 및 전자 기기 | |
TWI409755B (zh) | Display device and its driving method and electronic machine | |
TWI464725B (zh) | 像素電路,顯示裝置,顯示裝置之驅動方法及電子單元 | |
JP2009157019A (ja) | 表示装置と電子機器 | |
JP2011209434A (ja) | 表示装置および電子機器 | |
JP2010243938A (ja) | 表示装置およびその駆動方法 | |
JP2011022462A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP5577719B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2015094773A (ja) | 表示装置および電子機器 | |
JP5321304B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2009047746A (ja) | 表示装置および電子機器 | |
JP5282970B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011145531A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP5239812B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2011102932A (ja) | 表示装置およびその駆動方法、電子機器、ならびに表示パネル | |
JP2011022239A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011107187A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010002801A (ja) | El表示装置。 | |
JP2008249920A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2011154200A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2013122481A (ja) | 表示装置およびその駆動方法、ならびに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121101 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121101 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20130417 |