JP2011022239A - 表示装置およびその駆動方法ならびに電子機器 - Google Patents
表示装置およびその駆動方法ならびに電子機器 Download PDFInfo
- Publication number
- JP2011022239A JP2011022239A JP2009165377A JP2009165377A JP2011022239A JP 2011022239 A JP2011022239 A JP 2011022239A JP 2009165377 A JP2009165377 A JP 2009165377A JP 2009165377 A JP2009165377 A JP 2009165377A JP 2011022239 A JP2011022239 A JP 2011022239A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- duty ratio
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】動画ボケとフリッカを同時に低減することの可能な表示装置およびその駆動方法ならびに電子機器を提供する。
【解決手段】第1の映像信号20Aと第2の映像信号20Aとを対比して、画像の動きが検出される(S1)。次に、検出結果を利用して、動画に対応する映像信号および静止画に対応する映像信号が検出される(S2)。動画に対応する映像信号のデューティ比がモード1に設定され、静止画に対応する映像信号のデューティ比がモード2に設定され(S3,S4)、デューティ比の大きさに応じた値となるように映像信号20Aの値が変換される(S5,S6)。次に、モードに対応した大きさのアナログの映像信号20Aが所定のタイミングで信号線駆動回路23に出力されると共に、消去選択信号または消去非選択信号が所定のタイミングで信号線駆動回路23に出力される(S7,S8)。
【選択図】図3
【解決手段】第1の映像信号20Aと第2の映像信号20Aとを対比して、画像の動きが検出される(S1)。次に、検出結果を利用して、動画に対応する映像信号および静止画に対応する映像信号が検出される(S2)。動画に対応する映像信号のデューティ比がモード1に設定され、静止画に対応する映像信号のデューティ比がモード2に設定され(S3,S4)、デューティ比の大きさに応じた値となるように映像信号20Aの値が変換される(S5,S6)。次に、モードに対応した大きさのアナログの映像信号20Aが所定のタイミングで信号線駆動回路23に出力されると共に、消去選択信号または消去非選択信号が所定のタイミングで信号線駆動回路23に出力される(S7,S8)。
【選択図】図3
Description
本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子(一般にはTFT(Thin Film Transistor;薄膜トランジスタ))によって制御するものである。
ところで、有機EL表示装置では、1フィールド期間内に有機EL素子の発光、消光を行うに際して、1フィールド期間における発光期間の比であるデューティ比(発光期間/1フィールド期間×100)をどのような値に設定するかが問題となる。これは、動画ボケの生じないデューティ比と、フリッカの生じないデューティ比とが互いに異なるからである。例えば、1フレームにおける発光期間をドレイン線に高電圧を印加する期間で決定する旧来の駆動方法では、デューティ比が全画素一定となる。この駆動方法では、動画ボケの生じないデューティ比に設定するとフリッカが発生し、フリッカの生じないデューティ比に設定すると動画ボケが発生してしまう。
駆動方法については、従来から他にも多数提案されている。例えば、1フレームを複数のサブフィールドに分けて、複数のサブフィールドを使い分けることで階調表現を行う方法が、上記特許文献1に開示されている。この駆動方法は、先の駆動方法と比べると動画ボケの低減には効果がある。しかし、この駆動方法では、階調ごとにサブフィールドの発光期間が固定される。そのため、例えば低輝度では発光期間が短いので、フリッカが発生し易く、高輝度では発光期間が長いので、動画ボケが発生し易いという問題があった。また、動画内の動きを検知して、その動き量に応じて発光期間を調整する駆動方法が、他の文献において開示されている。しかし、この駆動方法では、デューティ比が全画素一定となってしまうので、画像に静止画が含まれている場合には、静止画の部分においてフリッカが発生してしまうという問題があった。
このように、従来の駆動方法では、動画ボケとフリッカを同時に低減することが容易ではないという問題があった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、動画ボケとフリッカを同時に低減することの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。
本発明の表示装置は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部を備えている。この表示装置は、さらに、検出回路と、デューティ制御回路と、信号線駆動回路と、走査線駆動回路とを備えている。ここで、検出回路は、1フレーム分の映像信号に含まれる動画に対応する映像信号および静止画に対応する映像信号を検出するようになっている。デューティ制御回路は、動画に対応する映像信号のデューティ比を小さな値に設定すると共にデューティ比の大きさに応じて動画に対応する映像信号の大きさを変更するようになっている。デューティ制御回路は、さらに、静止画に対応する映像信号のデューティ比を大きな値に設定すると共にデューティ比の大きさに応じて静止画に対応する映像信号の大きさを変更するようになっている。信号線駆動回路は、デューティ制御回路によって設定された大きさの映像信号に対応する信号電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うようになっている。信号線駆動回路は、さらに、デューティ制御回路によって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うようになっている。走査線駆動回路は、複数の走査線に選択パルスを順次印加して、複数の発光素子および複数の画素回路を順次選択するようになっている。
本発明の電子機器は、上記表示装置を備えたものである。
本発明の表示装置の駆動方法は、以下の4つのステップを含むものである。
(A)以下の構成を備えた表示装置を用意するステップ
(B)1フレーム分の映像信号に含まれる動画に対応する映像信号および静止画に対応する映像信号を検出したのち、動画に対応する映像信号のデューティ比を小さな値に設定すると共にデューティ比の大きさに応じて動画に対応する映像信号の大きさを変更し、静止画に対応する映像信号のデューティ比を大きな値に設定すると共にデューティ比の大きさに応じて静止画に対応する映像信号の大きさを変更するステップ
(C)デューティ制御回路によって設定された大きさの映像信号に対応する信号電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うと共に、前記デューティ制御回路によって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うステップ
(D)複数の走査線に選択パルスを順次印加して、複数の発光素子および複数の画素回路を順次選択するステップ
(A)以下の構成を備えた表示装置を用意するステップ
(B)1フレーム分の映像信号に含まれる動画に対応する映像信号および静止画に対応する映像信号を検出したのち、動画に対応する映像信号のデューティ比を小さな値に設定すると共にデューティ比の大きさに応じて動画に対応する映像信号の大きさを変更し、静止画に対応する映像信号のデューティ比を大きな値に設定すると共にデューティ比の大きさに応じて静止画に対応する映像信号の大きさを変更するステップ
(C)デューティ制御回路によって設定された大きさの映像信号に対応する信号電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うと共に、前記デューティ制御回路によって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うステップ
(D)複数の走査線に選択パルスを順次印加して、複数の発光素子および複数の画素回路を順次選択するステップ
上記駆動方法が用いられる表示装置は、画素回路アレイ部と、画素回路アレイ部を駆動する駆動回路とを備えたものである。画素回路アレイ部は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含んでいる。
本発明の表示装置およびその駆動方法ならびに電子機器では、動画に対応する映像信号のデューティ比が小さな値に設定されると共にデューティ比の大きさに応じて動画に対応する映像信号の大きさが変更される。さらに、静止画に対応する映像信号のデューティ比が大きな値に設定されると共にデューティ比の大きさに応じて静止画に対応する映像信号の大きさが変更される。これにより、1フレーム分の映像信号において、動画に対応する映像信号では動画に適したデューティ比を設定することができ、静止画に対応する映像信号では静止画に適したデューティ比を設定することができる。
本発明の表示装置およびその駆動方法ならびに電子機器によれば、1フレーム分の映像信号において、動画に対応する映像信号では動画に適したデューティ比を設定することができ、静止画に対応する映像信号では静止画に適したデューティ比を設定することができるようにした。これにより、動画ボケとフリッカを同時に低減することができる。
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.実施の形態
1.1 表示装置の概略構成
1.2 映像信号処理回路の動作
1.3 表示装置の動作
1.4 作用・効果
2.モジュールおよび適用例
1.実施の形態
1.1 表示装置の概略構成
1.2 映像信号処理回路の動作
1.3 表示装置の動作
1.4 作用・効果
2.モジュールおよび適用例
<1.実施の形態>
(1.1 表示装置の概略構成)
図1は、本発明の一実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10と、駆動回路20とを備えている。表示パネル10は、例えば、複数の有機EL素子11R,11G,11B(発光素子)がマトリクス状に配置された画素回路アレイ部13を有している。本実施の形態では、例えば、互いに隣り合う3つの有機EL素子11R,11G,11Bが1つの画素12を構成している。なお、以下では、有機EL素子11R,11G,11Bの総称として有機EL素子11を適宜、用いるものとする。駆動回路20は、画素回路アレイ部13を駆動するものであり、例えば、映像信号処理回路21、タイミング生成回路22、信号線駆動回路23、走査線駆動回路24および電源線駆動回路25を有している。
(1.1 表示装置の概略構成)
図1は、本発明の一実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10と、駆動回路20とを備えている。表示パネル10は、例えば、複数の有機EL素子11R,11G,11B(発光素子)がマトリクス状に配置された画素回路アレイ部13を有している。本実施の形態では、例えば、互いに隣り合う3つの有機EL素子11R,11G,11Bが1つの画素12を構成している。なお、以下では、有機EL素子11R,11G,11Bの総称として有機EL素子11を適宜、用いるものとする。駆動回路20は、画素回路アレイ部13を駆動するものであり、例えば、映像信号処理回路21、タイミング生成回路22、信号線駆動回路23、走査線駆動回路24および電源線駆動回路25を有している。
[画素回路アレイ部]
図2は、画素回路アレイ部13の回路構成の一例を表したものである。画素回路アレイ部13は、表示パネル10の表示領域に形成されている。画素回路アレイ部13は、例えば、図1、図2に示したように、行状に配置された複数の走査線WSLと、列状に配置された複数の信号線DTLと、走査線WSLに沿って行状に配置された複数の電源線PSLとを有している。各走査線WSLと各信号線DTLとの交差部に対応して、複数の有機EL素子11および画素回路14が行列状に配置(2次元配置)されている。画素回路14は、例えば、駆動トランジスタTr1、書き込みトランジスタTr2および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。駆動トランジスタTr1および書き込みトランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。なお、TFTの種類は特に限定されるものではなく、例えば、逆スタガー構造(いわゆるボトムゲート型)であってもよいし、スタガー構造(トップゲート型)であってもよい。また、駆動トランジスタTr1または書き込みトランジスタTr2は、pチャネルMOS型のTFTであってもよい。
図2は、画素回路アレイ部13の回路構成の一例を表したものである。画素回路アレイ部13は、表示パネル10の表示領域に形成されている。画素回路アレイ部13は、例えば、図1、図2に示したように、行状に配置された複数の走査線WSLと、列状に配置された複数の信号線DTLと、走査線WSLに沿って行状に配置された複数の電源線PSLとを有している。各走査線WSLと各信号線DTLとの交差部に対応して、複数の有機EL素子11および画素回路14が行列状に配置(2次元配置)されている。画素回路14は、例えば、駆動トランジスタTr1、書き込みトランジスタTr2および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。駆動トランジスタTr1および書き込みトランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。なお、TFTの種類は特に限定されるものではなく、例えば、逆スタガー構造(いわゆるボトムゲート型)であってもよいし、スタガー構造(トップゲート型)であってもよい。また、駆動トランジスタTr1または書き込みトランジスタTr2は、pチャネルMOS型のTFTであってもよい。
画素回路アレイ部13において、各信号線DTLは、信号線駆動回路23の出力端(図示せず)と、書き込みトランジスタTr2のドレイン電極(図示せず)に接続されている。各走査線WSLは、走査線駆動回路24の出力端(図示せず)と、書き込みトランジスタTr2のゲート電極(図示せず)に接続されている。各電源線PSLは、電源線駆動回路25の出力端(図示せず)と、駆動トランジスタTr1のドレイン電極(図示せず)に接続されている。書き込みトランジスタTr2のソース電極(図示せず)は、駆動トランジスタTr1のゲート電極(図示せず)と、保持容量Csの一端に接続されている。駆動トランジスタTr1のソース電極(図示せず)と保持容量Csの他端とが、有機EL素子11のアノード電極(図示せず)に接続されている。有機EL素子11のカソード電極(図示せず)は、例えばグラウンド線GNDに接続されている。なお、カソード電極は、各有機EL素子11の共通電極として用いられており、例えば、表示パネル10の表示領域全体に渡って連続して形成され、平板状となっている。
[駆動回路]
次に、画素回路アレイ部13の周辺に設けられた駆動回路20内の各回路について、図1を参照して説明する。映像信号処理回路21は、例えば、図1に示したように、動画静止画検出回路21Aと、デューティ制御回路21Bとを含んでいる。
次に、画素回路アレイ部13の周辺に設けられた駆動回路20内の各回路について、図1を参照して説明する。映像信号処理回路21は、例えば、図1に示したように、動画静止画検出回路21Aと、デューティ制御回路21Bとを含んでいる。
動画静止画検出回路21Aは、外部から入力された映像信号20Aに基づいて1フレームの画像に含まれる動画領域および静止画領域を検出するものである。動画静止画検出回路21Aは、例えば、1フレーム分の映像信号20Aを格納する記憶部(図示せず)と、1フレームの画像に含まれる動画領域および静止画領域の検出を行う演算部(図示せず)とを含んでいる。デューティ制御回路21Bは、1フィールド期間における発光期間の比であるデューティ比(発光期間/1フィールド期間×100)を画素12ごとに(動画領域および静止画領域ごとに)決定するものである。なお、動画静止画検出回路21Aおよびデューティ制御回路21Bの動作については、後述する。
タイミング生成回路22は、信号線駆動回路23、走査線駆動回路24および電源線駆動回路25が連動して動作するように制御するものである。タイミング生成回路22は、例えば、外部から入力された同期信号20Bに応じて(同期して)、これらの回路に対して制御信号22Aを出力するようになっている。
信号線駆動回路23は、制御信号22Aの入力に応じて(同期して)、デューティ制御回路21Bから入力された映像信号20Aに対応するアナログの映像信号を、各信号線DTLに印加して、アナログの映像信号またはそれに対応する信号を選択対象の画素回路14に書き込むものである。具体的には、信号線駆動回路23は、デューティ制御回路21Bによって設定された大きさの映像信号20Aに対応する信号電圧Vsigを各信号線DTLに印加して、選択対象の画素回路14への書き込みを行うものである。なお、書き込みとは、駆動トランジスタTr1のゲートに所定の電圧を印加することを指している。
また、信号線駆動回路23は、制御信号22Aの入力に応じて(同期して)、デューティ制御回路21Bによって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うものである。具体的には、信号線駆動回路23は、デューティ制御回路21Bから出力された消去選択信号の入力に応じて、選択電圧として電圧Versを各信号線DTLに印加して、選択対象の画素回路14への書き込みを行うものである。さらに、信号線駆動回路23は、デューティ制御回路21Bから出力された消去非選択信号の入力に応じて、選択電圧として電圧Vofsを各信号線DTLに印加して、選択対象の画素回路14への書き込みを行わないこともできる。
信号線駆動回路23は、例えば、信号電圧Vsigと、有機EL素子11の消光時に駆動トランジスタTr1のゲートに印加する電圧Vofs,Versとを出力することが可能となっている。ここで、電圧Vofsは、有機EL素子11の閾値電圧Velよりも低い電圧値(一定値)となっており、かつVM−Vth wsよりも高い電圧値となっている。電圧Vofsは、デューティ制御回路21Bによって非消去が選択されたときに、後述の消去選択期間に信号線DTLに印加されるものでもある。
なお、電圧VMは、デューティ制御回路21Bによって消去が選択されたときに、後述の消去選択期間に走査線WSLに印加される電圧(一定値)である。電圧VMは、電圧VLよりも高く、電圧VHよりも低い電圧値(一定値)となっている。電圧VLは、書き込みトランジスタTr2のオン電圧よりも低い電圧値(一定値)となっている。電圧VHは、書き込みトランジスタTr2のオン電圧以上の電圧値(一定値)となっている。電圧Vth wsは、書込みトランジスタTr2の閾値電圧である。電圧Versは、デューティ制御回路21Bによって消去が選択されたときに、後述の消去選択期間に信号線DTLに印加されるものである。電圧Versは、VL−Vth wsよりも高く、VM−Vth wsよりも低い電圧値(一定値)となっている。
走査線駆動回路24は、制御信号22Aの入力に応じて(同期して)、複数の走査線WSLに選択パルスを順次印加して、複数の有機EL素子11および複数の画素回路14を順次選択するものである。また、走査線駆動回路24は、制御信号22Aの入力に応じて(同期して)、信号線DTLに上記選択電圧(電圧Vers)が印加されている時に、それ以外の期間に印加する選択パルスの波高値(電圧VH)のよりも小さな波高値(電圧VM)の選択パルスを走査線WSLに印加するものである。走査線駆動回路24は、例えば、書き込みトランジスタTr2をオンさせるときに印加する電圧VHと、書き込みトランジスタTr2をオンもしくはオフさせるかを選択するときに印加する電圧VMと、書き込みトランジスタTr2をオフさせるときに印加する電圧VLとを出力することが可能となっている。
電源線駆動回路25は、制御信号22Aの入力に応じて(同期して)、複数の電源線PSLに制御パルスを順次印加して、有機EL素子11の発光および消光を制御するものである。電源線駆動回路25は、例えば、駆動トランジスタTr1に電流を流すときに印加する電圧VccHと、駆動トランジスタTr1に電流を流さないときに印加する電圧VccLとを出力することが可能となっている。ここで、電圧VccLは、有機EL素子11の閾値電圧Velと、有機EL素子11のカソードの電圧Vcaとを足し合わせた電圧(Vel+Vca)よりも低い電圧値(一定値)である。VccHは、電圧(Vel+Vca)以上の電圧値(一定値)である。
(1.2 映像信号処理回路21の動作)
図3は、映像信号処理回路21に含まれる動画静止画検出回路21Aおよびデューティ制御回路21Bにおける処理フローの一例を表したものである。まず、動画静止画検出回路21Aは、例えば、1フレーム分の映像信号20A(第1の映像信号20A)と、そのフレームの1フレーム前の映像信号20A(第2の映像信号20A)とを対比して、第1の映像信号20Aに含まれる、画像の動きを検出する(ステップS1)。動画静止画検出回路21Aは、例えば、第1の映像信号20Aと第2の映像信号20Aとの差分を導出する。
図3は、映像信号処理回路21に含まれる動画静止画検出回路21Aおよびデューティ制御回路21Bにおける処理フローの一例を表したものである。まず、動画静止画検出回路21Aは、例えば、1フレーム分の映像信号20A(第1の映像信号20A)と、そのフレームの1フレーム前の映像信号20A(第2の映像信号20A)とを対比して、第1の映像信号20Aに含まれる、画像の動きを検出する(ステップS1)。動画静止画検出回路21Aは、例えば、第1の映像信号20Aと第2の映像信号20Aとの差分を導出する。
次に、動画静止画検出回路21Aは、検出結果を利用して、第1の映像信号20Aに含まれる個々の映像信号が動画に対応するか、静止画に対応するかを判定する(ステップS2)。具体的には、動画静止画検出回路21Aは、第1の映像信号20Aに含まれる動画に対応する映像信号および静止画に対応する映像信号を検出する。動画静止画検出回路21Aは、例えば、第1の映像信号20Aに含まれる映像信号のうち、差分の値が所定の閾値を越えた映像信号を動画に対応する映像信号と判定する。また、動画静止画検出回路21Aは、例えば、第1の映像信号20Aに含まれる映像信号のうち、差分の値が所定の閾値を越えない映像信号を静止画に対応する映像信号と判定する。続いて、動画静止画検出回路21Aは、動画に対応する映像信号が印加される画素12の座標(動画座標)と、静止画に対応する映像信号が印加される画素12の座標(静止画座標)を導出する。
次に、動画静止画検出回路21Aは、例えば、1フレームの画像に含まれる動画領域および静止画領域についての情報(動画座標および静止画座標についての情報)を検出信号としてデューティ制御回路21Bに出力する。なお、動画静止画検出回路21Aは、例えば、動画座標についての情報だけを検出信号としてデューティ制御回路21Bに出力してもよいし、静止画座標についての情報だけを検出信号としてデューティ制御回路21Bに出力してもよい。
デューティ制御回路21Bは、検出信号として動画座標および静止画座標についての情報が入力された場合には、デューティ比を以下のようにして設定する。すなわち、デューティ制御回路21Bは、例えば、検出信号と同期して入力された第1の映像信号20Aのうち、動画座標に対応する映像信号のデューティ比を小さな値に設定し、静止画座標に対応する映像信号のデューティ比を大きな値に設定する。また、デューティ制御回路21Bは、検出信号として動画座標についての情報だけが入力された場合には、デューティ比を以下のようにして設定する。すなわち、デューティ制御回路21Bは、例えば、検出信号と同期して入力された第1の映像信号20Aのうち、動画座標に対応する映像信号のデューティ比を小さな値に設定し、それ以外の座標に対応する映像信号のデューティ比を大きな値に設定する。また、デューティ制御回路21Bは、検出信号として静止画座標についての情報だけが入力された場合には、デューティ比を以下のようにして設定する。すなわち、デューティ制御回路21Bは、例えば、検出信号と同期して入力された第1の映像信号20Aのうち、静止画座標に対応する映像信号のデューティ比を大きな値に設定し、それ以外の座標に対応する映像信号のデューティ比を小さな値に設定する。まとめると、デューティ制御回路21Bは、第1の映像信号20Aのうち、動画に対応する映像信号(動画座標もしくは動画座標に相当する座標に対応する映像信号)のデューティ比を小さな値に設定する。さらに、デューティ制御回路21Bは、静止画に対応する映像信号(静止画座標もしくは静止座標に相当する座標に対応する映像信号)のデューティ比を大きな値に設定する。例えば、デューティ制御回路21Bは、図4に示したように、1フィールド期間TFを、消光期間Toff、発光選択期間Ton1、発光選択期間Ton2の3つに分ける。消光期間Toffとは、後述するように、Vth補正やμ補正などを行う期間でもある。次に、デューティ制御回路21Bは、例えば、図5に示したように、動画座標に対応する映像信号のデューティ比をモード1に設定し(ステップS3)、静止画座標に対応する映像信号のデューティ比をモード2に設定する(ステップS4)。
ここで、モード1は、発光選択期間Ton1において「発光」を選択し、発光選択期間Ton2において「非発光」を選択するモードである。モード2は、発光選択期間Ton1において「発光」を選択し、発光選択期間Ton2においても「発光」を選択するモードである。
次に、デューティ制御回路21Bは、デューティ比の大きさに応じた値となるように映像信号20Aの値を変換する。変換前の映像信号20Aの値をViとし、変換後の映像信号20Aの値をVoとすると、デューティ制御回路21Bは、以下のようにして映像信号20Aの値を変換する。すなわち、デューティ制御回路21Bは、デューティ比としてモード1を選択した場合には、以下の式(1)を用いて映像信号20Aの値を変換する(ステップS5)。また、デューティ制御回路21Bは、デューティ比としてモード2を選択した場合には、以下の式(2)を用いて映像信号20Aの値を変換する(ステップS6)。 Vo=Vi×(TF/Ton1)…(1)
Vo=Vi×(TF/(Ton1+Ton2))…(2)
Vo=Vi×(TF/(Ton1+Ton2))…(2)
次に、デューティ制御回路21Bは、変換後の映像信号20Aに対して所定の補正を行うと共に、補正した後の映像信号をアナログに変換する。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。その後、デューティ制御回路21Bは、設定したモードに対応して信号線駆動回路23を駆動する。例えば、デューティ制御回路21Bは、モード1を選択した場合には、信号線駆動回路23に対して、モード1に対応した大きさのアナログの映像信号20Aを所定のタイミングで出力すると共に、消去選択信号を所定のタイミングで出力する(ステップS7)。また、例えば、デューティ制御回路21Bは、モード2を選択した場合には、信号線駆動回路23に対して、モード2に対応した大きさのアナログの映像信号20Aを所定のタイミングで出力すると共に、消去非選択信号を所定のタイミングで出力する(ステップS8)。
なお、消去選択信号が信号線駆動回路23に印加されると、信号線駆動回路23は、上述の電圧Versを図6中の消去選択期間Tersに信号線DTLに印加する。また、消去非選択信号が信号線駆動回路23に印加されると、信号線駆動回路23は、上述の電圧Vofsを図6中の消去選択期間Tersに信号線DTLに印加する。なお、映像信号処理回路21は、外部から入力されたデジタルの映像信号20Aに対して所定の補正を行ったのちに、上述の各ステップを実行してもよい。
(1.3 表示装置の動作)
図6は、表示装置1をモード1で駆動させたときの各種波形の一例を表したものである。図7は、表示装置1をモード2で駆動させたときの各種波形の一例を表したものである。図6(A)〜(C)、図7(A)〜(C)には、信号線DTLにVofs、Vsig、Versが周期的に印加され、走査線WSLにVH、VL、VMが所定のタイミングで印加され、電源線PSLにVccL、VccHが所定のタイミングで印加されている様子が示されている。図6(D),(E)、図7(D),(E)には、信号線DTL、走査線WSLおよび電源線PSLへの電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。以下では、まず、モード共通の動作について説明したのち、個別のモードの動作について説明するものとする。
図6は、表示装置1をモード1で駆動させたときの各種波形の一例を表したものである。図7は、表示装置1をモード2で駆動させたときの各種波形の一例を表したものである。図6(A)〜(C)、図7(A)〜(C)には、信号線DTLにVofs、Vsig、Versが周期的に印加され、走査線WSLにVH、VL、VMが所定のタイミングで印加され、電源線PSLにVccL、VccHが所定のタイミングで印加されている様子が示されている。図6(D),(E)、図7(D),(E)には、信号線DTL、走査線WSLおよび電源線PSLへの電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。以下では、まず、モード共通の動作について説明したのち、個別のモードの動作について説明するものとする。
[Vth補正準備期間]
まず、Vth補正の準備を行う。具体的には、電源線駆動回路25が電源線PSLの電圧をVccHからVccLに下げる(T1)。すると、ソース電圧VsがVccLとなり、有機EL素子11が消光すると共に、ゲート電圧VgがVofsに下がる。次に、信号線DTLの電圧がVofsとなっており、かつ電源線PSLの電圧がVccLとなっている間に、走査線駆動回路24が走査線WSLの電圧をVLからVHに上げる。
まず、Vth補正の準備を行う。具体的には、電源線駆動回路25が電源線PSLの電圧をVccHからVccLに下げる(T1)。すると、ソース電圧VsがVccLとなり、有機EL素子11が消光すると共に、ゲート電圧VgがVofsに下がる。次に、信号線DTLの電圧がVofsとなっており、かつ電源線PSLの電圧がVccLとなっている間に、走査線駆動回路24が走査線WSLの電圧をVLからVHに上げる。
[最初のVth補正期間]
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっている間に、電源線駆動回路25が電源線PSLの電圧をVccLからVccHに上げる(T2)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、走査線駆動回路24が走査線WSLの電圧をVHからVLに下げる(T3)。すると、駆動トランジスタTr1のゲートがフローティングとなり、Vthの補正が一旦停止する。
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっている間に、電源線駆動回路25が電源線PSLの電圧をVccLからVccHに上げる(T2)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、走査線駆動回路24が走査線WSLの電圧をVHからVLに下げる(T3)。すると、駆動トランジスタTr1のゲートがフローティングとなり、Vthの補正が一旦停止する。
[最初のVth補正休止期間]
Vth補正が休止している期間中は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、Vth補正が不十分である場合、すなわち、駆動トランジスタTr1のゲート−ソース間の電位差Vgsが駆動トランジスタTr1の閾値電圧Vthよりも大きい場合には、以下のようになる。すなわち、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
Vth補正が休止している期間中は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、Vth補正が不十分である場合、すなわち、駆動トランジスタTr1のゲート−ソース間の電位差Vgsが駆動トランジスタTr1の閾値電圧Vthよりも大きい場合には、以下のようになる。すなわち、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
[2回目のVth補正期間]
Vth補正休止期間が終了した後、Vthの補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、Vth補正が可能となっている時に、走査線駆動回路24が走査線WSLの電圧をVLからVHに上げ(T4)、駆動トランジスタTr1のゲートを信号線DTLに接続する。このとき、ソース電圧Vsが(Vofs−Vth)よりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、走査線駆動回路24が走査線WSLの電圧をVHからVLに下げる(T5)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路14ごとにばらついた場合であっても、有機EL素子11の発光輝度がばらつくのをなくすことができる。
Vth補正休止期間が終了した後、Vthの補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、Vth補正が可能となっている時に、走査線駆動回路24が走査線WSLの電圧をVLからVHに上げ(T4)、駆動トランジスタTr1のゲートを信号線DTLに接続する。このとき、ソース電圧Vsが(Vofs−Vth)よりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、走査線駆動回路24が走査線WSLの電圧をVHからVLに下げる(T5)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路14ごとにばらついた場合であっても、有機EL素子11の発光輝度がばらつくのをなくすことができる。
[2回目のVth補正休止期間]
その後、Vth補正の休止期間中に、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える。
その後、Vth補正の休止期間中に、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える。
[書き込み・μ補正期間]
Vth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、走査線駆動回路24が走査線WSLの電圧をVLからVHに上げ(T6)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧がVsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idsは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素回路14ごとの移動度μのばらつきを取り除くことができる。
Vth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、走査線駆動回路24が走査線WSLの電圧をVLからVHに上げ(T6)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧がVsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idsは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素回路14ごとの移動度μのばらつきを取り除くことができる。
[ブートストラップ期間]
次に、走査線駆動回路24が走査線WSLの電圧をVHからVLに下げる(T7)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のゲート−ソース間の電圧Vgsを一定に維持した状態で、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr1のゲートも上昇する。
次に、走査線駆動回路24が走査線WSLの電圧をVHからVLに下げる(T7)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のゲート−ソース間の電圧Vgsを一定に維持した状態で、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr1のゲートも上昇する。
次に、図6を参照しつつ、デューティ制御回路21Bによってモード1が選択されているときの動作について説明する。
[発光選択期間(Ton1)]
ブートストラップ期間が経過し、ソース電圧Vsが所定の電圧にまで上昇すると、有機EL素子11が所望の輝度で発光する(T8)。
ブートストラップ期間が経過し、ソース電圧Vsが所定の電圧にまで上昇すると、有機EL素子11が所望の輝度で発光する(T8)。
[発光選択期間(Ton2)]
次に、有機EL素子11が発光し始めてから所定の期間が経過したところで、信号線駆動回路23が、消去選択信号の印加に対応して(同期して)、信号線DTLの電圧をVersに下げる(T9)。続いて、走査線駆動回路24が走査線WSLの電圧をVLからVMに上げ、駆動トランジスタTr1のゲートを信号線DTLに接続する(T10)。すると、駆動トランジスタTr1のゲート電圧がVersとなり、駆動トランジスタTr1のゲート−ソース間の電圧VgsがVers−Vel<Vthとなるので、有機EL素子11の発光が停止する。つまり、信号線駆動回路23は、消去選択信号の印加に対応して(同期して)、消去選択期間Tersに電圧Versを信号線DTLに印加して、選択対象の有機EL素子11に流れる定常電流を停止する。その後、信号線DTLの電圧がVersとなっている間に、走査線駆動回路24が走査線WSLの電圧をVMからVLに下げる。すると、駆動トランジスタTr1のゲートがフローティングとなるので、その後、引き続き、有機EL素子11の発光は停止したままとなる。
次に、有機EL素子11が発光し始めてから所定の期間が経過したところで、信号線駆動回路23が、消去選択信号の印加に対応して(同期して)、信号線DTLの電圧をVersに下げる(T9)。続いて、走査線駆動回路24が走査線WSLの電圧をVLからVMに上げ、駆動トランジスタTr1のゲートを信号線DTLに接続する(T10)。すると、駆動トランジスタTr1のゲート電圧がVersとなり、駆動トランジスタTr1のゲート−ソース間の電圧VgsがVers−Vel<Vthとなるので、有機EL素子11の発光が停止する。つまり、信号線駆動回路23は、消去選択信号の印加に対応して(同期して)、消去選択期間Tersに電圧Versを信号線DTLに印加して、選択対象の有機EL素子11に流れる定常電流を停止する。その後、信号線DTLの電圧がVersとなっている間に、走査線駆動回路24が走査線WSLの電圧をVMからVLに下げる。すると、駆動トランジスタTr1のゲートがフローティングとなるので、その後、引き続き、有機EL素子11の発光は停止したままとなる。
次に、図7を参照しつつ、デューティ制御回路21Bによってモード2が選択されているときの動作について説明する。
[発光選択期間(Ton1)]
ブートストラップ期間が経過し、ソース電圧Vsが所定の電圧にまで上昇すると、有機EL素子11が所望の輝度で発光する(T8)。
ブートストラップ期間が経過し、ソース電圧Vsが所定の電圧にまで上昇すると、有機EL素子11が所望の輝度で発光する(T8)。
[発光選択期間(Ton2)]
次に、有機EL素子11が発光し始めてから所定の期間が経過したところで、信号線駆動回路23が、消去非選択信号の印加に対応して(同期して)、信号線DTLの電圧をVofsに下げる(T9)。続いて、走査線駆動回路24が走査線WSLの電圧をVLからVMに上げる(T10)。このとき、書き込みトランジスタTr2のゲート−ソース間の電圧Vgsは、VM−Vofsであり、書き込みトランジスタTr2の閾値電圧Vth wsよりも小さい。従って、書き込みトランジスタTr2はオフしたままであり、駆動トランジスタTr1のゲートがフローティング状態を維持しているので、有機EL素子11の発光が継続する。その後、信号線DTLの電圧がVofsとなっている間に、走査線駆動回路24が走査線WSLの電圧をVMからVLに下げる。このときも、書き込みトランジスタTr2はオフしたままであり、駆動トランジスタTr1のゲートがフローティング状態を維持しているので、引き続き、有機EL素子11の発光が継続する。
次に、有機EL素子11が発光し始めてから所定の期間が経過したところで、信号線駆動回路23が、消去非選択信号の印加に対応して(同期して)、信号線DTLの電圧をVofsに下げる(T9)。続いて、走査線駆動回路24が走査線WSLの電圧をVLからVMに上げる(T10)。このとき、書き込みトランジスタTr2のゲート−ソース間の電圧Vgsは、VM−Vofsであり、書き込みトランジスタTr2の閾値電圧Vth wsよりも小さい。従って、書き込みトランジスタTr2はオフしたままであり、駆動トランジスタTr1のゲートがフローティング状態を維持しているので、有機EL素子11の発光が継続する。その後、信号線DTLの電圧がVofsとなっている間に、走査線駆動回路24が走査線WSLの電圧をVMからVLに下げる。このときも、書き込みトランジスタTr2はオフしたままであり、駆動トランジスタTr1のゲートがフローティング状態を維持しているので、引き続き、有機EL素子11の発光が継続する。
図8(A),(B)は、発光選択期間(Ton1)、発光選択期間(Ton2)において、表示装置1に映し出されている画像の様子を模式的に表したものである。図8(A)は発光選択期間(Ton1)における画像の様子を、図8(B)発光選択期間(Ton2)における画像の様子をそれぞれ表したものである。図8(A),(B)には、画像の中に動画領域αと、静止画領域βとが混在している様子が示されている。
図8(A),(B)から、動画領域αでは、デューティ制御回路21Bによってモード1が選択されており、動画領域α内の各画素12では、図5、図6に示したように、発光、消光の順で駆動がなされていることがわかる。また、図8(A),(B)から、静止画領域βでは、デューティ制御回路21Bによってモード2が選択されており、静止画領域β内の各画素12では、図5、図7に示したように、発光、発光の順で駆動がなされていることがわかる。このように、本実施の形態では、1フィールド期間における発光期間の比であるデューティ比(発光期間/1フィールド期間×100)が画素12ごとに決定されている。
本実施の形態の表示装置1では、上記のようにして、各画素12において画素回路14がオンオフ制御され、各画素12の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出される。その結果、表示パネル10において画像が表示される。
(1.4 作用・効果)
ところで、一般に、1フィールド期間内に有機EL素子11の発光、消光を行うに際して、1フィールド期間における発光期間の比であるデューティ比(発光期間/1フィールド期間×100)を小さくすると、フリッカが顕在化する。その一方で、デューティ比を大きくすると、動画ボケが顕在化する。これは、フリッカの生じないデューティ比と、動画ボケの生じないデューティ比とが互いに異なるからである。
そこで、本実施の形態では、図8(A),(B)に示したように、動画領域αでは、デューティ比を小さくし(モード1を選択し)、静止画領域βでは、デューティ比を大きくし(モード2を選択し)ている。このように、同じ画面内で画素12ごとに(動画領域αおよび静止画領域βごとに)デューティ比を適切な値に調整することにより、動画ボケとフリッカを同時に抑制することができる。その結果、画質が大幅に向上する。なお、本実施の形態では、図3に示したように、各画素12の輝度が所望の値となるように、デューティ比(モード)に応じて、映像信号20Aの値を変換しているので、デューティ比の変更が輝度に悪影響を及ぼす虞はない。
<2.モジュールおよび適用例>
以下、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
以下、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
(モジュール)
上記実施の形態の表示装置1は、例えば、図9に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、封止用基板32から露出した領域210を設け、この露出した領域210に、駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
上記実施の形態の表示装置1は、例えば、図9に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、封止用基板32から露出した領域210を設け、この露出した領域210に、駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
(適用例1)
図10は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記各実施の形態に係る表示装置1により構成されている。
図10は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記各実施の形態に係る表示装置1により構成されている。
(適用例2)
図11は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。
図11は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。
(適用例3)
図12は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記各実施の形態に係る表示装置1により構成されている。
図12は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記各実施の形態に係る表示装置1により構成されている。
(適用例4)
図13は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記各実施の形態に係る表示装置1により構成されている。
図13は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記各実施の形態に係る表示装置1により構成されている。
(適用例5)
図14は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記各実施の形態に係る表示装置1により構成されている。
図14は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記各実施の形態に係る表示装置1により構成されている。
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
例えば、上記実施の形態等では、表示装置1がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路13の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路14に追加してもよい。その場合、画素回路14の変更に応じて、上述した信号線駆動回路23、走査線駆動回路24、電源線駆動回路25のほかに、必要な駆動回路を追加してもよい。
また、上記実施の形態等では、信号線駆動回路23、走査線駆動回路24、電源線駆動回路25の駆動をタイミング制御回路22が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路23、走査線駆動回路24、電源線駆動回路25の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。
また、上記実施の形態等では、画素回路14が、2Tr1Cの回路構成となっていたが、トランジスタが有機EL素子11に直列に接続された回路構成を含んでいるものであれば、2Tr1Cの回路構成以外の回路構成となっていてもよい。
また、上記実施の形態等では、駆動トランジスタTr1,書き込みトランジスタTr2は、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている場合が例示されていたが、pチャネルトランジスタ(例えばpチャネルMOS型のTFT)により形成されていてもよい。ただし、その場合には、トランジスタTr2のソースおよびドレインのうち電源線PSLと未接続の方と保持容量Csの他端とを有機EL素子11のカソードに接続し、有機EL素子11のアノードをGNDなどに接続することが好ましい。
1…表示装置、10…表示パネル、11,11R,11G,11B…有機EL素子、12…画素、13…画素回路アレイ部、14…画素回路、20…駆動回路、20A…映像信号、20B…同期信号、21…映像信号処理回路、21A…動画静止画検出回路、21B…デューティ制御回路、22…タイミング生成回路、22A…制御信号、23…信号線駆動回路、24…走査線駆動回路、25…電源線駆動回路、Cs…保持容量、DTL…信号線、GND…グラウンド線、Id…電流、PSL…電源線、Tr1…駆動トランジスタ、Tr2…書き込みトランジスタ、Vg…ゲート電圧、Vgs…ゲート−ソース間電圧、Vs…ソース電圧、Vth…閾値電圧、WSL…走査線。
Claims (5)
- 行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部と、
1フレーム分の映像信号に含まれる動画に対応する映像信号および静止画に対応する映像信号を検出する検出回路と、
前記動画に対応する映像信号のデューティ比を小さな値に設定すると共にデューティ比の大きさに応じて前記動画に対応する映像信号の大きさを変更し、前記静止画に対応する映像信号のデューティ比を大きな値に設定すると共にデューティ比の大きさに応じて前記静止画に対応する映像信号の大きさを変更するデューティ制御回路と、
前記デューティ制御回路によって設定された大きさの映像信号に対応する信号電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うと共に、前記デューティ制御回路によって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行う信号線駆動回路と、
前記複数の走査線に選択パルスを順次印加して、前記複数の発光素子および前記複数の画素回路を順次選択する走査線駆動回路と
を備えた表示装置。 - 前記走査線駆動回路は、前記信号線に前記選択電圧が印加されている時に、それ以外の期間に印加する選択パルスの波高値よりも小さな波高値の選択パルスを前記走査線に印加する
請求項1に記載の表示装置。 - 前記検出回路は、1フレーム分の映像信号と、そのフレームの1フレーム前の映像信号とを対比して、前記動画に対応する映像信号および前記静止画に対応する映像信号を検出する
請求項1または請求項2に記載の表示装置。 - 行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部と、前記画素回路アレイ部を駆動する駆動回路とを備えた表示装置を用意するステップと、
1フレーム分の映像信号に含まれる動画に対応する映像信号および静止画に対応する映像信号を検出したのち、前記動画に対応する映像信号のデューティ比を小さな値に設定すると共にデューティ比の大きさに応じて前記動画に対応する映像信号の大きさを変更し、前記静止画に対応する映像信号のデューティ比を大きな値に設定すると共にデューティ比の大きさに応じて前記静止画に対応する映像信号の大きさを変更するステップと、
前記デューティ制御回路によって設定された大きさの映像信号に対応する信号電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うと共に、前記デューティ制御回路によって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うステップと、
複数の走査線に選択パルスを順次印加して、前記複数の発光素子および前記複数の画素回路を順次選択するステップと
を含む表示装置の駆動方法。 - 表示装置を備え、
前記表示装置は、
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部と、
1フレーム分の映像信号に含まれる動画に対応する映像信号および静止画に対応する映像信号を検出する検出回路と、
前記動画に対応する映像信号のデューティ比を小さな値に設定すると共にデューティ比の大きさに応じて前記動画に対応する映像信号の大きさを変更し、前記静止画に対応する映像信号のデューティ比を大きな値に設定すると共にデューティ比の大きさに応じて前記静止画に対応する映像信号の大きさを変更するデューティ制御回路と、
前記デューティ制御回路によって設定された大きさの映像信号に対応する信号電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うと共に、前記デューティ制御回路によって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行う信号線駆動回路と、
前記複数の走査線に選択パルスを順次印加して、前記複数の発光素子および前記複数の画素回路を順次選択する走査線駆動回路と
を有する
電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009165377A JP2011022239A (ja) | 2009-07-14 | 2009-07-14 | 表示装置およびその駆動方法ならびに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009165377A JP2011022239A (ja) | 2009-07-14 | 2009-07-14 | 表示装置およびその駆動方法ならびに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011022239A true JP2011022239A (ja) | 2011-02-03 |
Family
ID=43632398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009165377A Pending JP2011022239A (ja) | 2009-07-14 | 2009-07-14 | 表示装置およびその駆動方法ならびに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011022239A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011075637A (ja) * | 2009-09-29 | 2011-04-14 | Lg Display Co Ltd | Oled表示装置 |
JP2015210357A (ja) * | 2014-04-25 | 2015-11-24 | 日本放送協会 | 画像表示装置 |
-
2009
- 2009-07-14 JP JP2009165377A patent/JP2011022239A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011075637A (ja) * | 2009-09-29 | 2011-04-14 | Lg Display Co Ltd | Oled表示装置 |
JP2015210357A (ja) * | 2014-04-25 | 2015-11-24 | 日本放送協会 | 画像表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4640449B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2011112723A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011112724A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011112722A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
TWI464725B (zh) | 像素電路,顯示裝置,顯示裝置之驅動方法及電子單元 | |
TWI409755B (zh) | Display device and its driving method and electronic machine | |
JP2009139928A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2006030516A (ja) | 表示装置及びその駆動方法 | |
JP2009157019A (ja) | 表示装置と電子機器 | |
JP2010243938A (ja) | 表示装置およびその駆動方法 | |
JP2011102928A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011022462A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2005099772A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP5577719B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011128442A (ja) | 表示パネル、表示装置および電子機器 | |
JP5321304B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP5282970B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011022239A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011145531A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP5239812B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2011102932A (ja) | 表示装置およびその駆動方法、電子機器、ならびに表示パネル | |
JP2006003716A (ja) | 電子回路、その制御方法、電気光学装置および電子機器 | |
JP2010002801A (ja) | El表示装置。 | |
JP2010113231A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2011154200A (ja) | 表示装置およびその駆動方法ならびに電子機器 |