JP2011103340A - 半導体装置、半導体チップ及び半導体装置の製造方法 - Google Patents
半導体装置、半導体チップ及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011103340A JP2011103340A JP2009257152A JP2009257152A JP2011103340A JP 2011103340 A JP2011103340 A JP 2011103340A JP 2009257152 A JP2009257152 A JP 2009257152A JP 2009257152 A JP2009257152 A JP 2009257152A JP 2011103340 A JP2011103340 A JP 2011103340A
- Authority
- JP
- Japan
- Prior art keywords
- pillar
- gate electrode
- insulating film
- dummy
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 23
- 230000003647 oxidation Effects 0.000 claims abstract description 20
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 20
- 230000002093 peripheral effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 47
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 61
- 238000010586 diagram Methods 0.000 description 23
- 239000011229 interlayer Substances 0.000 description 15
- 239000000126 substance Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】製造工程中にピラー径の変動が小さいピラー型MOSトランジスタを備えた半導体装置及びその製造方法を提供する。
【解決手段】本発明の半導体装置は、基板対して垂直に立設する第1のピラー及び第2のピラーの側面にゲート絶縁膜を介して形成されたゲート電極と、第1のピラーの先端部及び基端周囲領域に形成された上部拡散層及び下部拡散層と、を備え、第2のピラーのゲート電極と隣接する第1のピラーのゲート電極とは接続されており、第1のピラーのゲート電極には第2のピラーのゲート電極を介して電位が供給され、第1のピラーと、該第1のピラーに隣接する第2のピラーの少なくとも一部とは平面視して、第1のピラー及び第2のピラーの側面を構成する面のうち、熱酸化速度及び/又はエッチング速度が最大の面に対して45°の方向に沿って配置されていることを特徴とする。
【選択図】図8
【解決手段】本発明の半導体装置は、基板対して垂直に立設する第1のピラー及び第2のピラーの側面にゲート絶縁膜を介して形成されたゲート電極と、第1のピラーの先端部及び基端周囲領域に形成された上部拡散層及び下部拡散層と、を備え、第2のピラーのゲート電極と隣接する第1のピラーのゲート電極とは接続されており、第1のピラーのゲート電極には第2のピラーのゲート電極を介して電位が供給され、第1のピラーと、該第1のピラーに隣接する第2のピラーの少なくとも一部とは平面視して、第1のピラー及び第2のピラーの側面を構成する面のうち、熱酸化速度及び/又はエッチング速度が最大の面に対して45°の方向に沿って配置されていることを特徴とする。
【選択図】図8
Description
本発明は、チャネルが基板表面に対して垂直方向となるピラー型MOSトランジスタを具備する半導体装置及びその製造方法に関し、特に、ピラー側面に形成されたゲート電極への電位供給を容易にする半導体装置、半導体チップ及び半導体装置の製造方法に関する。
ピラー型(柱型)MOSトランジスタは、ゲート電極がピラーの側面に位置し、ピラーの先端部にソース又はドレインとなる拡散層が形成されていることから、ゲート電極を上層の配線に接続することは容易ではない。そのため、トランジスタとして用いるゲート電極を備えたピラー(以下「トランジスタピラー」という)の他に、トランジスタピラーに隣接してダミーのピラー(以下「ダミーピラー」という)を形成し、そのダミーピラーの側面にも隣接するトランジスタピラーのゲート電極に接続するダミーのゲート電極(以下「ダミーゲート電極」ともいう)を形成して、このダミーゲート電極をゲートコンタクトを介して上層の配線に接続し、ダミーゲート電極を介してトランジスタピラーのゲート電極に電位を供給する構成がとられている(特許文献1〜3)。
図13は、従来のトランジスタピラー1及びダミーピラー2の基板主面に平行な面内の配置の方向を説明するための平面図である。
通常、半導体装置の製造に使用されるシリコン単結晶基板では結晶面方位を示すノッチ(切り欠き)部分は(110)面に形成され、その面に対して垂直な方向が<110>方向となっている。そして、通常の半導体回路は、互いに直交関係にある2つの等価な<110>方向を基準として基板表面にレイアウトされる。そのため、トランジスタピラー1及びダミーピラー2は図13に示すように、<110>方向に配置される。
通常、半導体装置の製造に使用されるシリコン単結晶基板では結晶面方位を示すノッチ(切り欠き)部分は(110)面に形成され、その面に対して垂直な方向が<110>方向となっている。そして、通常の半導体回路は、互いに直交関係にある2つの等価な<110>方向を基準として基板表面にレイアウトされる。そのため、トランジスタピラー1及びダミーピラー2は図13に示すように、<110>方向に配置される。
図14〜図19に、従来のピラー型MOSトランジスタを具備する半導体装置の製造方法におけるピラー型MOSトランジスタの形成工程について説明する。
まず、図14に示すように、シリコン基板4の主面に形成した絶縁膜3をマスクとして、平面視円形状のトランジスタピラー1及びダミーピラー2を同時に形成する。この際、トランジスタピラーとダミーピラーの配置の方向については何ら配慮されていない。従って、図13に示すように、トランジスタピラー1及びダミーピラー2は<110>方向に配置される。
次に、図15に示すように、ピラー側面を保護するためにシリコン露出面を洗浄した後、熱酸化膜6を形成し、次いでピラーの基端周囲領域にドーパントを注入して下部拡散層5を形成する。
次に、図16に示すように、ピラー側面保護用の熱酸化膜6を薬液で除去し、ゲート絶縁膜7を通常、熱酸化により形成する。
次に、図17に示すように、トランジスタピラー1及びダミーピラー2の側面に、そのゲート絶縁膜7を介してサイドウォール型のゲート電極8、8Aを形成する。ここで、それぞれのゲート電極の厚さを、トランジスタピラー1の側面とダミーピラー2の側面との間隔の1/2以上の大きさにすることにより、トランジスタピラー1用のゲート電極8とダミーピラー2用のゲート電極8Aとの接続を確保する。
次に、図18に示すように、トランジスタピラー1及びダミーピラー2上の絶縁膜3が埋没する厚さで層間絶縁膜10を堆積する。次いで、絶縁膜3を介してトランジスタピラー1上に位置する層間絶縁膜10を除去して絶縁膜3を露出させ、さらにトランジスタピラー1上の絶縁膜3をエッチングにより除去してトランジスタピラー1の上方を開口して、トランジスタピラー1の先端面を露出させる。次いで、層間絶縁膜10の開口内の内壁にサイドウォール絶縁膜10Aを形成した後、トランジスタピラー1の先端部に上部拡散層9を形成する。
その後、図19に示すように、さらに全面に層間絶縁膜10Cを形成した後、パターニングにより、下部拡散層5への下部拡散層コンタクト11(図8及び図9)、上部拡散層9への上部拡散層コンタクト12、及び、ダミーピラー2の側面のゲート電極8Aへのゲートコンタクト13用のスルーホールを形成する。次いで、それらのスルーホールを埋め込むコンタクト11〜13を形成する。そして、各コンタクトに接続される配線を形成する(図示せず)。
上述の通り、ピラー型MOSトランジスタを備えた半導体装置を製造する際、熱酸化工程や、エッチング工程、洗浄工程を行う。
ここで、シリコンの熱酸化速度やエッチング速度は結晶面方位に依存し、例えば、(110)面は(100)面に比べて熱酸化速度及びエッチング速度が大きい。トランジスタピラー1やダミーピラー2はシリコン基板をエッチングして形成されるものであってシリコンからなるため、トランジスタピラー1及びダミーピラー2の側面にはシリコンの(110)面と(100)面が混在する。
ここで、シリコンの熱酸化速度やエッチング速度は結晶面方位に依存し、例えば、(110)面は(100)面に比べて熱酸化速度及びエッチング速度が大きい。トランジスタピラー1やダミーピラー2はシリコン基板をエッチングして形成されるものであってシリコンからなるため、トランジスタピラー1及びダミーピラー2の側面にはシリコンの(110)面と(100)面が混在する。
そのため、ピラー側面保護用の熱酸化膜6はピラー側面の(100)面に比べて(110)面に厚く形成される。この熱酸化膜6は薬剤によって除去されるため、熱酸化膜6が厚く形成された(110)面とその反対側の(110)面の距離、すなわち、<110>方向の寸法(ピラー径)は、<100>方向のピラー径よりも小さくなる。
また、ピラー側面保護用の熱酸化膜6を薬液で除去すると、(110)面は(100)面よりも大きく薬液に侵食されて、その分<110>方向のピラー径は<100>方向のピラー径よりもさらに小さくなる。
また、ピラー側面保護用の熱酸化膜6を薬液で除去すると、(110)面は(100)面よりも大きく薬液に侵食されて、その分<110>方向のピラー径は<100>方向のピラー径よりもさらに小さくなる。
このように熱酸化工程やエッチング工程等を繰り返すと、(110)面が(100)面に対して優先して後退し、<110>方向のピラー径はピラー形成直後のピラー径よりも15nm程度小さくなってしまう。また、それらの工程前に平面視円形状であったピラー形状は図20に示すように、平面視矩形状に近い形状に変化し、トランジスタピラー1及びダミーピラー2の(110)面同士が向かい合うことになる。この場合、(110)面は(100)面に比べて熱酸化速度やエッチング速度が大きいため、(100)面同士が向かい合う場合、及び、(110)面と(100)面とが向かい合う場合に比べて、隣接するトランジスタピラー1及びダミーピラー2の間隔(それらの側面間の最短距離)が拡がる速度は大きく、その間隔は、(110)面がその面に対して垂直な方向に後退する速度の2倍の速度で拡がっていく。
例えば、図8に示すように、最小加工寸法50nmのピラー径およびピラー間隔でピラーを形成した場合、ピラー型MOSトランジスタの完成後の<110>方向のピラー径は35nm、ピラー間隔は65nmとなる。そのため、トランジスタピラー1用のゲート電極8とダミーピラー2用のゲート電極8Aとの接続を確保するには、それらのゲート電極の厚さ33nm以上とする必要がある。ピラーの径変化のばらつき等を考慮すると、45nm程度の厚さのゲート電極8が必要となる。
例えば、図8に示すように、最小加工寸法50nmのピラー径およびピラー間隔でピラーを形成した場合、ピラー型MOSトランジスタの完成後の<110>方向のピラー径は35nm、ピラー間隔は65nmとなる。そのため、トランジスタピラー1用のゲート電極8とダミーピラー2用のゲート電極8Aとの接続を確保するには、それらのゲート電極の厚さ33nm以上とする必要がある。ピラーの径変化のばらつき等を考慮すると、45nm程度の厚さのゲート電極8が必要となる。
ゲート電極8が厚くなると、トランジスタピラー1及びダミーピラー2のシリコン部分に加わる応力が大きくなる。この応力により、上部拡散層9の接合リーク電流が増加したり、しきい値電圧が変化したりという悪影響を及ぼす。特に、ゲート電極8の材料として金属を選ぶと、この影響はさらに大きくなる。そのため、ゲート電極8は極力薄くする必要があるが、上記のような従来のピラー型MOSトランジスタ構造ではゲート電極8を薄くすることは困難である。
本発明の半導体装置は、基板の主面に対して垂直に立設する複数の第1のピラー及び第2のピラーと、前記第1のピラー及び第2のピラーの側面にゲート絶縁膜を介して形成されたゲート電極と、前記第1のピラーの先端部及び基端周囲領域にそれぞれ形成された上部拡散層及び下部拡散層と、を備え、前記第2のピラーのゲート電極と隣接する前記第1のピラーのゲート電極とは接続されており、前記第1のピラーのゲート電極には前記第2のピラーのゲート電極を介して電位が供給され、前記第1のピラーと、該第1のピラーに隣接する前記第2のピラーの少なくとも一部とは平面視して、前記第1のピラー及び第2のピラーの側面を構成する面のうち、熱酸化速度及び/又はエッチング速度が最大の面に対して45°の方向に沿って配置されていることを特徴とする。
本発明の半導体装置では、チャネルが基板の主面に対してほぼ垂直方向となるピラー型MOSトランジスタを備えた半導体装置において、ゲート電極が接続された第1のピラー(トランジスタピラー)及び第2のピラー(ダミーピラー)を、第1のピラー及び第2のピラーの側面を構成する面のうち、熱酸化速度及び/又はエッチング速度が最大の面を向かい合う構成とせず、その面に対して45°の方向(シリコン基板の場合は<100>方向)に沿って配置する。そのため、製造工程中の第1のピラーと第2のピラーとの間隔変動が小さくなるため、薄いゲート電極とした場合でもゲート電極同士の接続を確実に確保できるため、ゲート電極への電位供給を確実にすることができる。これにより、ゲート電極の厚さ増大を抑制してゲート電極の応力に起因した特性変動を抑制できる。
本発明は、熱酸化速度及び/又はエッチング速度の異方性を有する基板を用いた半導体装置に有効である。
本発明は、熱酸化速度及び/又はエッチング速度の異方性を有する基板を用いた半導体装置に有効である。
また、本発明の半導体装置では、ダミーピラーのダミーゲート電極に接続するゲートコンタクトを、ダミーピラーの異方的に延在する延在部の先端側の、ダミーゲート電極の上部に接続する位置に形成することができるので、ダミーピラーの領域を所望の方向に拡げるようにダミーピラーの延在部を形成することにより、所望の方向に延在する延在部の先端の位置から配線を延ばすことができ、配線方向の自由度を増大する。
以下、図面を参照して本発明を適用した実施形態について詳細に説明する。尚、本発明は以下の実施形態に限定されるものではなく、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。
図1は、基板がシリコンの場合に、隣接するトランジスタピラー及びダミーピラーの基板の主面に平行な面内の配置方向を示す平面模式図である。
隣接するトランジスタピラー(第1のピラー)1とダミーピラー(第2のピラー)2は<100>方向に並んで配置する。(110)面はトランジスタピラー1及びダミーピラー2を構成する面のうち熱酸化速度やエッチング速度が最大の面であり、(100)面に比べて熱酸化速度及びエッチング速度が大きい。
<100>方向は(110)面に対して45°の方向である。ピラー型MOSトランジスタの形成の際、平面視円形状であったトランジスタピラー1及びダミーピラー2は、熱酸化工程、エッチング工程、洗浄工程によってその側面のうち(110)面が優先的に後退して、4つの等価な(110)面で構成される平面視矩形状のピラー形状に変化してしまう。<100>方向とは、トランジスタピラー1及びダミーピラー2の、隣接する2つの等価な(110)面で形成される、矩形の角部同士が並ぶ方向である。このトランジスタピラー1の角部からダミーピラー2の角部までの距離がトランジスタピラー1とダミーピラー2との間隔となる。この角部はピラーの側面のうち最も後退が少ない部分なので、図1に示したトランジスタピラー1及びダミーピラー2の配置は、トランジスタピラー1とダミーピラー2との間隔が熱酸化工程やエッチング工程等によって最も変動しない配置である。
本発明に係る半導体装置では、トランジスタピラー1及びダミーピラー2が<110>方向に配置される従来の半導体装置と比べて、ピラー径の変化が少ない分、径のばらつきが小さい。そのため、ゲート電極とダミーゲート電極との接続を確実にするのに従来に比べて薄いゲート電極で足りるので、ゲート電極の厚さ増大を抑制してゲート電極の応力に起因した特性変動を抑制される。
尚、ピラー形状は平面視円形状から平面視矩形状に変化するまでの間に、4つの等価な(110)面とそれぞれの(110)面の間に4つの等価な(100)面とを有する平面視八角形状の状態がある。この場合、トランジスタピラー1とダミーピラー2との間隔は、<100>方向に向かい合う(100)面同士の距離となる。
隣接するトランジスタピラー(第1のピラー)1とダミーピラー(第2のピラー)2は<100>方向に並んで配置する。(110)面はトランジスタピラー1及びダミーピラー2を構成する面のうち熱酸化速度やエッチング速度が最大の面であり、(100)面に比べて熱酸化速度及びエッチング速度が大きい。
<100>方向は(110)面に対して45°の方向である。ピラー型MOSトランジスタの形成の際、平面視円形状であったトランジスタピラー1及びダミーピラー2は、熱酸化工程、エッチング工程、洗浄工程によってその側面のうち(110)面が優先的に後退して、4つの等価な(110)面で構成される平面視矩形状のピラー形状に変化してしまう。<100>方向とは、トランジスタピラー1及びダミーピラー2の、隣接する2つの等価な(110)面で形成される、矩形の角部同士が並ぶ方向である。このトランジスタピラー1の角部からダミーピラー2の角部までの距離がトランジスタピラー1とダミーピラー2との間隔となる。この角部はピラーの側面のうち最も後退が少ない部分なので、図1に示したトランジスタピラー1及びダミーピラー2の配置は、トランジスタピラー1とダミーピラー2との間隔が熱酸化工程やエッチング工程等によって最も変動しない配置である。
本発明に係る半導体装置では、トランジスタピラー1及びダミーピラー2が<110>方向に配置される従来の半導体装置と比べて、ピラー径の変化が少ない分、径のばらつきが小さい。そのため、ゲート電極とダミーゲート電極との接続を確実にするのに従来に比べて薄いゲート電極で足りるので、ゲート電極の厚さ増大を抑制してゲート電極の応力に起因した特性変動を抑制される。
尚、ピラー形状は平面視円形状から平面視矩形状に変化するまでの間に、4つの等価な(110)面とそれぞれの(110)面の間に4つの等価な(100)面とを有する平面視八角形状の状態がある。この場合、トランジスタピラー1とダミーピラー2との間隔は、<100>方向に向かい合う(100)面同士の距離となる。
図2(a)及び(b)は他の実施形態であり、トランジスタピラー1とダミーピラー2の一部2aとが平面視して<100>方向に並んで配置している。また、上部拡散層9への上部拡散層コンタクト12、及び、ダミーゲート電極8Aへのゲートコンタクト13のそれぞれに接続する2つの配線(ビット線18A、ワード線18B)の異なる2種類のレイアウトを示す。
ダミーピラー2はその一部2aとその一部2aからトランジスタピラー1から離間する方向に延在する延在部2bとからなる。ゲートコンタクト13は、その延在部2bの延在方向の先端側2cの、ダミーゲート電極8Aの上部8Aaに接続し、その上部8Aaから基板の主面に対して垂直上方に延在してなる。上部拡散層コンタクト12は、上部拡散層9から基板の主面に対して垂直上方に延在してなる。
ダミーピラー2はその一部2aとその一部2aからトランジスタピラー1から離間する方向に延在する延在部2bとからなる。ゲートコンタクト13は、その延在部2bの延在方向の先端側2cの、ダミーゲート電極8Aの上部8Aaに接続し、その上部8Aaから基板の主面に対して垂直上方に延在してなる。上部拡散層コンタクト12は、上部拡散層9から基板の主面に対して垂直上方に延在してなる。
本実施形態では、ダミーピラーがこのように平面視してダミーピラーの領域を異方的に拡げた構成をとることにより、配線方向の自由度を増大する。
すなわち、ゲートコンタクトを、ダミーピラーの異方的に延在する延在部の先端側の、ダミーゲート電極の上部に接続する位置に形成することができるので、ダミーピラーの領域を所望の方向に拡げるようにダミーピラーを形成することにより、所望の方向に延在する延在部の先端の位置から配線を延ばすことができる。
すなわち、ゲートコンタクトを、ダミーピラーの異方的に延在する延在部の先端側の、ダミーゲート電極の上部に接続する位置に形成することができるので、ダミーピラーの領域を所望の方向に拡げるようにダミーピラーを形成することにより、所望の方向に延在する延在部の先端の位置から配線を延ばすことができる。
図2(a)に示すレイアウトでは、トランジスタピラー1とダミーピラー2の一部2aとが平面視して<100>方向に並んで配置し、ダミーピラー2の延在部2bはその<100>方向に直交する<100>方向に延びている。ダミーピラー2の延在部2bの先端2cは上部拡散層コンタクト12に対してY方向に平行な<110>方向に配置している。上部拡散層コンタクト12に接続するビット線18Aは、X方向に平行な<110>方向に延在している。また、ゲートコンタクト13に接続するワード線18Bは、ゲートコンタクト13の上方からY方向に平行な<110>方向であってビット線18Aから離間する向きに延在している。
図2(b)に示すレイアウトにおいても、トランジスタピラー1とダミーピラー2の一部2aとは平面視して(a)と同じ<100>方向に並んで配置し、ダミーピラー2の延在部2bはその<100>方向に直交する(a)と同じ<100>方向であるが、(a)とは反対向きに延びている。ダミーピラー2の延在部2bの先端2cは上部拡散層コンタクト12に対してX方向に平行な<110>方向に配置している。上部拡散層コンタクト12に接続するビット線18Aは、Y方向に平行な<110>方向に延在している。また、ゲートコンタクト13に接続するワード線18Bは、ゲートコンタクト13の上方からX方向に平行な<110>方向であってビット線18Aから離間する向きに延在している。
<半導体装置の製造方法>
本発明の半導体装置の製造方法は、基板の主面に対して垂直に立設し、第1の絶縁膜を上面に備えた複数のトランジスタピラー(第1のピラー)及びダミーピラー(第2のピラー)を形成する工程と、前記トランジスタピラーの基端周囲領域に下部拡散層を形成する工程と、前記トランジスタピラー及びダミーピラーの側面にゲート絶縁膜を形成する工程と、前記トランジスタピラー及びダミーピラーの側面に前記ゲート絶縁膜を介してゲート電極を形成する工程と、前記第1の絶縁膜を埋没させる厚さで第2の絶縁膜を堆積する工程と、前記トランジスタピラーの上方の第2の絶縁膜と前記トランジスタピラーの上面に備えた前記第1の絶縁膜とを除去して第1の開口を形成し、前記トランジスタピラーの先端部に上部拡散層を形成する工程と、前記第1の開口を埋めると共に、前記第2の絶縁膜を覆う厚さで第3の絶縁膜を堆積する工程と、前記トランジスタピラーの先端部の上部拡散層を露出させる第2の開口と、前記ダミーピラーの側面に形成された前記ゲート電極の上部の一部を露出させる第3の開口とを形成する工程と、前記第2の開口を埋めて前記上部拡散層に接続する上部拡散層コンタクトと、前記第3の開口を埋めて前記ゲート電極の上部に接続するゲートコンタクトとを形成する工程と、を備え、前記トランジスタピラー及びダミーピラーを形成する工程は、前記トランジスタピラーと、該トランジスタピラーに隣接する前記ダミーピラーの少なくとも一部とは平面視して、前記トランジスタピラー及びダミーピラーの側面を構成する面のうち、熱酸化速度及び/又はエッチング速度が最大の面に対して45°の方向に沿って配置するように行うことを特徴とする。
上記トランジスタピラー及びダミーピラーを形成する工程において、前記ダミーピラーは平面視して、前記一部から前記トランジスタピラーから離間する方向に延在する延在部を備えるように形成することができる。
上記第3の開口は、ダミーピラーの側面に形成されたゲート電極の上部の一部であって、延在部の先端側に形成することができる。
本発明の半導体装置の製造方法は、基板の主面に対して垂直に立設し、第1の絶縁膜を上面に備えた複数のトランジスタピラー(第1のピラー)及びダミーピラー(第2のピラー)を形成する工程と、前記トランジスタピラーの基端周囲領域に下部拡散層を形成する工程と、前記トランジスタピラー及びダミーピラーの側面にゲート絶縁膜を形成する工程と、前記トランジスタピラー及びダミーピラーの側面に前記ゲート絶縁膜を介してゲート電極を形成する工程と、前記第1の絶縁膜を埋没させる厚さで第2の絶縁膜を堆積する工程と、前記トランジスタピラーの上方の第2の絶縁膜と前記トランジスタピラーの上面に備えた前記第1の絶縁膜とを除去して第1の開口を形成し、前記トランジスタピラーの先端部に上部拡散層を形成する工程と、前記第1の開口を埋めると共に、前記第2の絶縁膜を覆う厚さで第3の絶縁膜を堆積する工程と、前記トランジスタピラーの先端部の上部拡散層を露出させる第2の開口と、前記ダミーピラーの側面に形成された前記ゲート電極の上部の一部を露出させる第3の開口とを形成する工程と、前記第2の開口を埋めて前記上部拡散層に接続する上部拡散層コンタクトと、前記第3の開口を埋めて前記ゲート電極の上部に接続するゲートコンタクトとを形成する工程と、を備え、前記トランジスタピラー及びダミーピラーを形成する工程は、前記トランジスタピラーと、該トランジスタピラーに隣接する前記ダミーピラーの少なくとも一部とは平面視して、前記トランジスタピラー及びダミーピラーの側面を構成する面のうち、熱酸化速度及び/又はエッチング速度が最大の面に対して45°の方向に沿って配置するように行うことを特徴とする。
上記トランジスタピラー及びダミーピラーを形成する工程において、前記ダミーピラーは平面視して、前記一部から前記トランジスタピラーから離間する方向に延在する延在部を備えるように形成することができる。
上記第3の開口は、ダミーピラーの側面に形成されたゲート電極の上部の一部であって、延在部の先端側に形成することができる。
本発明の第1の実施形態に係る半導体装置(基板がシリコンの場合)の製造方法について、図3〜図9を参照して、特にピラー型MOSトランジスタの形成工程を詳細に説明する。(a)は主な構成要素の配置関係を示す平面図であり、(b)は断面模式図である。
まず、図3に示す工程を行う。この工程では、シリコン基板4の主面に形成した絶縁膜3をマスクとして、トランジスタピラー(第1のピラー)1とダミーピラー(第2のピラー)2の少なくとも一部2aを、平面視して<100>方向に配置するように形成する。
この工程によって、シリコン基板4の主面に対して垂直に立設し、絶縁膜(第1の絶縁膜)3を上面に備えた複数のトランジスタピラー1及びダミーピラー2を形成することができる。トランジスタピラー1及びダミーピラー2の形成は工程の簡略化の観点から同時に行うのが好ましい。
また、この工程において、ダミーピラー2は平面視して、一部2aからトランジスタピラー1から離間する方向に延在する延在部2bを備えるように形成してもよい。具体的には、絶縁膜3のマスクパターンをそのダミーピラー2の形状に対応する形状に形成することにより実施できる。
ここで、絶縁膜3は単層であっても、複数層からなるものであってもよい。例えば、保護絶縁膜であるシリコン酸化膜及びハードマスクであるシリコン窒化膜からなるものを用いることができる。この際、限定されるものではないが、シリコン酸化膜及びシリコン窒化膜はCVD法で形成することができる。
この工程によって、シリコン基板4の主面に対して垂直に立設し、絶縁膜(第1の絶縁膜)3を上面に備えた複数のトランジスタピラー1及びダミーピラー2を形成することができる。トランジスタピラー1及びダミーピラー2の形成は工程の簡略化の観点から同時に行うのが好ましい。
また、この工程において、ダミーピラー2は平面視して、一部2aからトランジスタピラー1から離間する方向に延在する延在部2bを備えるように形成してもよい。具体的には、絶縁膜3のマスクパターンをそのダミーピラー2の形状に対応する形状に形成することにより実施できる。
ここで、絶縁膜3は単層であっても、複数層からなるものであってもよい。例えば、保護絶縁膜であるシリコン酸化膜及びハードマスクであるシリコン窒化膜からなるものを用いることができる。この際、限定されるものではないが、シリコン酸化膜及びシリコン窒化膜はCVD法で形成することができる。
この工程ではまず、図3に示すように、絶縁膜3をパターニングすることにより、トランジスタピラー1及びダミーピラー2を形成する平面視円形状の領域を残し、それ以外を除去する。次に、パターニングされた絶縁膜(マスク)3を用いてドライエッチングを行い、絶縁膜3が残っている領域以外のシリコン基板を掘り下げる。そして、エッチングされずに残った基板の主面に対して垂直方向に立設するトランジスタピラー1及びダミーピラー2を形成する。
この工程において例えば、絶縁膜3を100nmのシリコン窒化膜とし、トランジスタピラー1及びダミーピラー2のピラー径とそれらのピラー間隔を50nmとし、ピラー高さを125nmとすることができる。
次に、図4に示す工程では、トランジスタピラー1及びダミーピラー2の側面を保護するためにそれらの側面に熱酸化膜6を形成した後、トランジスタピラー1の基端周囲領域にドーパントを注入して下部拡散層5を形成する。
この工程ではまず、絶縁膜マスク3を残したまま、トランジスタピラー1及びダミーピラー2の側面及びそれらの基端周囲領域のシリコン基板表面(活性領域)の露出面を洗浄したのち、それら側面及び活性領域の露出面に、熱酸化法により熱酸化膜6を形成する。この熱酸化膜6の厚さは例えば、5nmである。
次に、トランジスタピラー1及びダミーピラー2の基端周囲領域の活性領域に下部拡散層5を形成する。下部拡散層5は、シリコン基板中の不純物とは反対の導電型を有する不純物をイオン注入することにより形成する。
このイオン注入は例えば、10keVのエネルギーで1×1014/cm2で行い、その後、900℃で約10秒間熱処理を行う。
このイオン注入は例えば、10keVのエネルギーで1×1014/cm2で行い、その後、900℃で約10秒間熱処理を行う。
この熱処理後に、図4に示すように、下部拡散層5上に例えば、20nmの絶縁膜10Bを形成してもよい。この絶縁膜10Bは例えば、HDP(High Density Plasma)法により形成することができる。
次に、図5に示す工程では、トランジスタピラー1及びダミーピラー2の側面保護用の熱酸化膜6を薬液で除去し、ゲート絶縁膜7を形成する。
この工程ではまず、トランジスタピラー1及びダミーピラー2の側面保護用の熱酸化膜6を例えば、フッ酸を含むエッチング液(例えば、市販のLAL30)を用いてウェットエッチング法により除去する。このとき、エッチング深さは例えば、10nm程度である。これにより、トランジスタピラー1及びダミーピラー2の側面が露出した状態となる。
次に、トランジスタピラー1及びダミーピラー2の露出した側面に、ゲート絶縁膜7を形成する。トランジスタピラー1及びダミーピラー2のゲート絶縁膜7の形成は工程の簡略化の観点から同時に行うのが好ましい。このゲート絶縁膜7は熱酸化法により形成することができる。このゲート絶縁膜7は例えば、2.5nmである。図では、この工程におけるピラー径の細りを示していないが、<100>方向ではピラー形成後の当初のトランジスタピラー1及びダミーピラー2のピラー径50nmから8nm程度細くなっている。また、<110>方向では15nm程度細くなっている。
次に、図6に示す工程では、トランジスタピラー1及びダミーピラー2のそれぞれの側面に、ゲート絶縁膜7を介してサイドウォール状のゲート電極8、8Aを形成し、その後、絶縁膜マスク(第1の絶縁膜)3を埋没させる厚さで層間絶縁膜(第2の絶縁膜)10を堆積する。さらに、トランジスタピラー1の上方の10を除去して、絶縁膜マスク3を露出させる。
この工程では例えば、まず、ゲート酸化膜7の表面の窒素濃度が15%となるようなアンモニア雰囲気にして、ゲート酸化膜7の表面を窒化する。
次に、CVD法により、トランジスタピラー1及びダミーピラー2のそれぞれの側面および絶縁膜10Bの表面を覆うように、窒化チタン膜を堆積する。窒化チタン膜の膜厚は例えば、10nmとする。
次に、CVD法により、窒化チタン膜を覆うようにタングステン膜を堆積する。タングステン膜の膜厚は例えば、25nmとする。
次に、CVD法により、トランジスタピラー1及びダミーピラー2のそれぞれの側面および絶縁膜10Bの表面を覆うように、窒化チタン膜を堆積する。窒化チタン膜の膜厚は例えば、10nmとする。
次に、CVD法により、窒化チタン膜を覆うようにタングステン膜を堆積する。タングステン膜の膜厚は例えば、25nmとする。
次に、トランジスタピラー1及びダミーピラー2の側面周りのタングステン膜および窒化チタン膜を残し、それ以外のタングステン膜および窒化チタン膜を除去するようにエッチバックする。これにより、図6に示すように、トランジスタピラー1の側面に残されたサイドウォール状のゲート電極8と、ダミーピラー2の側面に残されたサイドウォール状のダミーゲート電極8Aを形成できる。ゲート電極8及びダミーゲート電極8Aの形成は工程の簡略化の観点から同時に行うのが好ましい。この実施形態ではゲート電極8およびダミーゲート電極8Aはタングステン膜と窒化チタン膜とからなる。
この工程において、図6に示すように、ゲート電極8とダミーゲート電極8Aとはそれらが接続する厚さに形成する。
この工程において、図6に示すように、ゲート電極8とダミーゲート電極8Aとはそれらが接続する厚さに形成する。
その後、トランジスタピラー1及びダミーピラー2上の絶縁膜マスク3が埋没する厚さで層間絶縁膜10を形成する。次いで、絶縁膜マスク3を介してトランジスタピラー1上に位置する層間絶縁膜10を除去して開口し、絶縁膜マスク3を露出させる。
次に、図7に示す工程では、トランジスタピラー1上の絶縁膜マスク3を除去して形成された開口(第1の開口)10aを形成し、この開口の内壁にサイドウォール絶縁膜14を形成した後、トランジスタピラー1の先端部に上部拡散層9を形成する。
上記開口の形成ではまず、全面に例えば、シリコン酸化膜を形成する。次に、トランジスタピラー1の上方に形成されたシリコン窒化膜が露出し、ダミーピラー2の上方のシリコン窒化膜が保護されるように、シリコン酸化膜をパターニングする。その後、露出したトランジスタピラー1の上方の絶縁膜マスク3をドライエッチング又はウェットエッチングにより除去することにより、開口が形成される。この開口は、トランジスタピラー1を形成する際にマスクとして用いた絶縁膜マスク3を除去することにより形成されることから、トランジスタピラー1に対して自己整合的に形成されることになる。このため、平面視して、開口の内壁面とトランジスタピラー1の外周面とは一致する。
次に、上記開口の内壁面にサイドウォール絶縁膜14を形成する。サイドウォール絶縁膜14は、全面にシリコン窒化膜を形成した後、これをエッチバックすることにより形成することができる。
次に、トランジスタピラー1の先端部に上部拡散層9を形成する。上部拡散層9は、シリコン基板中の不純物とは反対の導電型を有する不純物をイオン注入することにより形成する。
このイオン注入は例えば、10keVのエネルギーで1×1014/cm2で行い、その後、900℃で約10秒間熱処理を行う。
なお、上部拡散層9上にドーピングしたシリコン層やシリサイド層を形成してもよい。
このイオン注入は例えば、10keVのエネルギーで1×1014/cm2で行い、その後、900℃で約10秒間熱処理を行う。
なお、上部拡散層9上にドーピングしたシリコン層やシリサイド層を形成してもよい。
次に、図8に示す工程では、上記開口(第1の開口)を埋めると共に、層間絶縁膜(第2の絶縁膜)10を覆う厚さでその層間絶縁膜10と同じ材料の層間絶縁膜(第3の絶縁膜)10Aを堆積する。次いで、トランジスタピラー1の先端部の上部拡散層9を露出させる第2の開口12aと、ダミーピラー2の側面に形成されたダミーゲート電極8Aの上部の一部を露出させる第3の開口13aと、下部拡散層5を露出させる第4の開口(図示せず)とを形成する。次いで、第2の開口12aを埋めて上部拡散層9に接続する上部拡散層コンタクト12、第3の開口13aを埋めてダミーゲート電極8Aの上部8Aaに接続するゲートコンタクト13、及び、第4の開口を埋めて下部拡散層5に接続する下部拡散層コンタクト11を形成する。
この実施形態では層間絶縁膜(第3の絶縁膜)10Aは層間絶縁膜(第2の絶縁膜)10と同じ材料からなるものを用いたが、異なる材料からなるものでもよい。
この実施形態では層間絶縁膜(第3の絶縁膜)10Aは層間絶縁膜(第2の絶縁膜)10と同じ材料からなるものを用いたが、異なる材料からなるものでもよい。
この工程ではまず、図7に示した状態にさらに全面に層間絶縁膜10を形成した後、パターニングにより、上部拡散層9への上部拡散層コンタクト12、及び、ダミーピラー2の側面のダミーゲート電極8Aへのゲートコンタクト13、下部拡散層5への下部拡散層コンタクト11用のスルーホール(第2の開口12a、第3の開口13a、第4の開口(図示せず))を形成する。次いで、これらのスルーホールに金属を埋め込んで、上部拡散層コンタクト12、ゲートコンタクト13、及び下部拡散層コンタクト11を形成する。
金属の埋め込みは例えば、Ti/TiN/W(5nm/10nm/50nm)の積層とし、埋め込んだ後に平坦化する。なお、図8(b)の断面図では下部拡散層5への下部拡散層コンタクト11を省略している。
金属の埋め込みは例えば、Ti/TiN/W(5nm/10nm/50nm)の積層とし、埋め込んだ後に平坦化する。なお、図8(b)の断面図では下部拡散層5への下部拡散層コンタクト11を省略している。
次に、図9に示す工程では、上部拡散層9への上部拡散層コンタクト12、ダミーピラー2の側面のダミーゲート電極8Aへのゲートコンタクト13、及び下部拡散層5への下部拡散層コンタクト11に接続される配線18A、18B、18Cを形成する。例えば、この配線は例えば、幅60nmでタングステンからなる。
以上の工程によって形成されたピラー型MOSトランジスタでは、トランジスタピラー1とダミーピラー2が<100>方向に配置されており、ピラーの側面を構成する結晶面のうち、熱酸化速度が最大である(110)面がトランジスタピラー1とダミーピラー2とを結ぶ<100>方向を向いていない。そのため、トランジスタピラー1とダミーピラー2との間において、ピラー側面保護用の熱酸化膜6はトランジスタピラー1とダミーピラー2が<110>方向に配置されている場合よりも厚くなることはない。
また、ピラー側面保護用の熱酸化膜6を薬液で除去する際にも、薬液によるエッチング速度が最大である(110)面がトランジスタピラー1とダミーピラー2とを結ぶ<100>方向を向いていない。そのため、トランジスタピラー1とダミーピラー2との間において、ピラー側面保護用の熱酸化膜6はトランジスタピラー1とダミーピラー2が<110>方向に配置されている場合よりも大きく浸蝕されることはない。
また、ピラー側面保護用の熱酸化膜6を薬液で除去する際にも、薬液によるエッチング速度が最大である(110)面がトランジスタピラー1とダミーピラー2とを結ぶ<100>方向を向いていない。そのため、トランジスタピラー1とダミーピラー2との間において、ピラー側面保護用の熱酸化膜6はトランジスタピラー1とダミーピラー2が<110>方向に配置されている場合よりも大きく浸蝕されることはない。
従って、トランジスタピラー1及びダミーピラー2の各々の<100>方向のピラー径は、ピラー形成直後のピラー径から10nm(トランジスタピラー1とダミーピラー2とが向かい合う側で5nm、遠い側で5nm)程度以下しか小さくならない。その結果、例えば当初50nmあったピラー径は完成後のピラー型MOSトランジスタの<100>方向で40nm以上ある。また、例えば当初50nmあったトランジスタピラー1とダミーピラー2とのピラー間隔は60nm以下となる(それぞれのピラー径が向かい合う側で5nm以下づつ後退)。この場合、トランジスタピラー1のゲート電極8とダミーピラー2のダミーゲート電極8Aとの接続を確実として分離されないようにするためには、30nm以上の厚みのゲート電極8及びダミーゲート電極8Aを形成すればよいことになる。
本発明に係る半導体装置の製造方法では、従来のトランジスタピラー1及びダミーピラー2が<110>方向に配置される場合と比べて、ピラー径の変化が少ない分、径のばらつきが小さいため、ゲート電極8とダミーゲート電極8Aとの接続を確実にするために、ゲート電極8、8Aを35nm程度の厚さで形成すれば、足りる。これは、従来に比べて10nm薄いゲート電極であり、ゲート電極の厚さに起因した応力の影響を低下するものである。
<ピラー及び配線のレイアウト>
図10に、主面が(100)面であり、結晶方位を示すノッチ19が<110>方向に設けられたシリコン基板(ウェハー)20を示す。
このシリコン基板20を用いた場合、半導体チップ21は<110>方向に沿って切り出される。通常、この半導体チップ21をパッケージングして完成品となる。
図10に、主面が(100)面であり、結晶方位を示すノッチ19が<110>方向に設けられたシリコン基板(ウェハー)20を示す。
このシリコン基板20を用いた場合、半導体チップ21は<110>方向に沿って切り出される。通常、この半導体チップ21をパッケージングして完成品となる。
図11及び図12に、半導体チップ21内のトランジスタピラー1およびダミーピラー2の配置の例を示す。これらの図では、本発明の特徴であるトランジスタピラー及びダミーピラーの配置を強調するため、配線18は破線で示し、コンタクトは省略した。また、下部拡散層のコンタクト及びその配線も省略した。
図11及び図12に示したダミーピラー2A、2B、2C、2D、2E、及び、2Fは、図2(a)及び(b)に示した実施形態と同様に、トランジスタピラー1に対して<100>方向に並んで配置する一部と、その一部からトランジスタピラー1から離間する方向に延在する延在部とからなるものである。
本発明では、このように平面視して、ダミーピラーの領域を異方的に拡げるようにダミーピラーを形成することにより、配線方向の自由度を増大することができる。すなわち、先述の通り、ゲートコンタクトをダミーピラーの異方的に延在する延在部の先端側に接続するように形成することができるので、所望の方向に延在するダミーピラーの延在部の先端の位置から配線を延ばすことができる。
図11は、一直線上に並んだ6個のトランジスタが並列接続する場合の半導体チップ21内におけるトランジスタピラー1(1A、1B、1C)及びダミーピラー2(2A、2B、2C)、並びにその配線のレイアウトの例を示す。
図11(a)では、6個のトランジスタピラー1Aは<100>方向に配置している。各々のトランジスタピラー1A(但し、ダミーピラー2Aに最近接するものは符号1AAで示す)の上部拡散層に接続する配線18A1は<110>方向に延在している。ダミーピラー2Aの一部はそれに最近接するトランジスタピラー1AAに対して、トランジスタピラー1Aが並ぶ<100>方向に配置し、ダミーピラー2Aはその<100>方向に直交する<100>方向に延在している。ダミーピラー2Aのダミーゲート電極に接続する配線18B1はその延在部の先端の位置から、配線18Aが延びる<110>方向と直交する<110>方向に延在している。
また、図11(b)では、6個のトランジスタピラー1B(但し、ダミーピラー2Bに最近接するものは符号1BBで示す)は(a)の場合と同じ<100>方向に配置し、配線18A2も(a)の場合と同じ<110>方向に延在している。他方、ダミーピラー2Bの一部はそれに最近接するトランジスタピラー1BBに対して、(a)の場合の方向と直交する<100>方向に配置し、ダミーピラー2Bはその<100>方向に直交する<100>方向に延在している。ダミーピラー2Bのダミーゲート電極に接続する配線18B2はその延在部の先端の位置から、配線18A2が延びる(a)の場合と同じ<110>方向に延在している。
また、図11(c)では、6個のトランジスタピラー1C(但し、ダミーピラー2Cに最近接するものは符号1CCで示す)は(a)で示した配線18B1延びる<110>方向と同じ方向に配置し、6個のトランジスタピラー1Cに共通する配線18A3もその<110>方向に延在している。他方、ダミーピラー2Cの一部はそれに最近接するトランジスタピラー1CCに対して、(a)の場合の方向と同じ<100>方向に配置し、ダミーピラー2Cは(a)の場合の方向と同じ<100>方向であってその逆向きに延在している。配線18B3はその延在部の先端の位置から、配線18A3と同じ<110>方向に延在している。
図12は、3個づつ2段に並んだ6個のトランジスタが並列接続する場合の半導体チップ21内におけるトランジスタピラー1(1D、1E、1F)及びダミーピラー2(2D、2E、2F)、並びにその配線のレイアウトの例を示す。
図12(a)では、2段に並んだ6個のトランジスタピラー1D(但し、ダミーピラー2Cに最近接するものは符号1DDで示す)は図10で示したノッチの方向<110>と直交する<110>方向に配置し、6個のトランジスタピラー1Dに共通する配線18A4も同じ<110>方向に延在している。ダミーピラー2Dの一部はそれに最近接するトランジスタピラー1DDに対して、<110>方向に配置し、ダミーピラー2Dはその<110>方向に直交する<110>方向に延在している。ダミーピラー2Dのダミーゲート電極に接続する配線18B4はその延在部の先端の位置から、配線18A4と同じ<110>方向に延在している。
また、図12(b)では、2段に並んだ6個のトランジスタピラー1E(但し、ダミーピラー2Cに最近接するものは符号1EE及び1EEEで示す)は(a)の場合の方向と同じ<110>方向に配置し、6個のトランジスタピラー1Eに共通する配線18A5も同じ<110>方向に延在している。他方、ダミーピラー2Eの一部はそれに最近接するトランジスタピラー1EE又は1EEEに対して、(a)の場合の方向と直交する<100>方向又はさらにそれと直交する<100>方向に配置している。ダミーピラー2Eは配線18A5が延在する<110>方向に直交する<110>方向に延在し、配線18B5も同じ方向に延在している。
また、図12(c)では、2段に並んだ6個のトランジスタピラー1F(但し、ダミーピラー2Cに最近接するものは符号1FFで示す)は<100>方向に配置する。6個のトランジスタピラー1Fの上部拡散層に接続する配線18A6は4本あり、2本は2個のトランジスタピラー1Fの上部拡散層に共通しており、4本いずれも<110>方向に平行に延在している。ダミーピラー2Fの一部はそれに最近接するトランジスタピラー1FFに対して、6個のトランジスタピラー1Fが並ぶ<100>方向に直交する<100>方向に配置し、ダミーピラー2Fは同じ方向に延在している。配線18B6はその延在部の先端の位置から、配線18A6と同じ<110>方向に延在している。
以上のように、本発明では、ダミーピラーの領域を所望の方向に拡げるようにダミーピラーの延在部を形成することにより、所望の方向に延在する延在部の先端側の位置から配線を延ばすことができ、配線方向の自由度を増大することができる。
本発明は、チャネルが基板表面に対して垂直方向となるピラー型MOSトランジスタを具備する半導体装置及びその製造方法、特にピラー側面に形成されたゲート電極への電位供給を容易にする半導体装置、半導体チップ及び半導体装置の製造方法に関するに関するものであって、熱酸化速度及び/又はエッチング速度の異方性を有する基板を用いた半導体装置及び半導体チップに特に有効であり、半導体装置及び半導体チップを製造・利用する産業において利用可能性がある。
1 第1のピラー(トランジスタピラー)
2 第2のピラー(ダミーピラー)
2a 第2のピラーの一部
2b 第2のピラーの延在部
2c 延在部の先端
3 第1の絶縁膜
4 基板
5 下部拡散層
7 ゲート絶縁膜
8 ゲート電極
8A ダミーゲート電極
8Aa ダミーゲート電極の上部
9 上部拡散層
10 層間絶縁膜(第2の絶縁膜)
10a 第1の開口
10A 層間絶縁膜(第3の絶縁膜)
12 上部拡散層コンタクト
12a 第2の開口
13 ゲートコンタクト
13a 第3の開口
18 配線
18A ビット線
18B ワード線
21 半導体チップ
2 第2のピラー(ダミーピラー)
2a 第2のピラーの一部
2b 第2のピラーの延在部
2c 延在部の先端
3 第1の絶縁膜
4 基板
5 下部拡散層
7 ゲート絶縁膜
8 ゲート電極
8A ダミーゲート電極
8Aa ダミーゲート電極の上部
9 上部拡散層
10 層間絶縁膜(第2の絶縁膜)
10a 第1の開口
10A 層間絶縁膜(第3の絶縁膜)
12 上部拡散層コンタクト
12a 第2の開口
13 ゲートコンタクト
13a 第3の開口
18 配線
18A ビット線
18B ワード線
21 半導体チップ
Claims (11)
- 基板の主面に対して垂直に立設する複数の第1のピラー及び第2のピラーと、
前記第1のピラー及び第2のピラーの側面にゲート絶縁膜を介して形成されたゲート電極と、
前記第1のピラーの先端部及び基端周囲領域にそれぞれ形成された上部拡散層及び下部拡散層と、を備え、
前記第2のピラーのゲート電極と隣接する前記第1のピラーのゲート電極とは接続されており、前記第1のピラーのゲート電極には前記第2のピラーのゲート電極を介して電位が供給され、
前記第1のピラーと、該第1のピラーに隣接する前記第2のピラーの少なくとも一部とは平面視して、前記第1のピラー及び第2のピラーの側面を構成する面のうち、熱酸化速度及び/又はエッチング速度が最大の面に対して45°の方向に沿って配置されていることを特徴とする半導体装置。 - 前記第2のピラーは平面視して、前記一部から前記第1のピラーから離間する方向に延在する延在部を備えたことを特徴とする請求項1に記載の半導体装置。
- 前記第2のピラーの側面に形成された前記ゲート電極の上部に接続し、該上部から前記基板の主面とは逆方向に延在してなるゲートコンタクトをさらに備えたことを特徴とする請求項1又は2のいずれかに記載の半導体装置。
- 前記延在部の延在方向の先端側の、前記第2のピラーの側面に形成された前記ゲート電極の上部に接続し、該上部から前記基板の主面とは逆方向に延在してなるゲートコンタクトをさらに備えたことを特徴とする請求項2に記載の半導体装置。
- 前記上部拡散層に接続し、該上部拡散層から前記基板の主面とは逆方向に延在してなる上部拡散層コンタクトをさらに備えたことを特徴とする請求項3又は4のいずれかに記載の半導体装置。
- 前記基板はシリコン基板であり、前記45°の方向が<100>方向であることを特徴とする請求項1から5のいずれか一項に記載の半導体装置。
- 前記基板はシリコン基板であり、前記45°の方向が<100>方向であり、前記延在部の延在方向が前記<100>方向と直交する<100>方向であることを特徴とする請求項2又は4のいずれかに記載の半導体装置。
- 請求項6又は7のいずれかに記載の半導体装置を具備し、等価な4つの(110)面で切り出された半導体チップ。
- 基板の主面に対して垂直に立設し、第1の絶縁膜を上面に備えた複数の第1のピラー及び第2のピラーを形成する工程と、
前記第1のピラーの基端周囲領域に下部拡散層を形成する工程と、
前記第1のピラー及び第2のピラーの側面にゲート絶縁膜を形成する工程と、
前記第1のピラー及び第2のピラーの側面に前記ゲート絶縁膜を介してゲート電極を形成する工程と、
前記第1の絶縁膜を埋没させる厚さで第2の絶縁膜を堆積する工程と、
前記第1のピラーの上方の第2の絶縁膜と前記第1のピラーの上面に備えた前記第1の絶縁膜とを除去して第1の開口を形成し、前記第1のピラーの先端部に上部拡散層を形成する工程と、
前記第1の開口を埋めると共に、前記第2の絶縁膜を覆う厚さで第3の絶縁膜を堆積する工程と、
前記第1のピラーの先端部の上部拡散層を露出させる第2の開口と、前記第2のピラーの側面に形成された前記ゲート電極の上部の一部を露出させる第3の開口とを形成する工程と、
前記第2の開口を埋めて前記上部拡散層に接続する上部拡散層コンタクトと、前記第3の開口を埋めて前記ゲート電極の上部に接続するゲートコンタクトとを形成する工程と、を備え、
前記第1のピラー及び第2のピラーを形成する工程では、前記第1のピラーと、該第1のピラーに隣接する前記第2のピラーの少なくとも一部とが平面視して、前記第1のピラー及び第2のピラーの側面を構成する面のうち、熱酸化速度及び/又はエッチング速度が最大の面に対して45°の方向に沿って配置するように第1のピラー及び第2のピラーを形成することを特徴とする半導体装置の製造方法。 - 前記第1のピラー及び第2のピラーを形成する工程において、前記第2のピラーは平面視して、前記一部から前記第1のピラーから離間する方向に延在する延在部を備えるように形成することを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記第3の開口は、前記第2のピラーの側面に形成された前記ゲート電極の上部の一部であって、前記延在部の先端側に形成することを特徴とする請求項10に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009257152A JP2011103340A (ja) | 2009-11-10 | 2009-11-10 | 半導体装置、半導体チップ及び半導体装置の製造方法 |
US12/938,767 US8531010B2 (en) | 2009-11-10 | 2010-11-03 | Semiconductor device including a pillar MOS transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009257152A JP2011103340A (ja) | 2009-11-10 | 2009-11-10 | 半導体装置、半導体チップ及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011103340A true JP2011103340A (ja) | 2011-05-26 |
Family
ID=44193567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009257152A Pending JP2011103340A (ja) | 2009-11-10 | 2009-11-10 | 半導体装置、半導体チップ及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8531010B2 (ja) |
JP (1) | JP2011103340A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020202295A (ja) * | 2019-06-10 | 2020-12-17 | 国立大学法人東北大学 | 半導体集積回路用のシリコンピラーの作製方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011103339A (ja) * | 2009-11-10 | 2011-05-26 | Elpida Memory Inc | 半導体装置およびその製造方法 |
JP2012015345A (ja) * | 2010-07-01 | 2012-01-19 | Elpida Memory Inc | 半導体装置 |
US20120168819A1 (en) * | 2011-01-03 | 2012-07-05 | Fabio Alessio Marino | Semiconductor pillar power MOS |
US9401436B2 (en) | 2011-05-05 | 2016-07-26 | Qualcomm Incorporated | Multiple control transcap variable capacitor |
JP2013026382A (ja) * | 2011-07-20 | 2013-02-04 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2013102136A (ja) * | 2011-10-14 | 2013-05-23 | Elpida Memory Inc | 半導体装置およびその製造方法 |
US20140264557A1 (en) * | 2013-03-15 | 2014-09-18 | International Business Machines Corporation | Self-aligned approach for drain diffusion in field effect transistors |
KR20150028419A (ko) * | 2013-09-06 | 2015-03-16 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 제조 방법 |
US10727339B2 (en) * | 2014-03-28 | 2020-07-28 | Intel Corporation | Selectively regrown top contact for vertical semiconductor devices |
US10269802B2 (en) * | 2015-05-15 | 2019-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
US10109675B2 (en) * | 2017-03-08 | 2018-10-23 | International Business Machines Corporation | Forming self-aligned contacts on pillar structures |
US10741750B2 (en) * | 2018-12-13 | 2020-08-11 | Nanya Technology Corporation | Semiconductor structure and method for manufacturing the same |
CN113284797B (zh) | 2020-02-20 | 2022-10-18 | 长鑫存储技术有限公司 | 半导体存储器的制作方法 |
JP7295052B2 (ja) | 2020-02-28 | 2023-06-20 | 株式会社東芝 | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7312485B2 (en) * | 2000-11-29 | 2007-12-25 | Intel Corporation | CMOS fabrication process utilizing special transistor orientation |
KR100483035B1 (ko) * | 2001-03-30 | 2005-04-15 | 샤프 가부시키가이샤 | 반도체 기억장치 및 그 제조방법 |
JP3875047B2 (ja) * | 2001-06-22 | 2007-01-31 | シャープ株式会社 | 半導体基板の面方位依存性評価方法及びそれを用いた半導体装置 |
US7183142B2 (en) * | 2005-01-13 | 2007-02-27 | International Business Machines Corporation | FinFETs with long gate length at high density |
US7498265B2 (en) * | 2006-10-04 | 2009-03-03 | Micron Technology, Inc. | Epitaxial silicon growth |
JP5600373B2 (ja) | 2007-05-17 | 2014-10-01 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
US7910986B2 (en) | 2007-05-31 | 2011-03-22 | Elpida Memory, Inc. | Semiconductor memory device and data processing system |
JP2009065024A (ja) * | 2007-09-07 | 2009-03-26 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP5614915B2 (ja) | 2007-09-27 | 2014-10-29 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置、半導体装置の製造方法並びにデータ処理システム |
-
2009
- 2009-11-10 JP JP2009257152A patent/JP2011103340A/ja active Pending
-
2010
- 2010-11-03 US US12/938,767 patent/US8531010B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020202295A (ja) * | 2019-06-10 | 2020-12-17 | 国立大学法人東北大学 | 半導体集積回路用のシリコンピラーの作製方法 |
JP7349698B2 (ja) | 2019-06-10 | 2023-09-25 | 国立大学法人東北大学 | 半導体集積回路用のシリコンピラーの作製方法 |
Also Published As
Publication number | Publication date |
---|---|
US8531010B2 (en) | 2013-09-10 |
US20110266615A1 (en) | 2011-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011103340A (ja) | 半導体装置、半導体チップ及び半導体装置の製造方法 | |
KR101073073B1 (ko) | 수직게이트를 구비한 반도체장치 및 그 제조 방법 | |
US7863191B2 (en) | Manufacturing method of semiconductor device | |
TWI458068B (zh) | 垂直通道電晶體陣列及其製造方法 | |
JP5693809B2 (ja) | 半導体装置及びその製造方法 | |
JP5522622B2 (ja) | 半導体記憶装置及びその製造方法 | |
TW473996B (en) | Semiconductor device and method for manufacturing the same | |
JP2005129794A (ja) | 半導体装置及びその製造方法 | |
US10276577B2 (en) | Semiconductor memory device and manufacturing method thereof | |
JP2005064459A (ja) | 半導体装置およびその製造方法 | |
JP2011077185A (ja) | 半導体装置の製造方法、半導体装置及びデータ処理システム | |
WO2014123170A1 (ja) | 半導体装置及びその製造方法 | |
KR101911373B1 (ko) | 반도체 장치 제조 방법 | |
US20100314715A1 (en) | Semiconductor device and method of manufacturing the same | |
US8766333B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2014096475A (ja) | 半導体装置の製造方法 | |
JP2012015345A (ja) | 半導体装置 | |
JP2011082223A (ja) | 半導体集積回路装置 | |
JP2010232408A (ja) | 半導体装置及びその製造方法 | |
WO2014069213A1 (ja) | 半導体装置およびその製造方法 | |
JP2011100823A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
TWI764441B (zh) | 半導體記憶裝置 | |
JP2010520645A (ja) | 半導体材料内へのトレンチの形成 | |
JP2012049321A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4565847B2 (ja) | 半導体装置およびその製造方法 |