JP2011082213A - 表示パネルおよびモジュールならびに電子機器 - Google Patents
表示パネルおよびモジュールならびに電子機器 Download PDFInfo
- Publication number
- JP2011082213A JP2011082213A JP2009230792A JP2009230792A JP2011082213A JP 2011082213 A JP2011082213 A JP 2011082213A JP 2009230792 A JP2009230792 A JP 2009230792A JP 2009230792 A JP2009230792 A JP 2009230792A JP 2011082213 A JP2011082213 A JP 2011082213A
- Authority
- JP
- Japan
- Prior art keywords
- deterioration
- display
- pixel
- folded portion
- correction coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006866 deterioration Effects 0.000 claims abstract description 121
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 230000002093 peripheral effect Effects 0.000 claims abstract description 21
- 238000012937 correction Methods 0.000 claims description 106
- 238000004364 calculation method Methods 0.000 claims description 51
- 238000001514 detection method Methods 0.000 claims description 23
- 230000004048 modification Effects 0.000 description 25
- 238000012986 modification Methods 0.000 description 25
- 238000005401 electroluminescence Methods 0.000 description 19
- 238000005259 measurement Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 230000010354 integration Effects 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 10
- 238000006731 degradation reaction Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 238000002791 soaking Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000009434 installation Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】有効表示領域周辺の面積拡大を抑えつつ、発光特性の劣化に伴う画質低下を抑制することが可能な表示パネルおよびモジュールならびに電子機器を提供する。
【解決手段】表示パネル10は、表示画面Sにおける有効表示領域SAの周辺領域SBに、パネル基板10aの一部が背面側に折り曲げられてなる折り返し部R1を有する。有効表示領域SAには、それぞれが発光素子からなる複数の表示画素Prが設けられ、折り返し部R1には、表示画素Prの発光特性の劣化を検出するための複数のダミー画素Pdが設けられている。パネルの表示側において、有効表示領域SA周辺にダミー画素Pdの設置スペースを確保する必要がなくなる。
【選択図】図1
【解決手段】表示パネル10は、表示画面Sにおける有効表示領域SAの周辺領域SBに、パネル基板10aの一部が背面側に折り曲げられてなる折り返し部R1を有する。有効表示領域SAには、それぞれが発光素子からなる複数の表示画素Prが設けられ、折り返し部R1には、表示画素Prの発光特性の劣化を検出するための複数のダミー画素Pdが設けられている。パネルの表示側において、有効表示領域SA周辺にダミー画素Pdの設置スペースを確保する必要がなくなる。
【選択図】図1
Description
本発明は、特に有機EL(Electro Luminescence)素子を用いた表示パネルおよびモジュールならびに電子機器に関する。
近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL素子を用いた表示装置(有機EL表示装置)が開発され、商品化が進められている。
有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL表示装置では光源(バックライト)が必要ないことから、光源を必要とする液晶表示装置と比べ、画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
このような有機EL表示装置では、有機EL素子の電流−電圧(I−V)特性が、時間の経過に従って劣化(経時劣化)することが知られている。このような特性劣化により、有機EL素子を電流駆動する画素回路では、それに応じて発光輝度も変化する。そこで、有機EL素子の劣化量を検出し、その劣化量をフィードバックして、入力映像信号の階調値を補正し、画質劣化を抑制する手法が提案されている(例えば、特許文献1)。
具体的には、上記特許文献1のような劣化量を検出する手法では、例えば、表示パネル内に、表示画素(補正対象画素)とは別に、劣化量検出のためのダミー画素を設け、このダミー画素と表示画素との間に発生する劣化量差に基づいて補正量を算出している。特許文献1においては、ダミー画素の具体的な設置箇所については特に記載されていないが、このようなダミー画素は、例えば画像表示領域(有効表示領域)の周辺部分に表示画素に隣接するように設けられることが一般的である。また、このダミー画素における発光輝度を測定するための輝度センサの設置も必要となる。そのため、劣化検出用の画素やセンサの設置スペースを画像表示領域の周辺に確保しなければならず、パネル画面の額縁部分の面積が大きくなるという問題がある。
本発明はかかる問題点に鑑みてなされたもので、その目的は、有効表示領域周辺の面積拡大を抑えつつ、発光特性の劣化に伴う画質低下を抑制することが可能な表示パネルおよびモジュールならびに電子機器を提供することにある。
本発明の表示パネルは、表面に有効表示領域を有し、その有効表示領域の周辺領域の一部に背面側への折り返し部を有する基板と、それぞれが発光素子を含み有効表示領域に設けられた複数の表示画素と、折り返し部に設けられると共に、表示画素と同一の構成を有する複数の劣化検出用画素とを備えたものである。
本発明のモジュールは、上記本発明の表示パネルと、劣化検出用画素の発光光に基づく輝度信号を取得する輝度センサとを備えたものである。
本発明の電子機器は、上記本発明の表示パネルを備えたものである。
本発明の表示パネルおよびモジュールでは、基板の有効表示領域の周辺領域の一部に背面側への折り返し部を有し、この折り返し部に劣化検出用画素が複数配設されている。即ち、劣化検出用画素の設置スペースを表示側(基板の表面側)に設ける必要がない。
本発明の表示パネルおよびモジュールならびに電子機器によれば、基板の有効表示領域の周辺領域の一部に背面側への折り返し部を設け、この折り返し部に、表示画素と同一の構成を有する劣化検出用画素を複数配設する。これにより、パネルの表示側において、有効表示領域周辺に劣化検出用画素の設置スペースを確保する必要がなくなる。よって、有効表示領域周辺の面積拡大を抑えつつ、発光特性の劣化に伴う画質低下を抑制することが可能となる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
1.実施の形態(表示パネルの周辺領域に折り返し部を設け、折り返し部の背面側の面にダミー画素および輝度センサを設けたモジュールの例)
2.変形例1(折り返し部の他の例)
3.変形例2(折り返し部内側の空隙に均熱材を設けた例)
4.変形例3(折り返し部内側の空隙に均熱材および温度センサを設けた例)
5.適用例1〜5(上記モジュールを用いた電子機器の例)
1.実施の形態(表示パネルの周辺領域に折り返し部を設け、折り返し部の背面側の面にダミー画素および輝度センサを設けたモジュールの例)
2.変形例1(折り返し部の他の例)
3.変形例2(折り返し部内側の空隙に均熱材を設けた例)
4.変形例3(折り返し部内側の空隙に均熱材および温度センサを設けた例)
5.適用例1〜5(上記モジュールを用いた電子機器の例)
<実施の形態>
[モジュール1の構成]
図1は、本発明の一実施の形態に係るモジュール1の概略構成を表したものであり、図1(A)は断面図、図1(B)は表示画面側(表面側)からみた平面図である。このモジュール1は、表示パネル10、回路部11および輝度センサ12を備え、表示パネル10はパネル基板10aに表示画素Prおよびダミー画素Pd(劣化検出用画素)を配設したものである。表示パネル10の一方の面が表示画面Sとなっており、表示画面Sは有効表示領域SAとその周辺領域SBからなる。
[モジュール1の構成]
図1は、本発明の一実施の形態に係るモジュール1の概略構成を表したものであり、図1(A)は断面図、図1(B)は表示画面側(表面側)からみた平面図である。このモジュール1は、表示パネル10、回路部11および輝度センサ12を備え、表示パネル10はパネル基板10aに表示画素Prおよびダミー画素Pd(劣化検出用画素)を配設したものである。表示パネル10の一方の面が表示画面Sとなっており、表示画面Sは有効表示領域SAとその周辺領域SBからなる。
有効表示領域SAには、複数の表示画素Prが、例えばマトリクス状に配列して設けられている。これらの表示画素Prはそれぞれ、後述の映像信号D1(補正後の映像信号)およびタイミング制御信号等に基づいて、アクティブマトリクス駆動による映像表示が行われるようになっている。各表示画素Prは、例えば赤(R)、緑(G)および青(B)の3原色の画素のいずれかであり、各色光を発する自発光素子、例えば有機EL素子を含んでいる。周辺領域SBは、表示画素Prの配置されていない領域でありパネルの額縁となる領域である。
パネル基板10aは、例えばポリエチレンテレフタレート(PET)、SUS(ステンレス鋼)、ポリエチレンナフタレート(PEN)、ポリイミド(PI)等よりなる基板であり、厚みは例えば50μm〜1000μmで、平面形状は例えば矩形状となっている。
本実施の形態では、このパネル基板10aの一部(ここでは、矩形状おける2つの短辺側の領域)が、背面側(表示側と反対側)へ向けて折り返された(折れ曲がった)状態で保持(または固定)されている。即ち、パネル基板10aは、周辺領域SBに折り返し部R1を有している。またここでは、折り返し部R1は、有効表示領域SAの縁部近傍から背面側に向かって円弧状に折り曲げられてなり、その端部10a1が、パネル基板10aの裏面近傍まで巻き込まれた状態で保持されている。この折り返し部R1は、例えば、平板状のパネル基板の一面側に表示画素Prおよびダミー画素Pdを形成したのち、パネル基板の有効表示領域周辺を上記のような形状となるように機械的に折り曲げることにより成形する。
このような折り返し部R1には、表示画素Prの劣化検出のためのダミー画素Pdが複数配設されている。例えば、ダミー画素Pdは、パネル基板10aにおいて表示画素Pdと同一面(連続する面)上に、折り返し部Rの端部10a1に沿ってライン状に設けられている。これらのダミー画素Pdは、表示画素Prと同一の構成を有する、即ち有機EL素子等の発光素子を含むものであるが、映像表示を行うための画素ではなく、表示画素Prにおける有機EL素子の発光特性の劣化を検出(予測検出)するためのものである。具体的には、詳細は後述するが、各ダミー画素Pdを実際に発光させることにより劣化を生じさせ、その劣化率をサンプルとして得ることにより、表示画素Prにおける特性劣化を予測するためのものである。
ダミー画素Pdの個数は、表示パネル10全体で数個〜数十個であり、これらのダミー画素Pdのそれぞれに対し、複数の階調値に対応する信号電圧が印加されるようになっている。ダミー画素Pdの個数は、入力映像信号における階調数(パネル駆動部120からの出力階調数)と同数としてもよい。具体的には、入力映像信号の階調数が4ビット(16階調)である場合には、計16個のダミー画素Pdを設け、これらのダミー画素Pdのそれぞれに、各階調値に対応する信号電圧を印加する。尚、後述の劣化補正処理動作では、入力映像信号が4ビット、ダミー画素Pdの個数が16個である場合を例に挙げて説明する。
尚、このようなダミー画素Pdを用いた劣化検出手法には様々なものがあるが、ここでは、その一例として、ダミー画素Pdが基準画素と劣化測定画素とからなる場合について説明する。各ダミー画素Pdにおいて、基準画素および劣化測定画素は互いに隣接して設けられ、これらのうち劣化測定画素は、常時、所定の階調値に対応する信号電圧が印加されて発光状態が維持されるようになっている。基準画素は、その劣化測定画素における発光特性の劣化率を算出する際に基準となる発光輝度を与えるものである。
各ダミー画素Pdの発光面側には、ダミー画素Pdの発光光に基づく輝度信号を取得するための輝度センサ12が配設されている。輝度センサ12は、ダミー画素Pdからの発光光を検出可能な位置においてダミー画素Pdに接触または近接して設けられている。あるいは、パネル基板10aが透明基板である場合には、パネル基板10aを挟むように、ダミー画素Pdと反対側の面(折り返し部R1の内側の面)に輝度センサ12が設けられていてもよい。この輝度センサ12は、配線13によって回路部11に接続されており、輝度センサ12により取得された輝度信号が、ダミー画素信号D10として、回路部11における劣化補正部110(後述)へ入力されるようになっている。以下、この回路部11および上記表示パネル10の詳細構成について、図2および図3を参照して説明する。
図2は、回路部11の機能ブロック図である。回路部11は、表示パネル10の表示駆動を行うと共に、ダミー画素信号D10に基づいて入力映像信号の階調値を補正する処理(以下、単に「劣化補正処理」という)を行うものである。回路部11は、例えば図2に示したように、劣化補正部110とパネル駆動部120とを含む。劣化補正部110は、劣化補正処理を行うことにより映像信号D1を生成するものであり、パネル駆動部120は、映像信号D1を用いて表示パネル10の各表示画素Prを駆動するものである。尚、この回路部11は、図示はしないが、ダミー画素Pdおよび輝度センサ12の駆動制御も行うようになっている。
図3は、表示パネル10およびパネル駆動部120の詳細構成について表したものである。このように、表示パネル10では、行状に配置された複数の走査線WSLと、列状に配置された複数の信号線DTLと、走査線WSLに沿って行状に配置された複数の電源線DSLとが設けられ、これらの走査線WSL、信号線DTLおよび電源線DSLはそれぞれ、パネル駆動部120に接続されている。各表示画素Prは、各走査線WSLと各信号線DTLとの交差部に対応して設けられている。これにより、パネル駆動部120は、複数の表示画素Prを順次選択しつつ、選択された表示画素Prに対し、映像信号D1に基づく映像信号電圧を書き込むことにより、表示駆動を行うようになっている。尚、各ダミー画素Pdについても、表示画素Prと同様、パネル駆動部120へ接続され(図3中の点線ライン)、それぞれに所定の信号電圧が印加されるようになっている。このパネル駆動部120は、映像信号処理回路121、タイミング生成回路122、走査線駆動回路123、信号線駆動回路124および電源線駆動回路125を有している。
映像信号処理回路21は、入力されるデジタルの映像信号D1に対してガンマ補正やオーバードライブ補正等を行うと共に、補正した後の映像信号121Aを信号線駆動回路124に出力するものである。タイミング生成回路122は、外部から入力される同期信号D1aに基づいて制御信号122Aを生成し出力することにより、走査線駆動回路123、信号線駆動回路124および電源線駆動回路125がそれぞれ、連動して動作するように制御するものである。走査線駆動回路123は、制御信号122Aに従って複数の走査線WSLに対して選択パルスを順次印加することにより、複数の表示画素Prを順次選択するものである。信号線駆動回路124は、制御信号122Aに従って、映像信号121Aに対応するアナログの映像信号を生成し、各信号線DTLに印加することにより、走査線駆動回路123により選択された表示画素Prに対して映像信号の書き込みを行うものである。電源線駆動回路25は、制御信号122Aに従って、複数の電源線DSLに対して制御パルスを順次印加することにより、各表示画素Prにおける有機EL素子の発光動作および消光動作の制御を行うものである。
[モジュール1の作用・効果]
(1.表示動作)
モジュール1では、パネル駆動部120が、映像信号D1および同期信号D1aに基づいて、表示パネル10における各表示画素Prの表示駆動を行う。これにより、各表示画素Pr内の有機EL素子へ駆動電流が注入され、正孔と電子とが再結合して発光が起こる。この発光光が外部に取り出されることにより、表示パネル10において映像表示がなされる。
(1.表示動作)
モジュール1では、パネル駆動部120が、映像信号D1および同期信号D1aに基づいて、表示パネル10における各表示画素Prの表示駆動を行う。これにより、各表示画素Pr内の有機EL素子へ駆動電流が注入され、正孔と電子とが再結合して発光が起こる。この発光光が外部に取り出されることにより、表示パネル10において映像表示がなされる。
(2.劣化補正動作)
このモジュール1では、映像表示に伴い、各表示画素Prにおける有機EL素子の電流−電圧(I−V)特性が経時劣化し、それに応じて発光輝度が変化し易い。そのため、入力映像信号に対して所望の発光輝度が達成できず、画質が低下してしまう。そこで、本実施の形態では、このような発光特性の劣化による画質低下を抑制すべく、各表示画素Prの劣化を検出し、その劣化分を入力映像信号へフィードバックして、入力映像信号の階調値を補正する劣化補正処理を行う。その際、表示パネル10(パネル基板10a)に、表示画素Prとは別途、劣化検出用のダミー画素Pdを設け、このダミー画素Pdで生じた劣化率を用いて、表示画素Prの劣化率を予測する。
このモジュール1では、映像表示に伴い、各表示画素Prにおける有機EL素子の電流−電圧(I−V)特性が経時劣化し、それに応じて発光輝度が変化し易い。そのため、入力映像信号に対して所望の発光輝度が達成できず、画質が低下してしまう。そこで、本実施の形態では、このような発光特性の劣化による画質低下を抑制すべく、各表示画素Prの劣化を検出し、その劣化分を入力映像信号へフィードバックして、入力映像信号の階調値を補正する劣化補正処理を行う。その際、表示パネル10(パネル基板10a)に、表示画素Prとは別途、劣化検出用のダミー画素Pdを設け、このダミー画素Pdで生じた劣化率を用いて、表示画素Prの劣化率を予測する。
以下、劣化補正処理動作の一例について、図4を参照して説明する。劣化補正部110は、ダミー画素信号D10に基づいて発光特性の劣化率を算出し、この劣化率に基づいて入力映像信号D0の階調値を補正することにより、映像信号D1を生成する。劣化補正部110は、例えば劣化率算出部111、補正係数算出部112、補正演算部113および映像信号積算部114を備えている。
(2−1.ダミー画素信号D10の検出)
まず、輝度センサ12が、各ダミー画素Pdからダミー画素信号D10を検出する。具体的には、回路部11が各ダミー画素Pdを発光状態に維持し、その発光光に基づく輝度信号をダミー画素信号D10として、輝度センサ12により取得する。この際、例えば16個のダミー画素Pdのそれぞれに対し、入力映像信号の各階調値に対応する信号電圧(例えば1ビット刻みで16種類の信号電圧)を印加し、発光させる。また、各ダミー画素Pdは、上記のように例えば基準画素と劣化測定画素とからなるが、これらのうち劣化測定画素に対して、上記のような各信号電圧を印加し続けることにより、各劣化測定画素では常時それぞれの階調値に対応した発光状態が維持されるようにする。一方、基準画素に対しては、基準画素における輝度信号を測定する際にのみ、対となる劣化測定画素と同値の信号電圧を印加するようにする。即ち、基準画素では、測定時以外は消灯状態とし、これにより劣化の少ない基準レベルが維持されるようにする。以下では、便宜上、これら16個のダミー画素Pdをダミー画素Pd1〜Pd16とし、これらのダミー画素Pd1〜Pd16から検出されるダミー画素信号D10をダミー画素信号D10(1)〜D10(16)として説明する。
まず、輝度センサ12が、各ダミー画素Pdからダミー画素信号D10を検出する。具体的には、回路部11が各ダミー画素Pdを発光状態に維持し、その発光光に基づく輝度信号をダミー画素信号D10として、輝度センサ12により取得する。この際、例えば16個のダミー画素Pdのそれぞれに対し、入力映像信号の各階調値に対応する信号電圧(例えば1ビット刻みで16種類の信号電圧)を印加し、発光させる。また、各ダミー画素Pdは、上記のように例えば基準画素と劣化測定画素とからなるが、これらのうち劣化測定画素に対して、上記のような各信号電圧を印加し続けることにより、各劣化測定画素では常時それぞれの階調値に対応した発光状態が維持されるようにする。一方、基準画素に対しては、基準画素における輝度信号を測定する際にのみ、対となる劣化測定画素と同値の信号電圧を印加するようにする。即ち、基準画素では、測定時以外は消灯状態とし、これにより劣化の少ない基準レベルが維持されるようにする。以下では、便宜上、これら16個のダミー画素Pdをダミー画素Pd1〜Pd16とし、これらのダミー画素Pd1〜Pd16から検出されるダミー画素信号D10をダミー画素信号D10(1)〜D10(16)として説明する。
ここで、図5に、ダミー画素信号D10の検出タイミングと、劣化補正処理における補正係数の取得(更新)タイミングを説明するための図を示す。図5に示したように、劣化補正処理における補正係数Kの取得は、時刻T1,T2,T3,…において、補正対象時間ΔTおきに行い、その補正対象時間ΔT内において検出対象時間Δt刻み(タイミングt0,t1,…tn,…)で、ダミー画素信号D10の検出を行う。
即ち、検出対象時間Δtおきに、最も明るい白表示時から最も暗い黒表示時までの全16パターンのダミー画素信号D10(1)〜D10(16)を検出する。各タイミングにおいて各ダミー画素Pdから検出されたダミー画素信号D10(1)〜D10(16)は順次、劣化率算出部111へ出力されるか、図示しない記憶部(半導体メモリ等)へ記憶される。以下、劣化補正部110の各部における具体的な動作について説明する。
(2−2.劣化率算出部111)
(ダミー信号積算値算出)
続いて、ダミー画素信号D10(1)〜D10(16)のパターン毎に、各タイミング(t0,t1,…,tn,…)において、そのタイミングまでに各ダミー画素Pd(詳細には、各ダミー画素Pdにおける劣化測定画素)に印加した信号電圧の積算値を算出する。即ち、タイミングtnでは、タイミングt0〜tnまでに検出した全てのダミー画素信号D10(1)同士を合算すると共に、同様にして時刻0〜tnまでに検出した全てのダミー画素信号D10(2)同士、D10(3)同士、D10(4)同士、D10(5)同士、…、D10(16)同士をそれぞれ合算する。これにより、あるタイミングtnにおいて16パターンの信号積算値(以下、ダミー信号積算値という)を得る。
(ダミー信号積算値算出)
続いて、ダミー画素信号D10(1)〜D10(16)のパターン毎に、各タイミング(t0,t1,…,tn,…)において、そのタイミングまでに各ダミー画素Pd(詳細には、各ダミー画素Pdにおける劣化測定画素)に印加した信号電圧の積算値を算出する。即ち、タイミングtnでは、タイミングt0〜tnまでに検出した全てのダミー画素信号D10(1)同士を合算すると共に、同様にして時刻0〜tnまでに検出した全てのダミー画素信号D10(2)同士、D10(3)同士、D10(4)同士、D10(5)同士、…、D10(16)同士をそれぞれ合算する。これにより、あるタイミングtnにおいて16パターンの信号積算値(以下、ダミー信号積算値という)を得る。
このようなダミー信号積算値の算出処理を、補正対象時間ΔT内の各タイミングにおいて行う。これにより、ダミー画素信号D10のパターン数をAとした場合、A×(ΔT/Δt)により表されるパターン数のダミー信号積算値を、補正対象時間ΔT内に得ることができる。例えば、ダミー画素信号D10のパターン数Aを16、補正対象時間ΔTを1時間(60分)、検出対象時間Δtを1分とした場合には、16×60=960パターンのダミー信号積算値が得られることとなる。
(ダミー画素Pdにおける劣化率算出)
また、上記のようなダミー信号積算値の算出と共に、補正対象時間ΔT内における各タイミング(t0,t1,…)における発光特性の劣化率を、ダミー画素信号D10(1)〜D10(16)のそれぞれについて算出する。即ち、各ダミー信号積算値に対応する劣化率をそれぞれ算出する。尚、ダミー信号積算値に対応する劣化率とは、例えば、そのダミー信号積算値が、あるダミー画素Pdにおけるタイミングt0〜tnまでの信号積算値である場合に、それと同一のダミー画素Pdのタイミングtn時点における劣化率である。
また、上記のようなダミー信号積算値の算出と共に、補正対象時間ΔT内における各タイミング(t0,t1,…)における発光特性の劣化率を、ダミー画素信号D10(1)〜D10(16)のそれぞれについて算出する。即ち、各ダミー信号積算値に対応する劣化率をそれぞれ算出する。尚、ダミー信号積算値に対応する劣化率とは、例えば、そのダミー信号積算値が、あるダミー画素Pdにおけるタイミングt0〜tnまでの信号積算値である場合に、それと同一のダミー画素Pdのタイミングtn時点における劣化率である。
劣化率の算出は、例えば次のようにして行う。即ち、ダミー画素信号D10(1)〜D10(16)には、詳細には劣化測定画素に対応する輝度信号と、基準画素に対応する輝度信号とがそれぞれ含まれるが、これらの輝度信号同士の比較により算出する。例えば、実際の各ダミー画素における劣化測定画素の発光輝度では、基準画素に対する変化が時間の経過に伴って大きくなる(図6(A))ため、基準画素に対する輝度変化を劣化率として算出する。即ち、劣化率は次の式(A)で表され、図6(B)に示したような特性図を示す。但し、ここでの劣化率は、あるタイミングにおける劣化測定画素の基準画素に対する発光輝度の比である。
(劣化率)=(劣化測定画素の発光輝度)/(基準画素の発光輝度) ………(A)
(劣化率)=(劣化測定画素の発光輝度)/(基準画素の発光輝度) ………(A)
また図7は、ダミー画素Pd1〜Pd16における各発光特性を表したものである。このように、最も明るく発光させたダミー画素Pd1において劣化率が最も大きく、暗くなるに従って劣化率が小さくなることがわかる。換言すると、有機EL素子の発光特性は、経時的に変化するだけでなく、印加される信号電圧の値(信号積算値)によっても異なることがわかる。従って、各タイミング(t0,t1,…,tn,…)において、ダミー画素信号D10(1)〜D10(16)の全てに対して劣化率を算出することにより、補正対象時間ΔT内に、A×(ΔT/Δt)により表されるパターン数の劣化率が得られる。これにより、複数パターンのダミー信号積算値および劣化率を含むデータ群(補正係数算出用データ群D11)が得られる。この補正係数算出用データ群D11は、補正係数算出部112へ出力された後、例えば補正係数算出部112内に設けられたパターン保持部(図示せず)へ記憶される。
(2−3.映像信号積算部114)
一方、映像信号積算部114は、補正対象時間ΔTの間、全表示画素Prのそれぞれに対し、各表示画素Prへ供給される映像信号D1を積算することにより、映像信号積算値を算出する。但し、積算対象となる映像信号D1は、時間的に一つ前の補正対象期間ΔTにおいて算出された補正係数Kを用いて補正された映像信号である(詳細は後述)。算出された全表示画素Pr分の映像信号積算値データD14は、補正係数算出部112へ出力される。
一方、映像信号積算部114は、補正対象時間ΔTの間、全表示画素Prのそれぞれに対し、各表示画素Prへ供給される映像信号D1を積算することにより、映像信号積算値を算出する。但し、積算対象となる映像信号D1は、時間的に一つ前の補正対象期間ΔTにおいて算出された補正係数Kを用いて補正された映像信号である(詳細は後述)。算出された全表示画素Pr分の映像信号積算値データD14は、補正係数算出部112へ出力される。
(2−4.補正係数算出部112)
補正係数算出部112は、上記のようにして得られた補正係数算出用データ群D11と、映像信号積算部114より入力された映像信号積算値データD14とを用いて、補正係数Kを算出する。具体的には、まず、補正係数算出用データ群D11におけるダミー信号積算値の群の中から、各表示画素Prにおける映像信号積算値に最も近い値(または同一の値)のダミー信号積算値を選択する。そして、選択されたダミー信号積算値に対応する劣化率を、各表示画素Prにおける劣化率と予測する。
補正係数算出部112は、上記のようにして得られた補正係数算出用データ群D11と、映像信号積算部114より入力された映像信号積算値データD14とを用いて、補正係数Kを算出する。具体的には、まず、補正係数算出用データ群D11におけるダミー信号積算値の群の中から、各表示画素Prにおける映像信号積算値に最も近い値(または同一の値)のダミー信号積算値を選択する。そして、選択されたダミー信号積算値に対応する劣化率を、各表示画素Prにおける劣化率と予測する。
即ち、有機EL素子の発光特性の劣化率は、上述したように印加された信号積算値によって変化するため、実際に各表示画素Prへ供給された映像信号D1の積算値と、あるタイミングにおけるダミー信号積算値との値が近い(または同じである)場合には、その表示画素Prにおける劣化率と、あるタイミングでのダミー画素Pdにおける劣化率とは同程度であると予測することができる。
このため、補正係数算出用データ群D11におけるパターン数は、できるだけ多い方が望ましい。例えば、上記のように、ダミー画素信号D10のパターン数Aが16、補正対象時間ΔTが1時間、検出対象時間Δtが1分である場合には、補正係数算出用データ群D11におけるパターン数は960パターンとなるため、映像信号積算値とダミー信号積算値とを近似させ易くなり、劣化率検出精度が高まる。
続いて、上記のようにして選択された劣化率に基づいて、補正係数Kを算出する。補正係数Kの算出手法は特に限定されないが、例えば図8(A),(B)に示したように、選択した劣化率の逆数を補正係数Kとする。即ち、補正係数Kは、次の式(B)で表される。このようにして算出された補正係数Kは、補正係数データD12として補正演算部113へ出力される。
(補正係数K)=(基準画素の発光輝度)/(劣化測定画素の発光輝度)………(B)
(補正係数K)=(基準画素の発光輝度)/(劣化測定画素の発光輝度)………(B)
(2−5.補正演算部113)
補正演算部113は、入力映像信号D0に対し、補正係数算出部112において算出された補正係数Kを用いた補正演算処理を施す。具体的には、入力映像信号D0の階調値に、上記式(B)で表される補正係数Kを乗じる。これにより、表示パネル10の各表示画素Prへ供給するための映像信号D1を生成する。生成された映像信号D1は、パネル駆動部120へ出力されると共に、映像信号積算部114へ出力される。
補正演算部113は、入力映像信号D0に対し、補正係数算出部112において算出された補正係数Kを用いた補正演算処理を施す。具体的には、入力映像信号D0の階調値に、上記式(B)で表される補正係数Kを乗じる。これにより、表示パネル10の各表示画素Prへ供給するための映像信号D1を生成する。生成された映像信号D1は、パネル駆動部120へ出力されると共に、映像信号積算部114へ出力される。
上記のようにして、ダミー画素信号D10に基づいて表示画素Prにおける発光特性の劣化を検出し、その劣化分に応じた補正係数Kを用いて入力映像信号D0の階調値を補正する。この際、補正係数Kは、補正対象時間ΔTおきに算出(更新)する。また、ある補正対象時間ΔT(例えば図5における時刻T1〜T2)において算出した補正係数K(1)は、次の補正対象時間ΔT(時刻T2〜T3)に入力される入力映像信号D0に対する劣化補正に使用される。但し、表示パネルの使用開始直後の補正対象時間ΔT(時刻0〜T1)では、補正係数未取得であるため、入力映像信号D0は補正されずにそのまま表示パネル10へ出力される。
以上のように、表示パネル10において、表示画素Prとは別にダミー画素Pdを設けることにより、表示画素Prの劣化を検出することが可能となる。また、これにより、入力映像信号D0を補正して、発光素子の特性劣化による画質低下を抑制することができる。
ところが、このようなダミー画素Pdは、一般には図9に示したように、平板状のパネル基板100において、表示画面Sのうちの有効表示領域SA100の周辺領域SB100に複数設けられることが多い。更に、各ダミー画素Pd上には、配線103によって回路部101に接続された輝度センサ102が配設される。ところが、この場合、ダミー画素Pdの設置スペースの分だけパネルの額縁部分の面積が大きくなってしまう。また、輝度センサ102をダミー画素Pd上に設置するため、この輝度センサ102が表示側に突出し、額縁部分に凹凸が生じる。
これに対し、本実施の形態では、図1(A),(B)に示したように、表示画面Sの周辺領域SBに、パネル基板10aの一部が背面側に折り曲げられてなる折り返し部R1を有し、この折り返し部R1に、ダミー画素Pdが複数配設されている。これにより、表示側においては、周辺領域SBにダミー画素Pdの設置スペースを確保する必要がなくなる。従って、ダミー画素Pdを平板状のパネル基板100の周辺領域SB100に設けた場合(図10(B)の幅d100)よりも、周辺領域SBの折り返し部R1に設けた本実施の形態(図10(A)の幅d)の方が、額縁部分の面積を縮小することができる。よって、表示画面Sにおいて、有効表示領域SA周辺の面積拡大を抑えつつ、発光素子の劣化に伴う画質低下を抑制することが可能となる。
また、本実施の形態では、輝度センサ12についても折り返し部R1に設けられたダミー画素Pdに近接して設けられるため、表示側に輝度センサ12による凹凸が生じず、フラットな表示画面Sを実現することができる。
次に、上記実施の形態に係るモジュールの変形例(変形例1〜3)について説明する。以下では、上記実施の形態のモジュール1と同様の構成要素については同一の符号を付し、適宜説明を省略する。
(変形例1)
図11は、変形例1に係るモジュール2の断面構成を表したものである。このモジュール2は、上記実施の形態のモジュール1と同様、パネル基板10aに表示画素Prおよびダミー画素Pdを配設してなる表示パネル、回路部11および輝度センサ12を備えたものである。また、表示画面Sのうち有効表示領域SAに表示画素Prが設けられると共に、周辺領域SBに折り返し部R2が設けられ、この折り返し部R2にダミー画素Pdが配設されている。折り返し部R2は、上記実施の形態と同様、パネル基板20aの一部が背面側に折れ曲がった状態で保持(または固定)されてなる。パネル基板20aは、上記実施の形態のパネル基板10aと同様の材料、厚みにより構成されている。
図11は、変形例1に係るモジュール2の断面構成を表したものである。このモジュール2は、上記実施の形態のモジュール1と同様、パネル基板10aに表示画素Prおよびダミー画素Pdを配設してなる表示パネル、回路部11および輝度センサ12を備えたものである。また、表示画面Sのうち有効表示領域SAに表示画素Prが設けられると共に、周辺領域SBに折り返し部R2が設けられ、この折り返し部R2にダミー画素Pdが配設されている。折り返し部R2は、上記実施の形態と同様、パネル基板20aの一部が背面側に折れ曲がった状態で保持(または固定)されてなる。パネル基板20aは、上記実施の形態のパネル基板10aと同様の材料、厚みにより構成されている。
但し、本変形例では、折り返し部R2の形状が上記実施の形態の折り返し部R1の形状と異なっている。具体的には、折り返し部R2は、パネル基板20aの有効表示領域SAの縁部近傍から円弧状に折り曲げられてなるが、その曲面の曲率が上記実施の形態の折り返し部R1よりも小さくなっている。また、折り返し部R2のうち端部20a1側の一部が、パネル基板20aの裏面に平行な方向に沿うように保持され、折り返し部R2全体の形状がU字状となっている。この折り返し部R2の端部20a1に沿って複数のダミー画素Pdがライン状に設けられ、各ダミー画素Pd上に輝度センサ12が配設されている。輝度センサ12は、配線21により回路部11に接続されている。
このように、折り返し部R2の形状はU字状であってもよいし、曲面部分の曲率も特に限定されない。また、折り返し部の折り曲げ形状は必ずしも円弧状でなくともよく、角のある「コ」の字状や「V」字状に折り曲げられていてもよい。あるいは、パネル基板の一部を背面側に折り畳んだような形状とし、周辺領域SBにおいてパネル基板同士が重ね合わせられていてもよい。いずれの場合であっても、折り返し部として、パネル基板が背面側に折り曲げられてなる形状を有し、その折り返し部にダミー画素Pdが設けられていれば、上記実施の形態と同等の効果を得ることができる。
(変形例2)
図12は、変形例2に係るモジュール3の断面構成を表したものである。このモジュール3は、上記変形例1のモジュール2と同様、パネル基板20aに表示画素Prおよびダミー画素Pdを配設してなる表示パネル、回路部11および輝度センサ12を備えたものである。また、表示画面Sのうち、有効表示領域SAには表示画素Prが設けられると共に、周辺領域SBにはU字状の折り返し部R2が形成され、この折り返し部R2にダミー画素Pdが設けられている。ダミー画素Pd上には輝度センサ12が配設され、この輝度センサ12は配線21により回路部11に接続されている。
図12は、変形例2に係るモジュール3の断面構成を表したものである。このモジュール3は、上記変形例1のモジュール2と同様、パネル基板20aに表示画素Prおよびダミー画素Pdを配設してなる表示パネル、回路部11および輝度センサ12を備えたものである。また、表示画面Sのうち、有効表示領域SAには表示画素Prが設けられると共に、周辺領域SBにはU字状の折り返し部R2が形成され、この折り返し部R2にダミー画素Pdが設けられている。ダミー画素Pd上には輝度センサ12が配設され、この輝度センサ12は配線21により回路部11に接続されている。
但し、本変形例では、折り返し部R2の内側の空隙R2a(パネル基板20aの折り曲げよって挟まれる領域)に、熱伝導性を有する均熱材30(熱伝導部材)が挿設されている。均熱材30は、空隙R2aにおいて、対向するパネル基板20aの裏面に密着するように設けられている。このような均熱材30としては、例えばシリコン等を含む放熱グリスが挙げられる。尚、図12では、空隙R2aの一部(端部20a1側の一部)に均熱材30を設けるようにしたが、均熱材30は、空隙R2aを隙間なく埋めるように形成されていてもよい。また、パネル面内において、ダミー画素Pdの設置領域に対応して部分的に点在して設けられていてもよいし、複数のダミー画素Pdが配設されたラインに沿うように直線状に設けられていてもよい。
本変形例では、このような構成により、上記実施の形態と同等の効果を得ることができると共に、折り返し部R2の内側に均熱材30設けることにより、互いに離れた位置に配設されたダミー画素Pdおよび表示画素Prの各温度条件を略同一とすることができる。
ここで、図13に、3つの温度条件(低,中(標準),高)下における有機EL素子の発光輝度の時間的変化を示す。上記実施の形態において、発光輝度が経時変化だけでなく、信号積算値によって変化することは既に述べたが、図13に示したように、発光輝度は更に、温度条件によっても変化する。具体的には、高温度条件下では、通常時(標準)よりも輝度低下が大きく、低温度条件下では、通常時(標準)よりも輝度低下が小さくなる傾向を示す。
従って、上記のように、表示画素Prおよびダミー画素Pdにおける各温度条件が略同一であることにより、ダミー画素Pdを用いた表示画素Prの劣化検出精度を向上させることができる。よって、上記実施の形態と同等の効果を得ることができると共に、より高画質な映像表示を実現することができる。
(変形例3)
図14は、変形例3に係るモジュール4の断面構成を表したものである。このモジュール4は、上記変形例2のモジュール3の構成において、折り返し部R2の空隙R2aに更に温度センサ40を配設したものである。温度センサ40は、例えば空隙R2aにおいて、均熱材30に埋設されており、配線22によって回路部11に接続されている。回路部11は、上記実施の形態と同様、劣化補正部130とパネル駆動部120とを有するものである。劣化補正部130は、劣化率に基づき入力映像信号D0を補正し、パネル駆動部120は、補正後の映像信号D1を用いて表示画素Prの表示駆動を行うようになっている。
図14は、変形例3に係るモジュール4の断面構成を表したものである。このモジュール4は、上記変形例2のモジュール3の構成において、折り返し部R2の空隙R2aに更に温度センサ40を配設したものである。温度センサ40は、例えば空隙R2aにおいて、均熱材30に埋設されており、配線22によって回路部11に接続されている。回路部11は、上記実施の形態と同様、劣化補正部130とパネル駆動部120とを有するものである。劣化補正部130は、劣化率に基づき入力映像信号D0を補正し、パネル駆動部120は、補正後の映像信号D1を用いて表示画素Prの表示駆動を行うようになっている。
本変形例では、その劣化補正部130が、輝度センサ12から得られる輝度信号と共に、温度センサ40により得られる温度データを用いて劣化補正処理を行う。図15に、劣化補正部130の機能ブロック図を示す。このように、劣化補正部130は、例えば劣化率算出部111、補正係数算出部131、補正演算部113および映像信号積算部114を備えている。
劣化率算出部111は、上記実施の形態と同様、ダミー画素信号D10に基づいて劣化率と共にダミー信号積算値を算出し、これらを補正係数算出用データ群D11として補正係数算出部131へ出力する。映像信号積算部114についても、上記実施の形態と同様で、映像信号D1を用いて映像信号積算値を算出し、これらを映像信号積算値データD14として補正係数算出部131へ出力する。
そして、補正係数算出部131が、それらの補正係数算出用データ群D11および映像信号積算値データD14を用いて補正係数Kを算出する。この際、本変形例では、温度センサ40から得られた温度データD20が補正係数算出部131へ入力され、環境温度についても考慮した上で補正係数Kを算出する。即ち、例えば上記式(B)によって表される補正係数Kに対し、更に温度条件に応じた補正を行う。例えば、補正係数算出部131が、温度条件に基づいて補正係数Kを適切な値に補正するためのテーブルを保持しており、このテーブルを用いて、入力された温度データD20に基づく補正係数Kの補正を行う。上述のように、発光特性の劣化は高温度条件下において大きく、低温度条件下において小さくなることから、このような温度条件による特性変化を考慮して補正係数Kを算出(補正)することにより、劣化補正精度が向上する。よって、上記実施の形態と同等の効果を得ると共に、温度条件を補正係数算出時の算出パラメータとして用いることにより、上記変形例2よりも高画質な映像表示を実現することができる。
尚、上記変形例3では、温度センサ40が均熱材30に埋設されている場合を例に挙げて説明したが、温度センサ40の設置場所は、特に限定されない。例えば、温度センサ40は、均熱材30の表面に接触した状態で配置されていてもよく、均熱材30の近傍に配置されていてもよい。また、均熱材30は必ずしも設けられていなくともよく、即ち上記実施の形態や変形例1におけるモジュールの折り返し部の内側あるいはその近傍に温度センサ40を配設するようにしてもよい。
<適用例>
続いて、図16〜図20を参照して、上記実施の形態および変形例1〜3で説明した各モジュール(モジュール1〜4)の適用例(適用例1〜5)について説明する。次に示すように、これらのモジュールは、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用可能である。尚、以下では、モジュール1を例に挙げて説明する。
続いて、図16〜図20を参照して、上記実施の形態および変形例1〜3で説明した各モジュール(モジュール1〜4)の適用例(適用例1〜5)について説明する。次に示すように、これらのモジュールは、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用可能である。尚、以下では、モジュール1を例に挙げて説明する。
(適用例1)
図16は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300にモジュール1が組み込まれている。
図16は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300にモジュール1が組み込まれている。
(適用例2)
図17は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、この表示部420にモジュール1が組み込まれている。
図17は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、この表示部420にモジュール1が組み込まれている。
(適用例3)
図18は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、この表示部530にモジュール1が組み込まれている。
図18は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、この表示部530にモジュール1が組み込まれている。
(適用例4)
図19は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。そして、この表示部640にモジュール1が組み込まれている。
図19は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。そして、この表示部640にモジュール1が組み込まれている。
(適用例5)
図20は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そして、これらのうちのディスプレイ740またはサブディスプレイ750にモジュール1が組み込まれている。
図20は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そして、これらのうちのディスプレイ740またはサブディスプレイ750にモジュール1が組み込まれている。
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、パネル基板の矩形状の短辺側の一部を折り曲げてなる折り返し部を例に挙げて説明したが、パネル基板の他の部分を背面側に折り曲げて折り返し部を形成してもよい。例えば、折り返し部は、パネル基板の矩形状の長辺側を背面側に折り曲げられてなるものであってもよい。また、必ずしも矩形状の対向する2辺に設ける必要はなく、矩形状のいずれか1辺あるいは4辺全部に設けるようにしてもよい。
また、上記実施の形態等では、ダミー画素Pdを、パネル基板において表示画素Prと同一面(連続する面)に設けられている場合を例に挙げて説明したが、ダミー画素Pdを設置する面は、必ずしも表示画素Prと同一の面(折り返し部外側の面)でなくともよい。即ち、ダミー画素Pdは、表示画素Prと異なる面(折り返し部内側の面)上に設けられていてもよい。
更に、上記実施の形態等では、走査線駆動回路23、信号線駆動回路24および電源線駆動回路25における駆動動作を、タイミング生成回路22が制御する場合について説明したが、他の回路がこれらの駆動動作を制御するようにしてもよい。また、このような走査線駆動回路23、信号線駆動回路24および電源線駆動回路25に対する制御は、ハードウェア(回路)で行われるようにしてもよいし、ソフトウェア(プログラム)で行われるようにしてもよい。
1〜4…モジュール、10…表示パネル、10a,20a…パネル基板、11…回路部、12…輝度センサ、13,21,22…配線、110,130…劣化補正部、111…劣化率算出部、112,131…補正係数算出部、113…補正演算部、114…映像信号積算部、120…パネル駆動部、121…映像信号処理回路、122…タイミング生成回路、123…走査線駆動回路、124…信号線駆動回路、125…電源線駆動回路、R1,R2…折り返し部、Pr…表示画素、Pd…ダミー画素、D0…入力映像信号、D1…映像信号、WSL…走査線、DTL…信号線、DSL…電源線。
Claims (6)
- 表面に有効表示領域を有し、前記有効表示領域の周辺領域の一部に背面側への折り返し部を有する基板と、
それぞれが発光素子を含み、前記有効表示領域に設けられた複数の表示画素と、
前記折り返し部に設けられ、それぞれが各表示画素と同一の構成を有する複数の劣化検出用画素と
を備えた表示パネル。 - 表面に有効表示領域を有し、前記有効表示領域の周辺領域の一部に背面側への折り返し部を有する基板と、
それぞれが発光素子を含み、前記有効表示領域に設けられた複数の表示画素と、
前記折り返し部に設けられ、それぞれが各表示画素と同一の構成を有する複数の劣化検出用画素と、
前記複数の劣化検出用画素のそれぞれに対向して設けられると共に、各劣化検出用画素の発光光に基づく輝度信号を取得する輝度センサと
を備えたモジュール。 - 各表示画素の発光特性の劣化に応じて、入力映像信号の階調値を補正する劣化補正部を更に備え、
前記劣化補正部は、
前記輝度センサから得られた輝度信号に基づいて、各劣化検出用画素における劣化率を算出する劣化率算出部と、
前記劣化率算出部により算出された劣化率に基づいて、前記入力映像信号を補正するための補正係数を算出する補正係数算出部と、
前記補正係数算出部により算出された補正係数に基づいて、前記入力映像信号を補正する
請求項2に記載のモジュール。 - 前記折り返し部の内側に熱伝導部材が挿設されている
請求項3に記載のモジュール。 - 前記折り返し部の内側またはその近傍に温度センサを更に備え、
前記補正係数算出部は、前記温度センサにより検出された温度を考慮して、前記補正係数を算出する
請求項3または請求項4に記載のモジュール。 - 表面に有効表示領域を有し、前記有効表示領域の周辺領域の一部に背面側への折り返し部を有する基板と、
それぞれが発光素子を含み、前記有効表示領域に設けられた複数の表示画素と、
前記折り返し部に設けられ、それぞれが各表示画素と同一の構成を有する複数の劣化検出用画素と
を有する表示パネルを備えた電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009230792A JP2011082213A (ja) | 2009-10-02 | 2009-10-02 | 表示パネルおよびモジュールならびに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009230792A JP2011082213A (ja) | 2009-10-02 | 2009-10-02 | 表示パネルおよびモジュールならびに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011082213A true JP2011082213A (ja) | 2011-04-21 |
Family
ID=44075999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009230792A Pending JP2011082213A (ja) | 2009-10-02 | 2009-10-02 | 表示パネルおよびモジュールならびに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011082213A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014512556A (ja) * | 2011-02-28 | 2014-05-22 | アップル インコーポレイテッド | 最小境界部を備えたディスプレイ |
JP2015011279A (ja) * | 2013-07-01 | 2015-01-19 | パイオニア株式会社 | 発光装置 |
WO2017033709A1 (ja) * | 2015-08-24 | 2017-03-02 | 三菱電機株式会社 | Led表示装置およびその輝度補正方法 |
US9905619B2 (en) | 2014-05-12 | 2018-02-27 | Samsung Display Co., Ltd. | Display device and manufacturing method of the same |
JP2018087974A (ja) * | 2016-11-28 | 2018-06-07 | エルジー ディスプレイ カンパニー リミテッド | 有機発光表示装置及びその駆動方法 |
WO2019058442A1 (ja) * | 2017-09-20 | 2019-03-28 | シャープ株式会社 | 表示デバイス及び表示デバイスの駆動方法 |
JP7443201B2 (ja) | 2020-09-03 | 2024-03-05 | JDI Design and Development 合同会社 | 表示装置及び表示装置の駆動方法 |
-
2009
- 2009-10-02 JP JP2009230792A patent/JP2011082213A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014512556A (ja) * | 2011-02-28 | 2014-05-22 | アップル インコーポレイテッド | 最小境界部を備えたディスプレイ |
JP2015011279A (ja) * | 2013-07-01 | 2015-01-19 | パイオニア株式会社 | 発光装置 |
US9905619B2 (en) | 2014-05-12 | 2018-02-27 | Samsung Display Co., Ltd. | Display device and manufacturing method of the same |
WO2017033709A1 (ja) * | 2015-08-24 | 2017-03-02 | 三菱電機株式会社 | Led表示装置およびその輝度補正方法 |
JPWO2017033709A1 (ja) * | 2015-08-24 | 2017-11-30 | 三菱電機株式会社 | Led表示装置およびその輝度補正方法 |
CN107924659A (zh) * | 2015-08-24 | 2018-04-17 | 三菱电机株式会社 | Led显示装置及其亮度校正方法 |
CN107924659B (zh) * | 2015-08-24 | 2020-08-28 | 三菱电机株式会社 | Led显示装置及其亮度校正方法 |
JP2018087974A (ja) * | 2016-11-28 | 2018-06-07 | エルジー ディスプレイ カンパニー リミテッド | 有機発光表示装置及びその駆動方法 |
US10629118B2 (en) | 2016-11-28 | 2020-04-21 | Lg Display Co., Ltd. | Organic light emitting display device and method for driving the same |
WO2019058442A1 (ja) * | 2017-09-20 | 2019-03-28 | シャープ株式会社 | 表示デバイス及び表示デバイスの駆動方法 |
JP7443201B2 (ja) | 2020-09-03 | 2024-03-05 | JDI Design and Development 合同会社 | 表示装置及び表示装置の駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5246433B2 (ja) | 表示装置 | |
US8493294B2 (en) | Display device and electronic apparatus | |
US11462156B2 (en) | Display device and method of driving display device | |
JP5310372B2 (ja) | 表示装置、輝度劣化補正方法および電子機器 | |
JP5481902B2 (ja) | 表示パネルおよび表示装置 | |
KR100804529B1 (ko) | 유기 발광 디스플레이 장치 및 그의 구동 방법 | |
JP2008176115A (ja) | 表示装置、制御演算装置、表示駆動方法 | |
JP2015225150A (ja) | 表示装置及び電子機器 | |
JP2011082213A (ja) | 表示パネルおよびモジュールならびに電子機器 | |
JP2011065047A (ja) | 表示装置 | |
JP2011209405A (ja) | 表示装置及び電子機器 | |
CN112102775B (zh) | 显示装置及其亮度补偿方法 | |
JP2011076025A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5124939B2 (ja) | 自発光表示装置、変換テーブル更新装置及びプログラム | |
JP2007164003A (ja) | 自発光表示装置、画像処理装置、点灯時間長制御装置及びプログラム | |
JP5680814B2 (ja) | 画像表示装置 | |
JP2008145835A (ja) | 自発光型表示装置、ホワイトバランス調整回路およびホワイトバランス調整方法 | |
JP2008185670A (ja) | 有機el表示装置、有機el表示装置の制御方法および電子機器 | |
JP2012058634A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2008181005A (ja) | 輝度特性補正装置、el表示装置、電子機器、輝度特性補正方法及びコンピュータプログラム | |
JP2014029428A (ja) | 信号処理回路、表示装置、電子機器および信号処理方法 | |
JP2007240798A (ja) | 自発光表示装置、階調値/劣化量変換テーブル更新装置、入力表示データ補正装置及びプログラム | |
JP4882379B2 (ja) | 自発光表示装置、変換テーブル更新装置、補正量決定装置及びプログラム | |
JP2013057726A (ja) | 表示パネル、表示装置および電子機器 | |
JP2007206463A (ja) | 自発光表示装置、入力表示データ補正装置及びプログラム |