JP2011066453A - Semiconductor light emitting element, and semiconductor light emitting device - Google Patents
Semiconductor light emitting element, and semiconductor light emitting device Download PDFInfo
- Publication number
- JP2011066453A JP2011066453A JP2010290849A JP2010290849A JP2011066453A JP 2011066453 A JP2011066453 A JP 2011066453A JP 2010290849 A JP2010290849 A JP 2010290849A JP 2010290849 A JP2010290849 A JP 2010290849A JP 2011066453 A JP2011066453 A JP 2011066453A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor light
- substrate
- semiconductor
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、半導体発光素子及び半導体発光装置に関し、特に、活性層から放出される光の取り出し効率を改善した半導体発光素子及び半導体発光装置に関する。 The present invention relates to a semiconductor light-emitting element and a semiconductor light-emitting device, and more particularly to a semiconductor light-emitting element and a semiconductor light-emitting device with improved extraction efficiency of light emitted from an active layer.
ＬＥＤ（light emitting diode）やＬＤ（laser diode）などの半導体発光素子は、各種の発光波長が得られ、小型で発光効率が高く、寿命も長いことから、表示装置、照明装置、通信装置、センサなどに広く利用されている。
これら半導体発光素子では、ＧａＡｓやサファイアなどからなる基板上に、ｎ型クラッド層、活性層、ｐ型クラッド層などを含む半導体多層膜がエピタキシャル成長により直接成長、あるいは異種基板との貼り合せ等の方法で形成され、さらにｎ型層、ｐ型層のそれぞれに電極が形成されている。（例えば、特許文献１及び２）
Semiconductor light-emitting elements such as LEDs (light emitting diodes) and LDs (laser diodes) provide various emission wavelengths, are small in size, have high luminous efficiency, and have a long lifetime. Display devices, lighting devices, communication devices, sensors Widely used for
In these semiconductor light emitting devices, a semiconductor multilayer film including an n-type clad layer, an active layer, a p-type clad layer, etc. is directly grown on a substrate made of GaAs, sapphire, or the like, or bonded to a different substrate. In addition, electrodes are formed on each of the n-type layer and the p-type layer. (For example, Patent Documents 1 and 2)
しかし、このような半導体発光素子の場合、活性層から放出された光の取り出し効率が必ずしも十分に高くはなかった。
すなわち、活性層から下方に放出された光は、基板の下に設けられた電極に入射する。しかし、電極との接触部の近傍において、基板には電極材料との合金化領域が形成されているため、活性層から放出された光は吸収されやすくなり、チップ内部で損失が生ずるという問題がある。
However, in the case of such a semiconductor light emitting device, the extraction efficiency of light emitted from the active layer is not always sufficiently high.
That is, the light emitted downward from the active layer is incident on the electrode provided under the substrate. However, in the vicinity of the contact portion with the electrode, an alloying region with the electrode material is formed on the substrate, so that light emitted from the active layer is easily absorbed, and there is a problem that loss occurs inside the chip. is there.
また、下側の電極により反射された光は、活性層を通過する際に、光吸収により減衰し、反射光を十分に活かせないという問題もある。 Further, there is a problem that the light reflected by the lower electrode is attenuated by light absorption when passing through the active layer, and the reflected light cannot be fully utilized.
また一方、チップ側面などで全反射が生じやすいという問題もある。すなわち、このようなＬＥＤは、通常は、ヘキ開やダイシングによって６つの平滑な面を持った直方体状に加工され、モールド樹脂などにより覆われる。ところが、半導体結晶の高い屈折率（３．５程度）とモールド樹脂の低い屈折率（１．５程度）との大きな相違により、これらの界面で全反射が起こりやすくなる。このため、チップ内部で発光した光がチップ外部に取り出される確率が低下する。 On the other hand, there is also a problem that total reflection tends to occur on the side surface of the chip. That is, such an LED is usually processed into a rectangular parallelepiped shape having six smooth surfaces by cleaving or dicing and covered with a mold resin or the like. However, due to the large difference between the high refractive index of the semiconductor crystal (about 3.5) and the low refractive index of the mold resin (about 1.5), total reflection tends to occur at these interfaces. For this reason, the probability that the light emitted inside the chip is extracted outside the chip is lowered.
光取り出し効率の低下に対する改善策として、ウェットエッチング等により表面を粗面化して凹凸を形成する方法（例えば、特許文献２）がある。しかし、実装部材の上にマウントされたチップ内の底面方向への発光を取り出すには、表面を粗面化しても効果がない。 As a measure for improving the light extraction efficiency, there is a method of roughening the surface by wet etching or the like to form irregularities (for example, Patent Document 2). However, it is not effective to roughen the surface to extract light emitted from the chip mounted on the mounting member toward the bottom surface.
本発明は、活性層から放出される光の取り出し効率を改善した半導体発光素子及び半導体発光装置を提供することを目的とする。 It is an object of the present invention to provide a semiconductor light emitting element and a semiconductor light emitting device with improved extraction efficiency of light emitted from an active layer.
上記課題を解決するために、本発明の一態様によれば、第１及び第２の主面を有し、第１の波長帯の光に対する透光性を有する基板と、前記基板の前記第１の主面上に設けられ、前記第１の波長帯の光を放出する活性層を含み、表面の少なくとも一部に第１の粗面が形成された、半導体積層構造と、前記第１の粗面の上に設けられた誘電体膜と、前記誘電体膜の上に設けられたボンディング・パッドと、前記半導体積層構造の上に設けられ、前記半導体積層構造及び前記ボンディング・パッドと電気的に接続された細線電極部と、前記基板の前記第２の主面上に設けられた第２の電極と、を備えたことを特徴とする半導体発光素子が提供される。 In order to solve the above-described problem, according to one embodiment of the present invention, a substrate having first and second main surfaces and having a light-transmitting property with respect to light in a first wavelength band, and A semiconductor multilayer structure including an active layer that is provided on a main surface of the first light source and that emits light of the first wavelength band, and a first rough surface is formed on at least a part of the surface; A dielectric film provided on a rough surface, a bonding pad provided on the dielectric film, and provided on the semiconductor multilayer structure, electrically connected to the semiconductor multilayer structure and the bonding pad And a second electrode provided on the second main surface of the substrate. A semiconductor light emitting device is provided.
また、本発明のさらに他の一態様によれば、実装部材と、前記実装部材にマウントされた上記のいずれかの半導体発光素子と、を備え、前記実装部材は、前記半導体発光素子の前記基板の側面から放出される光を反射する反射部を有することを特徴とする半導体発光装置が提供される。 According to yet another aspect of the present invention, a mounting member and any one of the semiconductor light emitting elements mounted on the mounting member are provided, and the mounting member includes the substrate of the semiconductor light emitting element. There is provided a semiconductor light emitting device characterized by having a reflection part for reflecting light emitted from the side surface of the semiconductor light emitting device.
以下、図面を参照しつつ本発明の実施の形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる半導体発光素子の断面構造を例示する模式図である。
すなわち、本具体例の半導体発光素子は、基板１の上に、クラッド層２、活性層３、クラッド層４、電流拡散層５がこの順に積層された構造を有する。電流拡散層５の上には図示しないコンタクト層を介して電極７が設けられている。一方、基板１の裏面側の一部には電極８が形成され、残余の部分は凹凸状の粗面９とされその表面に反射膜１０が被着されている。
(First embodiment)
FIG. 1 is a schematic view illustrating the cross-sectional structure of the semiconductor light emitting device according to the first embodiment of the invention.
That is, the semiconductor light emitting device of this example has a structure in which the cladding layer 2, the active layer 3, the cladding layer 4, and the current diffusion layer 5 are laminated on the substrate 1 in this order. An electrode 7 is provided on the current diffusion layer 5 via a contact layer (not shown). On the other hand, an electrode 8 is formed on a part of the back surface side of the substrate 1, and the remaining part is an uneven rough surface 9, and a reflective film 10 is deposited on the surface.
基板１は、活性層３から放出される光に対して透光性を有する。例えば、基板１はｐ型ＧａＰからなり、クラッド層２はｐ型ＩｎＡｌＰ、活性層３はＩｎＧａＡｌＰ、クラッド層４はｎ型ＩｎＡｌＰ、電流拡散層５はｎ型ＩｎＧａＡｌＰにより形成できる。この場合、電流拡散層５と電極７との間に設けるコンタクト層としては、ｎ型ＧａＡｓを用いることができる。 The substrate 1 is translucent to the light emitted from the active layer 3. For example, the substrate 1 can be made of p-type GaP, the clad layer 2 can be made of p-type InAlP, the active layer 3 can be made of InGaAlP, the clad layer 4 can be made of n-type InAlP, and the current diffusion layer 5 can be made of n-type InGaAlP. In this case, n-type GaAs can be used as a contact layer provided between the current diffusion layer 5 and the electrode 7.
ＧａＰ基板１の上にＩｎＧａＡｌＰ系化合物半導体層を直接エピタキシャル成長させることは困難であるので、一旦、ＧａＡｓ基板の上にＩｎＧａＡｌＰ系化合物半導体の積層構造６をエピタキシャル成長させ、その上にウェーハ接着技術によってｐ型ＧａＰ基板１を貼り合わせ、ＧａＡｓ基板をエッチングなどによって除去することによって、本具体例の積層構造を形成できる。 Since it is difficult to directly epitaxially grow the InGaAlP-based compound semiconductor layer on the GaP substrate 1, the laminated structure 6 of the InGaAlP-based compound semiconductor is once epitaxially grown on the GaAs substrate, and the p-type is formed thereon by the wafer bonding technique. The laminated structure of this example can be formed by bonding the GaP substrate 1 and removing the GaAs substrate by etching or the like.
また、反射膜１０としては、例えば金（Ａｕ）などの金属や、誘電体などを用いることができる。この時、例えば、酸化シリコンや窒化シリコンなどを用い、その屈折率と厚みとの関係から反射率が極大となる、いわゆる「ＨＲ（High Reflectance：高反射率）コート」を用いてもよい。またさらに、反射膜１０として、互いに屈折率が異なる２種類の半導体層を交互に積層させたＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射鏡）を用いてもよい。 Moreover, as the reflective film 10, for example, a metal such as gold (Au), a dielectric, or the like can be used. At this time, for example, silicon oxide, silicon nitride, or the like may be used, and so-called “HR (High Reflectance) coating” in which the reflectance is maximized from the relationship between the refractive index and the thickness may be used. Furthermore, a DBR (Distributed Bragg Reflector) in which two types of semiconductor layers having different refractive indexes are alternately stacked may be used as the reflective film 10.
本実施形態においては、基板１の裏面に粗面９と反射膜１０とを設けることにより、活性層３から下方に放出された光の取り出し効率を改善できる。
図２は、活性層３から放出された光の取り出し経路を例示する模式図である。
活性層３から放出された光は、同図に矢印で表したように、粗面９と反射膜１０によって基板１の側面１Ｓの方向に散乱される。散乱された光は、基板１の側面１Ｓに対して比較的小さな角度（側面１Ｓに対して垂直に近い角度）で入射するので、側面１Ｓにおいて全反射されることなく外部に放出される。前述したように、このような半導体発光素子は、通常は屈折率が１．５程度の透光性樹脂により封止されるため、チップ内部から放出された光は半導体層と樹脂との界面において全反射されやすい。これに対して、本実施形態においては、粗面９と反射膜１０とによって光を散乱させ、基板１の側面１Ｓに対して小さな角度で入射させることができるので、全反射されることなく光を外部に取り出すことができる。
In the present embodiment, by providing the rough surface 9 and the reflective film 10 on the back surface of the substrate 1, the extraction efficiency of light emitted downward from the active layer 3 can be improved.
FIG. 2 is a schematic view illustrating the extraction path of light emitted from the active layer 3.
The light emitted from the active layer 3 is scattered in the direction of the side surface 1S of the substrate 1 by the rough surface 9 and the reflective film 10 as shown by the arrows in FIG. Since the scattered light is incident on the side surface 1S of the substrate 1 at a relatively small angle (an angle perpendicular to the side surface 1S), it is emitted to the outside without being totally reflected at the side surface 1S. As described above, since such a semiconductor light emitting device is usually sealed with a translucent resin having a refractive index of about 1.5, light emitted from the inside of the chip is at the interface between the semiconductor layer and the resin. Easy to be totally reflected. On the other hand, in this embodiment, light can be scattered by the rough surface 9 and the reflective film 10 and can be incident on the side surface 1S of the substrate 1 at a small angle, so that the light is not totally reflected. Can be taken out.
また仮に、基板１の裏面に粗面９を設けずに平坦な反射膜を設けた場合、活性層３から下方に放出された光はこの反射膜により上方に向けて反射される。しかし、この場合には反射された光が活性層３を通過するため、再吸収により損失が生ずる。これに対して、本実施形態においては粗面９を設けることにより光を側面１Ｓの方向に散乱させ、吸収による損失を抑制できる。 If a flat reflective film is provided on the back surface of the substrate 1 without providing the rough surface 9, the light emitted downward from the active layer 3 is reflected upward by the reflective film. However, in this case, since the reflected light passes through the active layer 3, loss occurs due to reabsorption. On the other hand, in this embodiment, by providing the rough surface 9, light can be scattered in the direction of the side surface 1S, and loss due to absorption can be suppressed.
また仮に、基板１の裏面の全面に電極８を形成した場合、基板１と電極８との界面に合金化領域が形成され、活性層３から放出された光が吸収され損失が生ずる。これに対して、本実施形態によれば、粗面９の上には合金化領域は存在せず、粗面９と反射膜１０とにより高い効率で光を反射させることができる。その結果として、吸収による損失を抑制できる。 If the electrode 8 is formed on the entire back surface of the substrate 1, an alloying region is formed at the interface between the substrate 1 and the electrode 8, and light emitted from the active layer 3 is absorbed and loss occurs. On the other hand, according to the present embodiment, there is no alloying region on the rough surface 9, and light can be reflected with high efficiency by the rough surface 9 and the reflective film 10. As a result, loss due to absorption can be suppressed.
次に、本実施形態をＩｎＧａＡｌＰ系発光素子に適用した場合を例に挙げて、その製造方法について説明する。
図３及び図４は、本実施形態の半導体発光素子の製造工程の一部を表す工程断面図である。
まず、図３（ａ）に表したように、ｎ型ＧａＡｓ基板９２の上に、ＩｎＡｌＰエッチング停止層９４、ＧａＡｓコンタクト層２６、ＩｎＧａＡｌＰ電流拡散層５、ｎ型ＩｎＡｌＰクラッド層４、ＩｎＧａＡｌＰ活性層３、ｐ型ＩｎＡｌＰクラッド層２、ＩｎＧａＰ接着層３４、ＩｎＡｌＰカバー層９６を成長させる。ｎ型ＧａＡｓ基板９２としては、例えば、直径３インチ、厚さ３５０μｍ、シリコン（Ｓｉ）ドープでキャリア濃度は約１×１０１８／ｃｍ３ の鏡面仕上げのものを用いることができる。
Next, the manufacturing method will be described by taking as an example the case where the present embodiment is applied to an InGaAlP light emitting element.
3 and 4 are process cross-sectional views showing a part of the manufacturing process of the semiconductor light emitting device of this embodiment.
First, as shown in FIG. 3A, an InAlP etching stop layer 94, a GaAs contact layer 26, an InGaAlP current diffusion layer 5, an n-type InAlP cladding layer 4, and an InGaAlP active layer 3 are formed on an n-type GaAs substrate 92. The p-type InAlP cladding layer 2, the InGaP adhesive layer 34, and the InAlP cover layer 96 are grown. As the n-type GaAs substrate 92, for example, a mirror-finished substrate having a diameter of 3 inches, a thickness of 350 μm, a silicon (Si) doping and a carrier concentration of about 1 × 10 18 / cm 3 can be used.
エッチング停止層９４の厚みは、０．２μｍとすることができる。ＧａＡｓコンタクト層２６は、厚さ０．０２μｍで、キャリア濃度は１×１０１８／ｃｍ３である。ＩｎＧａＡｌＰ電流拡散層５は、ＩｎＧａＡｌＰからなり、厚さ１．５μｍとすることができる。ｎ型クラッド層４は、ＩｎＡｌＰからなり、厚さ０．６μｍとすることができる。活性層３は、ＩｎＧａＡｌＰからなり、厚さ０．４μｍとすることができる。ｐ型クラッド層２は、ＩｎＡｌＰからなり、厚さ０．６μｍとすることができる。ＩｎＧａＰ接着層３４の厚さは０．１μｍで、ＩｎＡｌＰカバー層９６の厚さは０．１５μｍとすることができる。 The thickness of the etching stopper layer 94 can be 0.2 μm. The GaAs contact layer 26 has a thickness of 0.02 μm and a carrier concentration of 1 × 10 18 / cm 3 . The InGaAlP current diffusion layer 5 is made of InGaAlP and can have a thickness of 1.5 μm. The n-type cladding layer 4 is made of InAlP and can have a thickness of 0.6 μm. The active layer 3 is made of InGaAlP and can have a thickness of 0.4 μm. The p-type cladding layer 2 is made of InAlP and can have a thickness of 0.6 μm. The thickness of the InGaP adhesive layer 34 can be 0.1 μm, and the thickness of the InAlP cover layer 96 can be 0.15 μm.
次に、このエピタキシャルウェーハを界面活性剤で洗浄し、容積比でアンモニア１、過酸化水素水１５の混合液に浸漬し、ＧａＡｓ基板９２の裏面側をエッチングして、エピタキシャルウェーハの裏面に付着したエピタキシャル成長の際の反応生成物などを除去する。 Next, this epitaxial wafer was washed with a surfactant, immersed in a mixed solution of ammonia 1 and hydrogen peroxide solution 15 in a volume ratio, and the back side of the GaAs substrate 92 was etched to adhere to the back side of the epitaxial wafer. Reaction products and the like during epitaxial growth are removed.
次に、エピタキシャルウェーハを再度界面活性剤で洗浄した後、リン酸で最表面のＩｎＡｌＰカバー層９６を除去し、ＩｎＧａＰ接着層３４を露出させる。 Next, after the epitaxial wafer is washed again with a surfactant, the outermost InAlP cover layer 96 is removed with phosphoric acid, and the InGaP adhesive layer 34 is exposed.
しかる後に、図３（ｂ）に表したように、ＧａＰ基板１を貼り合わせる。以下、直接接着の工程について説明する。 Thereafter, as shown in FIG. 3B, the GaP substrate 1 is bonded. Hereinafter, the direct bonding process will be described.
ＧａＰ基板１としては、例えば、直径３インチ、厚さ３００μｍ、ｐ型の鏡面仕上げの（１００）方位のものを用いることができる。接着界面の電気抵抗を下げるために、ＧａＰ基板１の表面に高濃度層を形成してもよい。直接接着の前処理として、ＧａＰ基板１を界面活性剤で洗浄し、希弗酸に浸漬して表面の自然酸化膜を除去し、水洗をした後スピナで乾燥させる。また、エピタキシャルウェーハは、表面のカバー層９６を除去した後、ＧａＰ基板１と同じく酸化膜除去のため希弗酸処理を行い、水洗とスピナ乾燥を行なう。これらの前処理は、すべてクリンルーム内の清浄な雰囲気下で行うことが望ましい。 For example, a GaP substrate 1 having a diameter of 3 inches, a thickness of 300 μm, and a p-type mirror-finished (100) orientation can be used. A high concentration layer may be formed on the surface of the GaP substrate 1 in order to reduce the electrical resistance of the adhesion interface. As a pretreatment for direct bonding, the GaP substrate 1 is washed with a surfactant, immersed in dilute hydrofluoric acid to remove the natural oxide film on the surface, washed with water, and then dried with a spinner. In addition, after removing the cover layer 96 on the surface of the epitaxial wafer, the dilute hydrofluoric acid treatment is performed for removing the oxide film in the same manner as the GaP substrate 1, followed by washing with water and spinner drying. All of these pretreatments are desirably performed in a clean atmosphere in the clean room.
次に、前処理を終えたエピタキシャルウェーハを、ＩｎＧａＰ接着層３４を上向きに置き、その上にＧａＰ基板１を、鏡面が下向きになるように乗せ、室温で密着させる。 Next, the epitaxial wafer that has been subjected to the pretreatment is placed with the InGaP adhesive layer 34 facing upward, and the GaP substrate 1 is placed thereon so that the mirror surface faces downward, and is closely adhered at room temperature.
次に、直接接着の最終工程として、室温で密着しているウェーハを石英ボートに立てて並べ、拡散炉内に入れ熱処理を行う。熱処理温度は８００℃、時間は１時間、雰囲気は水素を１０％含むアルゴンとすることができる。この熱処理により、ＧａＰ基板１とＩｎＧａＰ接着層３４とが一体化し、接着が完了する。 Next, as a final step of direct bonding, wafers that are in close contact at room temperature are arranged in a quartz boat and placed in a diffusion furnace to perform heat treatment. The heat treatment temperature may be 800 ° C., the time may be 1 hour, and the atmosphere may be argon containing 10% hydrogen. By this heat treatment, the GaP substrate 1 and the InGaP adhesive layer 34 are integrated, and the adhesion is completed.
次に、図３（ｃ）に表したように、エピタキシャルウェーハのＧａＡｓ基板９２を除去する。すなわち、接着したウェーハをアンモニアと過酸化水素水の混合液に浸漬し、ＧａＡｓ基板９２を選択的にエッチングする。このエッチングは、ＩｎＡｌＰエッチング停止層９４で停止する。次いで、７０℃のリン酸でエッチングを行い、ＩｎＡｌＰエッチング停止層９４を選択的に除去する。 Next, as shown in FIG. 3C, the GaAs substrate 92 of the epitaxial wafer is removed. That is, the bonded wafer is immersed in a mixed solution of ammonia and hydrogen peroxide solution, and the GaAs substrate 92 is selectively etched. This etching stops at the InAlP etching stop layer 94. Next, etching is performed with phosphoric acid at 70 ° C., and the InAlP etching stop layer 94 is selectively removed.
以上の工程により、ＧａＰ透明基板１とＩｎＧａＡｌＰ系半導体の積層構造６とが接合されたＬＥＤ用接着基板が得られる。
次に、図４（ａ）に表したように、ＧａＡｓコンタクト層２６の上にｎ側電極７を形成し、ＧａＰ基板１の裏面にｐ側電極８を形成する。
また、ＧａＡｓコンタクト層２６による吸収を防ぐため、ｎ側電極７の周囲のコンタクト層２６はエッチングにより除去する。
Through the above steps, an LED adhesive substrate in which the GaP transparent substrate 1 and the InGaAlP-based semiconductor multilayer structure 6 are joined is obtained.
Next, as shown in FIG. 4A, the n-side electrode 7 is formed on the GaAs contact layer 26, and the p-side electrode 8 is formed on the back surface of the GaP substrate 1.
In order to prevent absorption by the GaAs contact layer 26, the contact layer 26 around the n-side electrode 7 is removed by etching.
ｎ側電極７としては、例えば、コンタクト層２６の側から順に、ＡｕＧｅ（２５０ｎｍ）／Ｍｏ（１５０ｎｍ）／ＡｕＧｅ（２５０ｎｍ）／Ａｕ（３００ｎｍ）なる積層構造とすることができる。また、ｐ側電極８としては、例えば、金（Ａｕ）に５％の亜鉛（Ｚｎ）を含む金属を用いることができる。なお、このようなｐ側電極８の表面に、さらにＡｕ（１００ｎｍ）を介してＡｕＳｎ（１０００ｎｍ）などの共晶ハンダ層を設けてもよい。 For example, the n-side electrode 7 may have a stacked structure of AuGe (250 nm) / Mo (150 nm) / AuGe (250 nm) / Au (300 nm) in this order from the contact layer 26 side. Moreover, as the p-side electrode 8, for example, a metal containing 5% zinc (Zn) in gold (Au) can be used. A eutectic solder layer such as AuSn (1000 nm) may be further provided on the surface of the p-side electrode 8 via Au (100 nm).
次に、図４（ｂ）に表したように基板１の裏面に粗面９を形成する。
まず、ｎ側電極７の上及びｐ側電極８の上にそれぞれ保護膜１１を形成する。保護膜１１の材料としては、例えば、レジストや酸化シリコン、窒化シリコンなどを用いることができる。
Next, as shown in FIG. 4B, the rough surface 9 is formed on the back surface of the substrate 1.
First, the protective film 11 is formed on the n-side electrode 7 and the p-side electrode 8 respectively. As the material of the protective film 11, for example, a resist, silicon oxide, silicon nitride, or the like can be used.
しかる後に、ｐ側電極８の周囲に露出したＧａＰ基板１の裏面をエッチングして粗面９を形成する。エッチング条件としては、例えば、濃フッ酸に１０分間程度浸漬する方法を用いることができる。 Thereafter, the back surface of the GaP substrate 1 exposed around the p-side electrode 8 is etched to form a rough surface 9. As etching conditions, for example, a method of immersing in concentrated hydrofluoric acid for about 10 minutes can be used.
図５は、この方法によりＧａＰ基板１の裏面に形成した粗面９を表す電子顕微鏡写真である。フッ酸エッチングにより、基板１の裏面は、幅及び高さが概ね１マイクロメータ前後の角錐により覆われている。このような角錐の集合体からなる粗面９により、活性層３から下方に放出される光に対して高い散乱効果が得られる。 FIG. 5 is an electron micrograph showing the rough surface 9 formed on the back surface of the GaP substrate 1 by this method. By hydrofluoric acid etching, the back surface of the substrate 1 is covered with a pyramid having a width and height of approximately 1 micrometer. The rough surface 9 made of such an aggregate of pyramids provides a high scattering effect on the light emitted downward from the active layer 3.
この後、図４（ｃ）に表したように、粗面９の上に反射膜１０を被着する。
具体的には、例えば、金（Ａｕ）を真空蒸着により堆積して反射膜１０を形成できる。その後、ウェーハの両面に設けた保護膜１１を除去し、ダイシングなどの方法によりチップを分離すると本実施形態の半導体発光素子が得られる。
Thereafter, as shown in FIG. 4C, the reflective film 10 is deposited on the rough surface 9.
Specifically, for example, the reflective film 10 can be formed by depositing gold (Au) by vacuum deposition. Thereafter, the protective film 11 provided on both surfaces of the wafer is removed, and the chip is separated by a method such as dicing, whereby the semiconductor light emitting device of this embodiment is obtained.
なお、反射膜１０の材料として金属を用いる場合、基板１と合金化すると反射率が低下し損失が生ずる。そこで、ｎ側電極７及びｐ側電極８の接触抵抗を下げるために熱処理（シンター）が必要とされる場合には、この熱処理を施した後に、反射膜１０を形成するとよい。 In the case where a metal is used as the material of the reflective film 10, when alloyed with the substrate 1, the reflectance is reduced and a loss occurs. Therefore, when a heat treatment (sinter) is required to reduce the contact resistance between the n-side electrode 7 and the p-side electrode 8, the reflective film 10 may be formed after the heat treatment.
また一方、反射膜１０の材料としてオーミック金属を用いることもできる。すなわち、基板１と合金化することによる光の吸収があまり大きくない場合には、反射膜１０の材料としてオーミック金属を用いてもよい。 On the other hand, an ohmic metal can be used as the material of the reflective film 10. That is, when light absorption due to alloying with the substrate 1 is not so large, ohmic metal may be used as the material of the reflective film 10.
以上説明したように、本実施形態においては、ＧａＰ基板１の裏面をフッ酸でエッチングすることにより、高い散乱効果が得られる粗面９を形成し、光の取り出し効率を改善することができる。 As described above, in this embodiment, by etching the back surface of the GaP substrate 1 with hydrofluoric acid, the rough surface 9 with a high scattering effect can be formed, and the light extraction efficiency can be improved.
図６乃至図９は、本実施形態における基板１の裏面の形態を例示する模式図である。
すなわち、ｐ側電極８は、図６に表したように基板１の裏面の中心付近において円形状に形成してもよく、図７に表したように正方形状に形成してもよい。また、図８に表したように、ｐ側電極８を複数のパターンに分割して設けてもよい。複数のパターンに分割すると、電流の集中を緩和でき、活性層３に均一に電流を注入して幅広い領域で発光させることができる。
6 to 9 are schematic views illustrating the form of the back surface of the substrate 1 in this embodiment.
That is, the p-side electrode 8 may be formed in a circular shape near the center of the back surface of the substrate 1 as shown in FIG. 6, or may be formed in a square shape as shown in FIG. Further, as shown in FIG. 8, the p-side electrode 8 may be provided by being divided into a plurality of patterns. When the pattern is divided into a plurality of patterns, the concentration of current can be relaxed, and the current can be uniformly injected into the active layer 3 to emit light in a wide region.
また一方、図９に表したように、基板１の裏面の中心付近に第１のパターン８Ａを設け、周囲に延伸する細線状の第２のパターン８Ｂに接続してもよい。このようにしても、活性層３に対して電流を均一に注入して幅広い領域で発光させることができる。 On the other hand, as shown in FIG. 9, the first pattern 8A may be provided near the center of the back surface of the substrate 1 and connected to the thin line-shaped second pattern 8B extending to the periphery. Even in this case, the current can be uniformly injected into the active layer 3 to emit light in a wide region.
図６乃至図９に表したものは一例に過ぎず、例えば、ｐ側電極８のパターン形状は、多角形状や楕円形状あるいはその他各種の形状としてもよい。また、その数や配置についても同様であり、各種の変型例も本発明の範囲に包含される。 6 to 9 are merely examples. For example, the pattern shape of the p-side electrode 8 may be a polygonal shape, an elliptical shape, or other various shapes. The same applies to the number and arrangement thereof, and various modifications are also included in the scope of the present invention.
図１０は、本実施形態の変型例にかかる半導体発光素子を表す模式断面図である。同図については、図１乃至図９に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
本変型例においては、基板１の側面１Ｓがテーパ状に傾斜し、基板１が角錐台状に形成されている。そして、側面１Ｓには粗面９が形成されている。さらに、基板１の底面、すなわちｐ側電極８が設けられた下面から側面１Ｓの途中までの領域において、粗面９の表面に反射膜１０が設けられている。
FIG. 10 is a schematic cross-sectional view showing a semiconductor light emitting element according to a modification of the present embodiment. In the figure, the same elements as those described above with reference to FIGS. 1 to 9 are denoted by the same reference numerals, and detailed description thereof is omitted.
In this modification, the side surface 1S of the substrate 1 is tapered and the substrate 1 is formed in a truncated pyramid shape. A rough surface 9 is formed on the side surface 1S. Further, the reflective film 10 is provided on the surface of the rough surface 9 in the region from the bottom surface of the substrate 1, that is, the lower surface where the p-side electrode 8 is provided to the middle of the side surface 1 </ b> S.
反射膜１０が設けられていない粗面９は、光の取り出し効率を上げる作用を有する。
図１１は、粗面９における光の取り出しを説明するための模式図である。
すなわち、基板１の側面１Ｓに錐状の粗面９が形成されている場合、基板１の内部を矢印Ａの方向に進行した光は、粗面９の表面において臨界角よりも大きい角度で入射すると矢印Ｂの方向に全反射される。しかし、この反射光が対向する粗面９に入射した時には、その入射角度は臨界角よりも小さくなり、基板１から外部に取り出すことができる。このように、基板１内を進む光が粗面９の凸部に入射すると、全反射を繰り返した後に矢印Ｃで表したように外部に取り出すことができる。
The rough surface 9 on which the reflective film 10 is not provided has an effect of increasing light extraction efficiency.
FIG. 11 is a schematic diagram for explaining light extraction on the rough surface 9.
That is, when the conical rough surface 9 is formed on the side surface 1S of the substrate 1, the light traveling in the direction of the arrow A inside the substrate 1 is incident on the surface of the rough surface 9 at an angle larger than the critical angle. Then, it is totally reflected in the direction of arrow B. However, when the reflected light enters the opposing rough surface 9, the incident angle becomes smaller than the critical angle and can be taken out from the substrate 1. As described above, when the light traveling through the substrate 1 is incident on the convex portion of the rough surface 9, it can be extracted outside as indicated by the arrow C after repeating total reflection.
図１２は、本変型例における光の取り出し経路を例示した模式図である。
図１１に関して前述したように、反射膜１０が設けられていない粗面９においては高い効率で光を外部に取り出すことができる。
一方、この半導体発光素子を銀ペーストや半田などの接着剤３０によりマウントした状態において、図示したように接着剤３０がチップの側面に這い上がることがある。このように接着剤３０が這い上がった部分においては、光を取り出すことができない。これに対して、本変型例においては、チップのマウント面の近傍では、粗面９に反射膜１０を被着することにより、光の取り出しを促進できる。すなわち、接着剤３０が這い上がる領域においては、チップ内部の光を反射膜１０により反射させ、外部に取り出すことを可能としている。その結果として、光の取り出し効率を改善できる。
FIG. 12 is a schematic view illustrating the light extraction path in this modification.
As described above with reference to FIG. 11, light can be extracted to the outside with high efficiency on the rough surface 9 where the reflective film 10 is not provided.
On the other hand, in a state where the semiconductor light emitting element is mounted with an adhesive 30 such as silver paste or solder, the adhesive 30 may crawl up to the side surface of the chip as illustrated. In this way, light cannot be extracted at the portion where the adhesive 30 has been scooped up. On the other hand, in this modified example, the light extraction can be promoted by depositing the reflective film 10 on the rough surface 9 in the vicinity of the mount surface of the chip. That is, in the region where the adhesive 30 crawls up, the light inside the chip is reflected by the reflective film 10 and can be taken out to the outside. As a result, the light extraction efficiency can be improved.
本変型例における基板１の側面１Ｓのテーパは、例えば、ダイシングにより形成できる。すなわち、断面がＶ字状のダイシング・ブレードを用いて基板１を裏面側からダイシングすることにより、Ｖ字状の溝を形成できる。または、エッチングによりＶ字状の溝を形成することも可能である。このようにして形成したＶ字状の溝に沿ってチップを分離することにより、テーパ状の側面１Ｓが得られる。またこの時、Ｖ字状の溝を形成した状態、あるいはチップに分離した後に、図４（ｂ）に関して前述したような粗面化の処理を施すことにより、粗面９を形成できる。 The taper of the side surface 1S of the substrate 1 in this modification can be formed by dicing, for example. That is, a V-shaped groove can be formed by dicing the substrate 1 from the back side using a dicing blade having a V-shaped cross section. Alternatively, a V-shaped groove can be formed by etching. By separating the chip along the V-shaped groove formed in this manner, a tapered side surface 1S is obtained. At this time, the rough surface 9 can be formed by performing the roughening process as described above with reference to FIG. 4B after the V-shaped groove is formed or after separation into chips.
図１３は、本実施形態の他の変型例にかかる半導体発光素子を表す模式図である。
すなわち、本変型例においては、基板１の下方のみがテーパ状に加工されている。そして、基板１の側面１Ｓには粗面９が形成されている。またさらに、テーパ状の部分においては、粗面９の上に反射膜１０が被着されている。
このようにすると、接着剤３０の這い上がりによる光の遮蔽を防ぐことができると同時に、反射膜１０により反射された光が矢印Ａで例示したように、垂直な側面１Ｓに入射されやすくなる。その結果として、光の取り出し効率をさらに上げることが可能となる。
FIG. 13 is a schematic view showing a semiconductor light emitting element according to another modification of the present embodiment.
That is, in this modification, only the lower part of the substrate 1 is processed into a tapered shape. A rough surface 9 is formed on the side surface 1S of the substrate 1. Furthermore, the reflective film 10 is deposited on the rough surface 9 in the tapered portion.
In this way, it is possible to prevent light from being shielded due to the scooping up of the adhesive 30, and at the same time, the light reflected by the reflective film 10 is likely to enter the vertical side surface 1S as illustrated by the arrow A. As a result, the light extraction efficiency can be further increased.
なお、本変型例の半導体発光素子を製造するには、断面がＶ字状のダイシング・ブレードやエッチングなどを用いて基板１の裏面にＶ字状の溝を形成する際に、溝の深さを調節すればよい。Ｖ字状の溝を形成した後に、スクライブあるいは厚みの薄いダイシング・ブレードにて残余の部分を切り離す。こうすると、Ｖ字状の溝の側面がテーパ部となり、残余の部分が垂直な側面となる。 In order to manufacture the semiconductor light emitting device of this modification, the depth of the groove when the V-shaped groove is formed on the back surface of the substrate 1 using a V-shaped dicing blade or etching. You can adjust. After forming the V-shaped groove, the remaining part is cut off with a scribe or a thin dicing blade. If it carries out like this, the side surface of a V-shaped groove | channel will become a taper part, and the remaining part will become a perpendicular | vertical side surface.
（第２の実施の形態）
次に、本発明の第２の実施の形態として、チップ裏面に凹部を有する半導体発光素子について説明する。
図１４は、本実施形態の半導体発光素子を実装部材にマウントした状態の断面構造を例示する模式図である。
すなわち、本実施形態の半導体発光素子も、基板１と、半導体積層構造６と、を有する。半導体積層構造６は、活性層やクラッド層などを適宜含み、電極７及び８を介して電流を注入することにより発光を生ずる。この半導体発光素子は、リードフレームや実装基板などの実装部材２８に接着剤３０によってマウントされている。
(Second Embodiment)
Next, as a second embodiment of the present invention, a semiconductor light emitting device having a recess on the back surface of the chip will be described.
FIG. 14 is a schematic view illustrating a cross-sectional structure in a state where the semiconductor light emitting element of this embodiment is mounted on a mounting member.
That is, the semiconductor light emitting device of this embodiment also includes the substrate 1 and the semiconductor multilayer structure 6. The semiconductor multilayer structure 6 appropriately includes an active layer, a clad layer, and the like, and emits light by injecting a current through the electrodes 7 and 8. This semiconductor light emitting element is mounted on a mounting member 28 such as a lead frame or a mounting substrate by an adhesive 30.
そして、本実施形態においては、半導体発光素子の裏面に錐状の凹部２０が基板の側面１５とオーバーラップしないように設けられている。凹部２０は、角錐状であってもよく、円錐状であってもよい。電極８はこの凹部の例えば中央付近に設けられている。このような凹部２０を設けることにより、光の取り出し効率を上げることができる。以下、この点について、比較例と対比しつつ説明する。 And in this embodiment, the conical recessed part 20 is provided in the back surface of the semiconductor light-emitting element so that it may not overlap with the side surface 15 of a board | substrate. The recess 20 may have a pyramid shape or a cone shape. The electrode 8 is provided, for example, near the center of the recess. By providing such a recess 20, the light extraction efficiency can be increased. This point will be described below in comparison with a comparative example.
すなわち、比較例として、半導体発光素子の裏面は平坦に形成され、その中心付近に電極が設けられたものを考える。ところが、このような半導体発光素子を実装部材にマウントする場合、銀ペーストや半田などの接着剤が素子の周囲にはみ出して、素子の側面に這い上がることがある。従って、接着剤が這い上がった部分においては光の取り出しができない。また一方、活性層から下方に放出された光は素子の平坦な裏面により反射され、この反射光は活性層において吸収されるために損失が生ずる。 That is, as a comparative example, a case where the back surface of the semiconductor light emitting element is formed flat and an electrode is provided near the center thereof. However, when such a semiconductor light emitting device is mounted on a mounting member, an adhesive such as silver paste or solder may protrude around the device and crawl up to the side surface of the device. Therefore, light cannot be taken out at the portion where the adhesive has crawled up. On the other hand, light emitted downward from the active layer is reflected by the flat back surface of the element, and this reflected light is absorbed by the active layer, causing a loss.
これに対して、本実施形態においては、半導体発光素子の裏面に錐状の凹部２０を設けることにより、図１４に表したように、活性層から放出された光を基板の側面１Ｓに向けて反射させ、活性層を介することなく外部に取り出すことができる。つまり、活性層の吸収による損失を抑制できる。
さらにまた、凹部２０が余剰の接着剤３０を吸収するため、接着剤３０の素子の側面１Ｓへの這い上がりを抑制できる。従って、凹部２０において側面１Ｓに向けて反射された光は、接着剤３０に遮られることなく外部に取り出される。
On the other hand, in the present embodiment, by providing the conical recess 20 on the back surface of the semiconductor light emitting element, as shown in FIG. 14, the light emitted from the active layer is directed toward the side surface 1S of the substrate. It can be reflected and taken outside without going through the active layer. That is, loss due to absorption of the active layer can be suppressed.
Furthermore, since the recessed part 20 absorbs the excess adhesive 30, the creeping of the adhesive 30 to the side surface 1S of the element can be suppressed. Accordingly, the light reflected toward the side surface 1 </ b> S in the recess 20 is extracted outside without being blocked by the adhesive 30.
本実施形態の半導体発光素子における凹部２０の側面は、素子のマウント面に対して、例えば、２５度乃至４５度程度の傾斜角度を有する。このような凹部２０は、例えば、ドライエッチングやレーザ加工などにより形成できる。
図１５及び図１６は、ドライエッチングにより形成するプロセスを例示する工程断面図である。
すなわち、まず、図１５（ａ）に表したように、凹部を形成すべき基板１の裏面上にレジストなどの比較的柔軟な材料からなるマスク層４０を形成する。
The side surface of the recess 20 in the semiconductor light emitting device of the present embodiment has an inclination angle of, for example, about 25 degrees to 45 degrees with respect to the mount surface of the device. Such a recess 20 can be formed by, for example, dry etching or laser processing.
15 and 16 are process cross-sectional views illustrating a process for forming by dry etching.
That is, first, as shown in FIG. 15A, a mask layer 40 made of a relatively flexible material such as a resist is formed on the back surface of the substrate 1 where the recess is to be formed.
次に、図１５（ｂ）に表したように、プレス４２をマスク層４０に圧接させる。ここで、プレス４２には、形成すべき凹部２０に対応した突起４２Ｐが形成されている。
このようにプレスを圧接すると、図１５（ｃ）に表したように、マスク層４０に突起４２Ｐに対応した凹部４４が形成される。
Next, as shown in FIG. 15B, the press 42 is pressed against the mask layer 40. Here, the press 42 is formed with a protrusion 42P corresponding to the recess 20 to be formed.
When the press is pressed in this way, a concave portion 44 corresponding to the protrusion 42P is formed in the mask layer 40 as shown in FIG.
次に、図１６（ａ）に表したように、イオンミリングやＲＩＥ（reactive ion etching）などの異方性エッチングによりマスク層４０の上方からエッチングする。すると、マスク層４０がエッチングされ、そのパターンが下地の基板１に転写される。図１６（ｂ）に表したようにマスク層４０のエッチングが進行し、図１６（ｃ）に表したようにマスク層４０が完全にエッチングされた時、下地の基板１の表面に凹部２０が形成されている。 Next, as shown in FIG. 16A, etching is performed from above the mask layer 40 by anisotropic etching such as ion milling or RIE (reactive ion etching). Then, the mask layer 40 is etched and the pattern is transferred to the underlying substrate 1. When the etching of the mask layer 40 proceeds as shown in FIG. 16B and the mask layer 40 is completely etched as shown in FIG. 16C, the recess 20 is formed on the surface of the underlying substrate 1. Is formed.
また、以上説明したプロセスとは別に、例えば、レーザ加工により基板１の裏面に凹部２０を形成することも可能である。この場合には、基板１の裏面にレーザを走査させながら照射し、所定量ずつ順次エッチングする。レーザの走査範囲を徐々に縮小させることより、錐状の凹部２０を形成できる。 In addition to the process described above, the recess 20 can be formed on the back surface of the substrate 1 by laser processing, for example. In this case, the back surface of the substrate 1 is irradiated while being scanned with a laser, and is sequentially etched by a predetermined amount. By gradually reducing the laser scanning range, the conical recess 20 can be formed.
図１７は、本実施形態の変型例にかかる半導体発光素子を表す模式断面図である。
本変型例においては、凹部２０のうちで電極８が形成されていない部分に反射膜１０が被着されている。反射膜１０は、第１実施形態に関して前述した各種のものを用いることが可能である。
FIG. 17 is a schematic cross-sectional view showing a semiconductor light emitting element according to a modification of the present embodiment.
In this modification, the reflective film 10 is deposited on the portion of the recess 20 where the electrode 8 is not formed. As the reflective film 10, the various films described above with reference to the first embodiment can be used.
反射膜１０を設けることにより、凹部２０における光の反射率をさらに上げることができる。その結果として、活性層から下方に放出された光を高い効率で反射させ、側面１Ｓを介して取り出すことができる。
さらに、本実施形態において、図１１に関して前述したような粗面を側面１Ｓに設けてもよい。
By providing the reflective film 10, the reflectance of light in the recess 20 can be further increased. As a result, light emitted downward from the active layer can be reflected with high efficiency and extracted through the side surface 1S.
Further, in the present embodiment, a rough surface as described above with reference to FIG. 11 may be provided on the side surface 1S.
（第３の実施の形態）
次に、本発明の第３の実施の形態として、ボンディング・パッドの下における光の損失を低減した半導体発光素子について説明する。
図１８は、本実施形態にかかる半導体発光素子の断面構造を例示する模式図である。
また、図１９は、この半導体発光素子の表面に形成された電極パターンを例示する平面図である。
これらの図面についても、図１乃至図１７に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
(Third embodiment)
Next, as a third embodiment of the present invention, a semiconductor light emitting device with reduced light loss under a bonding pad will be described.
FIG. 18 is a schematic view illustrating the cross-sectional structure of the semiconductor light emitting element according to this embodiment.
FIG. 19 is a plan view illustrating an electrode pattern formed on the surface of the semiconductor light emitting device.
Also in these drawings, the same elements as those described above with reference to FIGS. 1 to 17 are denoted by the same reference numerals, and detailed description thereof is omitted.
本実施形態においては、半導体積層構造６の上に形成された電極７は、ボンディング・パッド７Ａと、これに接続された細線電極部７Ｂと、を有する。ボンディング・パッド７Ａは、図示しない外部回路と接続するための金ワイヤなどを接続する部分である。一方、細線電極部７Ｂは、オーミックＧａＡｓ層２６を介して半導体層との電気的なコンタクトを得る部分である。チップの一辺のサイズは、概ね２００マイクロメータ乃至１ミリメータ程度であり、ボンディング・パッド７Ａの直径は、概ね１００マイクロメータ乃至１５０マイクロメータ程度であり、細線電極部７Ｂの線幅は、概ね２マイクロメータ乃至１０マイクロメータ程度とすることができる。 In the present embodiment, the electrode 7 formed on the semiconductor multilayer structure 6 has a bonding pad 7A and a thin wire electrode portion 7B connected thereto. The bonding pad 7A is a part for connecting a gold wire or the like for connecting to an external circuit (not shown). On the other hand, the thin wire electrode part 7B is a part for obtaining electrical contact with the semiconductor layer through the ohmic GaAs layer 26. The size of one side of the chip is approximately 200 micrometers to 1 millimeter, the diameter of the bonding pad 7A is approximately 100 micrometers to 150 micrometers, and the line width of the thin wire electrode portion 7B is approximately 2 micrometers. It can be set to about 10 to 10 micrometers.
そして、本実施形態においては、ボンディング・パッド７Ａの下の半導体積層構造６の表面に粗面９が形成され、さらにその上に誘電体層５０が設けられている。粗面９は、第１実施形態に関して前述したものと同様とすることができる。また、誘電体層５０は、例えば、ＳＯＧ（spin on glass）により形成することができる。ボンディング・パッド７Ａの下をこのような構造にすると、半導体発光素子からの光の取り出し効率を改善できる。以下、この点について、比較例を参照しつつ説明する。 In this embodiment, a rough surface 9 is formed on the surface of the semiconductor multilayer structure 6 under the bonding pad 7A, and a dielectric layer 50 is further provided thereon. The rough surface 9 can be similar to that described above with respect to the first embodiment. The dielectric layer 50 can be formed by, for example, SOG (spin on glass). If such a structure is provided under the bonding pad 7A, the light extraction efficiency from the semiconductor light emitting device can be improved. Hereinafter, this point will be described with reference to a comparative example.
図２０は、本発明者が本発明に至る過程で検討した半導体発光素子の模式断面図である。 FIG. 20 is a schematic cross-sectional view of a semiconductor light emitting device studied by the inventors in the course of reaching the present invention.
本比較例の場合、半導体積層構造６の表面は平坦であり、その上に半導体からなる電流ブロック層５２が設けられている。例えば、半導体積層構造が赤色光を発光するＩｎＧａＡｌＰ系化合物半導体からなる場合、電流ブロック層５２としてノンドープのＩｎＧａＰなどを用いることができる。電流ブロック層５２は、ボンディング・パッド７Ａからその下の半導体層への電流の注入を遮断する役割を有する。すなわち、ボンディング・パッド７Ａの下で発光が生じても、その光はボンディング・パッド７Ａに遮蔽されて外部に取り出すことが容易でない。このため、このような電流ブロック層５２を設けてボンディング・パッド７Ａの下を非発光領域ＮＥとする。 In the case of this comparative example, the surface of the semiconductor multilayer structure 6 is flat, and a current blocking layer 52 made of a semiconductor is provided thereon. For example, when the semiconductor stacked structure is made of an InGaAlP-based compound semiconductor that emits red light, non-doped InGaP or the like can be used as the current blocking layer 52. The current blocking layer 52 has a role of blocking current injection from the bonding pad 7A to the semiconductor layer therebelow. That is, even if light is emitted under the bonding pad 7A, the light is shielded by the bonding pad 7A and cannot be easily taken out. For this reason, such a current blocking layer 52 is provided to form a non-light emitting region NE under the bonding pad 7A.
ところが、この比較例の構造においては、細線電極部７Ｂから電流注入されて生じた発光が矢印Ａで表したようにボンディング・パッド７Ａの下に向かった場合、ＧａＡｓコンタクト層２６により吸収されて損失が生ずるという問題がある。また、ボンディング・パッド７Ａの下で反射された光は、矢印Ｂで表したように、対向する電極８に向かって進み、電極８の近傍に形成されている合金化領域において吸収されるため損失が生ずる。また一方、細線電極７Ｂの下で生じた発光は、比較的大きな入射角度で基板１の側面１Ｓに入射するため、側面１Ｓにおいて全反射されやすい。このため、光の取り出し効率が低下するという問題もある。 However, in the structure of this comparative example, when light emission generated by current injection from the thin wire electrode portion 7B is directed below the bonding pad 7A as indicated by the arrow A, it is absorbed by the GaAs contact layer 26 and lost. There is a problem that occurs. Further, the light reflected under the bonding pad 7A travels toward the opposing electrode 8 as indicated by the arrow B, and is absorbed in the alloying region formed in the vicinity of the electrode 8, so that the loss occurs. Will occur. On the other hand, the light emitted under the thin wire electrode 7B is incident on the side surface 1S of the substrate 1 at a relatively large incident angle, and thus is easily totally reflected on the side surface 1S. For this reason, there also exists a problem that the extraction efficiency of light falls.
これに対して、本実施形態においては、まず、ボンディング・パッド７Ａの下に誘電体層５０を設けることにより、電流ブロック効果と反射率の増大効果が得られる。すなわち、誘電体層５０は絶縁性であるので、電流を確実に遮断でき、ボンディング・パッド７Ａの下での発光を確実に抑制できる。
またさらに、誘電体層５０を設けることにより、活性層３から放出された光を高い効率で反射させることができる。例えば、誘電体層５０の材料として酸化シリコンを用いた場合、その下のＩｎＧａＡｌＰ層の屈折率ｎを３．２、酸化シリコンの屈折率ｎを１．４５とすると、これら界面における全反射の臨界角は約２７度と小さくなる。つまり、活性層から放出され誘電体層５０に入射した光のうちで、入射角が２７度以上の光は全反射される。またこの場合、入射角が２７度以下の光に対しても約１４パーセントの反射が生ずる。このように、誘電体層５０を設けることにより、活性層３から放出された光を高い効率で反射させることができる。
In contrast, in the present embodiment, first, the dielectric layer 50 is provided under the bonding pad 7A, whereby the current blocking effect and the effect of increasing the reflectance can be obtained. That is, since the dielectric layer 50 is insulative, current can be reliably interrupted, and light emission under the bonding pad 7A can be reliably suppressed.
Furthermore, by providing the dielectric layer 50, the light emitted from the active layer 3 can be reflected with high efficiency. For example, when silicon oxide is used as the material of the dielectric layer 50, if the refractive index n of the underlying InGaAlP layer is 3.2 and the refractive index n of silicon oxide is 1.45, the criticality of total reflection at these interfaces is critical. The angle is as small as about 27 degrees. That is, of the light emitted from the active layer and incident on the dielectric layer 50, the light having an incident angle of 27 degrees or more is totally reflected. In this case, reflection of about 14 percent occurs even for light having an incident angle of 27 degrees or less. Thus, by providing the dielectric layer 50, the light emitted from the active layer 3 can be reflected with high efficiency.
さらに本実施形態によれば、半導体積層構造６の表面に粗面９を設けることにより、光を散乱させることができる。その結果として、図２１に矢印Ａで例示したように、ボンディング・パッド７Ａの下で散乱された光を素子の側面１Ｓに向けて反射させ、外部に取り出すことができる。 Furthermore, according to this embodiment, light can be scattered by providing the rough surface 9 on the surface of the semiconductor multilayer structure 6. As a result, as illustrated by an arrow A in FIG. 21, the light scattered under the bonding pad 7A can be reflected toward the side surface 1S of the device and extracted outside.
図２２は、本実施形態の変型例にかかる半導体発光素子を表す模式断面図である。
すなわち、本変形例においては、基板１の側面１Ｓに粗面９が設けられている。このような粗面９を設けることにより、図１１に関して前述したように多重反射を利用して光の取り出し効率を上げることができる。つまり、細線電極部７Ｂの下において生じた発光や、ボンディング・パッド７Ａの下の粗面９において散乱された光を側面１Ｓから高い効率で取り出すことができる。
FIG. 22 is a schematic cross-sectional view showing a semiconductor light emitting element according to a modification of the present embodiment.
That is, in the present modification, the rough surface 9 is provided on the side surface 1S of the substrate 1. By providing such a rough surface 9, it is possible to increase the light extraction efficiency using multiple reflection as described above with reference to FIG. That is, light emitted under the thin wire electrode portion 7B and light scattered on the rough surface 9 under the bonding pad 7A can be extracted from the side surface 1S with high efficiency.
図２３は、本実施形態の第２の変型例にかかる半導体発光素子を表す模式断面図である。 すなわち、本変形例においては、基板１の側面１Ｓがテーパ状に傾斜して形成されている。このようにすると、細線電極部７Ｂの下において生じた発光や、ボンディング・パッド７Ａの下で反射された光を、側面１Ｓに対してより小さな入射角度で入射させることができる。その結果として、側面１Ｓにおける全反射を抑制し、光の取り出し効率をさらに上げることが可能となる。また、本変型例において側面１Ｓに、図２２に表したものと同様の粗面９を設けてもよい。 FIG. 23 is a schematic cross-sectional view showing a semiconductor light emitting element according to a second modification of the present embodiment. That is, in this modification, the side surface 1S of the substrate 1 is formed to be inclined in a tapered shape. In this way, light emitted under the thin wire electrode portion 7B and light reflected under the bonding pad 7A can be incident on the side surface 1S at a smaller incident angle. As a result, total reflection on the side surface 1S can be suppressed, and the light extraction efficiency can be further increased. Further, in this modified example, a rough surface 9 similar to that shown in FIG. 22 may be provided on the side surface 1S.
（第４の実施の形態）
次に、本発明の第４の実施の形態として、ボンディング・パッドの下からの光の取り出し効率を向上させた半導体発光素子について説明する。
図２４は、本実施形態の半導体発光素子の断面構造を例示する模式図である。
また、図２５は、この半導体発光素子のボンディング・パッドの部分の拡大図である。これらの図面については、図１乃至図２３に関して前述したものと同様の要素については、同一の符号を付して詳細な説明は省略する。
(Fourth embodiment)
Next, as a fourth embodiment of the present invention, a semiconductor light emitting device with improved light extraction efficiency from below the bonding pad will be described.
FIG. 24 is a schematic view illustrating the cross-sectional structure of the semiconductor light emitting element of this embodiment.
FIG. 25 is an enlarged view of a bonding pad portion of the semiconductor light emitting device. In these drawings, the same elements as those described above with reference to FIGS. 1 to 23 are denoted by the same reference numerals, and detailed description thereof is omitted.
本実施形態においては、素子の上面に形成された電極７が、ボンディング・パッド７Ｃと延伸電極部７Ｄとにより形成されている。ただし、ボンディング・パッド７Ｃのパターン面積は、ここに接続される金（Ａｕ）などのワイヤの融着部８０よりも小さく形成されている。例えば、直径が２０マイクロメータ乃至３０マイクロメータ程度の金ワイヤをボールボンディングした場合、融着部８０は、直径が８０マイクロメータ乃至１２０マイクロメータ程度の略円形となる。これに対して、本実施形態の発光素子のボンディング・パッド７Ｃの直径は、例えば４０マイクロメータ乃至７０マイクロメータ程度とする。そして、ワイヤ・ボンディングに対する強度を確保し、電流を広範囲に拡散させるために、ボンディング・パッド７Ｃから延伸電極部７Ｄを延伸させる。ボンディング・パッド７Ｃと延伸電極部７Ｄの下は、いずれも図示しないコンタクト層などを介して電流を注入できる構造とする。 In the present embodiment, the electrode 7 formed on the upper surface of the element is formed by the bonding pad 7C and the extended electrode portion 7D. However, the pattern area of the bonding pad 7 </ b> C is smaller than the fused portion 80 of a wire such as gold (Au) connected thereto. For example, when a gold wire having a diameter of about 20 micrometers to 30 micrometers is ball bonded, the fused portion 80 has a substantially circular shape having a diameter of about 80 micrometers to 120 micrometers. On the other hand, the diameter of the bonding pad 7C of the light emitting device of the present embodiment is, for example, about 40 micrometers to 70 micrometers. Then, in order to ensure the strength against wire bonding and diffuse the current over a wide range, the extending electrode portion 7D is extended from the bonding pad 7C. Under the bonding pad 7C and the extended electrode portion 7D, both have a structure in which current can be injected through a contact layer (not shown).
図２６は、融着部８０の下で生じた発光の一部を延伸電極７０の隙間から外部に取り出す様子を例示した模式図である。
一般に、ボンディング・パッド７Ｃの下で生じた発光はボンディング・パッド７Ｃにより遮られて外部にそのまま取り出すことができない。また、ボンディング・パッド７Ｃの下で半導体層に電流を注入する構造とした場合には、ボンディング・パッド７Ｃの下に金属と半導体との合金化領域１８が形成される。この合金化領域１８が発光を吸収するために損失が生ずる。従って、ボンディング・パッド７Ｃをワイヤの融着部８０のサイズよりも大きく形成すると光の取り出し効率が低下してしまう。
FIG. 26 is a schematic view illustrating a state in which a part of the light emission generated under the fusion part 80 is taken out from the gap between the stretched electrodes 70.
In general, light emitted under the bonding pad 7C is blocked by the bonding pad 7C and cannot be taken out as it is. Further, in the case of a structure in which current is injected into the semiconductor layer under the bonding pad 7C, an alloying region 18 of metal and semiconductor is formed under the bonding pad 7C. The alloying region 18 absorbs light emission, so that loss occurs. Therefore, if the bonding pad 7C is formed larger than the size of the fused portion 80 of the wire, the light extraction efficiency is lowered.
これに対して、本実施形態によれば、ボンディング・パッド７Ｃのサイズをワイヤの融着部８０よりも小さくすることにより、図２６に表したように、融着部８０の下で生じた発光の一部を、延伸電極部７Ｄの隙間から外部に取り出すことが可能となる。従って、本実施形態の場合、基板１は、活性層３から放出される光に対して必ずしも透明である必要はない。ただし、本実施形態は、基板１が透明の半導体発光素子に適用しても同様の効果が得られることはもちろんである。
図２７は、本実施形態における電極パターンを例示する模式図である。
すなわち、 ワイヤの融着部８０よりも小さなボンディング・パッド７Ｃが設けられ、幅の狭い延伸電極部７Ｆが放射状に接続されている。融着部８０の下において生じた発光は、延伸電極部７Ｆの間から外部に取り出すことが可能である。また、さらに幅の狭い細線電極部７Ｅをチップの周囲まで延在させることにより、広い範囲にわたって電流を均一に注入して幅広い範囲で発光させることが可能となる。
On the other hand, according to the present embodiment, the size of the bonding pad 7C is made smaller than that of the fused portion 80 of the wire, so that the light emission generated under the fused portion 80 as shown in FIG. A part of can be taken out from the gap of the extending electrode portion 7D. Therefore, in the case of this embodiment, the substrate 1 is not necessarily transparent to the light emitted from the active layer 3. However, in the present embodiment, the same effect can be obtained even when the substrate 1 is applied to a transparent semiconductor light emitting device.
FIG. 27 is a schematic view illustrating an electrode pattern in this embodiment.
That is, a bonding pad 7C smaller than the fused portion 80 of the wire is provided, and the narrow extended electrode portions 7F are radially connected. Light emission generated under the fusion part 80 can be taken out from between the stretched electrode parts 7F. Further, by extending the narrow wire electrode portion 7E having a narrower width to the periphery of the chip, it becomes possible to uniformly inject current over a wide range and to emit light in a wide range.
図２８は、本実施形態における電極パターンの他の具体例を表す模式図である。
すなわち、本具体例においては、融着部８０の下の部分で、幅の広い延伸電極部７Ｄが形成され、これ以外の部分においては、幅の狭い延伸電極部７Ｆが形成されている。融着部８０の下において延伸電極部７Ｄを幅広に形成することにより、ワイヤ・ボンディングに対する強度を上げることができる。つまり、ワイヤ・ボンディングの際に印加される圧力や超音波などに対して、半導体層をより確実に保護できる。また、融着部８０の外側の部分において幅の狭い延伸電極部７Ｆと、さらに幅の狭い細線電極部７Ｅを形成することにより、広い範囲にわたって電流を均一に注入しつつ、発光を遮蔽せずに高い効率で取り出すことができる。
FIG. 28 is a schematic diagram illustrating another specific example of the electrode pattern in the present embodiment.
That is, in this specific example, a wide stretched electrode portion 7D is formed at a portion below the fused portion 80, and a narrow stretched electrode portion 7F is formed at other portions. By forming the extended electrode portion 7D wide under the fused portion 80, the strength against wire bonding can be increased. That is, the semiconductor layer can be more reliably protected against pressure, ultrasonic waves, and the like applied during wire bonding. Further, by forming the narrow extended electrode portion 7F and the narrow wire electrode portion 7E in the outer portion of the fused portion 80, the current is uniformly injected over a wide range, and the light emission is not blocked. Can be taken out with high efficiency.
図２９（ａ）は、本実施形態の変型例にかかる半導体発光素子の電極７の部分を拡大した模式平面図であり、同図（ｂ）はその模式断面図である。
すなわち、本変型例においては、融着部８０の下（例えば、図２７、図２８において一点鎖線により表した融着部８０の部分である）で、電極７（延伸電極部７Ｄ、７Ｆ、ボンディング・パッド７Ｃなど）が形成されていない部分の半導体層の表面に、発光に対して透光性を有する透明膜２１が被覆されている。このような透明膜２１を設けることにより、ワイヤ・ボンディングに対する強度を上げることができる。また、半導体発光素子を樹脂により封止する際にも、半導体層を保護することができる。またさらに、透明膜２１を設けることにより、ボンディング・パッド７Ｃの下において生じた発光の一部をより効率的に外部に取り出すことが可能となる。すなわち、図２９に矢印Ａで例示したように、ボンディング・パッド７Ｃの下で生じた発光を透明膜２１に入射させ透明膜２１の表面で反射させることにより透明膜２１の中を伝搬させることができる。このようにして、融着部８０の下で生じた発光を透明膜２１を伝搬させて取り出すことができる。
FIG. 29A is a schematic plan view in which a portion of the electrode 7 of the semiconductor light emitting device according to the modification of the present embodiment is enlarged, and FIG. 29B is a schematic cross-sectional view thereof.
That is, in this modified example, the electrode 7 (stretched electrode portions 7D and 7F, bonding, and the like) is under the fusion portion 80 (for example, the portion of the fusion portion 80 represented by a one-dot chain line in FIGS. 27 and 28). The surface of the semiconductor layer where the pad 7C or the like is not formed is covered with a transparent film 21 that is transparent to light emission. By providing such a transparent film 21, the strength against wire bonding can be increased. Also, the semiconductor layer can be protected when the semiconductor light emitting element is sealed with resin. Furthermore, by providing the transparent film 21, it is possible to more efficiently extract a part of light emission generated under the bonding pad 7 </ b> C to the outside. That is, as exemplified by the arrow A in FIG. 29, the light emitted under the bonding pad 7C is incident on the transparent film 21 and reflected by the surface of the transparent film 21 to propagate through the transparent film 21. it can. In this way, the light emitted under the fusion part 80 can be taken out by propagating through the transparent film 21.
この時、発光素子を封止する透明樹脂（屈折率は１．５程度である）よりも屈折率が小さい材料により透明膜２１を形成するとよい。このような透明膜２１は、例えば、ＳＯＧ（Spin On Glass）法により形成することができる。ＳＯＧ法を用いる場合、原料としては、例えば、無機シリケート系あるいは、メチルシロキサン系などの有機シリケート系の液体状のＳＯＧ材料をスピンコート法により、ウェーハの表面に塗布する。しかる後に、例えば、３００〜４００℃において熱処理を施すことにより、透明なシリコン酸化膜が得られる。このようにして得られるシリコン酸化膜の屈折率は、１．４あるいはそれ以下であり、本変型例における透明膜２１として用いることができる。 At this time, the transparent film 21 may be formed of a material having a refractive index smaller than that of a transparent resin (with a refractive index of about 1.5) that seals the light emitting element. Such a transparent film 21 can be formed by, for example, an SOG (Spin On Glass) method. When the SOG method is used, as a raw material, for example, an inorganic silicate-based or organic silicate-based liquid SOG material such as methylsiloxane is applied to the surface of the wafer by spin coating. Thereafter, a transparent silicon oxide film is obtained by performing a heat treatment at 300 to 400 ° C., for example. The silicon oxide film thus obtained has a refractive index of 1.4 or less, and can be used as the transparent film 21 in this modification.
また、透明膜２１の厚みを電極７の厚みと同程度にすると、ワイヤ・ボンディングに対する強度を上げることができる。ただし、透明膜２１の厚みが電極７よりも薄い場合であっても、光の取り出し効果は得られる。 In addition, when the thickness of the transparent film 21 is approximately the same as the thickness of the electrode 7, the strength against wire bonding can be increased. However, even when the transparent film 21 is thinner than the electrode 7, the light extraction effect can be obtained.
なお、本変型例においても、第１の実施の形態に関して前述したように、透光性の基板の裏面に凹凸状の粗面を形成したり、また、第２の実施の形態に関して前述したように、透光性の基板の裏面に凹部を設けると、光の取り出し効率をさらに改善できる。 In this modified example as well, as described above with respect to the first embodiment, an uneven rough surface is formed on the back surface of the translucent substrate, and as described above with respect to the second embodiment. In addition, when a recess is provided on the back surface of the light-transmitting substrate, the light extraction efficiency can be further improved.
図３０は、本実施形態の他の変型例にかかる半導体発光素子を表す模式断面図である。 すなわち、本変型例においては、半導体層の表面に粗面９が形成されている。粗面９を形成することにより、図１１に関して前述したように多重反射を利用して光の取り出し効率を上げることができる。すなわち、融着部８０の下の領域においても、それ以外の発光領域においても、活性層３から放出された光を高い効率で取り出すことが可能となる。 FIG. 30 is a schematic cross-sectional view showing a semiconductor light emitting element according to another modification of the present embodiment. That is, in this modification, the rough surface 9 is formed on the surface of the semiconductor layer. By forming the rough surface 9, the light extraction efficiency can be increased by using multiple reflection as described above with reference to FIG. That is, light emitted from the active layer 3 can be extracted with high efficiency in both the region below the fused portion 80 and the other light emitting region.
図３１は、本実施形態のさらに他の変型例にかかる半導体発光素子を表す模式断面図である。
すなわち、本変型例は、図２９に表した変型例と図３０に表した変型例とを組み合わせた構造を有する。融着部８０の下において、透明膜２１と粗面９とを設けることにより、反射効果と散乱効果とを促進させ、融着部８０の下で生じた発光をより高い効率で外部に取り出すことが可能となる。
FIG. 31 is a schematic cross-sectional view showing a semiconductor light emitting element according to still another modified example of the present embodiment.
That is, this modification example has a structure in which the modification example shown in FIG. 29 and the modification example shown in FIG. 30 are combined. By providing the transparent film 21 and the rough surface 9 under the fusion part 80, the reflection effect and the scattering effect are promoted, and light emitted under the fusion part 80 is taken out to the outside with higher efficiency. Is possible.
（第５の実施の形態）
次に、本発明の第５の実施の形態として、本発明の半導体発光素子を搭載した半導体発光装置について説明する。すなわち、第１乃至第４実施形態に関して前述した半導体発光素子を、リードフレームや基板などに実装することにより、高輝度の半導体発光装置が得られる。
(Fifth embodiment)
Next, a semiconductor light-emitting device equipped with the semiconductor light-emitting element of the present invention will be described as a fifth embodiment of the present invention. That is, a high-luminance semiconductor light-emitting device can be obtained by mounting the semiconductor light-emitting element described above with respect to the first to fourth embodiments on a lead frame, a substrate, or the like.
図３２は、本実施形態の半導体発光装置を表す模式断面図である。すなわち、本具体例の半導体発光装置は、「砲弾型」などと呼ばれる樹脂封止型の半導体発光装置である。
リード１０２の上部には、カップ部１０２Ｃが設けられ、半導体発光素子１０１は、このカップ部１０２Ｃの底面に接着剤などによりマウントされている。そして、もうひとつのリード１０３にワイヤ１０４により配線が施されている。カップ部１０２Ｃの内壁面は、光反射面１０２Ｒを構成し、半導体発光素子１０１から放出された光を反射して上方に取り出すことができる。本具体例においては、特に、半導体発光素子１０１の透明基板の側面などから放出される光を光反射面１０２Ｒにより反射させて上方に取り出すことができる。
FIG. 32 is a schematic cross-sectional view showing the semiconductor light emitting device of this embodiment. In other words, the semiconductor light emitting device of this specific example is a resin-encapsulated semiconductor light emitting device called “bullet type” or the like.
A cup portion 102C is provided on the top of the lead 102, and the semiconductor light emitting element 101 is mounted on the bottom surface of the cup portion 102C with an adhesive or the like. The other lead 103 is wired with a wire 104. The inner wall surface of the cup portion 102C constitutes a light reflecting surface 102R, and the light emitted from the semiconductor light emitting element 101 can be reflected and extracted upward. In this specific example, in particular, light emitted from the side surface of the transparent substrate of the semiconductor light emitting element 101 can be reflected upward by the light reflecting surface 102R.
そして、カップ部１０２Ｃの周囲は、光透過性の樹脂１０７により封止されている。樹脂１０７の光取り出し面１０７Ｅは、集光曲面を形成し、半導体発光素子１０１から放出される光を適宜集光させて所定の配光分布が得られるようにすることができる。 The periphery of the cup portion 102C is sealed with a light transmissive resin 107. The light extraction surface 107E of the resin 107 forms a condensing curved surface, and the light emitted from the semiconductor light emitting element 101 can be appropriately condensed to obtain a predetermined light distribution.
図３３は、半導体発光装置の他の具体例を表す模式断面図である。すなわち、本具体例においては、半導体発光素子１０１を封止する樹脂１０７は、その光軸１０７Ｃを中心軸とした回転対称であり、中心において半導体発光素子１０１の方向に後退し集束する形状を有する。このような形状の樹脂１０７を採用することにより、広角に光を分散させる配光特性が得られる。 FIG. 33 is a schematic cross-sectional view illustrating another specific example of the semiconductor light emitting device. That is, in this specific example, the resin 107 that seals the semiconductor light emitting element 101 is rotationally symmetric with the optical axis 107C as the central axis, and has a shape that retreats and converges in the direction of the semiconductor light emitting element 101 at the center. . By employing the resin 107 having such a shape, a light distribution characteristic that disperses light over a wide angle can be obtained.
図３４は、半導体発光装置のさらに他の具体例を表す模式断面図である。すなわち、本具体例は、「表面実装型」などと称されるものであり、半導体発光素子１０１は、リード１０２の上にマウントされ、もうひとつのリード１０３にワイヤ１０４により接続されている。これらリード１０２、１０３は、第１の樹脂１０９にモールドされており、半導体発光素子１０１は、透光性を有する第２の樹脂１０７により封止されている。第１の樹脂１０９は、例えば、酸化チタンの微粒子などを分散させることにより、光反射性が高められている。そして、その内壁面１０９Ｒが光反射面として作用し、半導体発光素子１０１から放出された光を外部に導く。すなわち、半導体発光素子１０１の側面などから放出される光を上方に取り出すことができる。 FIG. 34 is a schematic cross-sectional view showing still another specific example of the semiconductor light emitting device. That is, this specific example is called a “surface mount type”, and the semiconductor light emitting element 101 is mounted on the lead 102 and connected to the other lead 103 by the wire 104. These leads 102 and 103 are molded in a first resin 109, and the semiconductor light emitting element 101 is sealed with a second resin 107 having translucency. The first resin 109 has enhanced light reflectivity, for example, by dispersing fine particles of titanium oxide. The inner wall surface 109R acts as a light reflecting surface, and guides the light emitted from the semiconductor light emitting element 101 to the outside. That is, light emitted from the side surface of the semiconductor light emitting element 101 can be extracted upward.
図３５は、半導体発光装置のさらに他の具体例を表す模式断面図である。すなわち、本具体例も、「表面実装型」などと称されるものであり、半導体発光素子１０１は、リード１０２の上にマウントされ、もうひとつのリード１０３にワイヤ１０４により接続されている。これらリード１０２、１０３の先端は、半導体発光素子１０１とともに、透光性を有する樹脂１０７にモールドされている。 FIG. 35 is a schematic cross-sectional view showing still another specific example of the semiconductor light emitting device. That is, this specific example is also referred to as “surface mount type”, and the semiconductor light emitting element 101 is mounted on the lead 102 and connected to the other lead 103 by the wire 104. The tips of the leads 102 and 103 are molded together with the semiconductor light emitting element 101 in a resin 107 having translucency.
図３６は、半導体発光装置のさらに他の具体例を表す模式断面図である。本具体例においては、図３２に関して前述したものと類似した構造が採用されているが、さらに半導体発光素子１０１を覆うように、蛍光体１０８が設けられている。蛍光体１０８は、半導体発光素子１０１から放出された光を吸収し、波長変換する役割を有する。例えば、半導体発光素子１０１から紫外線あるいは青色光の一次光が放出され、蛍光体１０８は、この一次光を吸収して赤色や緑色などの異なる波長の２次光を放出する。例えば、３種類の蛍光体を混合させ、半導体発光素子１０１から放出される紫外線を蛍光体１０８に吸収させて、青色光と緑色光と赤色光からなる白色光を放出させることもできる。
なお、蛍光体１０８は、半導体発光素子１０１の表面に塗布してもよく、あるいは樹脂１０７に含有させてもよい。
FIG. 36 is a schematic cross-sectional view showing still another specific example of the semiconductor light emitting device. In this specific example, a structure similar to that described above with reference to FIG. 32 is employed, but a phosphor 108 is further provided so as to cover the semiconductor light emitting element 101. The phosphor 108 has a role of absorbing light emitted from the semiconductor light emitting element 101 and converting the wavelength. For example, ultraviolet light or blue light primary light is emitted from the semiconductor light emitting element 101, and the phosphor 108 absorbs the primary light and emits secondary light having different wavelengths such as red and green. For example, three kinds of phosphors can be mixed, and ultraviolet light emitted from the semiconductor light emitting element 101 can be absorbed by the phosphor 108 to emit white light composed of blue light, green light, and red light.
The phosphor 108 may be applied to the surface of the semiconductor light emitting element 101 or may be contained in the resin 107.
そして、図３２乃至図３６に表したいずれの半導体発光装置においても、第１乃至第４実施形態に関して前述した半導体発光素子を設けることにより、半導体発光素子１０１の上面や側面から高い効率で光を取り出して、輝度の高い半導体発光装置を提供できる。 In any of the semiconductor light emitting devices shown in FIGS. 32 to 36, by providing the semiconductor light emitting element described above with respect to the first to fourth embodiments, light can be efficiently emitted from the upper surface and side surfaces of the semiconductor light emitting element 101. The semiconductor light emitting device with high brightness can be provided by taking it out.
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子や半導体発光装置の構造などに関する各種の変型例も本発明の範囲に包含される。
例えば、半導体発光素子を構成する層構造の詳細などに関して当業者が適宜設計変更したものも、本発明の要旨を含む限り本発明の範囲に包含される。例えば、活性層として、ＩｎＧａＡｌＰ系の他にも、ＧａｘＩｎ１−ｘＡｓｙＮ１−ｙ（０≦ｘ≦１、０≦ｙ＜１）系や、ＡｌＧａＡｓ系、ＩｎＧａＡｓＰ系など、様々な材料を用いることもできる。同様に、クラッド層や光ガイド層などについても、様々な材料を用いることもできる。
また、光を透過させる基板を持つＬＥＤ製造方法の代表例として説明したウェーハ接着は、従来より知られているＡｌＧａＡｓ系など厚いエピタキシャル成長で透明基板を得るＬＥＤにも適用できる。
The embodiments of the present invention have been described above with reference to specific examples. However, the present invention is not limited to these specific examples. For example, various modifications relating to the structure of the semiconductor light emitting element and the semiconductor light emitting device are also included in the scope of the present invention.
For example, those appropriately modified by those skilled in the art regarding the details of the layer structure constituting the semiconductor light emitting element are also included in the scope of the present invention as long as they include the gist of the present invention. For example, in addition to the InGaAlP system, various active layers such as a Ga x In 1-x As y N 1-y (0 ≦ x ≦ 1, 0 ≦ y <1) system, an AlGaAs system, an InGaAsP system, etc. Materials can also be used. Similarly, various materials can be used for the cladding layer, the light guide layer, and the like.
The wafer bonding described as a representative example of an LED manufacturing method having a substrate that transmits light can also be applied to an LED that obtains a transparent substrate by thick epitaxial growth, such as a conventionally known AlGaAs type.
また、半導体発光素子の形状やサイズについても、当業者が適宜設計変更したものも、本発明の要旨を含む限り本発明の範囲に包含される。 In addition, the shape and size of the semiconductor light emitting device that are appropriately designed by those skilled in the art are also included in the scope of the present invention as long as they include the gist of the present invention.
さらにまた、本発明の実施の形態のうちの任意のいくつかを組み合わせて得られる半導体発光素子及び半導体発光装置も、同様に本発明の範囲に属する。具体的には、例えば、本発明の第１の実施の形態と、本発明の第２〜第４の実施の形態のいずれか、とを組み合わせて得られる半導体発光素子及び半導体発光装置も、同様に本発明の範囲に属する。また例えば、第３の実施の形態と第４の実施の形態とを組み合わせてもよい。その他の技術的に可能ないかなる組合せについても、同様に本発明の範囲に包含される。
その他、本発明の実施の形態として上述した半導体発光素子及び半導体発光装置を基にして、当業者が適宜設計変更して実施しうるすべての半導体発光素子及び半導体発光装置も同様に本発明の範囲に属する。
Furthermore, semiconductor light-emitting elements and semiconductor light-emitting devices obtained by combining any of the embodiments of the present invention are also within the scope of the present invention. Specifically, for example, the same applies to the semiconductor light-emitting element and the semiconductor light-emitting device obtained by combining the first embodiment of the present invention and any one of the second to fourth embodiments of the present invention. Belongs to the scope of the present invention. For example, the third embodiment and the fourth embodiment may be combined. Any other technically possible combination is similarly included in the scope of the present invention.
In addition, all semiconductor light-emitting elements and semiconductor light-emitting devices that can be implemented by those skilled in the art based on the semiconductor light-emitting elements and semiconductor light-emitting devices described above as embodiments of the present invention are similarly included in the scope of the present invention. Belonging to.
１ 基板
１Ｓ 側面
２ クラッド層
３ 活性層
４ クラッド層
５ 電流拡散層
６ 半導体積層構造
７，８ 電極
７Ａ、７Ｃ ボンディング・パッド
７Ｂ、７Ｅ 細線電極部
７Ｄ、７Ｆ 延伸電極部
７Ｃ ボンディング・パッド
７Ｅ 細線電極部
８Ａ、８Ｂ 電極パターン
９ 粗面
１０ 反射膜
１１ 保護膜
１８ 合金化領域
２０ 凹部
２１ 透明膜
２６ コンタクト層
２８ 実装部材
３０ 接着剤
５０ 誘電体層
５２ 電流ブロック層
８０ 融着部
DESCRIPTION OF SYMBOLS 1 Board | substrate 1S Side surface 2 Clad layer 3 Active layer 4 Clad layer 5 Current diffusion layer 6 Semiconductor laminated structure 7,8 Electrode 7A, 7C Bonding pad 7B, 7E Fine wire electrode part 7D, 7F Extending electrode part 7C Bonding pad 7E Fine wire electrode Part 8A, 8B Electrode pattern 9 Rough surface 10 Reflective film 11 Protective film 18 Alloyed region 20 Recessed part 21 Transparent film 26 Contact layer 28 Mounting member 30 Adhesive 50 Dielectric layer 52 Current blocking layer 80 Fusion part
Claims (7)
前記基板の前記第１の主面上に設けられ、前記第１の波長帯の光を放出する活性層を含み、表面の少なくとも一部に第１の粗面が形成された、半導体積層構造と、
前記第１の粗面の上に設けられた誘電体膜と、
前記誘電体膜の上に設けられたボンディング・パッドと、
前記半導体積層構造の上に設けられ、前記半導体積層構造及び前記ボンディング・パッドと電気的に接続された細線電極部と、
前記基板の前記第２の主面上に設けられた第２の電極と、
を備えたことを特徴とする半導体発光素子。 A substrate having first and second main surfaces and having translucency for light in the first wavelength band;
A semiconductor multi-layer structure including an active layer provided on the first main surface of the substrate and emitting light of the first wavelength band, wherein a first rough surface is formed on at least a part of the surface; ,
A dielectric film provided on the first rough surface;
A bonding pad provided on the dielectric film;
A thin wire electrode portion provided on the semiconductor multilayer structure and electrically connected to the semiconductor multilayer structure and the bonding pad;
A second electrode provided on the second main surface of the substrate;
A semiconductor light emitting device comprising:
前記実装部材にマウントされた請求項１〜５のいずれか１つに記載の半導体発光素子と、
を備え、
前記実装部材は、前記半導体発光素子の前記基板の側面から放出される光を反射する反射部を有することを特徴とする半導体発光装置。 A mounting member;
The semiconductor light emitting element according to any one of claims 1 to 5 mounted on the mounting member,
With
The mounting member has a reflecting portion that reflects light emitted from a side surface of the substrate of the semiconductor light emitting element.
前記半導体発光素子は、前記半導体積層構造の上に設けられ前記ワイヤの融着部に接続され且つ前記融着部よりも小なるパターンのボンディング・パッドを有することを特徴とする請求項６記載の半導体発光装置。 A wire connected to the semiconductor light emitting device;
7. The semiconductor light emitting device according to claim 6, further comprising a bonding pad having a pattern provided on the semiconductor laminated structure, connected to the fused portion of the wire, and smaller than the fused portion. Semiconductor light emitting device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010290849A JP2011066453A (en) | 2010-12-27 | 2010-12-27 | Semiconductor light emitting element, and semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010290849A JP2011066453A (en) | 2010-12-27 | 2010-12-27 | Semiconductor light emitting element, and semiconductor light emitting device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005065589A Division JP2006253298A (en) | 2005-03-09 | 2005-03-09 | Semiconductor light emitting element and device therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011066453A true JP2011066453A (en) | 2011-03-31 |
Family
ID=43952285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010290849A Pending JP2011066453A (en) | 2010-12-27 | 2010-12-27 | Semiconductor light emitting element, and semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011066453A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015503849A (en) * | 2012-01-10 | 2015-02-02 | コーニンクレッカ フィリップス エヌ ヴェ | Controlled LED light output with selective area roughening |
| JP5779642B2 (en) * | 2011-03-10 | 2015-09-16 | Ｄｏｗａエレクトロニクス株式会社 | Semiconductor light emitting device and manufacturing method thereof |
| WO2017154404A1 (en) * | 2016-03-11 | 2017-09-14 | Ｄｏｗａエレクトロニクス株式会社 | Semiconductor optical device and method for manufacturing same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000196152A (en) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | Semiconductor light emitting device and manufacture thereof |
| JP2003174191A (en) * | 2001-06-25 | 2003-06-20 | Toshiba Corp | Semiconductor light-emitting device and manufacturing method thereof |
| JP2004047662A (en) * | 2002-07-11 | 2004-02-12 | Rohm Co Ltd | Semiconductor light-emitting element |
-
2010
- 2010-12-27 JP JP2010290849A patent/JP2011066453A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000196152A (en) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | Semiconductor light emitting device and manufacture thereof |
| JP2003174191A (en) * | 2001-06-25 | 2003-06-20 | Toshiba Corp | Semiconductor light-emitting device and manufacturing method thereof |
| JP2004047662A (en) * | 2002-07-11 | 2004-02-12 | Rohm Co Ltd | Semiconductor light-emitting element |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5779642B2 (en) * | 2011-03-10 | 2015-09-16 | Ｄｏｗａエレクトロニクス株式会社 | Semiconductor light emitting device and manufacturing method thereof |
| US9172005B2 (en) | 2011-03-10 | 2015-10-27 | Dowa Electronics Materials Co., Ltd. | Semiconductor light emitting diode having a contact portion and a reflective portion |
| JP2015503849A (en) * | 2012-01-10 | 2015-02-02 | コーニンクレッカ フィリップス エヌ ヴェ | Controlled LED light output with selective area roughening |
| US10074772B2 (en) | 2012-01-10 | 2018-09-11 | Lumileds Llc | Controlled LED light output by selective area roughening |
| WO2017154404A1 (en) * | 2016-03-11 | 2017-09-14 | Ｄｏｗａエレクトロニクス株式会社 | Semiconductor optical device and method for manufacturing same |
| CN108780824A (en) * | 2016-03-11 | 2018-11-09 | 同和电子科技有限公司 | Optical semiconductor and its manufacturing method |
| US10658543B2 (en) | 2016-03-11 | 2020-05-19 | Dowa Electronics Materials Co., Ltd. | Semiconductor optical device and method of manufacturing the same |
| CN108780824B (en) * | 2016-03-11 | 2021-09-24 | 同和电子科技有限公司 | Semiconductor optical device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006253298A (en) | Semiconductor light emitting element and device therefor | |
| TWI550910B (en) | Semiconductor light emitting device | |
| JP4857596B2 (en) | Method for manufacturing light emitting device | |
| JP5095848B1 (en) | Semiconductor light emitting device | |
| US7560294B2 (en) | Light emitting element and method of making same | |
| US8461618B2 (en) | Semiconductor light-emitting device and method of producing the same | |
| CN107210341B (en) | LED and method of manufacture | |
| JP6419077B2 (en) | Wavelength conversion light emitting device | |
| US20060043399A1 (en) | Semiconductor light emitting device | |
| US20060043402A1 (en) | Light emitting device and light emitting element | |
| JP3737494B2 (en) | Semiconductor light emitting device, method for manufacturing the same, and semiconductor light emitting device | |
| KR102607596B1 (en) | Semiconductor light emitting device and semiconductor light emitting device package using the same | |
| JP2005150675A (en) | Semiconductor light-emitting diode and its manufacturing method | |
| JP2005327979A (en) | Semiconductor light-emitting element and device | |
| JP2009059969A (en) | Semiconductor light-emitting element, light-emitting device, luminaire, display unit, and method for fabricating semiconductor light-emitting element | |
| US8648375B2 (en) | Semiconductor light emitting device and light emitting module | |
| JP5075786B2 (en) | Light emitting device and manufacturing method thereof | |
| JP2011165799A (en) | Flip-chip light emitting diode and method for manufacturing the same, and light emitting diode lamp | |
| JP5933075B2 (en) | Semiconductor light emitting device | |
| JP2006073618A (en) | Optical element and manufacturing method thereof | |
| JP2011066453A (en) | Semiconductor light emitting element, and semiconductor light emitting device | |
| KR20190136826A (en) | Semiconductor device, method for fabricating the same, and semiconductor device package | |
| JP2005347700A (en) | Light emitting device and its manufacturing method | |
| KR101273481B1 (en) | White Light-emitting diode and Method of Manufacturing the same | |
| JP5234149B2 (en) | Method for manufacturing light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121114 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |