JP2011049192A - 酸化物薄膜トランジスタ基板、その製造方法、および酸化物薄膜トランジスタ基板を用いた表示装置 - Google Patents

酸化物薄膜トランジスタ基板、その製造方法、および酸化物薄膜トランジスタ基板を用いた表示装置 Download PDF

Info

Publication number
JP2011049192A
JP2011049192A JP2009193823A JP2009193823A JP2011049192A JP 2011049192 A JP2011049192 A JP 2011049192A JP 2009193823 A JP2009193823 A JP 2009193823A JP 2009193823 A JP2009193823 A JP 2009193823A JP 2011049192 A JP2011049192 A JP 2011049192A
Authority
JP
Japan
Prior art keywords
insulating layer
film transistor
thin film
oxide thin
transistor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009193823A
Other languages
English (en)
Inventor
Ryuta Iijima
竜太 飯島
Akinari Takahashi
亮也 高橋
Noriko Miura
徳子 美浦
Genji Itagaki
元士 板垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2009193823A priority Critical patent/JP2011049192A/ja
Publication of JP2011049192A publication Critical patent/JP2011049192A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 安定した特性を有する酸化物薄膜トランジスタ、その製造方法、および酸化物薄膜トランジスタ基板を用いた表示装置を提供する。
【解決手段】
酸化物薄膜トランジスタ基板1は、酸化物半導体層7の上方を覆う保護膜10を、画素電極9と同一層である層間絶縁層8の上面に、画素電極9とは離間して形成した。水や酸や塩基が、層間絶縁層8を透過して酸化物半導体層7まで到達することを抑制できるので、酸化物薄膜トランジスタ基板1の特性を安定化させることができる。また、保護膜10は、画素電極9と同一の工程で同時に形成することができるので、保護膜10を形成するための専用の装置や工程を用いることなく、保護膜10を形成することができる。よって、性能の良い酸化物薄膜トランジスタ基板1を、簡単、且つ安価に得ることができる。
【選択図】 図2

Description

本発明は、酸化物薄膜トランジスタ基板、その製造方法、および酸化物薄膜トランジスタ基板を用いた表示装置に関する。
従来、有機EL、フィルム液晶、電子ペーパ等の表示装置の基板として、薄膜トランジスタ基板が知られている。薄膜トランジスタ基板には、表示装置の画素毎に薄膜トランジスタが設けられている。近年、薄膜トランジスタのチャネル部の材質として、酸化物半導体を用いる酸化物薄膜トランジスタの開発が行われている。酸化物半導体層は低温で製膜が可能であり、高い電界効果移動度をもつことが知られている。しかも、酸化物半導体のなかには、透明な酸化物半導体もあり、透明酸化物半導体と、周知の透明基板材料などとを材料として選択すれば、透明な薄膜トランジスタ基板が形成できるなど、従来にはなかった特性が期待できる。
このような酸化物薄膜トランジスタでは、酸化物半導体層に水や酸や塩基が吸着してしまうと、特性が不安定になってしまうことが知られている。そこで、酸化物半導体チャネル層を覆う保護膜を備える酸化物半導体チャネル薄膜トランジスタが提案されている(例えば、特許文献1参照)。この酸化物半導体チャネル層(本願における酸化物半導体層)を覆う保護膜は、無機絶縁物により形成された無機膜、もしくは有機化合物により形成された有機膜、もしくは有機膜と金属膜との積層膜である。この酸化物半導体チャネル薄膜トランジスタでは、酸化物半導体チャネル層を保護膜が覆っていることにより、雰囲気の変化に起因する不安定動作を抑制できる。
特開2007−73705号公報
しかしながら、特許文献1に記載の酸化物半導体チャネル薄膜トランジスタでは、たとえば、保護膜を無機絶縁物により形成した場合には、保護膜を形成する過程で装置から発生するプラズマイオンが、酸化物半導体チャネル層にダメージを与えてしまう。この場合、結果的に酸化物半導体チャネル薄膜トランジスタの性能が悪化してしまうという問題点があった。また、保護膜を有機化合物により形成した場合、保護膜は水や酸や塩基を透過させてしまう。この場合には、酸化物半導体チャネル層に水や酸や塩基が吸着してしまうことにより、酸化物半導体チャネル薄膜トランジスタの特性が不安定になってしまうという問題点があった。
また、保護膜を、有機膜と金属膜との積層膜にした場合、コンタクトホールの形成が困難であるという問題点や、金属膜を介して酸化物半導体チャネル薄膜トランジスタの電極間で短絡が起こりやすいという問題点があった。さらに、保護膜として、無機膜、有機膜、積層膜のいずれを採用した場合であっても、保護膜を形成するための工程を設ける必要があるため、酸化物半導体チャネル薄膜トランジスタの製造工程が煩雑になってしまうという問題点があった。また、保護膜を積層させることにより、酸化物半導体チャネル薄膜トランジスタの厚さが厚くなってしまうという問題点があった。
本発明は上述の課題を解決するためになされたものであり、安定した特性を有する酸化物薄膜トランジスタ基板、その製造方法、および酸化物薄膜トランジスタ基板を用いた表示装置を提供することを目的とする。
上記目的を達成するために、請求項1に係る発明の酸化物薄膜トランジスタ基板は、絶縁層と、前記絶縁層の上面に設けられたゲート電極と、前記ゲート電極を覆うように設けられたゲート絶縁層と、前記ゲート絶縁層上面に前記ゲート電極に対向して設けられ、チャネル部を形成する酸化物半導体層と、前記チャネル部を介して互いに離間して設けられたソース電極およびドレイン電極と、前記ゲート絶縁層と、前記酸化物半導体層と、前記ソース電極と、前記ドレイン電極とを覆うように設けられた層間絶縁層と、前記層間絶縁層の上面に設けられ、前記層間絶縁層を貫通するコンタクトホールを介して前記ドレイン電極に導通している画素電極と、前記チャネル部の上方の前記層間絶縁層の上面に前記画素電極とは離間して設けられ、かつ前記画素電極と同一材料から形成された保護膜とを備えている。
また、請求項2に係る発明の酸化物薄膜トランジスタ基板では、請求項1に記載の発明の構成に加え、前記保護膜は、金属単体もしくは金属化合物からなることを特徴とする。
また、請求項3に係る発明の酸化物薄膜トランジスタ基板は、請求項2に記載の発明の構成に加え、前記保護膜は、前記酸化物半導体層のバンドギャップエネルギーに対応する波長以下の波長を有する光を、吸収又は反射する金属または金属化合物からなることを特徴とする。
また、請求項4に係る発明の酸化物薄膜トランジスタ基板では、請求項1から3のいずれかに記載の発明の構成に加え、前記層間絶縁層は、有機化合物からなることを特徴とする。
また、請求項5に係る発明の酸化物薄膜トランジスタ基板の製造方法は、絶縁層の上面にゲート電極を形成するゲート電極形成工程と、前記ゲート電極を覆うようにゲート絶縁層を形成するゲート絶縁層形成工程と、前記ゲート絶縁層上面に、チャネル部としての酸化物半導体層を形成する酸化物半導体層形成工程と、前記チャネル部を介して互いに離間したソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、前記ゲート絶縁層と、前記酸化物半導体層と、前記ソース電極と、前記ドレイン電極とを覆うように層間絶縁層を形成する層間絶縁層形成工程と、前記層間絶縁層を前記ドレイン電極に向けて貫通するコンタクトホールを形成するコンタクトホール形成工程と、前記層間絶縁層の上面に、前記コンタクトホールを介して前記ドレイン電極に導通する画素電極と、前記画素電極とは離間して前記チャネル部の上方に位置する保護膜とを、同一材料を用いて形成する画素電極・保護層形成工程とを備えている。
また、請求項6に係る発明の表示装置は、一対の基板間に帯電粒子が分散する液体が充填された電気泳動型の表示装置であって、前記一対の基板のうちの一方の基板は、請求項1から4のいずれかに記載の酸化物薄膜トランジスタ基板であることを特徴とする。
請求項1に係る発明の酸化物薄膜トランジスタ基板では、層間絶縁層の上面において、酸化物半導体層の上方を覆う保護膜を形成したので、水や酸や塩基が、層間絶縁層を透過して酸化物半導体層まで到達することを抑制できる。酸化物半導体層に水や酸や塩基が吸着することを防止できるので、酸化物薄膜トランジスタ基板の特性を安定化させることができる。また、保護膜は、画素電極と同一層に形成されているので、酸化物薄膜トランジスタ基板の厚さを厚くすることなく、保護膜を形成することができる。
また、請求項2に係る発明の酸化物薄膜トランジスタ基板では、請求項1に記載の発明の効果に加え、保護膜が金属単体もしくは金属化合物からなるため、画素電極も金属単体もしくは金属化合物により形成される。よって画素電極の導電性を向上させることができる。また保護膜は金属単体もしくは金属化合物により形成されるので、保護膜の強度や耐性を向上させて、水や酸や塩基が層間絶縁層に到達することを一層抑制できる。酸化物半導体層に水や酸や塩基が吸着することを一層防止できるので、酸化物薄膜トランジスタ基板の特性を安定化させることができる。
また、請求項3に係る発明の酸化物薄膜トランジスタ基板では、請求項2に記載の発明の効果に加え、保護膜は、酸化物半導体層のバンドギャップエネルギーに対応する波長以下の波長を有する光を、吸収又は反射するので、上方からの光が、保護膜を透過して酸化物半導体層に到達することを抑制できる。酸化物半導体層を構成している酸化物半導体に、バンドギャップ以上のエネルギーを有する光(バンドギャップエネルギーに対応する波長以下の波長を有する光)が照射されると、酸化物半導体は励起状態となり、キャリアが移動しうる状態となる。この状態においては、所謂「漏れ電流」が生じてしまい、酸化物薄膜トランジスタ基板の特性は不安定になってしまう。請求項3に係る発明の酸化物薄膜トランジスタ基板では、上方からの光が酸化物半導体層に直接照射されることがないので、漏れ電流が生じることを防止でき、酸化物薄膜トランジスタ基板の特性を安定化させることができる。
また、請求項4に係る発明の酸化物薄膜トランジスタ基板では、請求項1から3のいずれかに記載の発明の効果に加え、前記層間絶縁層は、有機化合物からなるため、塗布法を用いて層間絶縁層を形成することができる。よって、層間絶縁層を形成する際に、酸化物半導体層にダメージを与えることがない。従って、酸化物薄膜トランジスタ基板の性能を向上させることができる。
また、請求項5に係る発明の酸化物薄膜トランジスタ基板の製造方法では、画素電極と保護膜とを同一工程で同時に形成することが保護膜を形成するための専用の装置や工程を用いることなく、保護膜を形成することができる。よって、簡単かつ安価に保護膜を形成することができる。
請求項6に係る発明の表示装置では、請求項1から4のいずれかに記載の酸化物薄膜トランジスタ基板を備えている。請求項1から4のいずれかに記載の酸化物薄膜トランジスタ基板は、特性は安定しているため、色ムラや輝度ムラのない、表示特性の良い表示装置を得ることができる。
酸化物薄膜トランジスタ基板1の平面図である。 図1に示す酸化物薄膜トランジスタ基板1のI−I線矢視方向断面図である。 酸化物薄膜トランジスタ基板1の製造工程を示すフローチャートである。 基体2の上面にゲート電極3が形成された状態の縦断面図である。 図4に示す基体2およびゲート電極3の上面にゲート絶縁層4が形成された状態の縦断面図である。 ゲート絶縁層4の上面に、ソース電極5とドレイン電極6とが形成された状態の縦断面図である。 ソース電極5とドレイン電極6との間に、酸化物半導体層7が形成された状態の縦断面図である。 ゲート絶縁層4、ソース電極5、ドレイン電極6、酸化物半導体層7の上面に層間絶縁層8が形成された状態の断面図である。 層間絶縁層8を貫通するコンタクトホール11が形成された状態の断面図である。 酸化物薄膜トランジスタ基板1の備える酸化物薄膜トランジスタ20、および酸化物薄膜トランジスタ基板1Aの備える酸化物薄膜トランジスタの電圧−電流特性である。 酸化物薄膜トランジスタ基板1を用いた表示装置100の断面図である。
以下、本発明の一実施形態である酸化物薄膜トランジスタ基板1について説明する。酸化物薄膜トランジスタ基板1は、有機EL、フィルム液晶、電子ペーパ等の表示装置の基板として用いられるものである。
はじめに、酸化物薄膜トランジスタ基板1の構造について、図1および図2を参照して説明する。図1に示すように、酸化物薄膜トランジスタ基板1は、半導体デバイス15が縦横に格子状に配置されて形成されている。各半導体デバイス15は、画素電極9と保護膜10と酸化物薄膜トランジスタ20(図2参照)とをそれぞれ備えている。
酸化物薄膜トランジスタ基板1の断面構造について説明する。以下の説明では、図2の下側(基体2側)を酸化物薄膜トランジスタ基板1の下側、図2の上側を酸化物薄膜トランジスタ基板1の上側として説明する。酸化物薄膜トランジスタ基板1は、下部に酸化物薄膜トランジスタ20を有し、酸化物薄膜トランジスタ20の上面には層間絶縁層8が設けられ、層間絶縁層8の上面には、画素電極9および保護膜10が同一層上に設けられている。
酸化物薄膜トランジスタ20について説明する。酸化物薄膜トランジスタ20は、ゲート電極3がソース電極5やドレイン電極6より下側に位置する、所謂「ボトムゲート型」の酸化物薄膜トランジスタである。酸化物薄膜トランジスタ20は、板状の基体2を有し、基体2の上面には、ゲート電極3が設けられている。そして、基体2とゲート電極3との上面を覆うように、ゲート絶縁層4が設けられている。ゲート絶縁層4の上面には、ソース電極5とドレイン電極6とが、所定の離間幅をもって互いに離間して設けられている。ソース電極5の上面のドレイン電極6に近い側の端部から、ドレイン電極6の上面のソース電極5に近い側の端部にわたって、酸化物半導体層7が連続して形成されている。酸化物半導体層7は、ソース電極5とドレイン電極6との間において、酸化物薄膜トランジスタ20のチャネル部71を形成する。チャネル部71は、ゲート絶縁層4を挟んでゲート電極3に対向している。
酸化物薄膜トランジスタ20の上面には、酸化物薄膜トランジスタ20を覆うように、層間絶縁層8が設けられている。層間絶縁層8の上面には、画素電極9と保護膜10とが互いに離間して設けられている。画素電極9は、層間絶縁層8を挟んでドレイン電極6と対向して設けられている。画素電極9とドレイン電極6との間には、層間絶縁層8を貫通するコンタクトホール11が設けられている。画素電極9は、コンタクトホール11を介して、ドレイン電極6と導通している。
保護膜10は、画素電極9と同一層に、画素電極9とは離間して設けられている。よって、保護膜10は、画素電極9とは絶縁状態にある。また、保護膜10は、層間絶縁層8を介して酸化物半導体層7に対向して位置している。
以下、酸化物薄膜トランジスタ基板1を構成する各要素の材質について説明する。
基体2について説明する。基体2は、表面が平坦である板状部材である。基体2の材質としては、各種材質が適用可能であるが、導電性の材質が採用される場合には、基体2の表面に絶縁膜が設けられる必要がある。基体2の材質として絶縁性の材質が用いられる場合には、ガラス基板や熱酸化膜付シリコン基板のほか、プラスチック基板が用いられる。基体2に可撓性を付与したい場合には、特に、基体2の材質としてプラスチックが採用される。プラスチックの材質としては、例えば、ポリエーテルスルホン(PES)、ポリエチレンテレフタレート(PET)、ポリイミド(PI)、ポリエチレンナフタレート(PEN)、ポリエーテルイミド(PEI)、ポリスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、ポリプロピレン(PP)等が挙げられる。基体2の耐水性を向上させる場合には、基体2の表面にSiOやSiNxなどからなるバリア膜が形成される。本実施形態では、基体2としてガラス基板が用いられる。
ゲート電極3について説明する。ゲート電極3の材質には、Au、Ag、Ni、Cu、Pd、Al、Mo、Cr、Ti、Ta、Pt、W(タングステン)等の金属単体、または少なくともいずれかの金属を含む複合体、酸化インジウムスズ(ITO)などの導電性酸化物、ポリエチレンジオキシチオフェン(PEDOT)等の導電性ポリマーが適用可能である。本実施形態のゲート電極3は、Tiからなる。
ゲート絶縁層4について説明する。ゲート絶縁層4は、絶縁物質により形成されている。絶縁物質として無機絶縁物質を採用する場合は、Al、SiO、SiN、TiO等が適用可能である。また、絶縁物質として有機絶縁物質を採用する場合は、PI(ポリイミド)、PMMA(ポリメチルメタクリレート)、PVP(ポリパラビニルフェノール)等が適用可能である。なお、ゲート絶縁層4の材質としては、絶縁性能、耐性の観点から、無機絶縁物質を採用する方がより好ましい。本実施形態のゲート絶縁層4は、SiOからなる。
ソース電極5およびドレイン電極6について説明する。ソース電極5及びドレイン電極6の材質には、Au、Ag、Ni、Cu、Pd、Al、Mo、Cr、Ti、Ta、Pt、W(タングステン)等の金属単体、または少なくともいずれかの金属を含む複合体、酸化インジウムスズ(ITO)などの導電性酸化物、ポリエチレンジオキシチオフェン(PEDOT)等の導電性ポリマーが適用可能である。本実施形態のソース電極5及びドレイン電極6は、Tiからなる。
酸化物半導体層7について説明する。酸化物半導体層7の材質は公知の酸化物半導体材料が採用可能であり、好ましくは、In、Ga、Znの少なくともいずれか1種の元素を含む酸化物半導体材料が採用される。In、Ga、Znの少なくともいずれか1種の元素を含む酸化物半導体材料としては、具体的には、InGaZnO、ZnO、ZnInO、Inが挙げられる。本実施形態の酸化物半導体層7は、InGaZnOからなる。
層間絶縁層8について説明する。層間絶縁層8は、酸化物薄膜トランジスタ20の上面を覆うように設けられている。層間絶縁層8の材質は、絶縁性を有する有機高分子であればよい。具体的には、ポリイミド(PI)、ポリアミド(PA)、ポリエステル(PE)、ポリビニルフェノール(PVP)、ポリビニルアルコール(PVA)、ポリ酢酸ビニル(PVAC)、ポリメチルメタクリレート(PMMA)、ポリウレタン(PUR)、ポリスルホン(PSF)、シアノエチルプルラン、エポキシ樹脂、フェノール樹脂、ベンゾシクロブテン樹脂、アクリル樹脂、または前記樹脂のポリマーアロイ、あるいは共重合樹脂を用いることができる。本実施形態の層間絶縁層8は、ポリビニルフェノール(PVP)が、メラニン樹脂により架橋される、架橋PVPから形成される。
画素電極9について説明する。画素電極9の材質には、Au、Ag、Ni、Cu、Pd、Al、Mo、Cr、Ti、Ta、Pt、W(タングステン)等の金属単体、または少なくともいずれかの金属を含む複合体、酸化インジウムスズ(ITO)などの導電性酸化物、ポリエチレンジオキシチオフェン(PEDOT)等の導電性ポリマーが適用可能である。本実施形態の画素電極9は、Tiからなる。
保護膜10の材質は、画素電極9と同一のものが用いられている。本実施形態の保護膜10は、Tiからなる。
次に、上記構造の酸化物薄膜トランジスタ基板1の製造工程について、図3から図9を参照して説明する。酸化物薄膜トランジスタ基板1の製造工程は、図3に示すように、酸化物薄膜トランジスタ20を形成するトランジスタ形成工程(S10)と、層間絶縁層8を形成する層間絶縁層形成工程(S5)と、コンタクトホール11を形成するコンタクトホール形成工程(S6)と、画素電極9および保護膜10を形成する画素電極・保護膜形成工程(S7)とを備えている。以下、各工程について詳細に説明する。
はじめに、トランジスタ形成工程(S10)について説明する。図3に示すように、トランジスタ形成工程(S10)は、ゲート電極3を形成するゲート電極形成工程(S1)と、ゲート絶縁層4を形成するゲート絶縁層形成工程(S2)と、ソース電極5およびドレイン電極6を形成するソース・ドレイン電極形成工程(S3)と、酸化物半導体層7を形成する半導体層形成工程(S4)とを備えている。
ゲート電極形成工程(S1)について説明する。ゲート電極形成工程(S1)では、図4に示すように、基体2の上面にゲート電極3を形成する。ゲート電極3の形成方法は、周知の各種方法が適用可能である。ゲート電極3の形成方法として、基体2の上面に、ゲート電極3を形成する材質の薄膜を形成した後、パターニングして不要部分を除去する方法が一般的であるが、製膜方法、パターニング方法に関しても、各種方法が適用可能である。製膜方法としては、たとえば、スパッタリング法、真空蒸着法、CVD法、めっき法などが適用可能である。パターニング法としては、たとえば、フォトリソグラフィ法などが適用可能である。
本実施形態では、基体2の上面にTi薄膜を形成した後、Ti薄膜のパターニングを行い、Tiからなるゲート電極3を形成した。Ti薄膜の形成は、スパッタリング法により行った。Ti薄膜のパターニングは、フォトリソグラフィ法により行った。
次に、ゲート絶縁層形成工程(S2)について説明する。ゲート絶縁層形成工程(S2)では、図5に示すように、ゲート電極3および基体2の上面に、ゲート絶縁層4を形成する。ゲート絶縁層4の形成方法には、周知の各種方法が適用可能である。本実施形態では、スパッタリング法を用いてSiOからなるゲート絶縁層4を形成した。
次に、ソース・ドレイン電極形成工程(S3)について説明する。ソース・ドレイン電極形成工程(S3)では、図6に示すように、ゲート絶縁層4の上面に、ソース電極5及びドレイン電極6を形成する。ソース電極5及びドレイン電極6の形成方法は、周知の各種方法が適用可能である。ソース電極5及びドレイン電極6を形成する材質の薄膜を形成した後、パターニングして不要部分を除去する方法が一般的であるが、製膜方法、パターニング方法に関しても、各種方法が適用可能である。具体的には、製膜方法としては、スパッタリング法、真空蒸着法、CVD法、めっき法などが適用可能である。パターニング法としては、フォトリソグラフィ法などが適用可能である。
本実施形態では、ゲート絶縁層4の上面にTi薄膜を形成した後、Ti薄膜のパターニングを行い、Tiからなるソース電極5およびドレイン電極6を形成した。Ti薄膜の形成は、スパッタリング法により行った。Ti薄膜のパターニングは、フォトリソグラフィ法により行った。
次に、半導体層形成工程(S4)について説明する。半導体層形成工程(S4)では、図7に示すように、ソース電極5及びドレイン電極6の間を埋めるように酸化物半導体層7を形成する。酸化物半導体層7の形成方法は、周知の各種方法が適用可能である。酸化物半導体層7の形成方法は、半導体薄膜を形成した後、パターニングして不要部分を除去する方法が一般的である。製膜方法としてはスパッタリング法が好適であるが、これに制限されるものではない。パターニング法としては、フォトリソグラフィ法等を用いることができる。
本実施形態では、まず、図6に示すゲート絶縁層4の上面、ソース電極5の上面、ドレイン電極6の上面を覆うように、InGaZnO膜を形成した。その後、InGaZnO膜をパターニングして不要部分を除去することにより、InGaZnOからなる酸化物半導体層7を形成した。InGaZnO膜の製膜は、スパッタリング法により行った。パターニングは、フォトリソグラフィ法を用いて行った。こうして、図7に示すように、ソース電極5及びドレイン電極6の間を埋めるように、InGaZnOからなる酸化物半導体層7を形成させることができる。以上説明したS1からS4の工程を経て、図7に示すように、酸化物薄膜トランジスタ20が形成される。
次に、層間絶縁層形成工程(S5)について説明する。層間絶縁層形成工程(S5)では、図8に示すように、酸化物薄膜トランジスタ20の上面を覆うように、層間絶縁層8を形成する。層間絶縁層8は、上述したように有機化合物から形成される。層間絶縁層8の形成方法に関しては特に限定するものではないが、塗布法を用いることがコストの面から好ましい。塗布法としては、各種方法が適用可能であり、具体的には、スピンコート法、スリットコート法、ディップコート法、スプレー法、ロールコート法、カーテンコート法、印刷法、液滴吐出法等のいずれをも用いることができる。
本実施形態では、PVP含有溶液を、スピンコート法により、酸化物薄膜トランジスタ20(図7参照)の上面を覆うように塗布した後、熱処理を行った。PVP含有溶液は、PVP、メラミン−ホルムアルデヒド、プロピレングリコールモノメチルエーテルアセテートの混合溶液であり、各材料の重量比は、PVP:メラミン−ホルムアルデヒド:プロピレングリコールモノメチルエーテルアセテート=1:2:10である。熱処理は、ホットプレートを用いて行い、70℃で10分間加熱した後、150℃で10分間加熱し、最後に200℃で30分間加熱することにより行った。
次に、コンタクトホール形成工程(S6)について説明する。コンタクトホール形成工程(S6)では、図9に示すように、層間絶縁層8を貫通するコンタクトホール11を形成する。コンタクトホール形成工程(S6)では、はじめに、コンタクトホール11に対応する箇所に開口部を備えたレジストマスクを、図8に示す層間絶縁層8の上面に形成する。そして、ドライエッチング法により、層間絶縁層8をエッチングする。こうして、図9に示すように、コンタクトホール11が形成される。
次に、画素電極・保護膜形成工程(S7)について説明する。画素電極・保護膜形成工程(S7)では、図2に示すように、層間絶縁層8の上面に、画素電極9および保護膜10を形成する。画素電極9および保護膜10の形成方法は、周知の各種方法が適用可能である。画素電極9および保護膜10を形成する材質の薄膜を形成した後、パターニングして不要部分を除去する方法が一般的であるが、製膜方法、パターニング方法に関しても、各種方法が適用可能である。具体的には、製膜方法としては、スパッタリング法、真空蒸着法、CVD法、めっき法などが適用可能である。パターニング法としては、フォトリソグラフィ法などが適用可能である。
本実施形態では、層間絶縁層8の上面にTi薄膜を形成した後、Ti薄膜のパターニングを行い、Tiからなる画素電極9および保護膜10を形成した。Ti薄膜の形成は、スパッタリング法により行った。Ti薄膜のパターニングは、フォトリソグラフィ法により行った。このように、画素電極・保護膜形成工程(S7)においては、画素電極9および保護膜10が同一工程で同時に形成される。
以上の工程を経て、図2に示す酸化物薄膜トランジスタ基板1を得ることができる。
上述の製造方法によって形成された酸化物薄膜トランジスタ基板1の性能評価を行った。以下、この性能評価について、図10を参照して説明する。
この性能評価では、比較例として、保護膜10を備えない酸化物薄膜トランジスタ基板1Aについても、性能評価を行った。比較例の酸化物薄膜トランジスタ基板1Aの構造は、保護膜10を備えていないこと以外は、酸化物薄膜トランジスタ基板1と同様である。また、酸化物薄膜トランジスタ基板1Aの製造工程は、画素電極・保護膜形成工程(S7)において、保護膜10が形成されないこと以外は、酸化物薄膜トランジスタ基板1の製造工程と同様である。すなわち、酸化物薄膜トランジスタ基板1Aの製造工程は、画素電極・保護膜形成工程(S7)において、形成されるTi薄膜パターンが異なること以外は、酸化物薄膜トランジスタ基板1の製造工程と同様である。
性能評価は、酸化物薄膜トランジスタ基板1の備える酸化物薄膜トランジスタ20、および酸化物薄膜トランジスタ基板1Aの備える酸化物薄膜トランジスタの電圧−電流特性を評価することにより行った。評価の指標には、電界効果移動度と、閾値電圧とを用いた。
電界効果移動度は、電圧−電流特性に基づいて、下記の式を用いて算出される。
ds=μCinW(V−Vth/2L
ただし、μは電界効果移動度、Idsは飽和領域においてソース・ドレイン間に流れる電流(以下、ドレイン電流)、Cinはゲート絶縁膜の単位面積当たりのキャパシタンス、Wはチャネル幅、Vはゲート電圧、Vthは閾値電圧、Lはチャネル長である。また、閾値電圧は、酸化物薄膜トランジスタにおいて、オフ状態からオン状態になるときの境界となるゲート電圧である。ソース電極5、ドレイン電極6間に所定の電圧を印加して、ゲート電圧を変化させた際にソース電極5、ドレイン電極6間に流れる電流を測定し、得られた値から、電界効果移動度と閾値電圧とを算出した。
性能評価の結果について説明する。なお、図10において、曲線Aは、酸化物薄膜トランジスタ基板1が備える酸化物薄膜トランジスタ20の電圧−電流特性を示し、曲線Bは、酸化物薄膜トランジスタ基板1Aが備える酸化物薄膜トランジスタの電圧−電流特性を示す。
図10に示す電圧−電流特性に基づいて、電界効果移動度と閾値電圧とを求めると、酸化物薄膜トランジスタ基板1の酸化物薄膜トランジスタ20では、電界効果移動度が29cm/Vs、閾値電圧が0.71Vであった(曲線A)。一方、比較例の酸化物薄膜トランジスタ基板1Aの酸化物薄膜トランジスタでは、電界効果移動度が27cm/Vs、閾値電圧が−10.0Vであった(曲線B)。これにより、酸化物薄膜トランジスタ基板1の酸化物薄膜トランジスタ20では、比較例の酸化物薄膜トランジスタ基板1Aの酸化物薄膜トランジスタに比べて、電界効果移動度が高く、かつ閾値電圧の絶対値が低いことが示された。
酸化物薄膜トランジスタ基板1では、酸化物半導体層7の上方を覆うように保護膜10が形成されているので、画素電極・保護膜形成工程におけるエッチング処理や洗浄処理において、水や酸や塩基が、層間絶縁層8を透過して酸化物半導体層7まで到達することがない。酸化物半導体層7に、水や酸や塩基が吸着してしまうと、酸化物薄膜トランジスタ基板1の性能が悪化することが知られている。酸化物薄膜トランジスタ基板1では、保護膜10を形成したことにより、水や酸や塩基が酸化物半導体層7に到達することを防止できるので、酸化物薄膜トランジスタ基板1の性能の悪化を防ぐことができる。
また、酸化物薄膜トランジスタ基板1では、保護膜10は、光透過率の低いTiにより形成されている。よって、上方からの光が、保護膜10を透過して酸化物半導体層7に照射されることを抑制できる。酸化物半導体層7に、バンドギャップ以上のエネルギーを有する光が照射されると、酸化物半導体層7中の電子が励起してしまい、キャリアが発生してしまう。この状態においては、キャリアの移動によって、所謂「漏れ電流」が生じてしまう。本実施形態の酸化物薄膜トランジスタ基板1では、上方からの光が保護膜10により遮断されるので、酸化物半導体層7に直接照射されることがない。よって、酸化物半導体層7中の電子が光励起することを防止して、漏れ電流が生じることを抑制できる。そのため、酸化物薄膜トランジスタ基板1の特性を安定化させることができる。
以上説明したように、第一実施形態の酸化物薄膜トランジスタ基板1は、層間絶縁層8の上面において、酸化物半導体層7の上方を覆う保護膜10を形成した。これにより、水や酸や塩基が、層間絶縁層8を透過して酸化物半導体層7まで到達することを抑制できる。酸化物半導体層7に水や酸や塩基が吸着することを防止できるので、酸化物薄膜トランジスタ基板1の特性を安定化させることができる。
また、保護膜10は光透過率の低いTiにより形成されているので、上方からの光が、保護膜10を透過して酸化物半導体層7に到達することを抑制できる。酸化物半導体層7に、上方から光が照射されることを抑制できるので、酸化物半導体層7中の電子が光励起してキャリアが発生してしまうことを防止できる。よって、漏れ電流が生じることを抑制して、酸化物薄膜トランジスタ基板1の特性を安定化させることができる。
また、保護膜10は、画素電極9と同一層にあるので、酸化物薄膜トランジスタ基板1の厚さを厚くすることなく、保護膜10を形成することができる。
また、層間絶縁層8は有機化合物を前駆体として、塗布法により形成されているので、層間絶縁層8を形成する際に、酸化物半導体層7にダメージを与えることがない。
また、保護膜10は、画素電極9と同一の工程で同時に形成することができるので、専用の装置や工程を用いなくても、保護膜10を形成できる。よって、簡単かつ安価に保護膜10を形成することができる。
次に、このような酸化物薄膜トランジスタ基板1を用いて形成された表示装置100について、図11を参照して説明する。なお、図11に示す表示装置100において、上側の面を表示装置100の上面とし、下側の面を表示装置100の下面とする。
本実施の形態の表示装置100は、電気泳動型の周知の表示パネルである。この表示装置100は、例えば、携帯電話や、電子ペーパや、デジタルスチルカメラなどの携帯用の電子機器に搭載される。表示装置100は、制御装置(図示外)に駆動制御されることによって種々の画像を表示できる。
表示装置100の断面構造について説明する。図11に示すように、表示装置100は、上述した酸化物薄膜トランジスタ基板1と、酸化物薄膜トランジスタ基板1に間隙をおいて対向する表示基板120とを備えている。表示基板120と酸化物薄膜トランジスタ基板1との間隙には、上方から見て格子状の隔壁32が配置されている。隔壁32によって区分けされた空間である複数の表示部30には、表示液40がそれぞれ封入されている。表示液40には、複数の白色帯電粒子50と、複数の黒色帯電粒子60とがそれぞれ分散している。表示基板120と、隔壁32と、表示部30と、表示液40とには、それぞれ周知の表示基板と隔壁と表示部と表示液とが用いられる。
以上説明したように、本実施形態における表示装置100では、酸化物薄膜トランジスタ基板1を用いた。酸化物薄膜トランジスタ基板1は、特性が安定しているため、表示装置100の色ムラや輝度ムラをなくすことができる。
上記実施形態において、基体2が、本発明の「絶縁層」に相当する。
なお、本発明の酸化物薄膜トランジスタ基板、酸化物薄膜トランジスタの製造方法、および表示装置は、上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
1 酸化物薄膜トランジスタ基板
2 基体
3 ゲート電極
4 ゲート絶縁層
5 ソース電極
6 ドレイン電極
7 酸化物半導体層
8 層間絶縁層
9 画素電極
10 保護膜
11 コンタクトホール
15 半導体デバイス
20 酸化物薄膜トランジスタ
71 チャネル部
100 表示装置
120 表示基板

Claims (6)

  1. 絶縁層と、
    前記絶縁層の上面に設けられたゲート電極と、
    前記ゲート電極を覆うように設けられたゲート絶縁層と、
    前記ゲート絶縁層上面に前記ゲート電極に対向して設けられ、チャネル部を形成する酸化物半導体層と、
    前記チャネル部を介して互いに離間して設けられたソース電極およびドレイン電極と、
    前記ゲート絶縁層と、前記酸化物半導体層と、前記ソース電極と、前記ドレイン電極とを覆うように設けられた層間絶縁層と、
    前記層間絶縁層の上面に設けられ、前記層間絶縁層を貫通するコンタクトホールを介して前記ドレイン電極に導通している画素電極と、
    前記チャネル部の上方の前記層間絶縁層の上面に前記画素電極とは離間して設けられ、かつ前記画素電極と同一材料から形成された保護膜と
    を備えたことを特徴とする酸化物薄膜トランジスタ基板。
  2. 前記保護膜は、金属単体もしくは金属化合物からなることを特徴とする請求項1に記載の酸化物薄膜トランジスタ基板。
  3. 前記保護膜は、前記酸化物半導体層のバンドギャップエネルギーに対応する波長以下の波長を有する光を吸収又は反射する金属または金属化合物からなることを特徴とする請求項2に記載の酸化物薄膜トランジスタ基板。
  4. 前記層間絶縁層は、有機化合物からなることを特徴とする請求項1から3のいずれかに記載の酸化物薄膜トランジスタ基板。
  5. 絶縁層の上面にゲート電極を形成するゲート電極形成工程と、
    前記ゲート電極を覆うようにゲート絶縁層を形成するゲート絶縁層形成工程と、
    前記ゲート絶縁層上面に、チャネル部としての酸化物半導体層を形成する酸化物半導体層形成工程と、
    前記チャネル部を介して互いに離間したソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
    前記ゲート絶縁層と、前記酸化物半導体層と、前記ソース電極と、前記ドレイン電極とを覆うように層間絶縁層を形成する層間絶縁層形成工程と、
    前記層間絶縁層を前記ドレイン電極に向けて貫通するコンタクトホールを形成するコンタクトホール形成工程と、
    前記層間絶縁層の上面に、前記コンタクトホールを介して前記ドレイン電極に導通する画素電極と、前記画素電極とは離間して前記チャネル部の上方に位置する保護膜とを、同一材料を用いて形成する画素電極・保護層形成工程と
    を備えたことを特徴とする酸化物薄膜トランジスタ基板の製造方法。
  6. 一対の基板間に帯電粒子が分散する液体が充填された電気泳動型の表示装置であって、
    前記一対の基板のうちの一方の基板は、請求項1から4のいずれかに記載の酸化物薄膜トランジスタ基板であることを特徴とする表示装置。
JP2009193823A 2009-08-25 2009-08-25 酸化物薄膜トランジスタ基板、その製造方法、および酸化物薄膜トランジスタ基板を用いた表示装置 Pending JP2011049192A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009193823A JP2011049192A (ja) 2009-08-25 2009-08-25 酸化物薄膜トランジスタ基板、その製造方法、および酸化物薄膜トランジスタ基板を用いた表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009193823A JP2011049192A (ja) 2009-08-25 2009-08-25 酸化物薄膜トランジスタ基板、その製造方法、および酸化物薄膜トランジスタ基板を用いた表示装置

Publications (1)

Publication Number Publication Date
JP2011049192A true JP2011049192A (ja) 2011-03-10

Family

ID=43835290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009193823A Pending JP2011049192A (ja) 2009-08-25 2009-08-25 酸化物薄膜トランジスタ基板、その製造方法、および酸化物薄膜トランジスタ基板を用いた表示装置

Country Status (1)

Country Link
JP (1) JP2011049192A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112834823A (zh) * 2020-12-30 2021-05-25 江苏大学 一种氧化物薄膜晶体管式的电阻测量计

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112834823A (zh) * 2020-12-30 2021-05-25 江苏大学 一种氧化物薄膜晶体管式的电阻测量计

Similar Documents

Publication Publication Date Title
WO2010026798A1 (ja) 酸化物薄膜トランジスタ、及びその製造方法
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
US8420457B2 (en) Thin film transistor and method of manufacturing the same
JP4550030B2 (ja) 有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置
KR102199696B1 (ko) 어레이 기판 및 이의 제조방법
US8541779B1 (en) Pixel structure of organic electroluminescence apparatus
US9236491B2 (en) High mobility field effect transistor with ZN containing active layer, display device, sensor, and method of manufacturing field effect transistor
JP5798626B2 (ja) 表示パネル装置及びその製造方法
JP2012256587A5 (ja)
WO2009150886A1 (ja) 酸化物薄膜トランジスタ、及びその製造方法
JP2007036248A (ja) 薄膜トランジスター基板と薄膜トランジスター基板の製造方法
JP5655277B2 (ja) 薄膜トランジスタおよびアクティブマトリクスディスプレイ
TW201417246A (zh) 薄膜電晶體及其製造方法、影像顯示裝置
TWI594432B (zh) 氧化物半導體元件、氧化物半導體元件的製造方法、顯示裝置及影像感測器
US10872934B2 (en) Display device and manufacturing method thereof
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びx線センサ
JP2018010231A (ja) 表示装置
JP2011049192A (ja) 酸化物薄膜トランジスタ基板、その製造方法、および酸化物薄膜トランジスタ基板を用いた表示装置
JP5217224B2 (ja) 薄膜トランジスタの製造方法
KR101785916B1 (ko) 유기 박막트랜지스터 및 그 제조방법 그리고 이를 구비하는 액정표시장치
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
KR102465442B1 (ko) 박막트랜지스터 어레이기판, 그를 포함하는 표시장치 및 그의 제조방법
JP2011066269A (ja) 酸化物薄膜トランジスタ、その製造方法、及び酸化物薄膜トランジスタを用いたディスプレイ
JPWO2018185967A1 (ja) 薄膜トランジスタ基板及びその製造方法
JP2017187526A (ja) 表示装置