TW201417246A - 薄膜電晶體及其製造方法、影像顯示裝置 - Google Patents

薄膜電晶體及其製造方法、影像顯示裝置 Download PDF

Info

Publication number
TW201417246A
TW201417246A TW102133198A TW102133198A TW201417246A TW 201417246 A TW201417246 A TW 201417246A TW 102133198 A TW102133198 A TW 102133198A TW 102133198 A TW102133198 A TW 102133198A TW 201417246 A TW201417246 A TW 201417246A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
thin film
film transistor
layer
protective layer
Prior art date
Application number
TW102133198A
Other languages
English (en)
Other versions
TWI618228B (zh
Inventor
Kodai Murata
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of TW201417246A publication Critical patent/TW201417246A/zh
Application granted granted Critical
Publication of TWI618228B publication Critical patent/TWI618228B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/236—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers using printing techniques, e.g. applying the etch liquid using an ink jet printer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明成膜出源極電極(5)與汲極電極(6)，並以塗佈法將半導體層(7)形成為與X軸方向(通道長度方向)平行的條帶形狀。繼而，將保護層(8)形成為與Y軸方向(通道寬度方向)平行的條帶形狀，其中Y軸方向與半導體層(7)正交。然後，以有機系溶劑、無機系溶劑、或是這些溶劑的混合溶液，除去半導體層(7)中的未被保護層(8)所覆蓋的部分。藉此，本發明以良好的對準精度來形成半導體層(7)與保護層(8)，且以簡便的製程來實現電晶體元件(50)間的電性分離。

Description

薄膜電晶體及其製造方法、影像顯示裝置
本發明關於一種薄膜電晶體及其製造方法、影像顯示裝置。
由於資訊技術的顯著發展，目前在筆記型電腦或手持資訊終端裝置等上會頻繁地進行資訊的傳接。眾所皆知，在不久的將來，一種不論位於何處均可溝通資訊的廣布(ubiquitous)社會將會來臨。在這種社會中，人們將希望有更輕便、薄型的資訊終端。現在半導體材料的主流是矽系，而製造方法一般而言使用微影技術。
另一方面，使用印刷技術來製造電子零件之可印刷電子設備受到注目。藉由使用印刷技術，可舉出以下優點：比起微影技術更為減低裝置或製造成本，並且因為不需要真空或高溫而可利用塑膠基板等。並且，其應用領域很廣，不僅限於薄型、輕便的可撓性顯示器，亦被認為可應用到RFID(Radio Frequency Identification，射頻識別)標籤或感測器等。如此，以廣布社會為目標，對於可印刷電子設備的研究是絕對必要的。
對於從溶液形成半導體層，可舉出旋轉塗佈法、浸漬法、噴墨法等。其中，在配置了複數個以旋轉塗佈法或浸 漬法等所製造出來的電晶體之電晶體陣列中，由於電流容易流過電晶體元件間或電晶體與像素電極之間的半導體層中，因此會有關閉(OFF)狀態下的電流(漏洩電流)值增大，導致開關比(ON/OFF比)降低的問題。
因此，例如在專利文獻1中，藉由使用噴墨法在希望的位置上形成半導體層，而實現電晶體元件間的電性分離。又，例如在專利文獻2中，藉由將半導體溶液注入源極電極、汲極電極之間的通道部，而實現電晶體元件間的電性分離。
[先行技術文獻] (專利文獻)
專利文獻1：日本特開2005-210086號公報。
專利文獻2：日本特開2004-80026號公報。
然而，在專利文獻2的方法中，為了將半導體溶液注入通道部，需要形成隔壁。因此，必須在電晶體的通常製作步驟之外，再另外增加隔壁材料的成膜及圖案化處理(patterning)的製程。
又，為了在薄膜電晶體之中謀求元件特性的提升與穩定化，必須進行電晶體元件間的電性分離。在專利文獻1、2的方法中，要針對每個電晶體元件形成電性分離的半導層體時，必須考慮到在2軸方向(例如X軸方向及Y軸方向)上的對準偏差而要求高精準度，因此製造的難易度較高。
於是，本發明是有鑑於這樣的事態而完成，其目的在於 提供一種薄膜電晶體及其製造方法、影像顯示裝置，該製造方法能夠高精準度且輕易地製造薄膜電晶體。
為了解決上述問題，本發明的一態樣之薄膜電晶體，具備基板與形成於前述基板上的複數個電晶體元件，該薄膜電晶體的特徵在於：前述各電晶體元件，具有：閘極電極，其被形成於前述基板上；閘極絕緣體層，其被形成於前述基板上且覆蓋前述閘極電極；源極電極和汲極電極，其被形成於前述閘極絕緣體層上；半導體層，其被形成為從前述源極電極上方起經由前述閘極絕緣體層上方而延伸到前述汲極電極上方；及保護層，其被形成於前述半導體層上；並且，前述保護層，被形成為跨經前述各電晶體元件的條帶形狀；在前述各電晶體元件中的從前述源極電極通到前述汲極電極的通道長度方向，或者在俯視圖(平面視圖)中的與該通道長度方向交叉的方向，前述半導體層的兩端的位置與前述保護層的兩端的位置一致。
本發明的另一態樣之薄膜電晶體，具備基板與形成於前述基板上的複數個電晶體元件，該薄膜電晶體的特徵在於：前述各電晶體元件，具有：閘極電極，其被形成於前述基板上；閘極絕緣體層，其被形成於前述基板上且覆蓋前述閘極電極；源極電極和汲極電極，其被形成於前述閘極絕緣體層上；半導體層，其被形成為從前述源極電極上方起經由前 述閘極絕緣體層上方而延伸到前述汲極電極上方；及保護層，其被形成於前述半導體層上；並且，前述保護層，在俯視圖中，被形成為與前述各電晶體元件中的從前述源極電極通到前述汲極電極的通道長度方向交叉，且跨經前述各電晶體元件的條帶形狀；在俯視圖中，於該通道長度方向，前述半導體層的兩端的位置與前述保護層的兩端的位置一致。
本發明的又一態樣之薄膜電晶體，具備基板與形成於前述基板上的複數個電晶體元件，該薄膜電晶體的特徵在於：前述各電晶體元件，具有：閘極電極，其被形成於前述基板上；閘極絕緣體層，其被形成於前述基板上且覆蓋前述閘極電極；源極電極和汲極電極，其被形成於前述閘極絕緣體層上；半導體層，其被形成為從前述源極電極上方起經由前述閘極絕緣體層上方而延伸到前述汲極電極上方；及保護層，其被形成於前述半導體層上；並且，前述保護層，被形成為與前述各電晶體元件中的從前述源極電極通到前述汲極電極的通道長度方向平行，且跨經前述各電晶體元件的條帶形狀；在俯視圖中，於與該通道長度方向交叉的方向，前述半導體層的兩端的位置與前述保護層的兩端的位置一致。
又，上述薄膜電晶體中，前述半導體層可由有機半導體材料所構成。
又，上述薄膜電晶體中，前述半導體層可由氧化物半導 體材料所構成。
又，上述薄膜電晶體中，前述保護層可由無機化合物所構成。
又，上述薄膜電晶體中，前述保護層可由有機物所構成。
又，上述薄膜電晶體中，前述保護層可由無機化合物與有機物的混合物所構成。
本發明的一態樣之薄膜電晶體的製造方法，是製造在基板上具有複數個電晶體元件之薄膜電晶體的方法，該製造方法的特徵在於具有以下步驟：於前述基板上形成閘極電極的步驟；以覆蓋前述閘極電極的方式，於前述基板上形成閘極絕緣體層的步驟；於前述閘極絕緣體層上形成源極電極和汲極電極的步驟；從前述源極電極上方起，經由前述閘極絕緣體層上方而延伸到前述汲極電極上方來形成半導體層的步驟；於前述半導體層上形成保護層的步驟；部分地除去前述半導體層，以在前述各電晶體元件之間電性分離的步驟；並且，在形成前述半導體層的步驟中，將該半導體層形成為跨經前述各電晶體元件的形成領域的條帶形狀；在形成前述保護層的步驟中，將該保護層形成為在俯視圖中與前述半導體層交叉，且跨經前述各電晶體元件的形成領域的條帶形狀；在部分地除去前述半導體層的步驟中，使用前述保護層作為遮罩，對該半導體層進行蝕刻。
又，上述薄膜電晶體的製造方法中，在形成前述半導體層的步驟中，可在與前述各電晶體元件中的從前述源極 電極通到前述汲極電極的通道長度方向平行的方向上，形成該半導體層。
又，上述薄膜電晶體的製造方法中，在形成前述半導體層的步驟中，於俯視圖中，可在與前述各電晶體元件中的從前述源極電極通到前述汲極電極的通道長度方向交叉的方向上，形成該半導體層。
又，上述薄膜電晶體的製造方法中，在形成前述半導體層的步驟中，可利用塗佈法來形成該半導體層。
又，上述薄膜電晶體的製造方法中，在形成前述保護層的步驟中，可利用塗佈法來形成該保護層。
又，上述薄膜電晶體的製造方法中，前述塗佈法，可為以下任一種：凸版印刷、凹版印刷、平版印刷、逆向平版印刷、網版印刷、噴墨、熱轉移印刷(thermal transfer printing)、分配器、旋轉塗佈、模具塗佈、微凹版塗佈、浸漬塗佈。
又，上述薄膜電晶體的製造方法中，在部分地除去前述半導體層的步驟中，可利用有機系溶劑、無機系溶劑、或是這些的混合溶液來洗掉該半導體層。
又，上述薄膜電晶體的製造方法中，在部分地除去前述半導體層的步驟中，可將該半導體層曝露於有機系溶劑、無機系溶劑、或是這些的混合溶液的蒸氣中來加以除去。
本發明的一態樣之影像顯示裝置，其特徵在於具備：上述薄膜電晶體；層間絕緣膜，其被形成於前述薄膜電晶體上；像素電極，其被形成於前述層間絕緣膜上，且與前 述汲極電極電性連接；及顯示媒體，其含有被形成於前述像素電極上的共通電極。
又，上述影像顯示裝置中，前述顯示媒體可為以下任一者：電泳型反射顯示裝置、透射型液晶顯示裝置、反射型液晶顯示裝置、半透射型液晶顯示裝置、有機EL(有機電致發光)顯示裝置、及無機EL顯示裝置。
根據本發明的一態樣，藉由在製造薄膜電晶體的過程中，將半導體層與保護層在彼此交叉的方向上形成為條帶形狀，可將對準的偏差抑制在1軸方向上。藉此，能夠以高精準度形成保護層。又，在形成保護層後，將半導層體中的從保護層下露出的部分除去。藉此，可容易且自動對準地進行電晶體元件間的電性分離。據此，可高精準度且容易地製造薄膜電晶體。
1、201、401‧‧‧基板
2、202、402‧‧‧閘極電極
3、203、403‧‧‧電容器電極
4、204、404‧‧‧閘極絕緣體層
5、205、405‧‧‧源極電極
6、206、406‧‧‧汲極電極
7、207、407‧‧‧半導體層
7a、207a‧‧‧通道部
8、208、408‧‧‧保護層
50、250、450‧‧‧電晶體元件
100、300、500‧‧‧薄膜電晶體
110、310‧‧‧層間絕緣膜
120、320‧‧‧像素電極
130、330‧‧‧共通電極
140、340‧‧‧顯示媒體
200、400‧‧‧影像顯示裝置
第1圖是表示本發明的第1實施形態之薄膜電晶體100的構成例的平面圖。
第2圖是沿A-B-C線切斷第1圖的剖面圖。
第3圖是沿D-E線切斷第1圖的剖面圖。
第4圖是依步驟順序表示薄膜電晶體100的製造方法的平面圖。
第5圖是依步驟順序表示薄膜電晶體100的製造方法的平面圖。
第6圖是依步驟順序表示薄膜電晶體100的製造方法的 平面圖。
第7圖是依步驟順序表示薄膜電晶體100的製造方法的平面圖。
第8圖是表示本發明的第1實施形態之影像顯示裝置200的構成例的剖面圖。
第9圖是表示本發明的實施形態之薄膜電晶體300的構成例的平面圖。
第10圖是沿A-B-C線切斷第9圖的剖面圖。
第11圖是沿D-E線切斷第9圖的剖面圖。
第12圖是依步驟順序表示薄膜電晶體300的製造方法的平面圖。
第13圖是依步驟順序表示薄膜電晶體300的製造方法的平面圖。
第14圖是依步驟順序表示薄膜電晶體300的製造方法的平面圖。
第15圖是依步驟順序表示薄膜電晶體300的製造方法的平面圖。
第16圖是表示本發明的實施形態之影像顯示裝置400的構成例的剖面圖。
第17圖是表示本發明的比較形態之薄膜電晶體500的構成例的平面圖。
第18圖是沿A′-B′-C′線切斷第17圖的剖面圖。
以下，一邊參照圖式一邊說明本發明的第1實施形態之薄膜電晶體。此外，在以下所說明的各圖中，對於具有相同構成的部分附加同樣符號，並省略重複的說明。
<第1實施形態> (構成)
第1圖是表示本發明的第1實施形態之薄膜電晶體100的構成例的平面圖(透視圖)。又，第2圖是在第1圖所示的薄膜電晶體100中，沿著A-B-C線將例如相當於1像素的部分(以下稱為電晶體元件)50切斷後的剖面圖。第3圖是沿著D-E線將電晶體元件50切斷後的剖面圖。此外，在第1圖中，為了避免圖式的複雜化，而省略掉閘極絕緣體層4的圖示。又，在第2圖中，示意性地以單一的連續剖面來表示A-B剖面及與其正交的B-C剖面。又，在第3圖中，在白圈中配置黑圈的記號，是示意性地表示從紙面的背側流向紙面的表側的電流。
如第1圖所示，本發明的第1實施形態之薄膜電晶體100，在相同基板上具備複數個電晶體元件50，這些電晶體元件50在俯視圖中被沿著縱方向及橫方向配置。如第2圖及第3圖所示，各電晶體元件50是底部閘極．底部接觸型，具有：形成於基板1上的閘極電極2和電容器電極3、形成於基板1上且覆蓋閘極電極2和電容器電極3之閘極絕緣體層4、形成於閘極絕緣體層4上的源極電極5和汲極電極6、被形成為從源極電極5上方起經由閘極絕緣體層4上方而延伸到汲極電極6上方之半導體層7、及形成於半導體層7上的保 護層8。
在此薄膜電晶體100中，保護層8被形成為跨經複數個電晶體元件50的條帶形狀。又，保護層8的條帶形狀，在俯視圖中，與各電晶體元件50中的從源極電極5通到汲極電極6的通道長度方向為正交。此處，所謂通道的長度方向，是指與半導體層7中流過的電流方向平行的方向，亦為與第1圖的A-B線平行的X軸方向。
又，在此薄膜電晶體100中，於俯視圖中，X軸方向中的半導體層7的兩端位置，與X軸方向中的保護層8的兩端位置一致。此處，所謂的一致，不僅包含端部完全一致的情況，亦包含保護層8從半導體層7上方稍微突出的情況。這是因為，根據後述的半導體層7的除去方法，除去液或除去蒸氣等會稍微侵入至被保護層8所包覆的半導體層7的內部，而稍微除去被保護層8所包覆的半導體層7。繼而，說明構成薄膜電晶體100的上述各部的材料。
基板1較佳為具有可撓性。基板1的材料，例如可舉出聚對苯二甲酸乙二酯(PET)、聚醯亞胺、聚醚碸(PES)、聚萘二甲酸乙二酯(PEN)、聚碳酸酯等的塑膠材料。石英等的玻璃基板或矽晶圓等亦可用來作為絕緣性基板，但若考慮到薄型化、輕便化、彈性化，則較佳為塑膠基板。又，若考慮到各製造製程中所使用的溫度等，則特佳為使用PEN或聚醯亞胺等來作為基板1。
基板1具有可撓性，可藉此形成具有彈性且輕便、薄型的薄膜電晶體100，並進一步可在使用薄膜電晶體100之裝置 中亦發揮這些優點。
閘極電極2、電容器電極3的材料並未特別加以限定，例如有金、鉑、鋁、鎳、銦錫氧化物(ITO)等的金屬或氧化物的薄膜，或是使聚(乙烯二氧噻吩)/聚苯乙烯磺酸(PEDOT/PSS)或聚苯胺等導電性高分子或金、銀、鎳等的金屬膠體粒子分散而成的溶液，或是使用銀等金屬粒子作為導電材料的厚膜糊等。
閘極絕緣體層4的材料，例如可使用聚乙烯苯酚、聚醯亞胺、聚甲基丙烯酸甲酯等高分子溶液、使氧化鋁或矽膠等粒子分散而成的溶液等。閘極絕緣體層4的形成方法，可使用旋轉塗佈法或模具塗佈法(die coating)等的方法。又，亦可將PET、PEN、PES等的薄膜作為閘極絕緣體層4來使m/4。又，亦可使用SiO2、SiN、SiON、Al2O3等各種絕緣材料，以濺鍍法、電漿CVD法、真空蒸鍍法等來加以形成。
源極電極5、汲極電極6的材料並未特別加以限定，例如有金、鉑、鋁、鎳、銦錫氧化物(ITO)等的金屬或氧化物的薄膜，或是使聚(乙烯二氧噻吩)/聚苯乙烯磺酸(PEDOT/PSS)或聚苯胺等導電性高分子或金、銀、鎳等的金屬膠體粒子分散而成的溶液，或是使用銀等金屬粒子作為導電材料的厚膜糊等。
此外，為了提高源極電極5與汲極電極6的功函數，亦可利用具有拉電子基之化合物來對源極電極5與汲極電極6的表面進行表面處理。用於源極電極5與汲極電極6的表面處理之具有拉電子基之化合物，並未特別加以限定，例如可 使用苯硫酚、氯苯硫酚、溴苯硫酚、氟苯硫酚、五氟苯硫酚、五氯苯硫酚、硝基苯硫酚、2-巰基-5-硝苯並咪唑、對氟癸硫醇、五氟硫酚、4-三氟甲基-2,3,5,6-四氟硫酚、5-氯-2-巰基苯並咪唑等硫醇化合物、二硫化二苯等的二硫化合物、二苯硫醚等的硫化合物、長鏈氟烷基矽烷等矽烷偶合劑等。
又，作為表面處理的方法，可舉出下列方法但不限定於這些方法：使用甲醇、乙醇、異丙醇等醇類等之溶劑來溶解、稀釋上述化合物而形成溶液，然後藉由浸漬在充滿此溶液的容器中來進行處理的方法；以噴霧器將此溶液噴附上去的噴霧法、以模具塗佈法或旋轉塗佈法等各種溼塗佈法來塗佈此溶液的方法；或是以蒸鍍等各種乾塗佈法等來積層上述化合物的方法。
作為具有拉電子基之化合物，較佳為硫醇化合物、二硫化合物、硫化物、矽烷偶合劑，因為上述化合物對源極電極與汲極電極的密著性較高。
並且，具有拉電子基之化合物，較佳為和源極電極5與汲極電極6化學性結合。若具有拉電子基之化合物，和源極電極5與汲極電極6具有化學性結合，則可在更長的期間中有效地維持住源極電極5與汲極電極6的功函數，而可得到一種即使隨時間經過仍然穩定的高載子注入效率之薄膜電晶體100，因此較佳。
半導體層7，較佳為例如由以有機物作為主成分的材料或以金屬氧化物作為主成分的材料所構成的有機半導體材料或氧化物半導體材料。由於有機半導體或氧化物半導體 可溶於一部分的有機溶劑，因此可利用印刷法來形成半導體層7。但是，亦可不使半導體材料溶解於溶劑中，而是以粒子的狀態分散，並印刷上分散液後，再藉由乾燥或焙燒來形成半導體層7。對於有機半導體材料，亦可使用聚噻吩、聚丙烯胺、茀雙噻吩共聚合物、及該等材料的衍生物之類的高分子系有機半導體材料，以及並五苯、並四苯、銅酞青素、苝、及該等材料的衍生物之類的低分子系有機半導體材料。然而，若考慮到低成本化、具彈性化、大面積化，則較佳為使用印刷法可應用的有機半導體材料。又，奈米碳管或富勒烯等碳化合物，或者是半導體奈米粒子分散液等，亦可用來作為半導體材料。又，氧化物半導體材料，可使用鋅、銦、鎵等的金屬鹽化物、金屬乙酸鹽、金屬硝酸鹽等。
保護層8的材料並未特別加以限定，例如是由以有機物作為主成分的材料、以無機化合物作為主成分的材料、或是以無機化合物與有機物的混合物作為主成分的材料所構成。一般作為保護層8來使用的材料，可舉出氟系樹脂、例如氟丙烯酸樹脂、含氟聚醯亞胺等的縮合系含氟聚合物、含氟醚系聚合物、含氟環狀醚系聚合物等。這些材料可以是全部置換為氟的全氟體，亦可將氟置換殘餘部置換成氯等的化合物。進而，亦可具有三氟甲烷取代基等。並且，另外還可舉出聚醯亞胺、聚醯胺、聚脂、聚乙烯苯酚、聚乙烯醇、環氧樹脂、苯環丁烯樹脂、苯酚樹脂、丙烯酸樹脂、及氟樹脂與這些材料的混合物等，但並不限定為這些材料。又，對於保護層8，可依需要而附加遮光性。
(製造方法)
繼而，說明第1圖所示的薄膜電晶體100的製造方法。
第4圖~第7圖是依步驟順序表示本發明的第1實施形態之薄膜電晶體100的製造方法的平面圖。此外，第4圖~第7圖中，為了避免圖式的複雜化，而省略掉閘極絕緣體層4的圖示。
首先，說明薄膜電晶體100的製造步驟的概要。如第4圖所示，在基板1上形成閘極電極2與電容器電極3。此處，例如將閘極電極2形成為與X軸方向平行的條帶形狀。繼而，在基板1上形成閘極絕緣體層4(未圖示)。然後，如第5圖所示，形成源極電極5和汲極電極6。
繼而，如第6圖所示，以與閘極電極2重疊的方式，將半導體層7形成為條帶形狀，該條帶形狀與X軸平行，且跨經各電晶體元件50的形成領域。半導體層7中的位於源極電極5與汲極電極6之間的部分，成為通道部7a。然後，如第7圖所示，將保護層8形成為條帶形狀，該條帶形狀在俯視圖中平行於與X軸方向正交的Y軸方向(亦即與第1圖中的D-E線平行的方向，且為通道的寬度方向)，且跨經各電晶體元件50的形成領域。此處，以覆蓋通道部7a的上方的方式來形成保護層8。然後，將此保護層8用來作為遮罩，蝕刻並除去半導體層7中的從保護層8下露出的部分。藉此，完成第1圖所示的薄膜電晶體100。
繼而，更詳細地說明上述各步驟。
本發明的第1實施形態中，較佳為在形成閘極電極2、電 容器電極3、源極電極5、汲極電極6、半導體層7及保護層8的步驟中，以印刷法來進行至少一個步驟。這是因為印刷法對於要以低成本來形成薄膜電晶體100是很有用的。例如，與使用真空蒸鍍法、濺鍍法、微影、蝕刻來形成閘極電極2、電容器電極3、源極電極5、汲極電極6、半導體層7及保護層8的情況相比，可削減步驟數量且不使用真空製程，藉此可降低成本。對於印刷法並未特別加以限定，例如可舉出凸版印刷、凹版印刷、平版印刷、逆向平版印刷、網版印刷、噴墨、熱轉移印刷、分配器、旋轉塗佈、模具塗佈、微凹版塗佈、浸漬塗佈等的塗佈法。
特別是，半導體層7的形成方法較佳為凸版印刷法。在使用有機半導體或氧化物半導體等的情況下，可藉由使用使上述半導體材料溶解而成的溶液或使上述半導體材料分散而成的溶液，並應用印刷法，但這些有機半導體溶液或氧化物半導體溶液，多半會因為其溶解度低等的原因而有較低的黏度。因此，可使用的印刷法被限制為凸版印刷法或噴墨法。噴墨法的情況中，由於墨的黏度相當低，要形成細微圖案時必須設法使溶液不要散開，因此一般而言必須藉由微影或網版印刷法等預先設置堤坊(bank)。另一方面，利用凸版印刷法由於不需要這樣的堤坊，因而更佳。
又，保護層8也與半導體層7同樣，較佳為利用凸版印刷法所形成。如第6圖所示，半導體層7，較佳為作成跨經複數個通道部(源極電極與汲極電極之間)的條帶形狀。藉此，相較於點狀，能夠以高產量且高對準精度來製造薄膜電 晶體100，且能夠製造出一種電晶體元件間的偏差較小且開關比(ON/OFF比)較高的薄膜電晶體100。
若將半導體層形成為孤立圖案的小點狀，則當從薄膜電晶體100的上部觀察二維圖像時，在X軸方向與Y軸方向的兩軸方向上會產生對準偏差(這是來自於因為版體不佳或噴嘴孔堵塞所導致的轉移不佳或吐出不佳)，而使得要確保對準精度變得困難，而導致良率變差，因此較佳為形成為條帶形狀。藉由形成為條帶狀，可將對準的偏差抑制在一側的軸方向上，而提高對準精度，並可製造出良率高的薄膜電晶體100。特別在製造大面積的薄膜電晶體100的情況下，可獲得顯著的效果。
又，例如在底部接觸型構造中，以溼製程形成點狀半導體層的情況下，有可能會發生通道部未能良好形成的缺陷，這是來自於電極表面的可溼性比絕緣膜表面高，因此通道部的半導體層被朝向電極部或配線吸引過去而使得膜厚不足等。於是，由於將半導體層作成條帶形狀可增加半導體溶液的量，而可良好地形成通道部。又，在考慮到半導體層的密著性的情況下，若將點狀與條帶形狀進行比較，由於條帶形狀與基板的接觸面積較大，可提高與半導體層的密著性。
半導體層7，形成為與X軸方向平行的條帶形狀。此時，若利用第5圖的Y軸方向的位置對準，而使半導體層7與閘極電極2的至少一部分重疊，則可確保源極電極5與汲極電極6之間的導通，因此可使薄膜電晶體100的良率提升。
相對而言，如後述之第17圖所示，在半導體層被形成為 與Y軸方向平行的條帶形狀的情況下，若半導體層朝左右其中一側偏離，則源極電極或汲極電極就不再與半導體層接觸，而無法在通道部導通，因此有良率降低的可能。因此，第17圖及第18圖所示的比較形態，會比本發明的第1實施形態要求更嚴謹的位置對準精度。
條帶形狀的半導體層7的寬度並未特別加以限定，在第7圖中，由於從半導體層7下露出的部分(也就是未被保護層8覆蓋的部分)被除去，可形成到汲極電極6中的與像素電極導通的部分(即電容器電極3存在的部分)為止。但是，若形成為寬度達到接觸相鄰的電晶體元件的半導體層、源極電極、汲極電極、或像素電極，則由於保護層8是被形成為跨經相鄰的電晶體元件，因此會擔心由於保護層8下部的半導體層7而在相鄰的電晶體元件間發生漏洩電流。因此，條帶形狀的半導體層的寬度，較佳為在不與相鄰的半導體層、源極電極、或汲極電極接觸的寬度以下。
此外，半導體層7的條帶形狀，只要在上述寬度的允許範圍內或在材料費不會浪費的範圍內，那麼盡可能使其更寬，將可抑制對準的要求精準度在較低的程度。
繼而，如第7圖所示，覆蓋薄膜電晶體100之保護層8，較佳為作成以與複數個半導體層7正交的方式跨設的條帶形狀。藉此，可防止半導體層7的特性劣化，並製造一種對準精度良好且容易進行電晶體元件間的電性分離的薄膜電晶體100。
若將保護層8形成為孤立圖案的小點狀，則當從薄 膜電晶體100的上部觀察二維圖像時，在X軸方向與Y軸方向的兩軸方向上會產生對準偏差(這是來自於因為版體不佳或噴嘴孔堵塞所導致的轉移不佳或吐出不佳)，而使得要確保對準精度變得困難，而導致良率變差，因此較佳為形成為條帶形狀。藉由形成為條帶狀，可將對準的偏差抑制在一側的軸方向上，而提高對準精度，並可製造出良率高的薄膜電晶體100。特別在製造大面積的薄膜電晶體100的情況下，可獲得顯著的效果。
條帶形狀的保護層8的寬度並未特別加以限定，較佳為設置成不與像素電極接觸的寬度，且必須被形成為位於至少覆蓋通道部的位置。
在第7圖中，假如保護層8接觸到汲極電極6中的與像素電極導通的部分(也就是電容器電極3存在的部分)，則有可能會造成開口率減少或者阻礙對像素電極的導通。又，即使被形成到相鄰的汲極電極6中的與像素電極導通的部分，仍然有可能會產生相同的問題。因此，保護層8的寬度，較佳為不與該電晶體元件50的汲極電極6以及相鄰的電晶體元件50的汲極電極6接觸的寬度以下。
此外，保護層8的條帶形狀，只要在上述寬度的允許範圍內或在材料費不會浪費的範圍內，那麼盡可能使其更寬，將可抑制對準的要求精準度在較低的程度。
繼而，第7圖中，在形成保護層8後，藉由除去半導體層7中的從保護層8下露出的部分，與相鄰的電晶體元件50電性分離。部分地除去半導體層7的方法，可藉由塗佈 可溶解半導體層7的溶劑(例如有機系溶劑、無機系溶劑、或者這些的混合溶液)，或者曝露於這樣的溶劑蒸氣中來加以除去，亦可藉由乾蝕刻、電漿處理、UV(紫外線)處理等的乾處理來加以除去。進而，不僅可除去半導體層7中的未被保護層8覆蓋的部分，亦可施加使其失去半導體活性而失去導電性的處理。此時，當然要進行不讓保護層8被除去的處理。
藉由對形成有薄膜電晶體100的基板1進行這些處理，相較於雷射或擦取等需要對準的電晶體元件分離方法，可簡便地進行。
又，藉由這些處理，在X軸方向中的半導體層7兩端的位置，於俯視圖中，與同方向中的保護層8兩端的位置成為一致。亦即，將X軸方向中的半導體層7的末端作為半導體層7的端部的情況下，半導體層7的端部被形成為與保護層8的寬度方向(亦即短邊方向)的端部一致。
(第1實施形態的功效)
根據本發明的第一實施形態，藉由在製造薄膜電晶體100的過程中，將半導體層7形成為與X軸方向平行且跨經各電晶體元件50的形成領域的條帶形狀，可將對準的偏差抑制在Y軸方向的1軸上。又，藉由將保護層8形成為與Y軸方向平行且跨經各電晶體元件50的形成領域的條帶形狀，可將對準的偏差抑制在X軸方向的1軸上。藉此，能夠以高精準度形成半導體層7或保護層8。
又，在形成保護層8後，使用有機溶劑、無機溶劑或是這些的混合溶液，除去半導體層7中的從保護層8下露出的 部分。藉此，可容易且自動對準地進行電晶體元件50間的電性分離。據此，可高精準度且容易地製造薄膜電晶體100。
本實施形態的功效，特別在於一種在半導體層的對準精度上表現優異的構造。
(變化例)
此外，本發明的第1實施形態之薄膜電晶體100，可將相當於1像素的電晶體元件50複數配置成矩陣狀而用來作為薄膜電晶體陣列。在薄膜電晶體陣列的情況下，可依需要而形成層間絕緣膜、上部像素電極、氣體障壁層、平坦化膜、或遮光膜等。薄膜電晶體陣列，可用來作為影像顯示裝置。
第8圖是表示本發明的第1實施形態之影像顯示裝置200的構成例的剖面圖。如第8圖所示，此影像顯示裝置，例如具備：上述電晶體(薄膜電晶體陣列)100、形成於薄膜電晶體100上的層間絕緣膜110、形成於層間絕緣膜110上且與汲極電極6電性連接之像素電極120、及包含已形成於像素電極120上的共通電極130之顯示媒體140。作為顯示媒體140,例如可舉出電泳型反射顯示裝置等的電子紙、有機EL(電致發光)顯示裝置、無機EL顯示裝置、透射型液晶顯示裝置、反射型液晶顯示裝置、半透射型液晶顯示裝置等。
(第2實施形態) (構成)
第9圖是表示本發明的第2實施形態之薄膜電晶體300的構成例的平面圖(透視圖)。又，第10圖是在第9圖所示的薄膜電晶體300中，沿著A-B-C線將例如相當於1像素的部 分(以下稱為電晶體元件)250切斷後的剖面圖。第11圖是沿著D-E線將電晶體元件250切斷後的剖面圖。此外，在第9圖中，為了避免圖式的複雜化，而省略掉閘極絕緣體層204的圖示。又，在第10圖中，示意性地以單一的連續剖面來表示A-B剖面及與其正交的B-C剖面。又，在第11圖中，在白圈中配置黑圈的記號，是示意性表示從紙面的背側流向紙面的表側的電流。
如第9圖所示，本發明的第2實施形態之薄膜電晶體300，在相同基板上具備複數個電晶體元件250，這些電晶體元件250在俯視圖中被沿著縱方向及橫方向配置。如第10圖及第11圖所示，各電晶體元件250是底部閘極．底部接觸型，具有：形成於基板201上的閘極電極202和電容器電極203、形成於基板201上且覆蓋閘極電極202和電容器電極203之閘極絕緣體層204、形成於閘極絕緣體層204上的源極電極205和汲極電極206、被形成為從源極電極205上方起經由閘極絕緣體層204上方而延伸到汲極電極206上方之半導體層207、及形成於半導體層207上的保護層208。
在此薄膜電晶體300中，保護層208被形成為跨經複數個電晶體元件250的條帶形狀。又，保護層208的條帶形狀，在俯視圖中，與各電晶體元件250中的從源極電極205通到汲極電極206的通道長度方向為平行。此處，所謂通道的長度方向，是指與半導體層207中流過的電流方向平行的方向，亦為與第9圖的A-B線平行的X軸方向。
又，在此薄膜電晶體300中，於俯視圖中，與X軸 方向在俯視圖中為正交的Y軸方向(也就是與第9圖的D-E線平行的方向，且為通道寬度方向)中的半導體層7的兩端位置，與Y軸方向中的保護層208的兩端位置一致。此處，所謂的一致，不僅包含端部完全一致的情況，亦包含保護層208從半導體層207上方稍微突出的情況。這是因為，根據後述的半導體層207的除去方法，除去液或除去蒸氣會稍微侵入至被保護層208所包覆的半導體層207的內部，而稍微除去被保護層208所包覆的半導體層207。繼而，說明構成薄膜電晶體300的上述各部的材料。
基板201較佳為具有可撓性。基板201的材料，例如可使用與在第1實施形態說明過的基板1相同種類的材料。基板201具有可撓性，可藉此形成具有彈性且輕便、薄型的薄膜電晶體300，並進一步可在使用薄膜電晶體300的裝置中亦發揮這些優點。
閘極電極202、電容器電極203的材料並未特別加以限定，例如可分別使用與在第1實施形態說明過的閘極電極2、電容器3相同種類的材料。作為閘極絕緣體層204的材料，並未特別加以限定，例如可使用與在第1實施形態說明過的閘極絕緣體層4相同種類的材料。又，閘極絕緣體層204的形成方法，例如與閘極絕緣體層4的形成方法相同。
源極電極205、汲極電極206的材料並未特別加以限定，例如可分別使用與在第1實施形態說明過的源極電極5、汲極電極6相同種類的材料。此外，為了提高源極電極205與汲極電極206的功函數，亦可利用具有拉電子基之化合物 來對源極電極205與汲極電極206的表面進行表面處理。用於源極電極205與汲極電極206的表面處理之具有拉電子基之化合物，並未特別加以限定，例如可使用與在第1實施形態說明過的用於源極電極5與汲極電極6的表面處理的化合物相同種類的化合物。又，表面處理的方法亦未加以限定，例如可舉出與在第1實施形態說明過的源極電極5與汲極電極6的表面處理方法相同的方法。
作為具有拉電子基之化合物，較佳為硫醇化合物、二硫化合物、硫化物、矽烷偶合劑，因為上述化合物對源極電極與汲極電極的密著性較高。並且，具有拉電子基之化合物，較佳為和源極電極205與汲極電極206化學性結合。若具有拉電子基之化合物，和源極電極205與汲極電極206具有化學性結合，則可在更長的期間中有效地維持源極電極205與汲極電極206的功函數，而可得到即使隨時間經過仍然穩定的高載子注入效率之薄膜電晶體300，因此較佳。
半導體層207，例如可由與在第1實施形態說明過的半導體層7相同的材料所構成，且利用例如印刷法等的相同方法來形成。保護層208的材料並未特別加以限定，例如可使用與在第1實施形態說明過的保護層8相同種類的材料。又，與保護層8相同，保護層208亦可依需要而附加遮光性。
(製造方法)
繼而，說明第9圖所示的薄膜電晶體300的製造方法。
第12圖~第15圖是依步驟順序表示本發明的第2實施 形態之薄膜電晶體300的製造方法的平面圖。此外，第12圖~第15圖中，為了避免圖式的複雜化，而省略掉閘極絕緣體層204的圖示。
首先，說明薄膜電晶體300的製造步驟的概要。
如第12圖所示，在基板201上形成閘極電極202與電容器電極203。此處，例如將閘極電極202形成為與X軸方向平行的條帶形狀。繼而，在基板201上形成閘極絕緣體層204(未圖示)。然後，如第13圖所示，形成源極電極205及汲極電極206。
繼而，如第14圖所示，以與閘極電極202重疊的方式，將半導體層207形成為條帶形狀，該條帶形狀與X軸正交(即與Y軸平行)，且跨經各電晶體元件250的形成領域。半導體層207中的位於源極電極205與汲極電極206之間的部分，成為通道部207a。然後，如第15圖所示，將保護層208形成為條帶形狀，該條帶形狀平行於X軸方向，且跨經各電晶體元件250的形成領域。此處，以覆蓋通道部207a的上方的方式來形成保護層208。然後，將此保護層208用來作為遮罩，蝕刻並除去半導體層207中的從保護層208下露出的部分。藉此，完成第9圖所示的薄膜電晶體300。
繼而，更詳細地說明上述各步驟。
本發明的第2實施形態中，較佳為在形成閘極電極202、電容器電極203、源極電極205、汲極電極206、半導體層207及保護層208的步驟中，以印刷法來進行至少一步驟。如此作的理由與第1實施形態相同，是因為印刷法對於要以低成 本來形成薄膜電晶體300是很有用的。特別是，半導體層207的形成方法較佳為凸版印刷法。
又，保護層208也與半導體層207同樣，較佳為利用凸版印刷法所形成。如第14圖所示，半導體層207，較佳為作成跨經複數個通道部(源極電極與汲極電極之間)的條帶形狀。藉此，與第1實施形態相同，相較於點狀，能夠以高產量且高對準精度來製造薄膜電晶體300，且能夠製造出一種電晶體元件間的偏差較小且開關比(ON/OFF比)較高的薄膜電晶體300。
半導體層207，形成為與Y軸方向平行的條帶形狀。此時，半導體層207會產生被形成為不穿越源極電極205和汲極電極206的場所(也就是源極電極205與汲極電極206之間的電流所流過的場所)，本發明人，發現在此時，半導體層207展現出高遷移率。
半導體層207的膜，被形成為不穿越源極電極205和汲極電極206的場所，由於印刷前後的被印刷區域是平坦的閘極絕緣體層204，因此根據塗液的水平度(調平度)或閘極絕緣體層204的平坦性，被印刷的膜的平坦性會變高。
此處，已知半導體層的特性是根據半導體層的結晶性而定，上述現象被認為是由於本第2實施形態中的半導體層207被形成為不穿越源極電極205及汲極電極206的場所的平坦性高，因此結晶性會變高，並且由於此場所為電流所流過的場所，因此半導體層207展現出高遷移率。
相對而言，在半導體層為與流過源極電極及汲極電極之 間的電流方向平行的條帶形狀的情況，亦即半導體層被形成為穿越源極電極及汲極電極的情況下，有可能因為電極的段差而導致的塗液水平度不佳，或是被印刷場所從電極變成閘極絕緣體層，使被印刷的膜的平坦性降低，而使半導體層的結晶性或遷移率降低。
此外，電流是流過源極電極205及汲極電極206之間。因此，與流過源極電極205及汲極電極206之間的電流方向正交(即與Y軸方向平行)的條帶形狀，由於會與源極電極205及汲極電極206的端部平行，可將半導體層207形成為不穿越源極電極205及汲極電極206。
相對而言，與流過源極電極及汲極電極之間的電流方向平行的條帶形狀，由於與源極電極及汲極電極的端部正交，半導體層會被形成為穿越源極電極及汲極電極。
條帶形狀的半導體層207的寬度並未特別加以限定，第15圖中，由於從半導體層207下露出的部分(也就是未被保護層208覆蓋的部分)被除去，可形成到汲極電極206中的與像素電極導通的部分(即電容器電極203存在的部分)為止。但是，若形成為寬度達到接觸相鄰的電晶體元件的半導體層、源極電極、汲極電極、或像素電極，則由於保護層208是被形成為跨經相鄰的電晶體元件，因此會擔心根據保護層208下部的半導體層207而在相鄰的電晶體元件間發生漏洩電流。因此，條帶形狀的半導體層的寬度，較佳為在不與相鄰的半導體層、源極電極、汲極電極、或像素電極接觸的寬度以下。
此外，半導體層207的條帶形狀，只要在上述寬度的允許範圍內或在材料費不會浪費的範圍內，那麼盡可能使其更寬，將可抑制對準的要求精準度在較低的程度。
繼而，如第15圖所示，覆蓋薄膜電晶體300的保護層208，較佳為作成以與複數個半導體層207正交的方式跨設的條帶形狀。藉此，可防止半導體層207的特性劣化，並製造對準精度良好且容易進行電晶體元件間的電性分離的薄膜電晶體300。
將保護層208形成為孤立圖案的小點時的缺點，與形成為條帶形狀的優點，與在第1實施形態所說明過的保護層8的情況相同。條帶形狀的保護層208的寬度並未特別加以限定，較佳為設置成不與像素電極接觸的寬度，且必須被形成為位於至少覆蓋通道部的位置。
在第15圖中，假如保護層208接觸到汲極電極206中的與像素電極導通的部分(也就是電容器電極203存在的部分)，有可能會造成開口率減少或者阻礙對像素電極的導通。又，即使被形成到相鄰的汲極電極206中的與像素電極導通的部分，仍然有可能會產生相同的問題。因此，保護層208的寬度，較佳為不與該電晶體元件250的汲極電極206及相鄰的電晶體元件250的汲極電極206接觸的寬度以下。
此外，保護層208的條帶形狀，只要在上述寬度的允許範圍內或在材料費不會浪費的範圍內，那麼盡可能使其更寬，將可抑制對準的要求精準度在較低的程度。
繼而，在第15圖中，在形成保護層208後，藉由除 去半導體層207中的從保護層208下露出的部分，與相鄰的電晶體元件250電性分離。部分地除去半導體層207的方法，例如與在第1實施形態所說明過的部分地除去半導體7的方法相同。進而，不僅可除去半導體層207中的未被保護層208覆蓋的部分，亦可施加使其失去半導體活性而失去導電性的處理。此時，當然要進行不讓保護層208被除去的處理。
藉由對形成有薄膜電晶體300的基板201進行這些處理，相較於雷射或擦取等需要對準的電晶體元件分離方法，可簡便地進行。
又，藉由這些處理，在Y軸方向中的半導體層207兩端的位置，於俯視圖中，與同方向中的保護層208兩端的位置成為一致。亦即，將Y軸方向中的半導體層207的末端作為半導體層207的端部的情況下，半導體層207的端部被形成為與保護層208的寬度方向(亦即短邊方向)的端部一致。
(第2實施形態的功效)
根據本發明的第2實施形態，藉由在製造薄膜電晶體300的過程中，將半導體層207形成為與Y軸方向平行且跨經各電晶體元件250的形成領域的條帶形狀，可將對準的偏差抑制在X軸方向的1軸上。又，藉由將保護層208形成為與X軸方向平行且跨經各電晶體元件250的形成領域的條帶形狀，可將對準的偏差抑制在Y軸方向的1軸上。藉此，能夠以高精準度形成半導體層207或保護層208。
又，在形成保護層208後，使用有機溶劑、無機溶劑或是這些的混合溶液，除去半導體層207中的從保護層208 下露出的部分。藉此，可容易且自動對準地進行電晶體元件250間的電性分離。據此，可高精準度且容易地製造薄膜電晶體300。
本實施形態的功效，特別在於一種在半導體層的切換性能上表現優異的構造。
(變化例)
此外，本發明的第2實施形態中，亦可應用於在第1實施形態所說明過的變化例。
第16圖是表示本發明的第2實施形態之影像顯示裝置400的構成例的剖面圖。如第16圖所示，此影像顯示裝置400，例如具備：上述電晶體(薄膜電晶體陣列)300、形成於薄膜電晶體300上的層間絕緣膜310、形成於層間絕緣膜310上且與汲極電極206電性連接之像素電極320、及包含已形成於像素電極320上的共通電極330之顯示媒體340。顯示媒體340，例如可舉出電泳型反射顯示裝置等的電子紙、有機EL(電致發光)顯示裝置、無機EL顯示裝置、透射型液晶顯示裝置、反射型液晶顯示裝置、半透射型液晶顯示裝置等。
<比較形態>
第17圖是表示本發明的比較形態之薄膜電晶體500的構成例的平面圖。又，第18圖是在第17圖所示的薄膜電晶體100中，沿著A′-B′-C′線將例如相當於1像素的部分(以下稱為電晶體元件)450切斷後的剖面圖。
此外，在第17圖中，為了避免圖式的複雜化，而省略掉閘極絕緣體層404的圖示。又，在第18圖中，示意性地以單 一的連續剖面來表示A′-B′剖面及與其正交的B′-C′剖面。
如第17圖所示，本發明的比較形態之薄膜電晶體500，在相同基板上具備複數個電晶體元件450，這些電晶體元件450在俯視圖中被沿著縱方向及橫方向配置。如第18圖所示，各電晶體元件450是底部閘極．底部接觸型，具有：形成於基板401上的閘極電極402和電容器電極403、形成於基板401上且覆蓋閘極電極402和電容器電極403之閘極絕緣體層404、形成於閘極絕緣體層404上的源極電極405和汲極電極406、被形成為從源極電極405上方起經由閘極絕緣體層404上方而延伸到汲極電極406上方之半導體層407、及形成於半導體層407上的保護層408。
如第17圖所示，在此薄膜電晶體500中，半導體層407與保護層408均被形成為與X軸方向平行的條帶形狀。半導體層407與保護層408被配置成互相平行，而未交叉。
[實施例] <第1實施例> (實施例1)
本發明人，如第6圖所示，以塗佈法將半導體層7形成為條帶形狀，並如第7圖所示將保護層8在與半導體層7正交的方向上形成為條帶形狀。然後，將半導體層7中的從保護層8下露出的部分(也就是未被保護層8所覆蓋的部分)除去，藉此製作出進行過元件分離的薄膜電晶體陣列(實施例1)。
以下說明實施例1中所進行的底部閘極．底部接觸型薄 膜電晶體的製造方法。首先，作為基板1的材料，使用帝人杜邦製的聚萘二甲酸乙二酯(PEN)，厚度125μm。
繼而，作為閘極電極2、電容器電極3的材料，使用住友電工製的奈米銀與Aldrich製的聚乙二醇#200以重量比8：1混合而成的奈米銀墨。藉由逆向平版印刷將奈米銀墨印刷於PEN基板1上，以180℃烘烤1小時，形成閘極電極2。
繼而，作為閘極絕緣體層4的材料，使用Aldrich製的使10重量%的聚乙烯苯酚溶解於環己酮中而成的溶液。藉由模具塗佈法來塗佈閘極絕緣體層的溶液，以180℃乾燥1小時而形成。
繼而，作為源極電極5及汲極電極6的材料，使用住友電工製的奈米銀與Aldrich製的聚乙二醇#200以重量比8：1混合而成的奈米銀墨。藉由逆向平版印刷來印刷奈米銀墨，以180℃乾燥1小時，形成源極電極5及汲極電極6。
繼而，半導體層7的材料，使用以Merck製的Lisicon SP200具有1.0重量%的方式將其溶解於四氫化萘(關東化學製)中而成的溶液。半導體層7，由於是使用凸版印刷法來形成，使用感光性樹脂凸版、150線的網紋轆來作為凸版，將半導體層7的溶液，以與流過通道部的電流方向成為水平方向的方式來印刷，並以100℃乾燥60分鐘而形成。
繼而，使用將聚乙烯醇(Aldrich製)以5重量%溶解於純水中而成的墨來作為密封材料，在與半導體層7正交的方向上形成保護層8。
繼而，以甲苯洗掉半導體層7中的未被保護層8所覆蓋 的部分，藉此進行元件的分離。在實施例1中，可縮小關閉狀態下的電流(漏洩電流)值。
(實施例2)
以到形成保護層8為止的步驟均與實施例1完全相同的方法，作出薄膜電晶體。繼而，將半導體層7中的未被保護層8所覆蓋的部分曝露在甲苯蒸氣中以除去該部分，藉此進行元件的分離(實施例2)。在實施例2中，可縮小關閉狀態下的電流(漏洩電流)值。
(實施例3)
使用In-Ga-Zn-O系氧化物溶液作為半導體層7的材料。半導體層7，由於是使用凸版印刷法來形成，使用感光性樹脂凸版、150線的網紋轆來作為凸版，將半導體層7的溶液，以與流過通道部的電流方向成為水平方向的方式來印刷，並以350℃於熱板進行30分鐘退火處理而形成。到形成保護層8為止的製程中，除了半導體層7的形成製程以外，以與實施例1完全相同的方式來作出薄膜電晶體。繼而，以鹽酸洗掉半導體層7中的未被保護層8所覆蓋的部分，藉此進行元件的分離(實施例3)。在實施例3中，可縮小關閉狀態下的電流(漏洩電流)值。
(實施例4)
到形成保護層8為止的步驟，以與實施例3完全相同的方法來作出薄膜電晶體。繼而，將半導體層7中的未被保護層8所覆蓋的部分曝露在鹽酸蒸氣中以除去該部分，藉此進行元件的分離(實施例4)。在實施例4中，可縮小關閉狀態下 的電流(漏洩電流)值。
(比較例1)
到形成條帶形狀的保護層8的步驟為止，與實施例1相同。在比較例1中，不除去半導體層7中的未被保護層8所覆蓋的部分，而不進行元件的分離。在比較例1中，關閉狀態下的電流(漏洩電流)變高。
(比較例2)
到形成保護層8為止的步驟，以與實施例3完全相同的方法來作出薄膜電晶體。在比較例2中，不除去半導體層7中的未被保護層8所覆蓋的部分，而不進行元件的分離。在比較例2中，關閉狀態下的電流(漏洩電流)變高。
(第1實施例的結果)
如以上所說明，在實施例1~4中，以塗佈法將半導體層7形成為條帶形狀，且以塗佈法在與半導體層7正交的方向上形成保護層8後，以有機系溶劑、無機系溶劑、以及這些的混合溶液中的任一者，除去半導體層7中的未被保護層8所覆蓋的部分。藉此，相較於比較例1、2，能夠以良好的對準精度形成半導體層7與保護層8，且以簡便的方法實現電晶體元件50的分離，而製作一種展現出良好元件特性的薄膜電晶體100。
<第2實施例> (實施例5)
本發明人，如第14圖所示，以塗佈法將半導體層207形成為條帶形狀，並如第15圖所示將保護層208在與半導體層 207正交的方向上形成為條帶形狀。然後，將半導體層207中的從保護層208下露出的部分(也就是未被保護層208所覆蓋的部分)除去，藉此製作出進行過元件分離的薄膜電晶體陣列(實施例5)。
以下說明實施例5中所進行的底部閘極．底部接觸型薄膜電晶體的製造方法。首先，作為基板201的材料，使用帝人杜邦製的聚萘二甲酸乙二酯(PEN)，厚度125μm。
繼而，作為閘極電極202、電容器電極203的材料，使用住友電工製的奈米銀與Aldrich製的聚乙二醇#200以重量比8：1混合而成的奈米銀墨。藉由逆向平版印刷將奈米銀墨印刷於PEN基板201上，以180℃烘烤1小時，形成閘極電極202。
繼而，作為閘極絕緣體層204的材料，使用Aldrich製的使10重量%的聚乙烯苯酚溶解於環己酮中而成的溶液。藉由模具塗佈法來塗佈閘極絕緣體層的溶液，以180℃乾燥1小時而形成。
繼而，作為源極電極205及汲極電極206的材料，使用住友電工製的奈米銀與Aldrich製的聚乙二醇#200以重量比8：1混合而成的奈米銀墨。藉由逆向平版印刷來印刷奈米銀墨，以180℃乾燥1小時，形成源極電極205及汲極電極206。
繼而，作為半導體層207的材料，使用以Mcrck製的Lisicon SP200具有1.0重量%的方式將其溶解於四氫化萘(關東化學製)中而成的溶液。半導體層207，由於是使用凸版印刷法來形成，使用感光性樹脂凸版、150線的網紋轆來作為 凸版，將半導體層207的溶液，以與流過通道部的電流方向成為水平方向的方式來印刷，並以100℃乾燥60分鐘而形成。
繼而，使用將聚乙烯醇(Aldrich製)以5重量%溶解於純水中而成的墨來作為密封材料，在與半導體層207正交的方向上形成保護層208。
繼而，以甲苯洗掉半導體層207中的未被保護層208所覆蓋的部分，藉此進行元件的分離。在實施例5中，可縮小關閉狀態下的電流(漏洩電流)值。
(實施例6)
以到形成保護層208為止的步驟均與實施例5完全相同的方法，作出薄膜電晶體。繼而，將半導體層207中的未被保護層208所覆蓋的部分曝露在甲苯蒸氣中以除去該部分，藉此進行元件的分離(實施例6)。在實施例6中，可縮小關閉狀態下的電流(漏洩電流)值。
(實施例7)
使用In-Ga-Zn-O系氧化物溶液作為半導體層207的材料。半導體層207，由於是使用凸版印刷法來形成，使用感光性樹脂凸版、150線的網紋轆來作為凸版，將半導體層207的溶液，以與流過通道部的電流方向成為水平方向的方式來印刷，並以350℃於熱板進行30分鐘退火處理而形成。到形成保護層208為止的製程中，除了半導體層207的形成製程以外，以與實施例5完全相同的方式來作出薄膜電晶體。繼而，以鹽酸洗掉半導體層207中的未被保護層208所覆蓋的部分，藉此進行元件的分離(實施例7)。在實施例7中，可縮 小關閉狀態下的電流(漏洩電流)值。
(實施例8)
到形成保護層208為止的步驟，以與實施例7完全相同的方法來作出薄膜電晶體。繼而，將半導體層207中的未被保護層208所覆蓋的部分曝露在鹽酸蒸氣中以除去該部分，藉此進行元件的分離(實施例8)。在實施例8中，可縮小關閉狀態下的電流(漏洩電流)值。
(比較例5)
到形成條帶形狀的保護層208的步驟為止，與實施例5相同。在比較例5中，不除去半導體層207中的未被保護層208所覆蓋的部分，而不進行元件的分離。在比較例5中，關閉狀態下的電流(漏洩電流)變高。
(比較例6)
到形成保護層208為止的步驟，以與實施例7完全相同的方法來作出薄膜電晶體。在比較例6中，不除去半導體層207中的未被保護層208所覆蓋的部分，而不進行元件的分離。在比較例6中，關閉狀態下的電流(漏洩電流)變高。
(第2實施例的結果)
如以上所說明，在實施例5~8中，以塗佈法將半導體層207形成為條帶形狀，且以塗佈法在與半導體層207正交的方向上形成保護層208後，以有機系溶劑、無機系溶劑、以及這些的混合溶液中的任一者，除去半導體層207中的未被保護層208所覆蓋的部分。藉此，相較於比較例5、6，能夠以良好的對準精度形成半導體層207與保護層208，且以簡便的 方法實現電晶體元件250的分離，而製作一種展現出良好元件特性的薄膜電晶體300。
<其他>
以上，本申請案所主張之優先權案也就是日本專利申請號2012-208496(申請日2012年9月21日)及日本專利申請號2012-208497(申請日2012年9月21日)的全內容，經由參照而作為本揭示的一部分。
此處，雖然僅一邊參照有限數量的實施形態一邊進行說明，但權利範圍並不限定於該等實施形態，本案所屬領域中具有通常知識者應可瞭解基於上述揭示的各實施形態的改變。
2‧‧‧閘極電極
3‧‧‧電容器電極
5‧‧‧源極電極
6‧‧‧汲極電極
7a‧‧‧通道部
8‧‧‧保護層
50‧‧‧電晶體元件
100‧‧‧薄膜電晶體

Claims (19)

  1. 一種薄膜電晶體，其具備基板與形成於前述基板上的複數個電晶體元件，該薄膜電晶體的特徵在於：前述各電晶體元件，具有：閘極電極，其被形成於前述基板上；閘極絕緣體層，其被形成於前述基板上且覆蓋前述閘極電極；源極電極和汲極電極，其被形成於前述閘極絕緣體層上；半導體層，其被形成為從前述源極電極上方起經由前述閘極絕緣體層上方而延伸到前述汲極電極上方；及保護層，其被形成於前述半導體層上；並且，前述保護層，被形成為跨經前述各電晶體元件的條帶形狀；在前述各電晶體元件中的從前述源極電極通到前述汲極電極的通道長度方向，或者在俯視圖中與該通道長度方向交叉的方向，前述半導體層的兩端的位置與前述保護層的兩端的位置一致。
  2. 一種薄膜電晶體，其具備基板與形成於前述基板上的複數個電晶體元件，該薄膜電晶體的特徵在於：前述各電晶體元件，具有：閘極電極，其被形成於前述基板上；閘極絕緣體層，其被形成於前述基板上且覆蓋前述閘極電極； 源極電極和汲極電極，其被形成於前述閘極絕緣體層上；半導體層，其被形成為從前述源極電極上方起經由前述閘極絕緣體層上方而延伸到前述汲極電極上方；及保護層，其被形成於前述半導體層上；並且，前述保護層，在俯視圖中，被形成為與前述各電晶體元件中的從前述源極電極通到前述汲極電極的通道長度方向交叉，且跨經前述各電晶體元件的條帶形狀；在俯視圖中，於該通道長度方向，前述半導體層的兩端的位置與前述保護層的兩端的位置一致。
  3. 一種薄膜電晶體，其具備基板與形成於前述基板上的複數個電晶體元件，該薄膜電晶體的特徵在於：前述各電晶體元件，具有：閘極電極，其被形成於前述基板上；閘極絕緣體層，其被形成於前述基板上且覆蓋前述閘極電極；源極電極和汲極電極，其被形成於前述閘極絕緣體層上；半導體層，其被形成為從前述源極電極上方起經由前述閘極絕緣體層上方而延伸到前述汲極電極上方；及保護層，其被形成於前述半導體層上；並且，前述保護層，被形成為與前述各電晶體元件中的從前述源極電極通到前述汲極電極的通道長度方向平行，且跨經前述各電晶體元件的條帶形狀；在俯視圖中，於與該通道長度方向交叉的方向，前述半導 體層的兩端的位置與前述保護層的兩端的位置一致。
  4. 如請求項1~3中任一項所述之薄膜電晶體，其中，前述半導體層是由有機半導體材料所構成。
  5. 如請求項1~3中任一項所述之薄膜電晶體，其中，前述半導體層是由氧化物半導體材料所構成。
  6. 如請求項1~3中任一項所述之薄膜電晶體，其中，前述保護層是由無機化合物所構成。
  7. 如請求項1~3中任一項所述之薄膜電晶體，其中，前述保護層是由有機物所構成。
  8. 如請求項1~3中任一項所述之薄膜電晶體，其中，前述保護層是由無機化合物與有機物的混合物所構成。
  9. 一種薄膜電晶體的製造方法，是製造在基板上具有複數個電晶體元件之薄膜電晶體的方法，該製造方法的特徵在於具有以下步驟：於前述基板上形成閘極電極的步驟；以覆蓋前述閘極電極的方式，於前述基板上形成閘極絕緣體層的步驟；於前述閘極絕緣體層上形成源極電極和汲極電極的步驟； 從前述源極電極上方起，經由前述閘極絕緣體層上方而延伸到前述汲極電極上方來形成半導體層的步驟；於前述半導體層上形成保護層的步驟；部分地除去前述半導體層，以在前述各電晶體元件之間電性分離的步驟；並且，在形成前述半導體層的步驟中，將該半導體層形成為跨經前述各電晶體元件的形成領域的條帶形狀；在形成前述保護層的步驟中，將該保護層形成為在俯視圖中與前述半導體層交叉，且跨經前述各電晶體元件的形成領域的條帶形狀；在部分地除去前述半導體層的步驟中，使用前述保護層作為遮罩，對該半導體層進行蝕刻。
  10. 如請求項9所述之薄膜電晶體的製造方法，其中，在形成前述半導體層的步驟中，在與前述各電晶體元件中的從前述源極電極通到前述汲極電極的通道長度方向平行的方向上，形成該半導體層。
  11. 如請求項9所述之薄膜電晶體的製造方法，其中，在形成前述半導體層的步驟中，於俯視圖中，在與前述各電晶體元件中的從前述源極電極通到前述汲極電極的通道長度方向交叉的方向上，形成該半導體層。
  12. 如請求項9~11中任一項所述之薄膜電晶體的製造方 法，其中，在形成前述半導體層的步驟中，利用塗佈法來形成該半導體層。
  13. 如請求項9~11中任一項所述之薄膜電晶體的製造方法，其中，在形成前述保護層的步驟中，利用塗佈法來形成該保護層。
  14. 如請求項12所述之薄膜電晶體的製造方法，其中，前述塗佈法為以下任一種：凸版印刷、凹版印刷、平版印刷、逆向平版印刷、網版印刷、噴墨、熱轉移印刷、分配器、旋轉塗佈、模具塗佈、微凹版塗佈、浸漬塗佈。
  15. 如請求項13所述之薄膜電晶體的製造方法，其中，前述塗佈法為以下任一種：凸版印刷、凹版印刷、平版印刷、逆向平版印刷、網版印刷、噴墨、熱轉移印刷、分配器、旋轉塗佈、模具塗佈、微凹版塗佈、浸漬塗佈。
  16. 如請求項9~11中任一項所述之薄膜電晶體的製造方法，其中，在部分地除去前述半導體層的步驟中，利用有機系溶劑、無機系溶劑、或是這些的混合溶液來洗掉該半導體層。
  17. 如請求項9~11中任一項所述之薄膜電晶體的製造方法，其中，在部分地除去前述半導體層的步驟中，將該半導 體層曝露於有機系溶劑、無機系溶劑、或是這些的混合溶液的蒸氣中來加以除去。
  18. 一種影像顯示裝置，其特徵在於具備：請求項1~3中任一項所述之薄膜電晶體；層間絕緣膜，其被形成於前述薄膜電晶體上；像素電極，其被形成於前述層間絕緣膜上，且與前述汲極電極電性連接；及顯示媒體，其含有被形成於前述像素電極上的共通電極。。
  19. 如請求項18所述之影像顯示裝置，其中，前述顯示媒體為以下任一者：電泳型反射顯示裝置、透射型液晶顯示裝置、反射型液晶顯示裝置、半透射型液晶顯示裝置、有機EL顯示裝置、及無機EL顯示裝置。
TW102133198A 2012-09-21 2013-09-13 Thin film transistor, manufacturing method thereof, and image display device TWI618228B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012208496 2012-09-21
JP2012208497 2012-09-21

Publications (2)

Publication Number Publication Date
TW201417246A true TW201417246A (zh) 2014-05-01
TWI618228B TWI618228B (zh) 2018-03-11

Family

ID=50340885

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133198A TWI618228B (zh) 2012-09-21 2013-09-13 Thin film transistor, manufacturing method thereof, and image display device

Country Status (5)

Country Link
US (1) US9472673B2 (zh)
JP (1) JP6229658B2 (zh)
CN (1) CN104662646B (zh)
TW (1) TWI618228B (zh)
WO (1) WO2014045543A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6468770B2 (ja) * 2014-09-17 2019-02-13 公立大学法人大阪府立大学 薄膜トランジスタおよびその製造方法
JP6428126B2 (ja) * 2014-10-07 2018-11-28 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置
CN107078164A (zh) * 2014-10-29 2017-08-18 凸版印刷株式会社 薄膜晶体管及其制造方法
JP6627213B2 (ja) * 2014-10-30 2020-01-08 凸版印刷株式会社 ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置
JP6607309B2 (ja) * 2016-03-18 2019-11-20 株式会社リコー 電界効果型トランジスタの製造方法
WO2018150916A1 (ja) * 2017-02-15 2018-08-23 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
WO2019163529A1 (ja) * 2018-02-23 2019-08-29 株式会社ニコン 半導体素子の製造方法、電子デバイスの製造方法、半導体素子、および、電子デバイス
JP7167662B2 (ja) * 2018-11-28 2022-11-09 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
CN112234072B (zh) * 2020-09-30 2024-05-14 福建华佳彩有限公司 一种柔性tft阵列基板结构及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08201853A (ja) * 1994-11-24 1996-08-09 Toshiba Electron Eng Corp 電極基板および平面表示装置
TW589667B (en) * 2001-09-25 2004-06-01 Sharp Kk Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
JP2003188183A (ja) * 2001-12-20 2003-07-04 Fujitsu Display Technologies Corp 薄膜トランジスタ装置、その製造方法及び液晶表示装置
JP4618990B2 (ja) * 2002-08-02 2011-01-26 株式会社半導体エネルギー研究所 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
EP1434281A3 (en) * 2002-12-26 2007-10-24 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
JP4836446B2 (ja) 2003-12-26 2011-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100652055B1 (ko) * 2004-12-03 2006-12-01 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자
JP2007294723A (ja) * 2006-04-26 2007-11-08 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法
KR101302636B1 (ko) * 2007-08-30 2013-09-03 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 이의 제조 방법
JP2009231325A (ja) * 2008-03-19 2009-10-08 Toppan Printing Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ
US20120049193A1 (en) * 2009-02-06 2012-03-01 Sharp Kabushiki Kaisha Semiconductor device
WO2010107027A1 (ja) * 2009-03-17 2010-09-23 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
JP5096437B2 (ja) * 2009-09-28 2012-12-12 株式会社ジャパンディスプレイイースト 有機ｅｌ表示装置
KR20110066370A (ko) * 2009-12-11 2011-06-17 한국전자통신연구원 박막트랜지스터 및 그의 제조방법
JPWO2011122205A1 (ja) * 2010-03-30 2013-07-08 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置

Also Published As

Publication number Publication date
JPWO2014045543A1 (ja) 2016-08-18
US9472673B2 (en) 2016-10-18
CN104662646B (zh) 2018-01-09
WO2014045543A1 (ja) 2014-03-27
CN104662646A (zh) 2015-05-27
TWI618228B (zh) 2018-03-11
US20150129862A1 (en) 2015-05-14
JP6229658B2 (ja) 2017-11-15

Similar Documents

Publication Publication Date Title
TW201417246A (zh) 薄膜電晶體及其製造方法、影像顯示裝置
JP5286826B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
CN101154713B (zh) 薄膜晶体管、电光装置及电子设备
KR20080013747A (ko) 표시 장치
JP2008235861A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
TWI491050B (zh) 電晶體，顯示器及電子裝置
CN105981147B (zh) 薄膜晶体管阵列及其制造方法
JP2008182047A (ja) トランジスタ、トランジスタ回路、電気光学装置および電子機器
JP5439723B2 (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
US10629654B2 (en) Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate
US20100270563A1 (en) Method of manufacturing semiconductor device, semiconductor device, active matrix device, electro-optical device, and electronic apparatus
US9735381B2 (en) Thin film transistor array and manufacturing method of the same
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
WO2014155998A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6244812B2 (ja) 薄膜トランジスタおよびその製造方法ならびに画像表示装置
JP2020031100A (ja) 有機薄膜トランジスタとその製造方法および電子装置
KR20140088066A (ko) 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법
KR20090122643A (ko) 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법