JP2011035426A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2011035426A
JP2011035426A JP2010254389A JP2010254389A JP2011035426A JP 2011035426 A JP2011035426 A JP 2011035426A JP 2010254389 A JP2010254389 A JP 2010254389A JP 2010254389 A JP2010254389 A JP 2010254389A JP 2011035426 A JP2011035426 A JP 2011035426A
Authority
JP
Japan
Prior art keywords
conductive
film
insulating film
conductive layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010254389A
Other languages
English (en)
Other versions
JP5538186B2 (ja
Inventor
Toshiyuki Isa
敏行 伊佐
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010254389A priority Critical patent/JP5538186B2/ja
Publication of JP2011035426A publication Critical patent/JP2011035426A/ja
Application granted granted Critical
Publication of JP5538186B2 publication Critical patent/JP5538186B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】電界メッキ法やＣＭＰ法を使わないことで製造コストを落として配線を形成する半導体装置の作製方法を提供する。
【解決手段】絶縁膜を形成する工程と、絶縁膜上にマスクを形成する工程と、選択的にエッチングして絶縁膜に開口部を形成する工程と、マスク上および開口部に第１導電膜を形成する工程と、液滴吐出法により開口部の第１導電膜上に導電材料を含む液滴を滴下する工程と、レーザー光を選択的に照射して導電材料を加熱して第２導電層を形成する工程と、マスク上および第２導電層上に第３導電膜を形成する工程と、マスクを除去すると同時にマスク上に形成された第１導電膜および第３導電膜を除去し、第１導電層および第３導電層を形成する工程とを有する半導体装置の作製方法を提供する。
【選択図】図１

Description

本発明は集積回路を有する半導体装置およびその作製方法に関する。特に埋込配線を有
する半導体素子を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、半導体素子に多層配線を形成する場合、配線を積層することにより、上層になる
ほど段差が増大し、配線の加工が困難となっている。そこで、一般的に絶縁膜に形成され
た配線溝や孔等のような配線開口部内にダマシン法と称する配線形成技術によって、配線
材料を埋め込んでいる。
ダマシン法とは、金属配線を形成するために、まず、絶縁膜に溝を形成し、全面に金属
材料を塗布し、次にＣＭＰ（化学的機械研磨）法などで、全面研磨をすることである。こ
の際、金属配線の下方に、さらに下層の金属配線や半導体領域とのコンタクトを取るため
の孔を形成しておくことを含めたものをデュアルダマシン法と呼んでいる。デュアルダマ
シン法は、下層配線との接続孔と配線溝とを形成した後、配線材料を堆積し、ＣＭＰ法に
より配線部分以外の配線材料を除去する工程などを含んでいる。
デュアルダマシン法を用いた金属配線は、電解めっき法による銅（Ｃｕ）が多く用いら
れている。電解めっき法では接続孔に銅（Ｃｕ）を完全に埋め込むため、めっき液や、印
加する電界を複雑に調整する必要がある。また、銅（Ｃｕ）はエッチャントやエッチング
ガスを用いたエッチングプロセスで加工することが困難であり、銅（Ｃｕ）の加工には研
磨を行うための特殊なＣＭＰ法が必要とされている。
電解めっき法やＣＭＰ法は、配線形成にかかる製造コストの増加を招くという問題があっ
た。
また、高速動作が可能で高性能な半導体デバイスを実現するために、銅よりも電気抵抗
率の低い配線材料とし、さらに配線開口部が形成される絶縁膜の材料として誘電率の低い
絶縁膜を使用する構造が今後さらに求められる。
そこで、本発明者らは、銅よりも電気抵抗率の低い銀や銀を主成分とする合金を配線と
するため、銀のナノ粒子を用いることを検討している。ところが、従来の層間絶縁膜に用
いられている二酸化シリコン膜や窒化シリコン膜では、膜が緻密なため、銀のナノ粒子と
の接触面積が小さく、密着性が乏しいという課題を本発明者らは見いだした。
また、従来の層間絶縁膜に用いられている二酸化シリコン膜（ε＝４．１〜３．７）で
は比誘電率が高く、さらに誘電率の低い絶縁膜が求められている。
そこで、本発明ではこのような実情に鑑みて提案されたものであり、半導体デバイスの
更なる高速化に必要な電気抵抗率の低い配線と、比誘電率の低い層間絶縁膜とを有した半
導体デバイスの作製方法を提供する事を課題としている。
本発明の半導体装置の作製方法は、層間絶縁膜の接続孔を介して層間絶縁膜の下方に形
成された配線に導通する銀配線を層間絶縁膜に埋め込むように形成するものである。その
形成工程は、下層配線上に層間絶縁膜を形成する工程と、下層配線に接続する接続孔及び
配線溝を層間絶縁膜に形成するとともに、上層配線の形成のための配線溝を層間絶縁膜に
形成するパターニング工程と、液滴吐出法（代表的にはインクジェット法）により液状の
導電物質（代表的にはＡｇ）を接続孔及び配線溝に滴下する工程と、滴下された導電物質
を選択的に焼成して第１導電層とする焼成工程と、第１導電層の導電物質の拡散を防ぐた
めに第１導電層上面を覆う第２導電層を形成して第１導電層と第２導電層からなる上層配
線を形成する工程と、を少なくとも有することを特徴の一つとしている。
即ち、本明細書で開示する半導体装置の作製方法に関する発明の構成１は、複数の配線
層を有する半導体装置の作製方法であり、絶縁膜を形成する工程と、選択的にエッチング
して前記絶縁膜に開口部（接続孔及び配線溝）を形成する工程と、液滴吐出法により開口
部に導電材料を含む液滴を滴下する工程と、レーザー光を選択的に照射して開口部の導電
材料を加熱して前記絶縁膜の開口部に埋め込まれた第１の導電層を形成する工程と、前記
第１の導電層上面を覆う第２の導電層を形成する工程と、を有することを特徴とする半導
体装置の作製方法である。
上記構成１において、第１導電層の導電物質の拡散を防ぐためのバリア膜として機能す
る前記第２導電層は、スパッタ法により得られるＷ、Ｍｏ、Ｔｉ、Ｃｒ、またはＴａから
選ばれる一種または複数種を含む金属層であることを特徴としている。
また、液滴吐出法により開口部（接続孔及び配線溝）に導電材料を含む液滴を滴下する
前に導電物質（Ａｇ）の拡散を防ぐためのバリア膜を形成することが望ましく、半導体装
置の作製方法に関する本発明の他の構成２は、集積回路と複数の配線層を有する半導体装
置の作製方法であり、絶縁膜を形成する工程と、前記絶縁膜上にマスクを形成する工程と
、選択的にエッチングして前記絶縁膜に開口部（接続孔及び配線溝）を形成する工程と、
前記マスクおよび前記開口部に第１導電層を形成する工程と、
液滴吐出法により開口部に導電材料を含む液滴を滴下する工程と、レーザー光を選択的に
照射して開口部の導電材料を加熱して前記絶縁膜の開口部に埋め込まれた第２導電層を形
成する工程と、前記マスクおよび前記第２導電層上に第３導電層を形成する工程と、前記
マスクを除去すると同時に前記マスク上に形成された第１導電層および第３導電層を除去
して開口部に形成された第３導電層を残存させる工程と、を有することを特徴とする半導
体装置の作製方法である。
また、上記構成２において、比誘電率の低い層間絶縁膜とするために、前記絶縁膜を多
孔質絶縁膜とすることが好ましい。本明細書中で多孔質絶縁膜とは、膜中に微細な空孔を
有した絶縁膜を指しており、好ましくは空孔率が２０％以上９０％未満の範囲の無機絶縁
膜、有機絶縁膜、または有機無機複合体膜から選ばれる膜である。この空孔率の範囲より
小さいと誘電率を十分に低減することができない。また、この空孔率の範囲より大きいと
膜の機械的強度が不足する。
また、本発明は、レーザー光で選択的に導電層を焼成することに限定されず、半導体装
置の作製方法に関する本発明の他の構成３は、集積回路と複数の配線層を有する半導体装
置の作製方法であり、絶縁膜を形成する工程と、選択的にエッチングして前記絶縁膜に開
口部（接続孔及び配線溝）を形成する工程と、第１導電膜を形成する工程と、液滴吐出法
により開口部および開口部周辺に導電材料を含む液滴を滴下し、焼成して導電膜を形成す
る工程と、該導電膜を選択的にエッチングして第２導電層を形成する工程と、前記第２導
電層上に第３導電膜を形成する工程と、前記第１導電膜及び前記第３導電膜を同じマスク
を用いてエッチングして第１導電層と第３導電層を形成する工程と、を有し、前記液滴を
滴下する前に滴下する液滴の接触角を小さくする表面処理を前記第１導電膜表面に行うこ
とを特徴とする半導体装置の作製方法である。
表面処理を行った領域は、接触角が小さい領域となり、ぬれ性の高い領域（以下、高ぬ
れ性領域ともいう）となる。接触角が大きいと、流動性を有する液状の組成物は、領域表
面上で広がらず、組成物をはじくので、表面をぬらさないが、接触角が小さいと、表面上
で流動性を有する組成物は広がり、よく表面をぬらす。本発明においては、ぬれ性の高い
領域の接触角は１０度以下であるとよい。この表面処理としては、例えば、光により選択
的にぬれ性を高める処理を行えばよい。具体的には、パターンの被形成領域近傍にぬれ性
が低い物質を形成し、ぬれ性が低い物質が分解する程度の光を照射し、処理領域のぬれ性
が低い物質を分解、除去することにより、処理領域のぬれ性を向上させ、高ぬれ性領域を
形成する。
上記構成３のように表面処理を行うことで、導電材料を含む液滴を滴下した際に、接続
孔や配線溝をぬれ広がるようにして満たすことができる。ぬれ広がるようにして導電材料
を含む液滴を滴下する事により、表面処理を行わずにインクジェット法を用いて接続孔や
配線溝をなぞりながら塗布する方法と比較して、塗布工程のタクトタイムを短縮させる事
が可能となる。また、スピンオンコート法で塗布する方式よりも材料の消費を少なくする
事が可能となる。
また、上記構成２の作製方法により得られる半導体デバイスも本発明の一つであり、そ
の構成４は、集積回路と複数の配線層を有する半導体装置であり、多孔質絶縁膜と、前記
多孔質絶縁膜に形成された配線溝またはコンタクトホール（接続孔とも呼ぶ）の底面及び
内壁に接する第１導電層と、該第１導電層上に接する第２導電層と、該第２導電層の上面
及び前記第１導電層に接する第３導電層との積層からなる配線層とを有し、前記第２導電
層は、前記第１導電層と前記第３導電層とで囲まれており、前記多孔質絶縁膜の上面を含
む第１面と、前記第３導電層の上面を含む第２面との間に段差を有することを特徴とする
半導体装置である。
また、上記構成４において、前記多孔質絶縁膜は、酸化シリコンを含む材料であること
を特徴としている。
また、本発明は、多孔質絶縁膜に特に限定されず、その構成５は、集積回路と複数の配
線層を有する半導体装置であり、絶縁膜と、前記絶縁膜に形成された配線溝またはコンタ
クトホールの底面及び内壁に接する第１導電層と、該第１導電層上に接する第２導電層と
、該第２導電層の上面及び前記第１導電層に接する第３導電層との積層からなる配線層と
を有し、前記第２導電層は、前記第１導電層と前記第３導電層とで囲まれており、前記絶
縁膜の上面を含む第１面と、前記第３導電層の上面を含む第２面との間に段差を有するこ
とを特徴とする半導体装置である。
また、上記構成２乃至５のいずれか一において、前記集積回路は、コントローラ、ＣＰ
Ｕ、またはメモリのうち少なくとも一つを含むことを特徴の一つとしている。さらにはア
ンテナを有していてもよい。
また、上記構成２乃至５のいずれか一において、前記第１導電層と前記第３導電層は、
スパッタ法により得られるＷ、Ｍｏ、Ｔｉ、Ｃｒ、またはＴａから選ばれる一種または複
数種を含む金属層であることを特徴の一つとしている。なお、前記第１導電層と前記第３
導電層は同じ材料を用いてもよいし、異なる材料を用いてもよい。
また、上記構成２乃至５のいずれか一に前記第２導電層は、銀を含む材料であることを
特徴の一つとしている。液滴吐出法を用いて導電層などのパターン形成方法では、粒子状
に加工されたパターン形成材料を吐出し、焼成によって融合や融着接合させ固化すること
でパターンを形成する。よって、そのパターンは、スパッタ法などで形成したパターンが
、多くは柱状構造を示すのに対し、多くの粒界を有する多結晶状態を示すことが多い。
また、上記構成２乃至５のいずれか一に前記第２導電層は、樹脂を含む材料であること
を特徴の一つとしている。この樹脂は導電材料を含む液滴に含まれるバインダーなどの材
料であり、この樹脂と、溶媒と、銀のナノ粒子とを混合させることによってインクジェッ
ト法で吐出可能なものとしている。
本発明により、選択的に配線を形成することで従来よりも工程数を減らし、さらに液状
の導電物質を利用する事で、高アスペクト比を有する層間絶縁膜に対して、導電膜を完全
に埋め込むことが可能である。
また、本発明により、層間絶縁膜に多孔質絶縁膜を用いる事で、層間絶縁膜の比誘電率
を低減させるとともに、Ａｇを含むペーストとの密着性を向上させることができる。
本発明の作製工程を示す図。（実施の形態１） 本発明の作製工程を示す図。（実施の形態１） 本発明の作製工程を示す図。（実施の形態２） 本発明のＦＥＴの作製工程の断面図である。 パッケージが行われたデバイスの断面構造を表す斜視図。 パネルモジュールに搭載した例を示す上面図。 カードに搭載した例を示す上面図。 電子機器の一例を示す図。
本発明の実施形態について、以下に説明する。
（実施の形態１）
本実施の形態では、層間絶縁膜に埋め込まれた銀配線を形成する本発明の一形態につい
て図１（Ａ）〜図１（Ｅ）、および図２（Ａ）〜図２（Ｃ）を用いて説明する。ここでは
簡略化のため、半導体素子や集積回路は図示せず、埋め込まれた銀配線と下層配線の接続
部分のみを図示することとする。
まず、トランジスタ等の素子（図示せず）が形成された半導体基板上に設けられた絶縁
膜１０１上に１層目の配線（下層配線）１０２を形成し、この配線１０２を覆うように層
間絶縁膜１０３を形成する（図１（Ａ））。
半導体基板は、単結晶シリコン基板または化合物半導体基板であり、代表的には、Ｎ型
またはＰ型の単結晶シリコン基板、ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板
、サファイヤ基板、又はＺｎＳｅ基板である。また、絶縁層と単結晶半導体層とが積層さ
れたＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）基板を用いてもよい。ＳＯＩ
基板としては、例えば、ＳＩＭＯＸ（ｓｅｐａｒａｔｉｏｎ ｂｙ ｉｍｐｌａｎｔｅｄ
ｏｘｙｇｅｎ）基板が挙げられる。ＳＩＭＯＸ基板は、単結晶半導体層の表面からわず
かに深い部分に酸素分子を埋め込み、それを高熱で酸化させることにより、絶縁層とその
絶縁層上に単結晶半導体層を作製した基板であり、第１の単結晶半導体層と、絶縁層と、
第２の単結晶半導体層とが積層された基板である。
層間絶縁膜１０３には静電容量による信号の遅延を防ぐため、比誘電率の低いものが選
ばれる。層間絶縁膜１０３として、多孔質絶縁膜を用いる事で上記の目的を達成する事が
できる。本実施の形態では層間絶縁膜１０３に多孔質絶縁膜を使用することで低誘電率化
と、後に形成する配線材料との密着性を向上させている。ポーラス低誘電率層間絶縁膜と
配線材料との密着性が向上する理由については後述して説明する。
層間絶縁膜１０３を形成した後、フォトリソグラフィーによりパターニングを行い、フ
ォトレジストからなる第１のマスク１０４ａを形成する。その後、層間絶縁膜１０３を異
方性エッチングして、図１（Ｂ）に示すように第１の開口部（トレンチとも呼ぶ）１０５
を形成する。
第１のマスク１０４ａを除去した後、新たにマスクを形成するため、フォトリソグラフ
ィーによりパターニングを行う。こうして、図１（Ｃ）に示すようにフォトレジストから
なる第２のマスク１０４ｂを形成する。その後、再び層間絶縁膜１０３を異方性エッチン
グし、接続孔１０６ａと配線溝１０６ｂとからなる第２の開口部を形成する。
その後、フォトレジストからなる第２のマスク１０４ｂを除去することなく、図１（Ｄ
）に示すようにスパッタリング法によってバリア膜１０７を全面に形成する。図１（Ｄ）
に示すように、接続孔１０６ａの内壁および配線溝１０６ｂの内壁にも薄く形成されるが
、膜厚の厚い第２のマスク１０４ｂの内壁にはほとんど形成されないように形成すること
が望ましい。
ここでは、バリア膜１０７としてＴｉＮ膜を用いる。なお、バリア膜１０７は第１の導
電層と呼べる。バリア膜１０７は後に液滴吐出法で吐出する配線材料が層間絶縁膜１０３
の内部にまで拡散しておこるリークなどの不良を抑制するための拡散防止膜として用いる
。なお、バリア膜１０７の成膜はスパッタリング法によるものだけとは限らず、ＣＶＤ法
で成膜する事も可能である。
次に、図１（Ｅ）に示すようにＡｇを含むペースト１０８をインクジェット法により開
口部のみに滴下する。インクジェット法では吐出された液滴が基板に着弾したとき、着弾
した液滴の位置精度が低いため（例えば±１０μｍ）本実施の形態ではフォトレジストか
らなる第２のマスク１０４ｂを隔壁として用いる事で着弾精度を補っている。これにより
、１０μｍ以下のプロセスルールでもインクジェット法を用いる事ができる。
インクジェットで吐出するＡｇを含むペースト１０８はＡｇのナノ粒子が含まれており
、従来の配線材料として用いられるＣｕよりも抵抗率を低減する事が可能である。また、
液状であるため下地がどのような形状であっても被覆することができ、下地の形状にとら
われない配線の形成が可能となる。
また、Ａｇを含むペースト１０８のＡｇのナノ粒子の大きさは３ｎｍ〜５ｎｍ程度であ
る。よって、Ａｇを含むペーストを多孔質絶縁膜の層間絶縁膜１０３上あるいは層間絶縁
膜１０３上に成膜されたバリア膜１０７上に塗布すると、Ａｇ粒子が層間絶縁膜１０３の
空孔や凹部あるいは層間絶縁膜１０３の上に成膜されたバリア膜１０７の凹部に入り込み
、いわゆるアンカー効果によって密着力が強化される。
Ａｇを含むペースト１０８は３００℃程度の焼成を行わなければ、十分な導電率を得る
事ができない。そのため、本実施の形態ではレーザー装置を用いてＡｇを含むペースト１
０８のみを選択的に加熱焼成する。ここで、レーザー装置を用いる理由は後述して説明す
る。
なお、本実施の形態では、Ａｇを含むペーストを焼成した後の形成物もＡｇを含むペー
スト１０８と呼んでいる。実際は、焼成によって融合や融着接合させ固化された導電体で
あり、第２の導電層とも呼べる。
次に、図２（Ａ）に示すように、Ａｇを含むペースト１０８を覆うように、スパッタリ
ング法によって導電膜１０９を全面に形成する。図２（Ａ）に示すように、膜厚の厚い第
２のマスク１０４ｂの内壁にはほとんど形成されないように形成することが望ましい。な
お、図２（Ａ）では、接続孔１０６ａの内壁および配線溝１０６ｂの内壁にも形成されな
いようにしているが、成膜してもよい。導電膜１０９はＡｇを含むペースト１０８が焼成
された後、Ａｇを含むペースト１０８が層間絶縁膜１０３へ拡散しておこるリークなどの
デバイス不良を防ぐためのバリアとして用いる。
また、Ａｇを含むペースト１０８はエッチングガスにより腐食し、導電率が低下する問
題がある。図２（Ｃ）のような構造を製作する場合を想定して説明する。この構造では層
間絶縁膜１１２に接続孔１１４形成し、導電性Ａｇペースト１１１と上部電極１１３が導
通している。接続孔１１４を形成するにあたりドライエッチングで層間絶縁膜１１２をエ
ッチングすると、励起されたエッチングガスが導電性Ａｇペースト１１１を腐食させ、導
電率を著しく低下させてしまう。
このような腐食を防ぐためには、図２（Ａ）に示すように導電膜１０９を用いてバリア
することが有効である。なお、導電膜１０９は、第３の導電層とも呼べる。
以上のような理由から、導電膜１０９は低抵抗であること、導電性Ａｇペースト１０８
の拡散を抑えるバリア性があること、ドライエッチングにおいて珪素系層間絶縁膜との選
択比が十分大きいこと、を少なくとも備えた材料である事が好ましい。例えば導電膜１０
９はＷ、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａから選ばれる１種または複数種を含む材料を用いればよ
い。
上記導電膜１０９を成膜した後、図２（Ｂ）に示すようにフォトレジストとして機能す
る第２のマスク１０４ｂを除去する。このときフォトレジストからなる第２のマスク１０
４ｂ上に堆積しているバリア膜１０７及び導電膜１０９はフォトレジストからなる第２の
マスク１０４ｂとともに除去され、層間絶縁膜１０３に埋め込まれた配線１１０を形成す
ることができる。埋め込まれた配線１１０は、バリア膜１０７と導電膜１０９によってＡ
ｇを囲んでいる構造となっている。
ここで、上記導電性Ａｇペースト１０８の焼成にレーザー装置を使用する理由を説明す
る。フォトレジスト上の堆積物をフォトレジストごと除去する方法をリフトオフ法という
。この方法を用いるためにはフォトレジストが基板から剥離できること、フォトレジスト
上の堆積物と基板上の堆積物が断絶していること等が必要条件となる。本発明の作製工程
において、もし、オーブン等の加熱器具を用いた場合、基板全体が加熱されるとともにレ
ジストも数百度に加熱される。通常フォトレジストは高温で加熱されると剥離性が低下す
るため、リフトオフ法を用いる事ができなくなる。このため、本実施の形態では配線焼成
工程後にリフトオフ法を用いる事を可能とするため、レーザー装置を用いて配線を選択的
に焼成するものである。
また、トランジスタ等の素子が形成された半導体基板上に設けられた絶縁膜１０１を用
いた例を示したが、特に限定されず、ガラス基板上に設けられた絶縁膜でもよく、例えば
、ガラス基板上に設けられたＴＦＴの層間絶縁膜上に下層配線を形成し、該下層配線と接
続する埋め込み配線を形成してもよい。
（実施の形態２）
本実施の形態では、上述した実施の形態１とは工程が一部異なる本発明の一形態につい
て図３（Ａ）〜図３（Ｆ）を用いて説明する。ここでも簡略化のため、半導体素子や集積
回路は図示せず、埋め込まれた銀配線と下層配線の接続部分のみを図示することとする。
まず、実施の形態１と同様にして、図１（Ａ）から図１（Ｃ）の工程までを行う。そし
てマスクを除去して図３（Ａ）の状態を得る。図３（Ａ）では、トランジスタ等の素子（
図示せず）が形成された半導体基板上に設けられた絶縁膜２０１上に形成された下層配線
２０２と、層間絶縁膜２０３と、層間絶縁膜に設けられた接続孔２０４ａ及び配線溝２０
４ｂが示されている。
次いで、図３（Ｂ）に示すようにスパッタ法あるいはＣＶＤ法によりバリア膜２０５を
全面に形成する。なお、開口部の内壁にもバリア膜を形成する。また、バリア膜２０５は
第１の導電層と呼べる。
次いで、後に滴下する液滴のぬれ性向上のため、紫外線照射によりバリア膜２０５の表
面処理を行う。ここで、ぬれ性向上のための表面処理とは、液滴との接触角が１０°以下
になるような処理を行うことで、紫外線照射のほかに酸素、アルゴン、水素、ヘリウム、
等のガスを用いたプラズマ処理あるいはコロナ放電処理がある。
次に、図３（Ｃ）に示すようにインクジェット法を用いて接続孔２０４ａと配線溝２０
４ｂをＡｇを含むペースト２０６で満たす。ここで、上記の表面改質処理によりＡｇを含
むペースト２０６は塗れ広がる。接続孔２０４ａと配線溝２０４ｂから溢れ出たＡｇを含
むペースト２０６は、接続孔２０４ａと配線溝２０４ｂの周辺に形成された隣接する接続
孔や配線溝などの開口部（図示せず）にも塗れ広がるようにして満たす。
上記のように、塗れ広がるようにしてＡｇを含むペースト２０６を滴下することにより
、同じようにインクジェット法を用いて接続孔２０４ａや配線溝２０４ｂをなぞりながら
滴下する方法と比較して、滴下工程のタクトタイムを短縮させることが可能となる。また
、スピンオンコート法で塗布する方式よりも材料の消費を少なくすることが可能となる。
次に、オーブン等の加熱装置を用いて３００℃、１時間の焼成を行う。なお、本実施の
形態では、Ａｇを含むペーストを焼成して含まれる溶媒を気化させた後の形成物もＡｇを
含むペースト２０６と呼んでいる。実際は、焼成によって融合や融着接合させ固化された
導電体であり、第２の導電層とも呼べる。
次に、図３（Ｄ）に示すようにフォトリソグラフィーを用いてパターニングを行い、シ
ュウ酸とリン酸と酢酸との混酸水溶液によりウェットエッチングを施し、Ａｇ配線２０７
を形成する。
次に、図３（Ｅ）に示すように、導電膜２０８をスパッタ法により形成する。なお、導
電膜２０８は、第３の導電層とも呼べる。
次に、図３（Ｆ）に示すように、バリア膜２０５と導電膜２０８を異方性エッチングに
よりエッチングする。こうして層間絶縁膜２０３に埋め込まれた配線を得ることができる
。埋め込まれた配線は、バリア膜２０５と導電膜２０８によってＡｇを囲んでいる構造と
なっている。
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行う
こととする。
以下に本発明を用いたＦＥＴの作製手順を簡略に図４を用いて示す。ここではＦＥＴの
不純物領域に接続された配線を下層配線として、下層配線を覆う多孔質絶縁膜に埋め込み
配線を形成する例を示す。
まず、単結晶シリコンからなるシリコン基板３０１を用意する。そして、シリコン基板
の主面（素子形成面または回路形成面）の第１の素子形成領域にｎ型ウェル３０２を、第
２の素子形成領域にｐ型ウェル３０３をそれぞれ選択的に形成する。
次いで、第１の素子形成領域と第２の素子形成領域とを区画するための素子分離領域と
なるフィールド酸化膜３０６を形成する。フィールド酸化膜３０６は厚い熱酸化膜であり
、公知のＬＯＣＯＳ法を用いて形成すればよい。なお、素子分離法は、ＬＯＣＯＳ法に限
定されず、例えば素子分離領域はトレンチ分離法を用いてトレンチ構造を有していてもよ
いし、ＬＯＣＯＳ構造とトレンチ構造の組み合わせであってもよい。
次いで、シリコン基板の表面を、例えば熱酸化させることによってゲート絶縁膜を形成
する。ゲート絶縁膜は、ＣＶＤ法を用いて形成してもよく、酸化窒化珪素膜や酸化珪素膜
や窒化珪素膜やそれらの積層膜を用いることができる。例えば、熱酸化により得られる膜
厚５ｎｍの酸化珪素膜とＣＶＤ法で得られる膜厚１０ｎｍ〜１５ｎｍの酸化窒化珪素膜の
積層膜を形成する。
次いで、ポリシリコン層３１１ａ、３１７ａとシリサイド層３１１ｂ、３１７ｂとの積
層膜を全面に形成し、リソグラフィ技術およびドライエッチング技術に基づき積層膜をパ
ターニングすることによってゲート絶縁膜上にポリサイド構造を有するゲート電極３１１
、３１７を形成する。ポリシリコン層３１１ａ、３１７ａは低抵抗化するために予め、１
０２１／ｃｍ３程度の濃度でリン（Ｐ）をドープしておいても良いし、ポリシリコン膜を
形成した後で濃いｎ型不純物を拡散させても良い。また、シリサイド層３１１ｂ、３１７
ｂを形成する材料はモリブデンシリサイド（ＭｏＳｉｘ）、タングステンシリサイド（Ｗ
Ｓｉｘ）、タンタルシリサイド（ＴａＳｉｘ）、チタンシリサイド（ＴｉＳｉｘ）などを
適用することが可能であり、公知の方法に従い形成すれば良い。
次いで、エクステンション領域を形成するために、ゲート絶縁膜を介してシリコン半導
体基板にイオン注入を行う。本実施例においては、各ソース領域およびドレイン領域とチ
ャネル形成領域との間に形成された不純物領域をエクステンション領域と呼ぶ。エクステ
ンション領域３０７、３１３の不純物濃度は、ソース領域およびドレイン領域の不純物濃
度よりも低い場合もあるし、同等の場合もあるし、高い場合もある。即ち、エクステンシ
ョン領域の不純物濃度は、半導体装置に要求される特性に基づいて決定すればよい。
本実施例は、ＣＭＯＳを製造する場合であるので、ｐチャネル型ＦＥＴを形成すべき第
１の素子形成領域をレジスト材料で被覆し、ゲート電極３１７をマスクとして用いてｎ型
不純物であるヒ素（Ａｓ）やリン（Ｐ）をシリコン基板に注入する。また、ｎチャネル型
ＦＥＴを形成すべき第２の素子形成領域をレジスト材料で被覆し、ゲート電極をマスクと
して用いてｐ型不純物であるボロン（Ｂ）をシリコン基板に注入する。
次いで、イオン注入された不純物の活性化および、イオン注入によって発生したシリコ
ン基板における結晶欠陥を回復するために、第１回目の活性化処理を行う。
次いで、ゲート電極の側壁にサイドウォール３１２、３１８を形成する。例えば酸化珪
素からなる絶縁材料層を全面にＣＶＤ法にて堆積させ、かかる絶縁材料層をエッチバック
することによってサイドウォールを形成すればよい。サイドウォールを形成することによ
り、絶縁膜３３１の被覆性を向上させ、不純物領域を形成する際にマスクとして用いるこ
とができる。また、エッチバックの際に自己整合的にゲート絶縁膜を選択的に除去しても
よい。また、エッチバック後にゲート絶縁膜のエッチングを行ってもよい。こうして、ゲ
ート電極の幅と、そのゲート電極の側壁の両側に設けられたサイドウォールの幅とを合計
した幅を有するゲート絶縁膜３１０、３１６が形成される。ゲート絶縁膜を選択的に除去
することにより、後にコンタクトホールを形成することが容易になり、また、絶縁膜３３
１の接する表面積が増大するので、密着性を向上することができる。
次いで、ソース領域およびドレイン領域を形成するために、露出したシリコン基板にイ
オン注入を行う。ＣＭＯＳを製造する場合であるので、ｐチャネル型ＦＥＴを形成すべき
第１の素子形成領域をレジスト材料で被覆し、ゲート電極３１７、サイドウォール３１８
をマスクとして用いてｎ型不純物であるヒ素（Ａｓ）やリン（Ｐ）をシリコン基板に注入
してソース領域３１４及びドレイン領域３１５を形成する。また、ｎチャネル型ＦＥＴを
形成すべき第２の素子形成領域をレジスト材料で被覆し、ゲート電極３１１、サイドウォ
ール３１２をマスクとして用いてｐ型不純物であるボロン（Ｂ）をシリコン基板に注入し
てソース領域３０８及びドレイン領域３０９を形成する。
次いで、イオン注入された不純物の活性化および、イオン注入によって発生したシリコ
ン基板における結晶欠陥を回復するために、第２回目の活性化処理を行う。
そして、活性化後に層間絶縁膜やプラグ電極やメタル配線等を形成する。第１の層間絶
縁膜３３１は、プラズマＣＶＤ法や減圧ＣＶＤ法を用いて酸化シリコン膜や酸化窒化シリ
コン膜などで１００〜２０００ｎｍの厚さに形成する。さらにその上にリンガラス（ＰＳ
Ｇ）、あるいはボロンガラス（ＢＳＧ）、もしくはリンボロンガラス（ＰＢＳＧ）の第２
の層間絶縁膜３３２が形成する。第２の層間絶縁膜３３２は、平坦性を上げるため、スピ
ンコート法や常圧ＣＶＤ法で作製する。
ソース電極３３３、３３５、及びドレイン電極３３４、３３６は、第１の層間絶縁膜３
３１および第２の層間絶縁膜３３２にそれぞれのＦＥＴのソース領域及びドレイン領域に
達するコンタクトホールを形成した後に形成するもので、低抵抗材料として通常良く用い
られるアルミニウム（Ａｌ）を用いると良い。また、Ａｌとチタン（Ｔｉ）の積層構造と
しても良い。
また、ここでは図示していないが、第１の層間絶縁膜３３１および第２の層間絶縁膜３
３２にゲート電極に達するコンタクトホールが設けられ、第２の層間絶縁膜上に設けられ
ている配線と電気的に接続する電極が第１の層間絶縁膜上に形成される。
次いで、第３の層間絶縁膜となる多孔質絶縁膜３４２を形成する。多孔質絶縁膜３４２
は、膜中に孤立した微小な空孔が均一に分布している絶縁膜であり、プラズマ反応を含め
たＣＶＤ法またはスピン塗布法によって得ることができる。
次いで、実施の形態１に示した埋め込み配線形成方法に従って、マスクを用いてエッチ
ングを行い、ソース電極３３３、３３５に達する接続孔および配線溝を形成する。
次いで、第１の導電層３５０となるバリア膜を形成し、インクジェット法でＡｇを含む
ペーストを吐出する。そして、選択的にレーザ光を照射してＡｇを含むペーストを焼成し
て第２の導電層３５１を形成する。そして第２の導電層３５１の上面を覆うように第３の
導電層３５２を形成する。そして、マスクを除去することによって、マスク上に設けられ
たバリア膜と第３導電膜も除去して埋め込み配線を形成する。こうして形成された埋め込
み配線は、第３の導電層３５２の上面を含む面と、多孔質絶縁膜３４２の上面を含む面と
で段差を有している。また、その段差部には第３の導電層３５２よりも突出した第１の導
電層３５０が設けられている。
次いで、第４の層間絶縁膜３４３を形成する。第４の層間絶縁膜３４３は有機樹脂材料
で１μｍ〜２μｍの厚さに形成する。有機樹脂材料として、ポリイミド、ポリアミド、ア
クリル、ベンゾシクロブテン（ＢＣＢ）などを用いることができる。有機樹脂膜を用いる
ことの利点は、膜の形成方法が簡単である点や、比誘電率が低いので寄生容量を低減でき
る点、平坦化するのに適している点などがある。勿論、上述した以外の有機樹脂膜を用い
ても良い。
次いで、第３の導電層３５２に達するコンタクトホールを形成し、スパッタ法で導電膜
の成膜を行った後、パターニングを行って電極３５３を形成する。
最後に、電極３５３を覆うパッシベーション膜３４４を形成し、図４の状態を得る。図
４において向かって左側がｐチャネル型ＦＥＴ４０１であり、右側がｎチャネル型ＦＥＴ
４０２である。これらのＦＥＴを相補的に組み合わせればＣＭＯＳ回路を形成することが
できる。
ＣＭＯＳ回路は、インバータ回路、ＮＡＮＤ回路、ＡＮＤ回路、ＮＯＲ回路、ＯＲ回路
、シフトレジスタ回路、サンプリング回路、Ｄ／Ａコンバータ回路、Ａ／Ｄコンバータ回
路、ラッチ回路、バッファ回路などを構成することができる。加えて、これらのＣＭＯＳ
回路を組み合わせることによってＳＲＡＭやＤＲＡＭなどのメモリ素子や、ＣＰＵや、コ
ントローラ回路や、その他の集積回路を構成することができる。
また、パッシベーション膜３４４は、プラズマＣＶＤ法で窒化シリコン膜、または酸化
シリコン膜、あるいは窒化酸化シリコン膜で形成されている。
なお、本実施例ではＦＥＴの構造としてトップゲート型の例を示したが、特にＦＥＴの
構造は限定されず、例えば順スタガ型のＦＥＴであってもよい。
本発明により、銅よりも電気抵抗率の低い銀を配線材料とし、且つ、配線開口部が形成
される絶縁膜の材料として誘電率の低い多孔質絶縁膜を使用する構造を実現することがで
きる。従って、本発明により、高速動作が可能で高性能な半導体デバイスを実現すること
ができる。
また、本発明は、電解めっき法やＣＭＰ法を用いることなく埋め込み配線を形成するこ
とによって、配線形成にかかる製造コストを低減させることができる。
なお、本実施例では、多層配線の一部の配線を埋め込み配線として低抵抗化を図った例
を示したが、さらに多くの層に埋め込み配線を設けてもよい。
また、本実施例は、実施の形態１または実施の形態２と自由に組み合わせることができ
る。
実施例１に示したＦＥＴを有する集積回路は、半導体基板に多数形成され、個々に分離
してチップを形成する。チップを個々に分離するためにダイシングを行う。ついで、ウェ
ーハからチップを一つずつピックアップし、リードフレームに搭載する。そして、チップ
の電極端子とリードフレームのインナリードとの間を、直径約２０〜３０μｍの金ワイヤ
ーで電気的導通できるように繋ぐ。次いで、取り扱いが容易になるようにモールド樹脂層
で封止する。次いで、リードをはんだメッキして錆を防ぐ。次いで、リードフレームから
個々のパッケージに切り離し、リードを成形する。こうして、パッケージを行う。
図５に、パッケージが行われたデバイスの断面構造を表す斜視図を示す。図５に示す構
造は、ワイヤボンディング法でチップ７０２がリードフレーム７０１に接続されている。
また、チップ７０２は、モールド樹脂層７０３によって封止されている。また、チップ７
０２はリードフレーム７０１上に、マウント用の接着剤７０４によりマウントされている
。
また、リードフレーム７０１は、ソルダーボール７０５が設けられたボールグリッドア
レイ型である。ソルダーボール７０５は、リードフレーム７０１のチップ７０２がマウン
トされている側とは反対の側に設けられている。そしてリードフレーム７０１に設けられ
た配線７０６は、リードフレームに設けられたコンタクトホールを介して、ソルダーボー
ル７０５と電気的に接続している。
なお、本実施例では、チップ７０２とソルダーボール７０５との電気的な接続をするた
めの配線７０６を、リードフレーム７０１のチップがマウントされている面上に設けてい
るが、リードフレームはこれに限定されない。例えば、リードフレームの内部において配
線が多層化されて設けられていても良い。
そして、図４では、チップ７０２と配線７０６とが、金ワイヤー７０７によって電気的
に接続されている。チップ７０２には半導体素子が設けられており、またチップ７０２の
リードフレーム７０１が設けられている側とは反対側に、パッドが設けられている。パッ
ドは該半導体素子と電気的に接続されている。そしてパッドは、リードフレーム７０１に
設けられた配線７０６と、金ワイヤー７０７によって接続されている。
また、本実施例は実施の形態１、実施の形態２、または実施例１と自由に組み合わせる
ことができる。
本発明の埋め込み配線を用いて集積した回路を作り込んだＩＣチップを搭載し、様々な
電子機器を完成させることができる。また、ＦＥＴをスイッチング素子とし、該スイッチ
ング素子に接続する反射電極を設けることによって反射型のアクティブマトリクス基板と
して電子機器の表示部を構成し、様々な電子機器を完成させることができる。
例えば、ＦＥＴをスイッチング素子とし、該スイッチング素子に接続する画素電極と、
液晶層と、対向電極とを設けて液晶素子を設けることによってアクティブマトリクス型の
液晶表示装置として電子機器の表示部を構成し、様々な電子機器を完成させることもでき
る。
例えば、ＦＥＴをスイッチング素子とし、該スイッチング素子に接続する第１の電極と
、有機化合物を含む層と、第２の電極とを積層させて発光素子を設けることによってアク
ティブマトリクス型の発光装置として電子機器の表示部を構成し、様々な電子機器を完成
させることもできる。
そのような電子機器としては、パーソナルコンピュータ、ゲーム機器、携帯情報端末（
モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、ビデオカメラ、
デジタルカメラ、反射型プロジェクター、ナビゲーションシステム、音響再生装置（カー
オーディオ、オーディオコンポ等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇ
ｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を
表示しうるディスプレイとＩＣチップを備えた装置）などが挙げられる。
本発明の電子機器の１つである携帯電話を例に挙げ、パッケージが実際に電子機器に実
装されている様子を図６（Ａ）に示す。
図６（Ａ）に示す携帯電話のモジュールは、プリント配線基板８１６に、メモリ上に積
層されたＣＰＵ８１１、８０２、電源回路８０３、音声処理回路８２９に積層されたコン
トローラ８０１、送受信回路８０４や、その他、抵抗、バッファ、容量素子等の素子が実
装されている。また、パネル８００がＦＰＣ８０８によってプリント配線基板８１６に実
装されている。パネル８００には、画素部８０５と、該画素部８０５が有する画素を選択
する走査線駆動回路８０６と、選択された画素にビデオ信号を供給する信号線駆動回路８
０７とが設けられている。
プリント配線基板８１６への電源電圧及びキーボードなどから入力された各種信号は、
複数の入力端子が配置されたプリント配線基板用のインターフェース部８０９を介して供
給される。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート８１０
が、プリント配線基板８１６に設けられている。
なお、図６（Ａ）ではパネル８００にプリント配線基板８１６がＦＰＣを用いて実装さ
れているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）
方式を用い、コントローラ８０１、音声処理回路８２９、メモリ８１１、ＣＰＵ８０２ま
たは電源回路８０３をパネル８００に直接実装させるようにしても良い。
また、プリント配線基板８１６において、引きまわしの配線間に形成される容量や配線
自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが
鈍ったりすることがある。そこで、プリント配線基板８１６に容量素子、バッファ等の各
種素子を設けることで、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍った
りするのを防ぐことができる。
また、図６（Ｂ）は、ＦＰＣ上に搭載された集積回路が備えられたモジュールの例を示
している。
図６（Ｂ）に示すように、ＦＰＣ９０８上には、集積回路（コントローラ９０１、ＣＰ
Ｕ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）９０２、メモリ９０３）が搭載
されている。パネル９００には、画素部９０５、および駆動回路（信号線駆動回路９０７
、走査線駆動回路９０６）が設けられており、これらと外部に設けられた外部電源等（図
示せず）を電気的に接続するためのＦＰＣ９０８が、接着剤９０９によりパネル９００上
に貼り付けられている。ＦＰＣ９０８上に半導体基板を用いた集積回路（コントローラ９
０１、ＣＰＵ９０２、メモリ９０３）を設けることで、電源電圧や信号にノイズがのった
り、信号の立ち上がりが鈍ったりするのを防いでいる。
また、本実施例は実施の形態１、実施の形態２、実施例１、または実施例２と自由に組
み合わせることができる。
本発明の埋め込み配線を用いて集積した回路を作り込んだＩＣチップを薄膜集積回路、
または非接触型薄膜集積回路装置（無線ＩＣタグ、ＲＦＩＤ（無線認証、Ｒａｄｉｏ Ｆ
ｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）とも呼ばれる）として用いることも
できる。
アンテナとして機能する導電層１５１７が設けられたカード状基板１５１８に本発明の
ＩＣチップ１５１６を貼り付けたＩＤカードの例を図７に示す。このように、本発明のＩ
Ｃチップ１５１６は、小型、薄型、軽量であり、多種多様の用途が実現し、物品に貼り付
けても、その物品のデザイン性を損なうことがない。
なお、本発明のＩＣチップ１５１６は、カード状基板１５１８に貼り付ける形態に制約
されず、曲面や様々な形状の物品に貼り付けることもできる。例えば、ＩＣチップを紙幣
、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（
包装紙やボトル等）、記録媒体（ＤＶＤソフトやビデオテープ等）、乗物類（自転車等）
、身の回り品（鞄や眼鏡等）、食品類、衣類、生活用品類等に設けて使用することができ
る。
また、本実施の形態は実施の形態１、実施の形態２、実施例１、実施例２、または実施
例３と自由に組み合わせることができる。
本発明の埋め込み配線を用いて集積した回路を作り込んだＩＣチップを搭載し、様々な電
子機器を完成させることができる。その具体例を図８を用いて説明する。
図８（Ａ）は表示装置であり、筐体１９０１、支持台１９０２、表示部１９０３、スピ
ーカー部１９０４、ビデオ入力端子１９０５などを含む。この表示装置は、他の実施例で
示した作製方法により形成したＦＥＴを駆動ＩＣに用いることにより作製される。なお、
表示装置には液晶表示装置、発光装置などがあり、具体的にはコンピュータ用、テレビ受
信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図８（Ｂ）はコンピュータであり、筐体１９１１、表示部１９１２、キーボード１９１
３、外部接続ポート１９１４、ポインティングマウス１９１５などを含む。上述した実施
の形態で示した作製方法を用いることにより、表示部の駆動ＩＣや、本体内部のＣＰＵ、
メモリなどにも適用が可能である。
また、図８（Ｃ）は携帯電話であり、携帯情報端末の１つの代表例である。この携帯電話
は筐体１９２１、表示部１９２２、センサ部１９２４、操作キー１９２３などを含む。セ
ンサ部１９２４は、光センサ素子を有しており、センサ部１９２４で得られる照度に合わ
せて表示部１９２２の輝度コントロールを行ったり、センサ部１９２４で得られる照度に
合わせて操作キー１９２３の照明制御を行うことで携帯電話の消費電流を抑えることがで
きる。また、ＣＣＤなどの撮像機能を有する携帯電話であれば、光学ファインダーの近く
に設けられたセンサ部１９２４のセンサ受光量が変化することで撮影者が光学ファインダ
ーを覗いたか否かを検出する。撮影者が光学ファインダーを覗いている場合には、表示部
１９２２をオフとすることで消費電力を抑えることができる。
上記の携帯電話を初めとして、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓ
ｔａｎｔｓ、情報携帯端末）、デジタルカメラ、小型ゲーム機などの電子機器は携帯情報
端末であるため、表示画面が小さい。従って、上述した実施の形態で示したＦＥＴを用い
てＣＰＵ、メモリ、センサなどの機能回路を形成して、小型・軽量化を図ることができる
。
また、ＩＣタグを様々な電子機器に貼り付けることにより、電子機器の流通経路などを明
確にすることができる。図８（Ｄ）は、パスポート１９４１に無線ＩＣタグ１９４２を付
けている状態を示している。また、パスポート１９４１に無線ＩＣタグを埋め込んでもよ
い。同様にして、運転免許証、クレジットカード、紙幣、硬貨、証券、商品券、チケット
、トラベラーズチェック（Ｔ／Ｃ）、健康保険証、住民票、戸籍謄本などに無線ＩＣタグ
を付けたり埋め込むことができる。この場合、本物であることを示す情報のみを無線ＩＣ
タグに入力しておき、不正に情報を読み取ったり書き込んだりできないようにアクセス権
を設定する。これは、他の実施例で示したメモリを用いることにより実現できる。このよ
うにタグとして利用することによって、偽造されたものと区別することが可能になる。
このほかに、無線ＩＣタグをメモリとして用いることも可能である。図８（Ｅ）は無線Ｉ
Ｃタグ１９５１を野菜の包装に貼り付けるラベルに用いた場合の例を示している。また、
包装そのものに無線ＩＣタグを貼り付けたり埋め込んだりしても構わない。無線ＩＣタグ
１９５１には、生産地、生産者、製造年月日、加工方法などの生産段階のプロセスや、商
品の流通プロセス、価格、数量、用途、形状、重量、賞味期限、各種認証情報などを記録
することが可能になる。無線ＩＣタグ１９５１からの情報は、リーダ１９５２のアンテナ
部１９５３で受信して読み取り、リーダ１９５２の表示部１９５４に表示することによっ
て、卸売業者、小売業者、消費者が把握することが容易になる。また、生産者、取引業者
、消費者のそれぞれに対してアクセス権を設定することによって、アクセス権を有しない
場合は読み込み、書き込み、書き換え、消去ができない仕組みになっている。
また、無線ＩＣタグは以下のように用いることができる。会計の際に無線ＩＣタグに会計
を済ませたことを記入し、出口にチェック手段を設け、会計済みであることを無線ＩＣタ
グに書き込まれているかをチェックする。会計を済ませていないで店を出ようとすると、
警報が鳴る。この方法によって、会計のし忘れや万引きを予防することができる。
さらに、顧客のプライバシー保護を考慮すると、次のような方法にすることも可能である
。レジで会計をする段階で、（１）無線ＩＣタグに入力されているデータを暗証番号など
でロックする、（２）無線ＩＣタグに入力されているデータそのものを暗号化する、（３
）無線ＩＣタグに入力されているデータを消去する、（４）無線ＩＣタグに入力されてい
るデータを破壊する、のいずれかを行う。これらは他の実施例にて挙げたメモリを用いる
ことによって実現することができる。そして、出口にチェック手段を設け、（１）〜（４
）のいずれかの処理が行われたか、または無線ＩＣタグのデータに何も処理が行われてい
ない状態であるかをチェックすることによって、会計の有無をチェックする。このように
すると、店内では会計の有無を確認することが可能であり、店外では所有者の意志に反し
て無線ＩＣタグの情報を読み取られることを防止することができる。
本発明を用いることによって、銅よりも電気抵抗率の低い銀を配線材料とし、且つ、配線
開口部が形成される絶縁膜の材料として誘電率の低い多孔質絶縁膜を使用する構造を実現
することができ、無線ＩＣタグに設けられたＩＣチップの小型化を実現できる。ＩＣチッ
プはサイズが小さくなればなるほど耐衝撃強度が増すため、信頼性が向上する。また、本
発明の埋め込み配線は、電解めっき法やＣＭＰ法を用いることなく埋め込み配線を形成す
ることによって、無線ＩＣタグにかかる製造コストを低減することができる。
以上のように、本発明により作製された半導体装置の適用範囲は極めて広く、本発明に
より作製された半導体装置を様々な分野の電子機器に用いることができる。
また、本実施例は、実施の形態１、実施の形態２、実施例１、実施例２、実施例３、ま
たは実施例４と自由に組み合わせることができる。
本発明を半導体デバイスの多層配線の形成に適用する事により、半導体デバイスの多層配
線の微細化及び多層化をさらに進める事が可能になり、半導体デバイスの更なる高集積化
を図る事ができる。
また、本発明は、電界メッキ法やＣＭＰ法などを用いずに埋め込み配線を実現すること
ができるため、半導体デバイスの製造コストの低減を実現できる。
１０３ 層間絶縁膜
１０５ 開口部（トレンチ）
１０７ バリア膜
１０８ 導電性Ａｇペースト
１０９ 導電膜
１１０ 配線
１１１ 導電性Ａｇペースト
１１２ 層間絶縁膜
１１３ 上部電極
１１４ 接続孔
２０１ 絶縁膜
２０２ 下層配線
２０３ 層間絶縁膜
２０５ バリア膜
２０６ 導電性Ａｇペースト
２０７ Ａｇ配線
２０８ 導電膜
３０１ シリコン基板
３０２ ｎ型ウェル
３０３ ｐ型ウェル
３０６ フィールド酸化膜
３０７ エクステンション領域
３０８ ソース領域
３０９ ドレイン領域
３１０ ゲート絶縁膜
３１１ ゲート電極
３１２ サイドウォール
３１４ ソース領域
３１５ ドレイン領域
３２４ 多孔質絶縁膜
３３１ 層間絶縁膜
３３２ 層間絶縁膜
３３３ ソース電極
３３４ ドレイン電極
３４１ パッシベーション膜
３４２ 多孔質絶縁膜
３４３ 層間絶縁膜
３４４ パッシベーション膜
３５０ 導電層
３５１ 導電層
３５２ 導電層
３５３ 電極
４０１ ｐチャネル型ＦＥＴ
４０２ ｎチャネル型ＦＥＴ
７０１ リードフレーム
７０２ チップ
７０３ モールド樹脂層
７０４ 接着剤
７０５ ソルダーボール
７０６ 配線
７０７ 金ワイヤー
８００ パネル
８０１ コントローラ
８０２ ＣＰＵ
８０３ 電源回路
８０４ 送受信回路
８０５ 画素部
８０６ 走査線駆動回路
８０７ 信号線駆動回路
８０８ ＦＰＣ
８０９ インターフェース部
８１０ アンテナ用ポート
８１１ メモリ
８１６ プリント配線基板
８２９ 音声処理回路
９００ パネル
９０１ 集積回路（コントローラ）
９０２ ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）
９０３ メモリ
９０５ 画素部
９０６ 走査線駆動回路
９０７ 駆動回路（信号線駆動回路）
９０８ ＦＰＣ
９０９ 接着剤
１０４ａ マスク
１０４ｂ マスク
１０６ａ 接続孔
１０６ｂ 配線溝
１５１６ ＩＣチップ
１５１７ 導電層
１５１８ カード状基板
１９０１ 筐体
１９０２ 支持台
１９０３ 表示部
１９０４ スピーカー部
１９０５ ビデオ入力端子
１９１１ 筐体
１９１２ 表示部
１９１３ キーボード
１９１４ 外部接続ポート
１９１５ ポインティングマウス
１９２１ 筐体
１９２２ 表示部
１９２３ 操作キー
１９２４ センサ部
１９４１ パスポート
１９４２ 無線ＩＣタグ
１９５１ 無線ＩＣタグ
１９５２ リーダ
１９５３ アンテナ部
１９５４ 表示部
２０４ａ 接続孔
２０４ｂ 配線溝
３１１ａ ポリシリコン層
３１１ｂ シリサイド層

Claims (8)

  1. 絶縁膜を形成する工程と、
    前記絶縁膜上にマスクを形成する工程と、
    選択的にエッチングして前記絶縁膜に開口部を形成する工程と、
    前記マスク上および前記開口部に第１導電膜を形成する工程と、
    液滴吐出法により前記開口部の前記第１導電膜上に導電材料を含む液滴を滴下する工程と、
    レーザー光を選択的に照射して前記導電材料を加熱して第２導電層を形成する工程と、
    前記マスク上および前記第２導電層上に第３導電膜を形成する工程と、
    前記マスクを除去すると同時に前記マスク上に形成された前記第１導電膜および前記第３導電膜を除去し、第１導電層および第３導電層を形成する工程とを有することを特徴とする半導体装置の作製方法。
  2. 絶縁膜を形成する工程と、
    選択的にエッチングして前記絶縁膜に開口部を形成する工程と、
    第１導電膜を形成する工程と、
    液滴吐出法により前記開口部および前記開口部周辺の前記第１導電膜上に導電材料を含む液滴を滴下し、焼成して第２導電膜を形成する工程と、
    前記第２導電膜を選択的にエッチングして第２導電層を形成する工程と、
    前記第１導電膜上および前記第２導電層上に第３導電膜を形成する工程と、
    前記第１導電膜及び前記第３導電膜を同じマスクを用いてエッチングして第１導電層と第３導電層を形成する工程とを有する半導体装置の作製方法であって、
    前記液滴を滴下する前に前記液滴の接触角を小さくする表面処理を前記開口部および前記開口部周辺の前記第１導電膜に行うことを特徴とする半導体装置の作製方法。
  3. 絶縁膜を形成する工程と、
    前記絶縁膜上にマスクを形成する工程と、
    選択的にエッチングして前記絶縁膜に開口部を形成する工程と、
    前記マスク上および前記開口部に第１導電膜を形成する工程と、
    液滴吐出法により前記開口部の前記第１導電膜上に導電材料を含む液滴を滴下する工程と、
    レーザー光を選択的に照射して前記導電材料を加熱して第２導電層を形成する工程と、
    前記マスク上および前記第２導電層上に第３導電膜を形成する工程と、
    前記マスクを除去すると同時に前記マスク上に形成された前記第１導電膜および前記第３導電膜を除去し、第１導電層および第３導電層を形成する工程とを有する半導体装置の作製方法であって、
    前記液滴を滴下する前に前記液滴の接触角を小さくする表面処理を前記開口部および前記開口部周辺の前記第１導電膜に行うことを特徴とする半導体装置の作製方法。
  4. 請求項２または請求項３において、前記表面処理は紫外線照射、または酸素、アルゴン、水素、ヘリウムのガスを用いたプラズマ処理もしくはコロナ放電処理であることを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一項において、前記絶縁膜は、酸化シリコンを含む材料からなる多孔質絶縁膜であることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、前記第１導電層と前記第３導電層は、スパッタ法により得られるＷ、Ｍｏ、Ｔｉ、Ｃｒ、またはＴａから選ばれる一種または複数種を含む層であることを特徴とする半導体装置の作製方法。
  7. 請求項１乃至請求項６のいずれか一項において、前記第２導電層は、銀を含む材料であることを特徴とする半導体装置の作製方法。
  8. 請求項１乃至請求項７のいずれか一項において、前記第２導電層は、樹脂を含む材料であることを特徴とする半導体装置の作製方法。
JP2010254389A 2004-11-30 2010-11-15 配線 Expired - Fee Related JP5538186B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010254389A JP5538186B2 (ja) 2004-11-30 2010-11-15 配線

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004347898 2004-11-30
JP2004347898 2004-11-30
JP2010254389A JP5538186B2 (ja) 2004-11-30 2010-11-15 配線

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005337897A Division JP4877722B2 (ja) 2004-11-30 2005-11-23 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JP2011035426A true JP2011035426A (ja) 2011-02-17
JP5538186B2 JP5538186B2 (ja) 2014-07-02

Family

ID=36566612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010254389A Expired - Fee Related JP5538186B2 (ja) 2004-11-30 2010-11-15 配線

Country Status (3)

Country Link
US (2) US7696625B2 (ja)
JP (1) JP5538186B2 (ja)
CN (1) CN100555621C (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135405B2 (en) * 2004-08-04 2006-11-14 Hewlett-Packard Development Company, L.P. Method to form an interconnect
US7517791B2 (en) * 2004-11-30 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7732349B2 (en) * 2004-11-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of insulating film and semiconductor device
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7687326B2 (en) * 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP4873160B2 (ja) * 2007-02-08 2012-02-08 トヨタ自動車株式会社 接合方法
US8823522B2 (en) * 2007-03-21 2014-09-02 James Neil Rodgers RFID tracking of chose in action
CN101533826B (zh) * 2008-03-13 2012-07-04 世界先进积体电路股份有限公司 半导体装置及其制作方法
US7579232B1 (en) * 2008-07-11 2009-08-25 Sandisk 3D Llc Method of making a nonvolatile memory device including forming a pillar shaped semiconductor device and a shadow mask
TWI607670B (zh) * 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
JP5476185B2 (ja) * 2010-03-31 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR20130007378A (ko) * 2011-07-01 2013-01-18 삼성전자주식회사 반도체 장치
KR20130008876A (ko) * 2011-07-13 2013-01-23 삼성전기주식회사 터치패널의 제조방법
CN102915949A (zh) * 2011-08-01 2013-02-06 中国科学院微电子研究所 在基板中嵌入金属材料的方法
CN103000623B (zh) * 2011-09-16 2015-06-17 北大方正集团有限公司 一种铝栅半导体器件及其制造方法
WO2014100012A1 (en) 2012-12-20 2014-06-26 The Regents Of The University Of California Electrostatic graphene speaker
JP2015053444A (ja) * 2013-09-09 2015-03-19 パナソニックＩｐマネジメント株式会社 フレキシブル半導体装置およびその製造方法ならびに画像表示装置
CN104981099A (zh) * 2015-06-18 2015-10-14 镇江华印电路板有限公司 高精度贯孔板
US20170309565A1 (en) * 2016-04-25 2017-10-26 Infineon Technologies Ag Method of manufacturing semiconductor devices
CN106952927A (zh) * 2017-03-27 2017-07-14 合肥京东方光电科技有限公司 叠层结构及其制备方法
DE102019208330A1 (de) * 2019-06-07 2020-12-10 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Verbindungs-Bereichs auf einem Substrat für eine elektrische Baugruppe und Substrat dazu
KR20210033581A (ko) * 2019-09-18 2021-03-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN112186025B (zh) * 2020-10-13 2024-03-29 合肥鑫晟光电科技有限公司 一种显示面板及其制作方法、显示装置
CN113683053A (zh) * 2021-09-14 2021-11-23 深圳清华大学研究院 一种微型块阵列移动组件及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052136A1 (fr) * 1998-04-01 1999-10-14 Asahi Kasei Kogyo Kabushiki Kaisha Procede de fabrication d'un corps structurel d'interconnexion
JP2000077307A (ja) * 1998-08-31 2000-03-14 Toshiba Corp 成膜方法
JP2000260769A (ja) * 1999-03-11 2000-09-22 Toshiba Corp 半導体装置の製造方法
JP2000323479A (ja) * 1999-05-14 2000-11-24 Sony Corp 半導体装置およびその製造方法
JP2003273041A (ja) * 2002-03-15 2003-09-26 Catalysts & Chem Ind Co Ltd 集積回路の製造方法および該製造方法により形成された集積回路付基板
JP2003309085A (ja) * 2002-04-16 2003-10-31 Seiko Epson Corp デバイスの製造方法及びデバイス製造装置、デバイス及び電子機器
JP2004304021A (ja) * 2003-03-31 2004-10-28 Ebara Corp 半導体装置の製造方法及び製造装置
JP2004304162A (ja) * 2003-03-17 2004-10-28 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス
WO2004096449A1 (ja) * 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co. Ltd. 荷電ビームを用いた液滴吐出装置及び該装置を用いてのパターンの作製方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5164337A (en) 1989-11-01 1992-11-17 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device having a capacitor in a stacked memory cell
US5126231A (en) 1990-02-26 1992-06-30 Applied Materials, Inc. Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch
US5656834A (en) 1994-09-19 1997-08-12 Philips Electronics North America Corporation IC standard cell designed with embedded capacitors
DE69629864T2 (de) * 1995-04-03 2004-07-15 Canon K.K. Verfahren zur Herstellung einer elektronenemittierende Vorrichtung, einer Elektronenquelle und eines Bilderzeugungsgerätes
CN1138217A (zh) 1995-06-15 1996-12-18 北京工业大学 高电迁徒阻力的多层金属化结构及其设计方法
JPH09306988A (ja) 1996-03-13 1997-11-28 Sony Corp 多層配線の形成方法
JP3300643B2 (ja) * 1997-09-09 2002-07-08 株式会社東芝 半導体装置の製造方法
TW429576B (en) * 1998-10-14 2001-04-11 United Microelectronics Corp Manufacturing method for metal interconnect
US6693038B1 (en) 1999-02-05 2004-02-17 Taiwan Semiconductor Manufacturing Company Method for forming electrical contacts through multi-level dielectric layers by high density plasma etching
US6399486B1 (en) 1999-11-22 2002-06-04 Taiwan Semiconductor Manufacturing Company Method of improved copper gap fill
JP3926076B2 (ja) 1999-12-24 2007-06-06 日本電気株式会社 薄膜パターン形成方法
JP3365554B2 (ja) 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
US6309957B1 (en) 2000-04-03 2001-10-30 Taiwan Semiconductor Maufacturing Company Method of low-K/copper dual damascene
WO2001086707A1 (fr) 2000-05-08 2001-11-15 Denki Kagaku Kogyo Kabushiki Kaisha Film siox de faible permittivite relative, procede de production, dispositif semi-conducteur contenant ledit film
JP3868713B2 (ja) 2000-05-18 2007-01-17 独立行政法人科学技術振興機構 超短光パルスによりガラス中に作製した三次元光メモリー素子のデータの書き換え方法
JP4035968B2 (ja) 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
US6376353B1 (en) 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
US6429118B1 (en) 2000-09-18 2002-08-06 Taiwan Semiconductor Manufacturing Company Elimination of electrochemical deposition copper line damage for damascene processing
US6383920B1 (en) 2001-01-10 2002-05-07 International Business Machines Corporation Process of enclosing via for improved reliability in dual damascene interconnects
US6753249B1 (en) 2001-01-16 2004-06-22 Taiwan Semiconductor Manufacturing Company Multilayer interface in copper CMP for low K dielectric
US6492708B2 (en) 2001-03-14 2002-12-10 International Business Machines Corporation Integrated coil inductors for IC devices
JP3886779B2 (ja) * 2001-11-02 2007-02-28 富士通株式会社 絶縁膜形成用材料及び絶縁膜の形成方法
US6781853B2 (en) * 2002-03-13 2004-08-24 Virginia Tech Intellectual Properties, Inc. Method and apparatus for reduction of energy loss due to body diode conduction in synchronous rectifiers
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
JP4042497B2 (ja) 2002-04-15 2008-02-06 セイコーエプソン株式会社 導電膜パターンの形成方法、配線基板、電子デバイス、電子機器、並びに非接触型カード媒体
US6726535B2 (en) * 2002-04-25 2004-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing localized Cu corrosion during CMP
JP3974023B2 (ja) 2002-06-27 2007-09-12 富士通株式会社 半導体装置の製造方法
JP2004055965A (ja) 2002-07-23 2004-02-19 Seiko Epson Corp 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
US7404990B2 (en) 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US7041748B2 (en) 2003-01-08 2006-05-09 International Business Machines Corporation Patternable low dielectric constant materials and their use in ULSI interconnection
JP3886459B2 (ja) 2003-01-28 2007-02-28 株式会社神戸製鋼所 誘電体線路の製造方法
US20040219298A1 (en) 2003-02-27 2004-11-04 Akira Fukunaga Substrate processing method and substrate processing apparatus
US20070042366A1 (en) 2003-02-28 2007-02-22 Brown University Nanopores, methods for using same, methods for making same and methods for characterizing biomolecules using same
TWI257120B (en) * 2003-06-18 2006-06-21 Fujitsu Ltd Method for manufacturing semiconductor device
JP2005032769A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
KR100510915B1 (ko) 2003-07-18 2005-08-26 매그나칩 반도체 유한회사 반도체 소자의 절연막 형성 방법
KR101100625B1 (ko) * 2003-10-02 2012-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선 기판 및 그 제조방법, 및 박막트랜지스터 및 그제조방법
CN100510922C (zh) 2003-11-14 2009-07-08 株式会社半导体能源研究所 液晶显示装置及其制造方法、以及包含其的电视接收机
WO2005048221A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method for fabricating the same
JP4194508B2 (ja) 2004-02-26 2008-12-10 三洋電機株式会社 半導体装置の製造方法
US7985677B2 (en) 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7517791B2 (en) 2004-11-30 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7732349B2 (en) 2004-11-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of insulating film and semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052136A1 (fr) * 1998-04-01 1999-10-14 Asahi Kasei Kogyo Kabushiki Kaisha Procede de fabrication d'un corps structurel d'interconnexion
JP2000077307A (ja) * 1998-08-31 2000-03-14 Toshiba Corp 成膜方法
JP2000260769A (ja) * 1999-03-11 2000-09-22 Toshiba Corp 半導体装置の製造方法
JP2000323479A (ja) * 1999-05-14 2000-11-24 Sony Corp 半導体装置およびその製造方法
JP2003273041A (ja) * 2002-03-15 2003-09-26 Catalysts & Chem Ind Co Ltd 集積回路の製造方法および該製造方法により形成された集積回路付基板
JP2003309085A (ja) * 2002-04-16 2003-10-31 Seiko Epson Corp デバイスの製造方法及びデバイス製造装置、デバイス及び電子機器
JP2004304162A (ja) * 2003-03-17 2004-10-28 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス
JP2004304021A (ja) * 2003-03-31 2004-10-28 Ebara Corp 半導体装置の製造方法及び製造装置
WO2004096449A1 (ja) * 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co. Ltd. 荷電ビームを用いた液滴吐出装置及び該装置を用いてのパターンの作製方法

Also Published As

Publication number Publication date
JP5538186B2 (ja) 2014-07-02
US7696625B2 (en) 2010-04-13
US20100136782A1 (en) 2010-06-03
CN100555621C (zh) 2009-10-28
CN1783480A (zh) 2006-06-07
US20060113671A1 (en) 2006-06-01
US7935626B2 (en) 2011-05-03

Similar Documents

Publication Publication Date Title
JP5538186B2 (ja) 配線
US7688272B2 (en) Semiconductor device
CN103109349B (zh) 具有与第一通路或中间通路结构连接的后触点的微电子元件
US7879711B2 (en) Stacked structures and methods of fabricating stacked structures
US7517791B2 (en) Method for manufacturing semiconductor device
EP1391923B1 (en) Manufacturing method of semiconductor device
CN1873998B (zh) 半导体器件及其制造方法
TWI429049B (zh) 具有背側重分布層的半導體裝置及其製造方法
US7061118B2 (en) Semiconductor device, stacked semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US20050236623A1 (en) Semiconductor device
US7826552B2 (en) Semiconductor device and wireless communication system
US20100327383A1 (en) Semiconductor device including through-electrode and method of manufacturing the same
US20090026614A1 (en) System in package and method for fabricating the same
US6635915B2 (en) Semiconductor device having trench capacitor formed in SOI substrate
CN103329264A (zh) 带有复数个具有分段式贯通硅通路的堆叠有源芯片的微电子组件
JP2004221334A (ja) 金属素子形成方法、半導体装置の製造方法及び電子デバイスの製造方法、半導体装置及び電子デバイス、並びに電子機器
CN104425453A (zh) 3dic互连装置和方法
US20140353820A1 (en) Semiconductor device and method for fabricating the same
CN101369591B (zh) 影像感测元件封装体及其制作方法
US20110057305A1 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
US20110024864A1 (en) Semiconductor device and method for manufacturing the same
JP4877722B2 (ja) 半導体装置およびその作製方法
JP2006186331A (ja) 半導体装置の作製方法
US11158515B2 (en) Selective metal removal for conductive interconnects in integrated circuitry
US20050179120A1 (en) Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

R150 Certificate of patent or registration of utility model

Ref document number: 5538186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140428

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees