JP2011024166A - 直列信号の受信装置、直列信号の受信方法、直列伝送システムおよび画像形成装置 - Google Patents
直列信号の受信装置、直列信号の受信方法、直列伝送システムおよび画像形成装置 Download PDFInfo
- Publication number
- JP2011024166A JP2011024166A JP2009169940A JP2009169940A JP2011024166A JP 2011024166 A JP2011024166 A JP 2011024166A JP 2009169940 A JP2009169940 A JP 2009169940A JP 2009169940 A JP2009169940 A JP 2009169940A JP 2011024166 A JP2011024166 A JP 2011024166A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- serial
- serial signal
- ratios
- fixed period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】受信装置21は、受信部71、検出部72、サンプリングポイント決定部73およびサンプリング部74を備える。検出部72は、受信部71で受信した伝送クロックRX_CLKについて複数のデューティ比で、受信部71で受信した補正パターン信号RX_DATAに対する位相関係を検出する。サンプリングポイント決定部73は、検出部72による複数のデューティ比での検出結果を基に、受信部71で受信したシリアル信号に対するサンプリングポイントを決定する。サンプリング部74は、サンプリングポイント決定部73で決定されたサンプリングポイントで、受信部71で受信したシリアル信号をサンプリングする。
【選択図】図3
Description
補正処理の際に基準となる信号を含む直列信号および1周期での異なる論理の割合を複数持つ一定周期の信号を受信する受信部と、
前記一定周期の信号について複数の前記割合で前記基準となる信号に対する位相関係を検出する検出部と、
前記検出部による複数の前記割合での検出結果を基に前記直列信号に対する採取点を決定する決定部と
を備える。
前記決定部は、前記一定周期の信号を前記直列信号の逓倍数で逓倍しかつ位相をあらかじめ定められた角度ずつずらした複数の信号によって前記基準となる信号を直列信号からパラレル信号に変換して得られる複数の位相情報を期待値と比較することによって前記各割合の採取点を求める。
補正処理の際に基準となる信号を含む直列信号および1周期での異なる論理の割合を複数持つ一定周期の信号を受信し、
前記一定周期の信号について複数の前記割合で前記基準となる信号に対する位相関係を検出し、
この複数の前記割合での検出結果を基に前記直列信号に対する採取点を決定する。
並列信号を補正処理の際に基準となる信号を含む直列信号に変換し、当該直列信号と共に、1周期での異なる論理の割合を複数持つ一定周期の信号を直列伝送する送信装置と、
前記送信装置から直列伝送される前記直列信号、前記一定周期の信号および前記基準となる信号を受信し、この受信した直列信号を並列信号に変換する受信装置とを具備し、
前記受信装置は、
前記補正処理の際に基準となる信号を含む直列信号および前記一定周期の信号を受信する受信部と、
前記一定周期の信号について複数の前記割合で前記基準となる信号に対する位相関係を検出する検出部と、
前記検出部による複数の前記割合での検出結果を基に前記直列信号に対する採取点を決定する決定部とを備える。
補正処理の際に基準となる信号を含む直列信号および1周期での異なる論理の割合を複数持つ一定周期の信号を受信する受信部と、
前記一定周期の信号について複数の前記割合で前記基準となる信号に対する位相関係を検出する検出部と、
前記検出部による複数の前記割合での検出結果を基に前記直列信号に対する採取点を決定する決定部と
を備える直列信号の受信装置を有する。
[システム構成]
図1は、本発明が適用される画像形成システムの構成の一例を示すシステム構成図である。
上記構成の画像形成システム10において、印刷制御装置30の送信装置31は、画像データと共に伝送する一定周期の信号(以下、「クロック」と記述する)を、実際の周波数よりも数倍高い周波数で採取(以下、「サンプリング」と記述する)するオーバーサンプリングを行う。
(1)伝送クロックのデューティ比が4:3を継続している場合は反転機能未使用モード
(2)伝送クロックのデューティ比が4:3,3:4,4:3,…、というように変化している場合は反転機能使用モード
と認知する。
(1)伝送クロックのデューティ比が5:2の場合は送信側が補正モードとしてデータを送信
(2)伝送クロックのデューティ比が5:2,2:5,5:2,…、というように変化している場合は送信側が補正モードとしてデータを送信しかつ反転機能使用モード
と認知する。
画像形成装置20の受信装置21は、印刷制御装置30の送信装置31から伝送ケーブル60を通して伝送されるシリアル信号および伝送クロックを受信する。シリアル信号の受信に際しては、先ず補正パターン信号を受信し、その後に画像データを受信する。
[受信装置の構成例]
図3は、本実施形態に係る受信装置21の要部の構成例を示すブロック図である。図3に示すように、本構成例に係る受信装置21は、受信部71、検出部72、サンプリングポイント(採取点)決定部73およびサンプリング部74を備えている。
図4は、伝送クロックRX_CLKについて複数のデューティ比で補正パターン信号RX_DATAに対する位相関係を検出する検出部72およびシリアル信号に対するサンプリングポイントを決定するサンプリングポイント決定部73の具体的な構成例を示すブロック図である。
Samp_CLK0:Bit0,1,2,3,4,5,6 → 0111100
Samp_CLK1:Bit0,1,2,3,4,5,6 → 0111100
Samp_CLK2:Bit0,1,2,3,4,5,6 → 1111000
Samp_CLK3:Bit0,1,2,3,4,5,6 → 1111000
Samp_CLK4:Bit0,1,2,3,4,5,6 → 1111000
Samp_CLK5:Bit0,1,2,3,4,5,6 → 1110001
Samp_CLK6:Bit0,1,2,3,4,5,6 → 1110001
であるとする。
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されるものではなく、発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
Claims (11)
- 補正処理の際に基準となる信号を含む直列信号および1周期での異なる論理の割合を複数持つ一定周期の信号を受信する受信部と、
前記一定周期の信号について複数の前記割合で前記基準となる信号に対する位相関係を検出する検出部と、
前記検出部による複数の前記割合での検出結果を基に前記直列信号に対する採取点を決定する決定部と
を備える直列信号の受信装置。 - 前記決定部は、前記検出部による複数の前記割合での検出結果から各割合の採取点を求めて当該各割合の採取点の中間点を前記直列信号に対する採取点とする
請求項1記載の直列信号の受信装置。 - 前記直列信号は逓倍された信号であり、
前記決定部は、前記一定周期の信号を前記直列信号の逓倍数で逓倍しかつ位相をあらかじめ定められた角度ずつずらした複数の信号によって前記基準となる信号を直列信号からパラレル信号に変換して得られる複数の位相情報を期待値と比較することによって前記各割合の採取点を求める
請求項2記載の直列信号の受信装置。 - 前記決定部は、前記複数の位相情報のうち前記期待値と一致する位相情報を前記各割合の採取点を決める情報とし、前記期待値と一致する前記位相情報が複数存在するとき当該複数の一致する位相情報のうちの中間の位相情報を、前記採取点を決める位相情報として採用する
請求項3記載の直列信号の受信装置。 - 前記決定部は、前記検出部による複数の前記割合での検出結果から各割合の採取点を求めて当該各割合の採取点の位相差があらかじめ定められた位相差を超える場合は前記直列信号の採取が不可能と判断する
請求項1記載の直列信号の受信装置。 - 前記決定部は、前記直列信号の採取が不可能と判断する場合、前記直列信号を送信する送信装置に対して前記割合が1つの一定周期の信号での再送を要求する
請求項5記載の直列信号の受信装置。 - 前記検出部は、前記一定周期の信号の前記基準となる信号に対する位相関係の検出を複数の前記割合ごとに複数回実施する
請求項1記載の直列信号の受信装置。 - 前記検出部は、前記一定周期の信号の前記基準となる信号に対する位相関係の検出を複数の前記割合ごとに同じ回数実施する
請求項7記載の直列信号の受信装置。 - 補正処理の際に基準となる信号を含む直列信号および1周期での異なる論理の割合を複数持つ一定周期の信号を受信し、
前記一定周期の信号について複数の前記割合で前記基準となる信号に対する位相関係を検出し、
この複数の前記割合での検出結果を基に前記直列信号に対する採取点を決定する
直列信号の受信方法。 - 並列信号を補正処理の際に基準となる信号を含む直列信号に変換し、当該直列信号と共に、1周期での異なる論理の割合を複数持つ一定周期の信号を直列伝送する送信装置と、
前記送信装置から直列伝送される前記直列信号および前記一定周期の信号を受信し、この受信した直列信号を並列信号に変換する受信装置とを具備し、
前記受信装置は、
前記基準となる信号を含む直列信号および前記一定周期の信号を受信する受信部と、
前記一定周期の信号について複数の前記割合で前記基準となる信号に対する位相関係を検出する検出部と、
前記検出部による複数の前記割合での検出結果を基に前記直列信号に対する採取点を決定する決定部とを備える
直列伝送システム。 - 補正処理の際に基準となる信号を含む直列信号および1周期での異なる論理の割合を複数持つ一定周期の信号を受信する受信部と、
前記一定周期の信号について複数の前記割合で前記基準となる信号に対する位相関係を検出する検出部と、
前記検出部による複数の前記割合での検出結果を基に前記直列信号に対する採取点を決定する決定部と
を備える直列信号の受信装置を有する画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009169940A JP5418035B2 (ja) | 2009-07-21 | 2009-07-21 | 直列信号の受信装置、直列信号の受信方法、直列伝送システムおよび画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009169940A JP5418035B2 (ja) | 2009-07-21 | 2009-07-21 | 直列信号の受信装置、直列信号の受信方法、直列伝送システムおよび画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011024166A true JP2011024166A (ja) | 2011-02-03 |
JP5418035B2 JP5418035B2 (ja) | 2014-02-19 |
Family
ID=43633793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009169940A Expired - Fee Related JP5418035B2 (ja) | 2009-07-21 | 2009-07-21 | 直列信号の受信装置、直列信号の受信方法、直列伝送システムおよび画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5418035B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015039154A (ja) * | 2013-08-19 | 2015-02-26 | 富士ゼロックス株式会社 | 伝送装置、画像形成装置、及び制御プログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002198944A (ja) * | 2000-12-26 | 2002-07-12 | Toshiba Corp | シリアル信号伝送装置および情報処理システム並びにシリアル信号伝送方法 |
JP2005210162A (ja) * | 2004-01-20 | 2005-08-04 | Oki Electric Ind Co Ltd | データ取り込みクロック補正回路 |
JP2008035194A (ja) * | 2006-07-28 | 2008-02-14 | Sony Corp | 送信装置、受信装置、伝送システム、および送信方法 |
JP2008300915A (ja) * | 2007-05-29 | 2008-12-11 | Panasonic Corp | クロックのデューティ比を活用した高速度シリアル通信 |
-
2009
- 2009-07-21 JP JP2009169940A patent/JP5418035B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002198944A (ja) * | 2000-12-26 | 2002-07-12 | Toshiba Corp | シリアル信号伝送装置および情報処理システム並びにシリアル信号伝送方法 |
JP2005210162A (ja) * | 2004-01-20 | 2005-08-04 | Oki Electric Ind Co Ltd | データ取り込みクロック補正回路 |
JP2008035194A (ja) * | 2006-07-28 | 2008-02-14 | Sony Corp | 送信装置、受信装置、伝送システム、および送信方法 |
JP2008300915A (ja) * | 2007-05-29 | 2008-12-11 | Panasonic Corp | クロックのデューティ比を活用した高速度シリアル通信 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015039154A (ja) * | 2013-08-19 | 2015-02-26 | 富士ゼロックス株式会社 | 伝送装置、画像形成装置、及び制御プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5418035B2 (ja) | 2014-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5670622B2 (ja) | 送信装置、受信装置、送受信システムおよび画像表示システム | |
US10257795B2 (en) | Signal conversion apparatus, signal restoration apparatus and information processing apparatus | |
JP2004260677A (ja) | 通信装置 | |
US20050111569A1 (en) | Data code transmission device | |
JP2008072319A (ja) | 通信試験回路及び通信インタフェース回路並びに通信試験方法 | |
JPH06164658A (ja) | クロック回復型位相検出器 | |
US7194057B2 (en) | System and method of oversampling high speed clock/data recovery | |
US8711996B2 (en) | Methods and apparatus for determining a phase error in signals | |
CN113630296A (zh) | 一种lvds传输延迟窗口自动测试方法及*** | |
JP2011061350A (ja) | 受信装置及びその受信方法 | |
JP5418035B2 (ja) | 直列信号の受信装置、直列信号の受信方法、直列伝送システムおよび画像形成装置 | |
US6553505B1 (en) | Method and apparatus for performing clock timing de-skew | |
CN112118441A (zh) | 一种位校正改进的串行cmos图像数据训练方法 | |
US8588355B2 (en) | Timing recovery controller and operation method thereof | |
JP2010145172A (ja) | 半導体集積回路、及びそのテスト方法 | |
CN116257483A (zh) | 异步串口通信波特率自适应方法及装置、异步串口设备 | |
US20100177790A1 (en) | Timing recovery circuit, communication node, network system, and electronic device | |
US7375561B2 (en) | Timing adjustment circuit and method thereof | |
US8122334B2 (en) | Parity error detecting circuit and method | |
JP4841927B2 (ja) | 非同期伝送装置、非同期伝送方法 | |
JPH08340325A (ja) | 高速データ受信回路 | |
JP2010213204A (ja) | データ送受信方法 | |
JP2013175832A (ja) | 画像処理装置、信号伝達回路及び半導体集積回路 | |
JP2950351B2 (ja) | パルス信号発生回路 | |
JP2007304060A (ja) | Ifm装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5418035 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |