JP2011009438A - 3次元立体回路基板およびこれを用いた回路モジュール - Google Patents
3次元立体回路基板およびこれを用いた回路モジュール Download PDFInfo
- Publication number
- JP2011009438A JP2011009438A JP2009151099A JP2009151099A JP2011009438A JP 2011009438 A JP2011009438 A JP 2011009438A JP 2009151099 A JP2009151099 A JP 2009151099A JP 2009151099 A JP2009151099 A JP 2009151099A JP 2011009438 A JP2011009438 A JP 2011009438A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- wiring pattern
- metal lid
- dimensional
- dimensional circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
- H01L2924/16315—Shape
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】金属蓋を用いる場合にも配線パターンの制約なしに、効率よく実装することができ、信頼性の高いキャビティ構造の3次元立体回路基板を提供する。
【解決手段】凹部を有する絶縁性基板1と、前記絶縁性基板1の前記凹部5に形成された複数の配線パターン11と、前記凹部を囲む領域を封止するように形成される金属蓋3と係合する係合部6とを有する3次元立体回路基板10であって、前記係合部6において、前記配線パターンのうち、少なくとも1本の配線パターン(接地線)11gの表面が高く形成され前記金属蓋3と当接するように構成される。
【選択図】図1
【解決手段】凹部を有する絶縁性基板1と、前記絶縁性基板1の前記凹部5に形成された複数の配線パターン11と、前記凹部を囲む領域を封止するように形成される金属蓋3と係合する係合部6とを有する3次元立体回路基板10であって、前記係合部6において、前記配線パターンのうち、少なくとも1本の配線パターン(接地線)11gの表面が高く形成され前記金属蓋3と当接するように構成される。
【選択図】図1
Description
本発明は、3次元立体回路基板およびこれを用いた回路モジュールに係り、特にキャビティ構造を有するパッケージにおいて、金属蓋によるシールド構造に関するものである。
従来、窒化アルミニウム基板などの絶縁性3次元立体基板に導電回路を形成して3次元立体回路基板を形成したものが提案されている(たとえば特許文献1)。
このような3次元立体回路基板は、窒化アルミニウム基板の表面に導電性薄膜を形成し、その導電性薄膜における回路部と非回路部の少なくとも境界を含む領域に高エネルギービームを照射して導電性薄膜を除去してパターンを形成し、回路部の導電性薄膜にめっき処理を施した後、非回路部の導電性薄膜を除去することで、容易に所望の回路パターンを備えた回路基板を形成することができるとして、近年注目されている。
このような3次元立体回路基板は、窒化アルミニウム基板の表面に導電性薄膜を形成し、その導電性薄膜における回路部と非回路部の少なくとも境界を含む領域に高エネルギービームを照射して導電性薄膜を除去してパターンを形成し、回路部の導電性薄膜にめっき処理を施した後、非回路部の導電性薄膜を除去することで、容易に所望の回路パターンを備えた回路基板を形成することができるとして、近年注目されている。
このような3次元立体回路基板は、キャビティ構造を容易に形成することができることから、固体撮像装置やジャイロセンサ、圧力センサなど種々のデバイスの実装に用いられている。
このようなデバイスにおいて、図6に示すように金属蓋103を形成するものが提案されている。
このように、チップ部品搭載面側から外部接続端子を導出するキャビティパッケージ構造では、金属蓋103を実装すると、3次元立体回路基板の配線パターン111とショートしてしまうため、金属蓋側の配線パターンはグランド(接地)配線GNDのみとし、それ以外の配線パターンは金属蓋のない側に配置する必要があった。このため回路設計上制約が大きく、実装が困難であるという問題があった。
また、図3に示すように、両側に蓋を形成する必要のある場合、片側を非金属にする必要があった。
このように、チップ部品搭載面側から外部接続端子を導出するキャビティパッケージ構造では、金属蓋103を実装すると、3次元立体回路基板の配線パターン111とショートしてしまうため、金属蓋側の配線パターンはグランド(接地)配線GNDのみとし、それ以外の配線パターンは金属蓋のない側に配置する必要があった。このため回路設計上制約が大きく、実装が困難であるという問題があった。
また、図3に示すように、両側に蓋を形成する必要のある場合、片側を非金属にする必要があった。
以上のように、3次元立体回路基板を用いて、小型で製造作業性の良い回路モジュールが形成できるにも関わらず、金属蓋を用いる場合には、配線パターンの形成に制約があった。
本発明は前記実情に鑑みてなされたもので、金属蓋を用いる場合にも配線パターンの制約なしに、効率よく実装することができ、信頼性の高いキャビティ構造の3次元立体回路基板を提供することを目的とする。
本発明は前記実情に鑑みてなされたもので、金属蓋を用いる場合にも配線パターンの制約なしに、効率よく実装することができ、信頼性の高いキャビティ構造の3次元立体回路基板を提供することを目的とする。
そこで本発明は、凹部を有する絶縁性基板と、前記絶縁性基板の前記凹部に形成された複数の配線パターンと、前記凹部を囲む領域を封止するように形成される金属蓋と係合する係合部とを有する3次元立体回路基板であって、前記係合部において、前記配線パターンのうち、少なくとも1本の配線パターンの表面が高く形成され前記金属蓋と当接するように構成される。
この構成によれば、絶縁性基板の配線パターンの表面が周囲よりも突出して形成されて突出部を形成しているため、当該配線パターンを選択的に金属蓋に当接させることができ、回路設計の自由度を低下させることなく、形成可能である。
この構成によれば、絶縁性基板の配線パターンの表面が周囲よりも突出して形成されて突出部を形成しているため、当該配線パターンを選択的に金属蓋に当接させることができ、回路設計の自由度を低下させることなく、形成可能である。
また本発明は、上記3次元立体回路基板において、前記絶縁性基板は、配線パターンを形成する領域の一部が周囲よりも突出して形成されて突出部を形成し、前記配線パターンは金属蓋と当接するものを含む。
この構成によれば、絶縁性基板の配線パターンを形成する領域の一部が周囲よりも突出して形成されて突出部を形成しているため、配線パターンは周囲と同一工程で形成することで周囲よりも突出して形成することができ、特性に影響を与えることなく、容易に形成可能である。
この構成によれば、絶縁性基板の配線パターンを形成する領域の一部が周囲よりも突出して形成されて突出部を形成しているため、配線パターンは周囲と同一工程で形成することで周囲よりも突出して形成することができ、特性に影響を与えることなく、容易に形成可能である。
また本発明は、上記3次元立体回路基板において、前記配線パターンはその一部が、周囲よりも突出して形成されて突出部を形成し、前記配線パターンは金属蓋と当接するものを含む。
この構成によれば、ある領域のみ、突起を形成するなどの方法をとることで、金属蓋と当接するように配線パターンの一部を、突出させることで3次元立体回路基板自体の設計を変更することなく、容易に形成可能である。
この構成によれば、ある領域のみ、突起を形成するなどの方法をとることで、金属蓋と当接するように配線パターンの一部を、突出させることで3次元立体回路基板自体の設計を変更することなく、容易に形成可能である。
また本発明は、上記3次元立体回路基板において、前記突出部を形成する配線パターンは接地パターンであるものを含む。
この構成によれば、金属蓋を接地プレートとして利用することができ、外部からのノイズを素早く、接地電位に逃がし、電気的な信号の品質(S/N比)の向上を図ることができる。
この構成によれば、金属蓋を接地プレートとして利用することができ、外部からのノイズを素早く、接地電位に逃がし、電気的な信号の品質(S/N比)の向上を図ることができる。
また本発明は、上記3次元立体回路基板において、前記突出部を形成する配線パターンは、信号線を構成する配線パターンと隣接して形成されるものを含む。
この構成によれば、信号線のノイズを効率よく、接地電位に逃がし、電気的な信号の品質(S/N比)の向上を図ることができる。
この構成によれば、信号線のノイズを効率よく、接地電位に逃がし、電気的な信号の品質(S/N比)の向上を図ることができる。
また本発明は、上記3次元立体回路基板において、前記突出部を形成する配線パターンは、少なくとも2つであり、互いに相対向する辺上に形成されるものを含む。
この構成によれば、安定して金属蓋を突出部で支持し、3次元立体回路基板上に金属蓋を装着することができる。
この構成によれば、安定して金属蓋を突出部で支持し、3次元立体回路基板上に金属蓋を装着することができる。
また本発明の回路モジュールは、凹部を有する絶縁性基板と、前記絶縁性基板の前記凹部に形成された複数の配線パターンと、前記凹部を囲む領域を封止するように形成される金属蓋と係合する係合部とを有し、前記係合部において、前記配線パターンのうち、少なくとも1本の接地用配線パターンの表面が高く形成された3次元立体回路基板と、前記凹部に搭載されたチップ部品と、前記チップ部品に接続された接地用配線パターン表面の表面が高く形成され、前記金属蓋と当接するとともに、周囲に封止樹脂が充填される。
また本発明は、上記回路モジュールにおいて、前記絶縁性基板は、配線パターンを形成する領域の一部が周囲よりも突出して形成され、前記配線パターンは金属蓋と当接するものを含む。
また本発明は、上記回路モジュールにおいて、前記配線パターンはその一部が、周囲よりも突出して形成され、前記配線パターンが金属蓋と当接するものを含む。
また本発明は、上記回路モジュールにおいて、前記突出部を形成する配線パターンは接地パターンであるものを含む。
また本発明は、上記回路モジュールにおいて、前記突出部を形成する配線パターンは、信号線を構成する配線パターンと隣接して形成されたものを含む。
また本発明は、上記回路モジュールにおいて、前記突出部を形成する配線パターンは、少なくとも2つであり、互いに相対向する辺上に形成されたものを含む。
以上説明してきたように、本発明によれば接地パターンのみ一段高くなっており、金属蓋と導電性接着剤とによって接続されるので、外部からのノイズをすばやく接地線に逃がし、電気的な信号の品質を向上することができる。
また金属蓋はエポキシ樹脂などの封止樹脂を用いて封止することで、半田実装時にセンサ部へのフラックスなどの浸入を防止することができる。
また金属蓋はエポキシ樹脂などの封止樹脂を用いて封止することで、半田実装時にセンサ部へのフラックスなどの浸入を防止することができる。
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
(実施の形態1)
以下、本実施の形態に係る3次元立体回路基板およびこれを用いて形成した回路モジュールについて、図面を参照して説明する。
図1は、本実施の形態1の回路モジュールを示す断面図、図2はこの回路モジュールに用いられる3次元立体回路基板の斜視図、図3はその要部拡大斜視図、図4はその要部拡大断面図であり、(a)は図3のA−A断面に相当し、(b)は図3のB−B断面に相当するが、金属蓋を載せた状態を示す。
(実施の形態1)
以下、本実施の形態に係る3次元立体回路基板およびこれを用いて形成した回路モジュールについて、図面を参照して説明する。
図1は、本実施の形態1の回路モジュールを示す断面図、図2はこの回路モジュールに用いられる3次元立体回路基板の斜視図、図3はその要部拡大斜視図、図4はその要部拡大断面図であり、(a)は図3のA−A断面に相当し、(b)は図3のB−B断面に相当するが、金属蓋を載せた状態を示す。
この回路モジュールは、配線パターン11のうち、接地線11gを構成する配線パターンが、信号線11sを構成する配線パターンよりも突出して形成され、前記接地線11gが金属蓋3と当接するように構成され、金属蓋3と3次元立体回路基板10との隙間にはエポキシ樹脂からなる封止樹脂12が充填されたことを特徴とするものである。
すなわち、この回路モジュールは、凹部(キャビティ)5を有する窒化アルミニウムセラミックからなる絶縁性基板1と、この絶縁性基板1の凹部5から外周面に乗り上げるように形成された複数の配線パターン11と、凹部5を囲む領域を封止するように形成される金属蓋3と係合する係合部6とを有し、この係合部6において、配線パターン11のうち、2本の接地用配線パターン(接地線)11gの表面が信号線11sよりも高く形成された3次元立体回路基板10上に、チップ部品を搭載してなるもので、チップ部品に接続された接地線11g表面が高く形成され、金属蓋3と当接するとともに、周囲に封止樹脂12が充填される。なおこの段差は0.01mm以上とするのが望ましい。100は実装基板としてのプリント配線基板である。
そしてこの配線パターンは図3に要部拡大図を示すように、2本の信号線11sを挟むように2本の接地線11gが形成されている。この接地線11gは図4(b)に要部拡大図を示すように、選択的に一段高くなった3次元立体回路基板10上に形成されており、接地線11g表面が3次元立体回路基板10上で選択的に一段高くなっている。そこで、金属蓋3を係合部6に載置したとき、接地線11gのみが金属蓋3と導電性接着剤とによって接続される。このようにして信号線11sは金属蓋3と接触することなく、接地線11gのみが3次元立体回路基板10との係合部6で金属蓋3と接続される。
なお、ここでセンサチップ2はキャビティ5内に収納され、ボンディングワイヤ7を介して信号線11s、接地線11gに接続されている。
また、信号処理回路を構成する処理チップ4は3次元立体回路基板10の裏面側に搭載され、センサチップ2と同様、ボンディングワイヤ7を介して信号線11s、接地線11gに接続されている。
また、信号処理回路を構成する処理チップ4は3次元立体回路基板10の裏面側に搭載され、センサチップ2と同様、ボンディングワイヤ7を介して信号線11s、接地線11gに接続されている。
上記構成によれば、接地線11gの形成される領域で3次元立体回路基板10が一段高くなっており、金属蓋3を係合部6に載置したとき、接地線11gのみが金属蓋3と導電性接着剤とによって接続される。一方金属蓋3と3次元立体回路基板10との係合部にはエポキシ樹脂からなる封止樹脂12が充填されるので、外部からのノイズをすばやく接地線に逃がし、電気的な信号の品質を向上することができる。
また金属蓋はエポキシ樹脂などの封止樹脂を用いて封止することで、半田実装時にセンサ部へのフラックスなどの浸入を防止することができる。
また金属蓋はエポキシ樹脂などの封止樹脂を用いて封止することで、半田実装時にセンサ部へのフラックスなどの浸入を防止することができる。
次にこの回路モジュールを構成する3次元立体回路基板の製造方法について説明する。
この3次元立体回路基板10を形成するための絶縁性基板1は、窒化アルミニウム粉体材料を成形して焼結し、所望の立体形状をもつ窒化アルミニウム基板として形成される(ステップ1)。
次いで、この絶縁性基板1を加熱してその表面を酸化処理して酸化層(薄膜絶縁層)を形成する(ステップ2)。
こののち、酸化層の上に金属からなる衝撃緩衝層を形成する(ステップ3)。
そしてこの、衝撃緩衝層の上にスパッタリング、蒸着、イオンプレーティングなどの物理蒸着法によるメタライズ処理工程を経て導電性薄膜を成膜する(ステップ4)。
そして、レーザビームなどの高エネルギービームを照射し回路部/非回路部の分離を行う(ステップ5)。
こののち、回路部のめっきによる厚膜化を行ってめっき層を形成する(ステップ6)。
そして、非回路部に残留する導電性薄膜をエッチングし、配線パターン11を完成する。
この3次元立体回路基板10を形成するための絶縁性基板1は、窒化アルミニウム粉体材料を成形して焼結し、所望の立体形状をもつ窒化アルミニウム基板として形成される(ステップ1)。
次いで、この絶縁性基板1を加熱してその表面を酸化処理して酸化層(薄膜絶縁層)を形成する(ステップ2)。
こののち、酸化層の上に金属からなる衝撃緩衝層を形成する(ステップ3)。
そしてこの、衝撃緩衝層の上にスパッタリング、蒸着、イオンプレーティングなどの物理蒸着法によるメタライズ処理工程を経て導電性薄膜を成膜する(ステップ4)。
そして、レーザビームなどの高エネルギービームを照射し回路部/非回路部の分離を行う(ステップ5)。
こののち、回路部のめっきによる厚膜化を行ってめっき層を形成する(ステップ6)。
そして、非回路部に残留する導電性薄膜をエッチングし、配線パターン11を完成する。
ここで、3次元立体回路基板10を形成するための絶縁性基板1の形成に際しては、窒化アルミニウムを粉末成形、焼結することにより形成される。窒化アルミニウム基板材の形成に用いる原料である窒化アルミニウム粉は、還元窒化法、直接窒化法,気相合成法などの方法を用いて製造される。また、窒化アルミニウムは難焼結材料であるため、イットリア(Y2O3)やカルシア(CaO)などを焼結助剤として原料に添加してもよい。
そして、この窒化アルミニウム粉末を用いて3次元形状に成形する工程では、通常セラミックスの成形で用いられる圧縮成形、押出成形、射出成形、テープ成形などの方法を適用することができる。なかでも特に、射出成形が好適である。また、成形方法によっては、原料に流動性や可塑性を付与するために、有機溶剤や樹脂などの有機物を添加することもできる。
そして上述により原材料を成形後、必要に応じて、成形品に含まれる有機物を除去するために脱脂が行われる。この脱脂工程では、室温から600℃程度まで徐々に温度を上げていき、成形品に含まれる有機物を溶出させる。脱脂時の雰囲気は、大気下でも窒素などの不活性ガス下でもよい。
その後、成形品を焼結することで緻密化された焼結体として3次元形状の窒化アルミニウム基板(絶縁性基板1)が得られる。この焼結工程は、雰囲気を窒素などの不活性ガスに置換し、1800℃程度まで徐々に温度を上げて行われる。大気中などの酸化性雰囲気で焼結を行うと、窒化アルミニウムの粒界にアルミナが析出してしまう。そのため、焼結速度が低下するばかりではなく、窒化アルミニウム以外の成分が混入し、焼結体の熱伝導率も低下する。そこで、窒化アルミニウムの焼結は、窒素などの不活性雰囲気下で行う必要がある。
次に、レーザ処理工程(ステップ5)で高エネルギービームを照射された後においても高い絶縁性を維持するため、あらかじめ、窒化アルミニウム基板(絶縁性基板1)の表面を酸化処理して酸化層(図示せず)を形成しておく。この酸化層を形成する酸化処理の方法としては、例えば大気中での加熱処理が行われる。この方法では、窒化アルミニウム基板材は、室温から1000℃まで毎時100℃程度で昇温させた後、1000℃で数時間〜数十時間保持され、その表面に薄膜絶縁層をなす酸化層が形成される。
また、大気中ではなく加圧した水蒸気中で処理を行うことによって、大気中の場合と比較してより低温かつ短時間で酸化処理を行うこともできる。また、酸化層2の形成は、加熱による酸化処理に限定されず、他の成膜方法、例えば、化学蒸着法(CVD法)や、スパッタリング法で行ってもよい。そして、これらの方法のうち、大気中での加熱処理が膜厚管理の面で最も容易である。
そして、この酸化層上に、スパッタリング、蒸着、イオンプレーティングなどの物理蒸着法(PVD法)、またはプラズマCVDなどの化学蒸着法(CVD法)によって、簡易に金属の衝撃緩衝層(図示せず)を形成する。この衝撃緩衝層には、酸化層より成膜速度が早い金属が用いられ、その厚さは、1〜10μm(望ましくは、2〜5μm)に形成されており、レーザ処理工程(ステップ5)での高エネルギービーム照射時に、高エネルギービームの衝撃を緩衝して、高エネルギービームを窒化アルミニウム基板に到達させないようにする機能を有する。
次に、銅をターゲットとするスパッタリングによって、導電性薄膜を形成する(メタライズ処理工程:ステップ4)。この導電性薄膜は、スパッタリング、真空蒸着、イオンプレーティングなどの物理蒸着法により形成される。また、物理蒸着法に限定されることなく化学蒸着法などの他の方法で行ってもよい。導電性薄膜は、銅のほか、ニッケル、金、アルミニウム、チタン、モリブデン、クロム、タングステン、スズ、鉛などの単体金属、又は黄銅、NiCrなどの合金を用いてもよい。
そして、レーザ処理工程(ステップ5)がなされる。ここでは、導電性薄膜における回路部と非回路部との境界部分に高エネルギービーム、例えば電磁波ビームであるレーザビームが照射され、その部分の導電性薄膜が蒸発除去されて、その除去部によって回路部と非回路部とが分離され、所定の回路パターンが形成される。
次にめっき処理工程(ステップ6)がなされる。ここでは、回路部に給電されて電流が流れ、回路部の部分が例えば電解銅めっきにより厚膜化されて、めっき層が形成される。このとき、非回路部には電流が流れず、非回路部の部分はめっきされないので、その膜厚はもとのままの薄膜の状態にある。
そしてエッチング処理工程(ステップ7)が実行され、回路パターン形成面全体をエッチングすることにより、下地の酸化層が現れるように、非回路部および衝撃緩衝層が除去されて、配線パターン11が形成された3次元回路基板10が完成する。そして外部接続端子を構成する配線パターン上にニッケルめっきおよび金めっきを行う。
この後、この3次元回路基板10上に、センサチップ2および処理チップ4を順次搭載し、ワイヤボンディングにより電気的接続を行った後、金属蓋を載せ、半田リフロー工程を経て、エポキシ樹脂からなる封止樹脂12を充填し、回路モジュールが完成する。
なお、前記実施の形態1では、3次元立体回路基板そのものを接地線形成領域で高くなるように形成したが、これに限定されることなく、3次元立体回路基板は通例の形状に成型しておき、配線パターン上の所定領域のみ、半田バンプあるいは導電性樹脂ペーストなどの導体からなる突起を形成することで、金属蓋と当接するように配線パターンの一部を、突出させるようにしてもよい。これにより、3次元立体回路基板自体の設計を変更することなく、容易に形成可能である。
(実施の形態2)
次に本発明の実施の形態2について説明する。
前記実施の形態1では3次元立体回路基板の形成にあたり焼結成形により形成したが、本実施の形態では多層セラミックを用いた積層基板で構成し、凹部からなるキャビティ領域内の段差の形成を容易にするものである。図5(a)は接地線の断面を示す図、図5(b)は信号線の断面を示す図である。
本実施の形態の回路基板は、図5(a)および(b)に示すように、複数の絶縁層10a〜10h間に内部導体層21が形成されてなる積層基板110と、この積層基板110の表面に形成され且つ内部導体層21と電気的に接続された表面導体層22と、積層基板110の前記絶縁層10a〜10hの少なくとも1層を選択的に除去して形成されたキャビティ領域5とを有し、絶縁層10a〜10hのうち最上層および最下層から2層目に位置する絶縁層10g、10bが、積層基板110の積層方向に垂直な面上に突出し、空間部を介して相対向する脚部を形成しており、表面導体層22が、この脚部の突出端面に到達するように伸張し、外部接続用端子部23を構成したものである。
次に本発明の実施の形態2について説明する。
前記実施の形態1では3次元立体回路基板の形成にあたり焼結成形により形成したが、本実施の形態では多層セラミックを用いた積層基板で構成し、凹部からなるキャビティ領域内の段差の形成を容易にするものである。図5(a)は接地線の断面を示す図、図5(b)は信号線の断面を示す図である。
本実施の形態の回路基板は、図5(a)および(b)に示すように、複数の絶縁層10a〜10h間に内部導体層21が形成されてなる積層基板110と、この積層基板110の表面に形成され且つ内部導体層21と電気的に接続された表面導体層22と、積層基板110の前記絶縁層10a〜10hの少なくとも1層を選択的に除去して形成されたキャビティ領域5とを有し、絶縁層10a〜10hのうち最上層および最下層から2層目に位置する絶縁層10g、10bが、積層基板110の積層方向に垂直な面上に突出し、空間部を介して相対向する脚部を形成しており、表面導体層22が、この脚部の突出端面に到達するように伸張し、外部接続用端子部23を構成したものである。
ここで、図5(a)および(b)に示すように、絶縁層のうち最上層および最下層10h、10aと、2層目に位置する絶縁層10g、10bの端面とで形成される階段状の段差を有し、前記最上層および最下層から、2層目に位置する絶縁層10g、10bの端面近傍に露出する内部導体層21の一部を覆うように表面導体層22が形成される。
そして、半導体チップ(図示せず)を3次元立体回路基板上に搭載した後、金属蓋3を形成した場合、図5(a)に示すように、配線パターン11のうち接地線11gとなるものは、キャビティ領域5内に突出せしめられた絶縁層10g上に形成されているため、金属蓋3を載せた時にこの接地線11gと金属蓋とが当接する。
一方、配線パターンの内信号線11sは、図5(b)に示すように、接地線11gよりも一段低い層(絶縁層10f上に形成され、ビアホールHを介して、表面導体層22に接続され外部接続端子23に接続されている。
キャビティ領域5内においては、複数の内部導体層21同士を電気的に接続するビアホールHの1つが絶縁層10cから10fの側面および絶縁層10b表面に露出しており、このビアホールの端面の内部導体層21を覆うとともに、および絶縁層10b表面の内部導体層21のように表面導体層22が形成される。そしてこの表面導体層にセンサチップ2がフリップチップ実装されている。なお信号線11sおよび接地線11gは、3次元立体回路基板の表面では内部導体層21と表面導体層22との積層膜で構成され、絶縁層内およびビアホール内では内部導体層21で構成されている。
キャビティ領域5内においては、複数の内部導体層21同士を電気的に接続するビアホールHの1つが絶縁層10cから10fの側面および絶縁層10b表面に露出しており、このビアホールの端面の内部導体層21を覆うとともに、および絶縁層10b表面の内部導体層21のように表面導体層22が形成される。そしてこの表面導体層にセンサチップ2がフリップチップ実装されている。なお信号線11sおよび接地線11gは、3次元立体回路基板の表面では内部導体層21と表面導体層22との積層膜で構成され、絶縁層内およびビアホール内では内部導体層21で構成されている。
実際には、導電ペーストが所定のパターンに印刷塗布されたセラミックス製のグリーンシートを積層した積層体を焼成することでセラミックス製の絶縁層10a乃至10hの間に複数の内部導体層21が形成されてなる積層基板110と、積層基板10の表面に形成されビアホールHを介して内部導体層21と電気的に接続された表面導体層22とを備えている。また本実施の形態では、積層基板110を厚み方向において縦横に分断することにより一枚の回路基板から複数個の回路基板を分割する構造となっている。
積層基板110の表裏両面にダイシング用の溝(図示せず)を縦横に形成している。さらに、各回路基板に相当する部分には、厚み方向(図5における上下方向)から見て略正方形の凹部5からなるキャビティ領域が設けられている。この凹部5は、複数層(図示例では8層)の絶縁層10cから10hを貫通する深さを有し、底面には絶縁層10aの表面が露出している。
次にこの回路基板の製造方法について説明する。
そしてこの回路基板は、以下の工程で形成することができる。まず、表面に内部導体層21となる導体層のパターンを形成した所定領域に穴(ビアホール)Hを有する絶縁性シート(絶縁層)を積層し、素子搭載用の凹部5を有するとともに、多層配線構造を有する積層体を形成する
この積層工程においては、絶縁性のセラミックグリーンシートにビアホール、凹部形成用穴を形成した後、内部導体層のパターンを形成し、ビアホールに導電性材料を充填しながら順次所定枚数積層し、ここでは8層の絶縁層からなる積層体を形成する。
そして、この積層体の表面および裏面に、前記最表面および最裏面の絶縁層の突出端面に到達するように伸張し、外部接続用端子部を構成するように、表面導体層を形成し、積層基板110を形成する。
そしてこの回路基板は、以下の工程で形成することができる。まず、表面に内部導体層21となる導体層のパターンを形成した所定領域に穴(ビアホール)Hを有する絶縁性シート(絶縁層)を積層し、素子搭載用の凹部5を有するとともに、多層配線構造を有する積層体を形成する
この積層工程においては、絶縁性のセラミックグリーンシートにビアホール、凹部形成用穴を形成した後、内部導体層のパターンを形成し、ビアホールに導電性材料を充填しながら順次所定枚数積層し、ここでは8層の絶縁層からなる積層体を形成する。
そして、この積層体の表面および裏面に、前記最表面および最裏面の絶縁層の突出端面に到達するように伸張し、外部接続用端子部を構成するように、表面導体層を形成し、積層基板110を形成する。
そしてこの積層基板110を、ダイシングラインに沿って分割する。
このように、積層基板を用いることで極めて容易に段差を持つ3次元立体回路基板を形成することができ、容易に信頼性の高い回路モジュールを形成することが可能となる。
またこの構成では、この表面導体層が、絶縁層の突出端面に到達するように伸張し、外部接続用端子部を構成するようにしているため、ダイシングが容易でかつ、実装面を揃えた、高精度の垂直実装が可能となる。なおダイシング面近傍で、空間部を形成するようにして、積層基板を形成し、ダイシングすることで、高速切断が可能でかつまっすぐな切断面を得ることができる。従って絶縁層のうちの少なくとも2層が、前記積層基板の積層方向に垂直な面上に突出し、空間部を介して相対向する脚部を形成するようにすることが可能となる。
なお、前記実施の形態1および2では、窒化アルミニウム基板からなるセラミック製の3次元立体回路基板を用いたが、このほかアルミナ、炭化ケイ素などのセラミック系材料のほか、PPS(ポリフェニレンスルフィド)、PEEK(ポリエーテルエーテルケトン)、ポリフタルアミドなどの樹脂材料で形成されたものも有効である。また、3次元立体回路基板、絶縁性を有していればよく、樹脂製材料、セラミック系材料のほかに、銅やアルミニウムなどを所定形状に成形し、その上に絶縁材料を被覆したメタルコア基板、多層セラミック基板、積層樹脂基板などを用いることも可能である。
1 絶縁性基板
2 センサチップ
3 金属蓋
4 処理チップ
5 凹部(キャビティ)
6 係合部
7 ボンディングワイヤ
10 3次元立体回路基板
11 配線パターン
11g 接地線
11s 信号線
12 封止樹脂
21 内部導体層
22 表面導体層
23 外部接続用端子部
103 金属蓋
110 積層基板
111 配線パターン
2 センサチップ
3 金属蓋
4 処理チップ
5 凹部(キャビティ)
6 係合部
7 ボンディングワイヤ
10 3次元立体回路基板
11 配線パターン
11g 接地線
11s 信号線
12 封止樹脂
21 内部導体層
22 表面導体層
23 外部接続用端子部
103 金属蓋
110 積層基板
111 配線パターン
Claims (12)
- 凹部を有する絶縁性基板と、
前記絶縁性基板の前記凹部に形成された複数の配線パターンと、
前記凹部を囲む領域を封止するように形成される金属蓋と係合する係合部とを有する3次元立体回路基板であって、
前記係合部において、前記配線パターンのうち、少なくとも1本の配線パターンの表面が高く形成され前記金属蓋と当接するように形成された3次元立体回路基板。 - 請求項1に記載の3次元立体回路基板であって、
前記絶縁性基板は、配線パターンを形成する領域の一部が周囲よりも突出して形成されて突出部を形成し、前記配線パターンは金属蓋と当接する3次元立体回路基板。 - 請求項1に記載の3次元立体回路基板であって、
前記配線パターンはその一部が、周囲よりも突出して形成されて突出部を形成し、前記配線パターンは金属蓋と当接する3次元立体回路基板。 - 請求項1乃至3のいずれかに記載の3次元立体回路基板であって、
前記突出部を形成する配線パターンは接地パターンである3次元立体回路基板。 - 請求項1乃至5のいずれかに記載の3次元立体回路基板であって、
前記突出部を形成する配線パターンは、信号線を構成する配線パターンと隣接して形成された3次元立体回路基板。 - 請求項1乃至5のいずれかに記載の3次元立体回路基板であって、
前記突出部を形成する配線パターンは、少なくとも2つであり、互いに相対向する辺上に形成された3次元立体回路基板。 - 凹部を有する絶縁性基板と、
前記絶縁性基板の前記凹部に形成された複数の配線パターンと、
前記凹部を囲む領域を封止するように形成される金属蓋と係合する係合部とを有し、
前記係合部において、前記配線パターンのうち、少なくとも1本の接地用配線パターンの表面が高く形成された3次元立体回路基板と、
前記凹部に搭載されたチップ部品と、
前記チップ部品に接続された接地用配線パターン表面の表面が高く形成され、
前記金属蓋と当接するとともに、周囲に封止樹脂を充填した回路モジュール。 - 請求項7に記載の回路モジュールであって、
前記絶縁性基板は、配線パターンを形成する領域の一部が周囲よりも突出して形成され、前記配線パターンは金属蓋と当接する回路モジュール。 - 請求項7に記載の回路モジュールであって、
前記配線パターンはその一部が、周囲よりも突出して形成され、前記配線パターンが金属蓋と当接する回路モジュール。 - 請求項7乃至9のいずれかに記載の回路モジュールであって、
前記突出部を形成する配線パターンは接地パターンである回路モジュール。 - 請求項7乃至10のいずれかに記載の回路モジュールであって、
前記突出部を形成する配線パターンは、信号線を構成する配線パターンと隣接して形成された回路モジュール。 - 請求項7乃至11のいずれかに記載の回路モジュールであって、
前記突出部を形成する配線パターンは、少なくとも2つであり、互いに相対向する辺上に形成された回路モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009151099A JP2011009438A (ja) | 2009-06-25 | 2009-06-25 | 3次元立体回路基板およびこれを用いた回路モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009151099A JP2011009438A (ja) | 2009-06-25 | 2009-06-25 | 3次元立体回路基板およびこれを用いた回路モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011009438A true JP2011009438A (ja) | 2011-01-13 |
Family
ID=43565757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009151099A Withdrawn JP2011009438A (ja) | 2009-06-25 | 2009-06-25 | 3次元立体回路基板およびこれを用いた回路モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011009438A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012070691A1 (en) | 2010-11-26 | 2012-05-31 | Yazaki Corporation | Connection structure of electric wire and terminal, and manufacturing method thereof |
WO2016063466A1 (ja) * | 2014-10-24 | 2016-04-28 | パナソニックIpマネジメント株式会社 | 立体回路基板および当該立体回路基板を用いたセンサモジュール |
JP2017103464A (ja) * | 2011-07-29 | 2017-06-08 | エプコス アクチエンゲゼルシャフトEpcos Ag | 半導体チップのハウジングおよびハウジングを有する半導体チップ |
CN113192850A (zh) * | 2021-04-29 | 2021-07-30 | 长沙新雷半导体科技有限公司 | 一种扇出型芯片的封装方法 |
-
2009
- 2009-06-25 JP JP2009151099A patent/JP2011009438A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012070691A1 (en) | 2010-11-26 | 2012-05-31 | Yazaki Corporation | Connection structure of electric wire and terminal, and manufacturing method thereof |
JP2017103464A (ja) * | 2011-07-29 | 2017-06-08 | エプコス アクチエンゲゼルシャフトEpcos Ag | 半導体チップのハウジングおよびハウジングを有する半導体チップ |
WO2016063466A1 (ja) * | 2014-10-24 | 2016-04-28 | パナソニックIpマネジメント株式会社 | 立体回路基板および当該立体回路基板を用いたセンサモジュール |
JP2016086068A (ja) * | 2014-10-24 | 2016-05-19 | パナソニックIpマネジメント株式会社 | 立体回路基板および当該立体回路基板を用いたセンサモジュール |
CN106717133A (zh) * | 2014-10-24 | 2017-05-24 | 松下知识产权经营株式会社 | 立体电路基板以及利用了该立体电路基板的传感器模块 |
US10004140B2 (en) | 2014-10-24 | 2018-06-19 | Panasonic Intellectual Property Management Co., Ltd. | Three-dimensional circuit substrate and sensor module using three-dimensional circuit substrate |
CN113192850A (zh) * | 2021-04-29 | 2021-07-30 | 长沙新雷半导体科技有限公司 | 一种扇出型芯片的封装方法 |
CN113192850B (zh) * | 2021-04-29 | 2023-09-01 | 长沙新雷半导体科技有限公司 | 一种扇出型芯片的封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9129733B2 (en) | Laminated inductor element and manufacturing method thereof | |
JP6096812B2 (ja) | 電子素子搭載用パッケージ、電子装置および撮像モジュール | |
JPWO2011078349A1 (ja) | 多数個取り配線基板および配線基板ならびに電子装置 | |
JP4741621B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
KR20160035934A (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
JP2010045201A (ja) | 電子部品モジュール及びその製造方法 | |
JP2011009438A (ja) | 3次元立体回路基板およびこれを用いた回路モジュール | |
JP6151572B2 (ja) | 電子素子搭載用基板および電子装置 | |
KR20130057461A (ko) | 멀티파트 배선 기판, 배선 기판, 및 전자 장치 | |
JP2005244350A (ja) | 圧電振動子収納用パッケージおよび圧電装置 | |
JP5956185B2 (ja) | 多数個取り配線基板 | |
JP2013077739A (ja) | 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置 | |
JP2013207204A (ja) | 配線母基板 | |
JP2013179249A (ja) | 電子部品搭載用基板 | |
JP6271882B2 (ja) | 配線基板および電子装置 | |
JP2013110214A (ja) | 電子部品収納用パッケージ | |
JP6174327B2 (ja) | 電子素子搭載用基板および電子装置 | |
JP2020053578A (ja) | 回路基板および電子部品 | |
JP2016051710A (ja) | 配線基板、電子装置および積層型電子装置 | |
JP2013182909A (ja) | 電子部品搭載用多数個取り基板 | |
JP5383545B2 (ja) | 多数個取り配線基板および配線基板 | |
JP6114102B2 (ja) | 多数個取り配線基板 | |
JP4557786B2 (ja) | 多数個取り配線基板 | |
JP6017994B2 (ja) | 電子素子搭載用基板および電子装置 | |
JP2008034494A (ja) | 電子部品搭載用パッケージ、電子装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120904 |