JP2011009308A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011009308A JP2011009308A JP2009149174A JP2009149174A JP2011009308A JP 2011009308 A JP2011009308 A JP 2011009308A JP 2009149174 A JP2009149174 A JP 2009149174A JP 2009149174 A JP2009149174 A JP 2009149174A JP 2011009308 A JP2011009308 A JP 2011009308A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- polycrystalline silicon
- film
- amorphous silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】半導体基板1上に、絶縁膜3、多結晶シリコン膜4及びアモルファスシリコン膜5を含む積層体を、ゲート電極の平面形状に形成する。多結晶シリコン膜4及びアモルファスシリコン膜5の側方にサイドウォール6を形成する。サイドウォール6をマスクとして半導体基板1の表面にp型不純物を導入して不純物導入領域7を形成する。サイドウォール6をマスクとして不純物導入領域7の表面に溝8を形成する。溝8内にSiGe層9を選択成長させる。アモルファスシリコン膜5を選択的に除去して、多結晶シリコン膜4を露出する。多結晶シリコン膜4上に導電層11を形成する。
【選択図】図2B
Description
先ず、第1の実施形態について説明する。図2A乃至図2Cは、第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。ここでは、pチャネルトランジスタの形成に関する説明を行う。
次に、第2の実施形態について説明する。図4A乃至図4Dは、第2の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。ここでは、pチャネルトランジスタの形成に関する説明を行う。
次に、第3の実施形態について説明する。図7は、第3の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
半導体基板上に、絶縁膜を形成する工程と、
前記絶縁膜上に、多結晶シリコン膜及びアモルファスシリコン膜を含む積層体を形成し、ゲート電極形状に加工する工程と、
前記多結晶シリコン膜及びアモルファスシリコン膜の側方にサイドウォールを形成する工程と、
前記サイドウォールをマスクとして前記半導体基板の表面にp型不純物を導入して不純物導入領域を形成する工程と、
前記サイドウォールをマスクとして前記不純物導入領域の表面に溝を形成する工程と、
前記溝内にSiGe層を選択成長させる工程と、
前記アモルファスシリコン膜を選択的に除去して、前記多結晶シリコン膜を露出する工程と、
前記多結晶シリコン膜上に導電層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
前記積層体を形成する工程は、
前記絶縁膜上に、前記多結晶シリコン膜よりも厚い第2の多結晶シリコン膜を形成する工程と、
前記第2の多結晶シリコン膜に不純物のイオン注入を行うことにより、前記第2の多結晶シリコン膜の一部をアモルファス化して前記アモルファスシリコン膜を形成し、前記第2の多結晶シリコン膜の残部を前記多結晶シリコン膜とする工程と、
を有することを特徴とする付記1に記載の半導体装置の製造方法。
前記不純物としてIn又はAsを用いることを特徴とする付記2に記載の半導体装置の製造方法。
前記積層体を形成する工程は、
前記絶縁膜上に、前記多結晶シリコン膜を堆積させる工程と、
前記多結晶シリコン膜上に、前記アモルファスシリコン膜を堆積させる工程と、
を有することを特徴とする付記1に記載の半導体装置の製造方法。
前記アモルファスシリコン膜を選択的に除去する工程は、塩素原子を含有するガスを用いたドライエッチングを行う工程を有することを特徴とする付記1乃至4のいずれか1項に記載の半導体装置の製造方法。
前記塩素原子を含有するガスとして、塩素ガス及び水素ガスの混合ガスを用いることを特徴とする付記5に記載の半導体装置の製造方法。
前記導電層として、不純物が導入されたSiGe層を形成することを特徴とする付記1乃至6のいずれか1項に記載の半導体装置の製造方法。
前記溝内にSiGe層を選択成長させる工程と、前記アモルファスシリコン膜を選択的に除去する工程との間に、前記SiGe層上にSi層を選択成長させる工程を有することを特徴とする付記1乃至7のいずれか1項に記載の半導体装置の製造方法。
前記半導体基板として、単結晶シリコン基板を用いることを特徴とする付記1乃至8のいずれか1項に記載の半導体装置の製造方法。
前記溝内にSiGe層を選択成長させる工程と、前記アモルファスシリコン膜を選択的に除去する工程と、前記多結晶シリコン膜上に導電層を形成する工程と、を同一のエピタキシャル装置内で行うことを特徴とする付記1乃至9のいずれか1項に記載の半導体装置の製造方法。
4:多結晶シリコン膜
5:アモルファスシリコン膜
6:サイドウォール
7:不純物注入領域
8:溝
9:SiGe層
10:Si層
11:SiGe層
Claims (5)
- 半導体基板上に、絶縁膜を形成する工程と、
前記絶縁膜上に、多結晶シリコン膜及びアモルファスシリコン膜を含む積層体を形成し、ゲート電極形状に加工する工程と、
前記多結晶シリコン膜及びアモルファスシリコン膜の側方にサイドウォールを形成する工程と、
前記サイドウォールをマスクとして前記半導体基板の表面にp型不純物を導入して不純物導入領域を形成する工程と、
前記サイドウォールをマスクとして前記不純物導入領域の表面に溝を形成する工程と、
前記溝内にSiGe層を選択成長させる工程と、
前記アモルファスシリコン膜を選択的に除去して、前記多結晶シリコン膜を露出する工程と、
前記多結晶シリコン膜上に導電層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記積層体を形成する工程は、
前記絶縁膜上に、前記多結晶シリコン膜よりも厚い第2の多結晶シリコン膜を形成する工程と、
前記第2の多結晶シリコン膜に不純物のイオン注入を行うことにより、前記第2の多結晶シリコン膜の一部をアモルファス化して前記アモルファスシリコン膜を形成し、前記第2の多結晶シリコン膜の残部を前記多結晶シリコン膜とする工程と、
を有することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記不純物としてIn又はAsを用いることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記積層体を形成する工程は、
前記絶縁膜上に、前記多結晶シリコン膜を堆積させる工程と、
前記多結晶シリコン膜上に、前記アモルファスシリコン膜を堆積させる工程と、
を有することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記アモルファスシリコン膜を選択的に除去する工程は、塩素原子を含有するガスを用いたドライエッチングを行う工程を有することを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009149174A JP5287539B2 (ja) | 2009-06-23 | 2009-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009149174A JP5287539B2 (ja) | 2009-06-23 | 2009-06-23 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011009308A true JP2011009308A (ja) | 2011-01-13 |
JP5287539B2 JP5287539B2 (ja) | 2013-09-11 |
Family
ID=43565657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009149174A Expired - Fee Related JP5287539B2 (ja) | 2009-06-23 | 2009-06-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5287539B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014049768A (ja) * | 2012-09-03 | 2014-03-17 | Imec | 半導体デバイスおよびその製造方法 |
US9613974B2 (en) | 2015-03-13 | 2017-04-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006190821A (ja) * | 2005-01-06 | 2006-07-20 | Sony Corp | 絶縁ゲート電界効果トランジスタおよびその製造方法 |
JP2006253300A (ja) * | 2005-03-09 | 2006-09-21 | Sony Corp | 半導体装置およびその製造方法 |
JP2007150319A (ja) * | 2005-11-29 | 2007-06-14 | Internatl Business Mach Corp <Ibm> | 電界効果トランジスタデバイスおよびその製造方法 |
JP2008135635A (ja) * | 2006-11-29 | 2008-06-12 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2009094225A (ja) * | 2007-10-05 | 2009-04-30 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP2009117621A (ja) * | 2007-11-07 | 2009-05-28 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2009224386A (ja) * | 2008-03-13 | 2009-10-01 | Panasonic Corp | 半導体装置及びその製造方法 |
-
2009
- 2009-06-23 JP JP2009149174A patent/JP5287539B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006190821A (ja) * | 2005-01-06 | 2006-07-20 | Sony Corp | 絶縁ゲート電界効果トランジスタおよびその製造方法 |
JP2006253300A (ja) * | 2005-03-09 | 2006-09-21 | Sony Corp | 半導体装置およびその製造方法 |
JP2007150319A (ja) * | 2005-11-29 | 2007-06-14 | Internatl Business Mach Corp <Ibm> | 電界効果トランジスタデバイスおよびその製造方法 |
JP2008135635A (ja) * | 2006-11-29 | 2008-06-12 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2009094225A (ja) * | 2007-10-05 | 2009-04-30 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP2009117621A (ja) * | 2007-11-07 | 2009-05-28 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2009224386A (ja) * | 2008-03-13 | 2009-10-01 | Panasonic Corp | 半導体装置及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014049768A (ja) * | 2012-09-03 | 2014-03-17 | Imec | 半導体デバイスおよびその製造方法 |
US9613974B2 (en) | 2015-03-13 | 2017-04-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP5287539B2 (ja) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11664376B2 (en) | Semiconductor device and method of manufacturing the same | |
KR101600553B1 (ko) | 에피택셜 성장된 스트레스-유도 소오스 및 드레인 영역들을 가지는 mos 디바이스들의 제조 방법 | |
JP4674165B2 (ja) | 半導体装置の製造方法 | |
US7772676B2 (en) | Strained semiconductor device and method of making same | |
JP5559639B2 (ja) | 半導体装置およびその製造方法 | |
US7416931B2 (en) | Methods for fabricating a stress enhanced MOS circuit | |
US7858517B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
JP2008177319A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007214208A (ja) | 半導体装置及びその製造方法 | |
US20110254015A1 (en) | METHOD FOR IMPROVING DEVICE PERFORMANCE USING EPITAXIALLY GROWN SILICON CARBON (SiC) OR SILICON-GERMANIUM (SiGe) | |
JP4822852B2 (ja) | 半導体装置の製造方法 | |
JP2009182264A (ja) | 半導体装置およびその製造方法 | |
TWI585861B (zh) | 具有磊晶成長之應力引發源極與汲極區之金氧半導體裝置的製造方法 | |
US20070066023A1 (en) | Method to form a device on a soi substrate | |
JP5287539B2 (ja) | 半導体装置の製造方法 | |
CN102280379B (zh) | 一种应变硅nmos器件的制造方法 | |
US8642435B2 (en) | Performing treatment on stressors | |
JP5206427B2 (ja) | 半導体装置の製造方法 | |
JP2005209980A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2008091426A (ja) | 半導体装置及びその製造方法 | |
JP2009059758A (ja) | 半導体装置及びその製造方法 | |
JP2007109913A (ja) | 半導体装置及びその製造方法 | |
KR20070069368A (ko) | 반도체 소자의 제조방법 | |
JP2012124503A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5287539 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |