JP2011002587A

JP2011002587A - 表示装置

Info

Publication number: JP2011002587A
Application number: JP2009144718A
Authority: JP
Inventors: Hiroshi Saito; 拓斉藤; Mitsuru Goto; 充後藤; Kenichi Akiyama; 賢一秋山
Original assignee: Hitachi Displays Ltd
Current assignee: Japan Display Inc
Priority date: 2009-06-17
Filing date: 2009-06-17
Publication date: 2011-01-06

Abstract

【課題】出力電圧がより安定し、画面のちらつきを抑制することで、表示品質の向上を実現するスイッチングレギュレータ式電源生成回路を備える表示装置の提供。
【解決手段】スイッチングレギュレータ式電源生成回路を備える表示装置において、基準電圧に対する表示データ電圧の符号が反転するタイミングに応じて、スイッチング素子をＯＮする期間を、さらに、所与の幅によって増加するよう、決定する。
【選択図】図６

Description

本発明は、電源生成回路を備える表示装置に関する。特に、スイッチングレギュレータ方式の電源生成回路の出力電圧を安定化させることによる表示装置の表示品質向上に関する。

表示装置に備えられる駆動回路には、当該表示装置が有する主電源の電圧よりも高い所定の電圧によって駆動される場合がある。この場合、この駆動回路に当該所定の電圧を提供する駆動用電源が必要である。駆動用電源に備えられた電源生成回路において、主電源から電圧を昇圧して当該所定の電圧が生成される。

電圧を昇圧する方式には、チャージポンプ方式に加えて、スイッチングレギュレータ方式がある。近年の表示パネルの高解像度化・高精細化にともない、駆動能力の高いスイッチングレギュレータ方式が電源生成回路に採用される場合がある。スイッチングレギュレータ方式の制御モードの一つに、電圧昇圧回路に接続するスイッチング素子をＯＮする期間を決定するパルス幅（Pulse Width）を変化させることにより、出力電圧を安定化させるＰＷＭ（Pulse Width Modulation）モードがある。ここで、パルス幅とは、スイッチング素子に送る信号が高い電圧となる期間の長さを指している。当該モードにおいては、出力電圧が設定電圧より低い（以下、「出力電圧がＬである」と記す）場合は、パルス幅をより大きくすることで、スイッチング素子のＯＮ期間が長くなり、出力電圧を高くすることが出来る。一方、出力電圧が設定電圧より高い（以下、「出力電圧がＨである」と記す）場合は、パルス幅をより小さくすることで、スイッチング素子のＯＮ期間が短くなり、出力電圧を低くすることが出来る。これらを繰り返すことにより、出力電圧を設定電圧近傍で安定させることが出来る。

例えば、液晶表示装置においては、液晶表示装置の表示領域に設けられた各画素に設けられた、画素電極と共通電極とで、コンデンサーを形成している。当該両電極に異なる電圧が印加され、当該両電極間に生じる電界によって、当該両電極の間に配置された液晶分子の配向などが制御され、バックライトからの光が遮断もしくは透過することにより、各画素の表示が制御される。

しかし、液晶分子に一方向の電界が連続的に印加されると、液晶分子に早期に劣化が生じてしまい、同じ強度の電界が印加されても、液晶分子が所望の条件で配向などをしなくなり、素子として寿命を終えてしまうという問題がある。

共通電極には基準電圧が印加され、画素電極には表示データ電圧が印加される。そして、この劣化を抑制し、素子を長寿命化させるために、共通電極に対する画素電極の相対電圧の符号が交互に反転する駆動方式、いわゆる、液晶素子の交流駆動が採用されている。すなわち、液晶分子に対して、時間とともに、交互に、両方向からの電界が印加されることにより、この劣化が抑制され、素子の長寿命化が図られる。なお、当該相対電圧とは、基準電圧に対する表示データ電圧と言ってもよい。

さらに、表示領域に設けられた複数の画素においても、配置された場所により、周期的に当該相対電圧の符号が変化する。例えば、表示領域全体となる１画面（フレーム）に設けられたすべての画素において同一符号となるフレーム反転方式や、表示領域の各行（ライン）毎に、符号が反転するライン反転方式、その他、列反転方式、ドット反転方式などがある。

このように、画素における当該相対電圧の符号は、時間とともに、配置された場所により、周期的に反転するが、複数の画素における当該相対電圧の符号が同時に反転するタイミングで、それら画素の画素電極に蓄えられた電荷が同時に変化する。すなわち、このタイミングに応じて、データ駆動回路に電流が流れることとなる。

それゆえ、データ駆動回路の駆動用電源に、前述したスイッチングレギュレータ方式の電源生成回路が用いられている場合、複数の画素における当該相対電圧の符号が反転するタイミングで、電源生成回路に備えられた昇圧用のコンデンサーが放電されることとなり、駆動用電源の電圧が低下してしまう。

従来技術に係る電源生成回路において、例えば、出力電圧がＨであるかＬであるかを検出することにより、次の周期のＯＮ期間の長さが制御される場合、これら符号が反転する時に生じる駆動用電源の電圧の低下を補正するのに、長い時間を要することとなる。さらに、これら符号が反転する周期が短い場合においては、ある反転によって生じる電圧低下を補正する前に、次の反転によって電圧降下が生じてしまい、出力電圧を設定電圧近傍で安定させることが困難となる。

駆動用電源の出力電圧は、駆動回路の内部に備えられたオペアンプの出力電圧に影響するので、駆動用電源の出力電圧が不安定だと、たとえば、画素電極に印加される表示データ電圧が画素によって安定せず、表示される画面にちらつきを生じる原因となる。

そこで、本発明は、上記の課題を鑑みて、基準電圧に対する表示データ電圧の符号が反転する際に生じる駆動電源の出力電圧の低下を抑制し、出力電圧をより安定させ、画面のちらつきが抑制されるという表示品質の向上を実現する電源生成回路を備える表示装置を提供することを目的とする。

（１）本発明に係る表示装置は、画素電極と共通電極とを備える画素と、前記画素電極に、表示データ電圧を供給するデータ駆動回路と、前記データ駆動回路に駆動用電圧を供給する電源生成回路と、前記共通電極に、基準電圧を供給する基準電圧供給回路と、を備える表示装置であって、その符号が時間とともに交互に変化する、前記共通電極に対する前記画素電極の相対電圧によって、前記画素の表示が制御され、前記電源生成回路は、電圧昇圧回路と、前記電圧昇圧回路を駆動するスイッチング素子と、ＯＮ期間の間、前記スイッチング素子をＯＮする信号を、前記スイッチング素子に出力するＯＮ期間信号生成手段と、所定の周期ごとに、前記電圧昇圧回路の出力電圧に基づいて、後の周期のＯＮ期間の長さを決定するＯＮ期間決定手段とを備え、前記ＯＮ期間決定手段は、前記相対電圧の前記符号が変化するタイミングに応じて、前記符号の変化にさらに基づいて、前記ＯＮ期間の長さを決定する、ことを特徴とする。

（２）さらに、前記符号が変化するタイミングに応じて決定される前記ＯＮ期間の長さは、前の周期における前記ＯＮ期間の長さに、所与の長さを加えたものであってもよい。

本発明により、基準電圧に対する表示データ電圧の符号が反転する際に生じる駆動電源の出力電圧の低下を抑制し、出力電圧をより安定させ、画面のちらつきが抑制されるという表示品質の向上を実現する電源生成回路を備える表示装置を提供できる。

本発明の実施形態の一例を示す表示装置の全体斜視図である。本発明の実施形態の一例を示す表示装置の駆動システムを表すブロック図である。本発明の実施形態の一例を示す表示装置の一部であるＴＦＴ基板の回路等価図である。本発明の実施形態の一例を示す電源生成回路の構成を示す概略図である。アナログコンパレータの出力、及び、検出符号の時間的変化を示す概略図である。本発明の実施形態の一例を示すＯＮ期間決定部の構成を示す概略図である。本発明の実施形態の一例を示すＯＮ期間信号生成部の構成を示す概略図である。本発明の実施形態に係るＯＮ期間信号の時間変化を示す概略図である。本発明の実施形態の他の一例を示す表示装置の一部であるＴＦＴ基板の回路等価図である。

本発明の実施形態に係る表示装置は、たとえば、ＩＰＳ（In-Plane Switching）方式の液晶表示装置であって、図１の全体斜視図に示すように、走査信号線１０５、映像信号線１０７、画素電極１１０、共通電極であるコモン電極１１１、及び、スイッチング素子である薄膜トランジスタ（Thin Film Transistor: 以下、ＴＦＴと記す）１０９などが配置されたＴＦＴ基板１０２と、当該ＴＦＴ基板１０２に対向し、カラーフィルタが設けられたフィルタ基板１０１と、当該両基板に挟まれた領域に封入された液晶材料と、ＴＦＴ基板１０２のフィルタ基板１０１の反対側に接して位置するバックライト１０３と、を含んで構成されている。

図２は、当該液晶表示装置の駆動システムのブロック図である。コンピュータなどの主機１３０から、映像信号Ｄａｔａが出力され、コントローラ１３１を介して、データ駆動回路１０６に入力される。また、主機１３０から、ドットクロック信号ＤＣＫ、水平同期信号Ｈ_ｓｙｎｃ、垂直同期信号Ｖ_ｓｙｎｃ、及び、データイネーブル信号ＤＥＮＢが出力され、コントローラ１３１に入力される。

コントローラ１３１からは、上述の映像信号Ｄａｔａの他、ドットクロック信号ＤＣＫ、映像信号スタートパルスＤＳＰ、及び、水平同期信号Ｈ_ｓｙｎｃなどの映像信号に関する制御信号が出力され、データ駆動回路１０６に入力される。さらに、コントローラ１３１から、走査信号スタートパルスＧＳＰ及びゲートクロック信号ＧＣＫなどの走査信号に関する制御信号が出力され、ゲート駆動回路１０４に入力される。また、コントローラ１３１から、階調電圧Ｖ_ｎに関する制御信号が出力され、階調電源１３２に入力され、階調電源１３２では、階調電圧Ｖ_ｎが生成され、データ駆動回路１０６に入力される。

データ駆動回路１０６に所定の電圧を提供する駆動用電源１１２が、データ駆動回路１０６に接続されている。コントローラ１３１から出力された水平同期信号Ｈ_ｓｙｎｃが、駆動用電源１１２に入力される。なお、駆動用電源１１２に入力される水平同期信号Ｈ_ｓｙｎｃは、データ駆動回路１０６など他の回路から駆動用電源１１２に入力されてもよい。

データ駆動回路１０６は、表示領域１２０に設けられた各画素の画素電極１１０に、対応する映像信号線１０７を介して、表示データ電圧を印加する。ゲート駆動回路１０４は、表示領域１２０に設けられた各画素のＴＦＴ１０９のゲート電極に、対応する走査信号線１０５を介して、走査信号の電圧を印加する。

さらに、表示領域１２０の周辺には、基準電圧供給回路となるコモン信号駆動回路１３３が設けられ、表示領域１２０に設けられた各画素のコモン電極１１１に、対応するコモン信号線１０８を介して、基準電圧を印加する。また、ゲート駆動回路１０４に基準電圧を提供するゲート電源１３４が、ゲート駆動回路１０４に接続されている。

前述の通り、当該液晶表示装置は、交流駆動されており、各画素のコモン電極１１１に印加される基準電圧に対して、画素電極１１０に印加される表示データ電圧の符号である相対電圧符号Ｓｇｎは、交互に反転している。なお、ここでは、表示データ電圧と基準電圧とが共に交流駆動する場合について、説明しているが、基準電圧は一定で、表示データ電圧のみが交流駆動する場合であってもよい。この場合、基準電圧供給回路とは一定基準電圧を供給するものとなる。また、前述の通り、交流駆動方式には様々の方式があり、ここでは、ライン反転方式について説明するが、他の交流駆動方式であってもよいのは言うまでもない。

図３は、上記の液晶表示装置のＴＦＴ基板１０２に設けられた表示領域１２０及びその周辺回路の等価回路を示す概略図である。図３において、ＴＦＴ基板１０２には、ゲート駆動回路１０４に接続された多数の走査信号線１０５が、図中破線で示された表示領域１２０の中を、互いに等間隔をおいて図中横方向に延びている。また、データ駆動回路１０６に接続された多数の映像信号線１０７が、同様に、図中破線で示された表示領域１２０の中を、互いに等間隔をおいて図中縦方向に延びている。そして、これら走査信号線１０５及び映像信号線１０７により碁盤状に並ぶ画素がそれぞれ区画されている。また、走査信号線１０５と平行にコモン信号線１０８が図中横方向に延びている。

走査信号線１０５及び映像信号線１０７により区画される各画素の隅には、ＴＦＴ１０９が形成されており、映像信号線１０７と画素電極１１０に接続されている。また、ＴＦＴ１０９のゲート電極は、走査信号線１０５と接続されている。各画素には、画素電極１１０に対向してコモン電極１１１が形成されている。

以上の回路構成において、各画素のコモン電極１１１にコモン信号線１０８を介して基準電圧が印加される。また、走査信号線１０５によりＴＦＴ１０９のゲート電極にゲート電圧を選択的に印加することにより、ＴＦＴ１０９を流れる電流が制御される。ゲート電極に選択的にゲート電圧が印加されたＴＦＴ１０９を通じて、データ駆動回路１０６より映像信号線１０７に供給された表示データ電圧が選択的に、画素電極１１０に印加される。これにより、画素電極１１０とコモン電極１１１との間に電位差が生じ、液晶分子の配向などを制御し、それにより、バックライト１０３からの光を遮蔽の度合を制御し、画像を表示することとなる。

本実施形態に係る電源生成回路は、データ駆動回路１０６に所定の電圧を提供する駆動用電源１１２に用いられている。当該所定の電圧とは、表示装置が備える主電源１１の電圧よりも高い電圧である。それゆえ、当該電源生成回路が、主電源１１の電圧を当該所定の電圧に昇圧し、当該所定の電圧を維持して出力している。

当該電源生成回路の構成図を図４に示している。当該電源生成回路の構成は、従来技術に係る電源生成回路と構成において、基本的な構成は共通している。従来技術に係る電源生成回路との主たる相違点は、ＯＮ期間決定部５の構成である。

図４に示す通り、当該電源生成回路には、電圧昇圧回路１が備えられており、表示装置の主電源１１の電圧を昇圧している。電圧昇圧回路１には、電圧昇圧回路１を駆動するスイッチング素子２が接続されている。スイッチング素子２には、ＯＮ期間信号生成部３が接続されており、ＯＮ期間の間、スイッチング素子２をＯＮする信号であるＯＮ期間信号２３を、ＯＮ期間信号生成部３がスイッチング素子２に出力している。

また、電圧昇圧回路１の出力電圧Ｖ_ｏｕｔには、出力電圧検出部４が接続されている。出力電圧検出部４は、一定周期（以下、サイクルと記す）ごとに、出力電圧Ｖ_ｏｕｔがＨであるかＬであるかを検出する。出力電圧検出部４は、出力電圧Ｖ_ｏｕｔがＨであるとき高い電圧値の電圧（以下、Ｈの電圧と記す）を、出力電圧Ｖ_ｏｕｔがＬであるとき低い電圧値の電圧（以下、Ｌの電圧と記す）を、検出符号２１として、ＯＮ期間決定部５へ出力している。

ＯＮ期間決定部５には、検出符号２１の他、サイクル信号ＣＬＫや水平同期信号Ｈ_ｓｙｎｃなどが入力される。ＯＮ期間決定部５において、前述の検出符号２１及び、コモン電極１１１に対する画素電極１１０の相対電圧の符号が反転するタイミングに基づいて、ＯＮ期間の長さ、すなわち、パルス幅を決定し、ＯＮ期間情報２２として、ＯＮ期間信号生成部３へ出力している。ここで、ＯＮ期間情報２２は、スイッチング素子２をＯＮする期間（ＯＮ期間）の長さを、クロック信号ＰＣＬＫの周期を単位として表した値である。

ＯＮ期間信号生成部３には、ＯＮ期間情報２２の他、クロック信号ＰＣＬＫが入力される。ＯＮ期間信号生成部３では、このＯＮ期間情報２２とクロック信号ＰＣＬＫに基づいて、ＯＮ期間信号２３を生成し、スイッチング素子２へ出力している。

ＯＮ期間決定部５において、各サイクルにおける最初の瞬間（以下、始期と記す）における検出符号２１に基づいて、当該サイクルの次のサイクルの期間におけるＯＮ期間の長さ、すなわち、パルス幅を決定している。ＯＮ期間の長さは、表示装置が表示に用いるクロック信号ＰＣＬＫに基づいて設定されることになるため、当該期間の長さは、クロック信号ＰＣＬＫの周期の整数倍で、決定されている。ここで、クロック信号ＰＣＬＫとは、例えば、ドットクロック信号ＤＣＫなどである。以下、当該期間の長さは、クロック信号ＰＣＬＫの周期を単位に表記することとする。

［電圧昇圧回路１］
表示装置に備えられた主電源１１からの電圧を昇圧する電圧昇圧回路１がある。当該電圧昇圧回路１にはスイッチング素子２が接続されている。スイッチング素子２がＯＮされている間、主電源１１から流れる電流により、コイル１３には電磁エネルギーが蓄積される。スイッチング素子２がＯＦＦされた後、その蓄積された電磁エネルギーにより、ツェナーダイオード１４を介して、コンデンサー１５に電流が流れ、コンデンサー１５はさらに充電される。よって、コンデンサー１５の極板間の電位差が大きくなり、昇圧した電圧を出力電圧Ｖ_ｏｕｔとして出力する。

［スイッチング素子２］
スイッチング素子２は、ＯＮ期間信号生成手段であるＯＮ期間信号生成部３によって生成されたＯＮ期間信号２３によって、制御される。ここで、ＯＮ期間信号２３とは、スイッチング素子２をＯＮする信号であり、スイッチング素子２をＯＮする期間であるＯＮ期間の長さとは、前述のパルス幅を指している。すなわち、スイッチング素子２をＯＦＦする期間、ＯＮ期間信号２３はＬの電圧であり、スイッチング素子２をＯＮする期間、ＯＮ期間信号２３はＨの電圧である。Ｈの電圧である期間の長さが、パルス幅である。

［出力電圧検出部４］
出力電圧検出手段である出力電圧検出部４は、電圧昇圧回路１の出力電圧Ｖ_ｏｕｔに接続されている。出力電圧検出部４は、各サイクルの始期に、設定電圧Ｖ_ｒｅｆと比較して、出力電圧Ｖ_ｏｕｔが高いか低いかを検出する。出力電圧検出部４は、出力電圧Ｖ_ｏｕｔがＨである場合には、検出符号２１としてＨの電圧を、逆に、出力電圧Ｖ_ｏｕｔがＬである場合には、検出符号２１としてＬの電圧を、出力する。

出力電圧検出部４には、アナログコンパレータ１２が備えられており、入力端子のプラス端子には設定電圧Ｖ_ｒｅｆが基準電圧として、また、入力端子のマイナス端子には、電圧昇圧回路１の出力電圧Ｖ_ｏｕｔが、接続されている。アナログコンパレータ１２の出力端子では、出力電圧Ｖ_ｏｕｔが設定電圧Ｖ_ｒｅｆと比較して、高いか低いかにより、ＨかＬの電圧を、コンパレータ出力Ｖ_ｃｏｍｐとして出力し、その後、コンパレータ出力Ｖ_ｃｏｍｐがバッファ１６により必要に応じて信号レベル変換されて、Ｄフリップフロップ１７のＤ端子に入力される。

サイクル信号ＣＬＫは、各サイクルの始期に、立ちあがる信号なので、この時刻におけるアナログコンパレータ１２のコンパレータ出力Ｖ_ｃｏｍｐの情報に基づいて、当該サイクルにおける検出符号２１として、Ｈ若しくはＬの電圧が、出力される。

図５は、コンパレータ出力Ｖ_ｃｏｍｐと、検出符号２１との、時間変化を示す図である。図中上から順に、（ａ）コンパレータ出力Ｖ_ｃｏｍｐ、（ｂ）検出符号２１が、図５に示されており、横軸方向は時間である。各サイクルは、図中縦方向に伸びる複数の点線によってそれぞれ区切られた期間であり、各サイクルの始期の時刻を、それぞれ、ｔ_０、ｔ_１、ｔ_２など、符号で示してある。

図５において、コンパレータ出力Ｖ_ｃｏｍｐは、時刻ｔ_０とｔ_１の間に、ＬからＨへ変化している。出力電圧検出部４に備えられたＤフリップフロップ１７は、各サイクルの始期毎にコンパレータ出力Ｖ_ｃｏｍｐを出力するので、図５において、コンパレータ出力Ｖ_ｃｏｍｐがＨの電圧として初めて検出されるのは、時刻ｔ_１である。よって、時刻ｔ_１に、検出符号２１は、ＬからＨへ変化する。

その後、コンパレータ出力Ｖ_ｃｏｍｐは、時刻ｔ_４とｔ_５の間に、ＨからＬへ変化している。それまでの間は、コンパレータ出力Ｖ_ｃｏｍｐはＨを維持している。よって、各サイクルの始期（図中、時刻ｔ_１からｔ_４）において、出力電圧検出部４は、コンパレータ出力Ｖ_ｃｏｍｐがＨであることを順に出力するので、出力電圧検出部４は、この期間中、検出符号２１としてＨの電圧を出力し続ける。

そして、時刻ｔ_５において、コンパレータ出力Ｖ_ｃｏｍｐがＨからＬへ変化して初めて、出力電圧検出部４は、コンパレータ出力Ｖ_ｃｏｍｐがＬであることを出力する。よって、時刻ｔ_５に、検出符号２１は、ＨからＬへ変化する。その後については、しばらくの間、Ｖ_ｃｏｍｐがＬを維持するため、出力電圧検出部４は、検出符号２１としてＬを出力し続ける。

［ＯＮ期間決定部５］
ＯＮ期間決定手段であるＯＮ期間決定部５は、出力電圧検出部４に接続されており、ＯＮ期間決定部５には、検出符号２１、サイクル信号ＣＬＫ、及び、水平同期信号Ｈ_ｓｙｎｃなどが入力される。ＯＮ期間決定部５は、検出符号２１に基づいて、スイッチング素子２をＯＮする期間を決定し、その期間を決定づけるＯＮ期間情報２２を出力する。ここで、ＯＮ期間情報２２は、前述の通り、スイッチング素子２をＯＮする期間（ＯＮ期間）の長さを、クロック信号ＰＣＬＫの周期を単位として表した値である。

図６は、本実施形態に係るＯＮ期間決定部５の構成を示す概略図である。当該ＯＮ期間決定部５は、従来技術に係るＯＮ期間決定部８に、後述する回路を組み合わせた構成となっている。

まず、図６で破線によって示される従来技術に係るＯＮ期間決定部８について説明する。出力電圧検出部４より入力された検出符号２１に基づいて、期間増減素子３１は、現ＯＮ期間情報２４である入力信号の値に所与の幅を加減し、次ＯＮ期間情報２５の値として出力する。ここで、所与の幅を、１と設定するとする。この場合、検出符号２１がＬの電圧のとき、期間増減素子３１は、入力信号の値に１加えて出力する。検出符号２１がＨの電圧のとき、期間増減素子３１は、入力信号の値から１減じて出力する。

次ＯＮ期間情報２５は、情報出力部３２のＤ端子に入力される。ここで、情報出力部３２とは、クロックの立ち上がりに応じて、そのときに入力されるＤ端子の情報を、次のクロックの立ち上がりまで、Ｑ端子から出力し続ける。情報出力部３２のクロックには、各サイクルの始期に立ちあがるサイクル信号ＣＬＫが入力される。よって、情報出力部３２は、次のサイクルの始期に、次ＯＮ期間情報２５の値を、仮ＯＮ期間情報２８として出力する。

ここで、従来技術に係るＯＮ期間決定部８について、検出符号２１に基づいて、現ＯＮ期間情報２４に所与の幅を加減して、次のサイクルの仮ＯＮ期間情報２８の値とする場合について説明した。しかし、従来技術に係るＯＮ期間決定部８はこのような回路に限定されることはない。例えば、以前のＯＮ期間情報を記憶し、その情報の値にさらに基づいて仮ＯＮ期間情報２８が決定されても良い。また、電源生成回路に、当該出力電圧検出部４を備えることなく、別の検出部を備えることにより、検出符号２１ではなく、別の検出情報に基づいて、仮ＯＮ期間情報２８が決定されてもよい。

本実施形態に係るＯＮ期間決定部５は、前述した従来技術に係るＯＮ期間決定部８より出力される仮ＯＮ期間情報２８の値を、以下に説明するように修正し、その修正した値を、ＯＮ期間情報２２として、ＯＮ期間信号生成部３へ出力する。

表示データ符号検出部４１には、水平同期信号Ｈ_ｓｙｎｃが入力される。表示データ符号検出部４１は、この入力信号に基づいて、表示領域１２０の全体もしくは一部の画素において、相対電圧符号Ｓｇｎが反転するタイミングを算出し、セレクタ４４に、変化点信号４６及び修正期間情報４７を出力する。

ここで、表示データ符号検出部４１に入力される信号とは、相対電圧符号Ｓｇｎが反転するタイミングを算出するのに必要な信号である。これは、上述した通り、ライン反転方式やフレーム反転方式など、反転方式によって異なる。本説明では、ライン反転方式の場合の場合である。すなわち、表示領域１２０となる１画面（フレーム）において、各行（ライン）毎に、相対電圧符号Ｓｇｎが交互に反転するように各画素が配置され、各行（ライン）表示毎に、周期的に、各画素の相対電圧符号Ｓｇｎが反転している。この場合、入力信号である水平同期信号Ｈ_ｓｙｎｃによって、相対電圧符号Ｓｇｎが反転するタイミングが算出される。

その他、フレーム反転方式の場合などについても説明する。すなわち、表示領域１２０となる１画面（フレーム）における各画素において相対電圧符号Ｓｇｎが同一符号となり、時間とともに周期的に、相対電圧符号Ｓｇｎが反転する場合である。この場合、入力信号である水平同期信号Ｈ_ｓｙｎｃと、さらに、表示データ符号検出部４１の内部に備えられるカウンタにより、相対電圧符号Ｓｇｎが反転するタイミングが算出される。その他の方式によっては、入力信号は、水平同期信号Ｈ_ｓｙｎｃの代わりに、垂直同期信号Ｖ_ｓｙｎｃとなる場合や、水平同期信号Ｈ_ｓｙｎｃと垂直同期信号Ｖ_ｓｙｎｃの両方となる場合もある。

表示データ符号検出部４１が出力する修正期間情報４７とは、相対電圧符号Ｓｇｎが反転するタイミングに応じて、前述の仮ＯＮ期間情報２８に加えられる値である。表示データ符号検出部４１には記憶部が備えられており、当該記憶部には、例えば、様々な状況において、相対電圧符号Ｓｇｎが反転するタイミングにおいて生じる出力電圧Ｖ_ｏｕｔが低下する程度と、その程度に応じて、仮ＯＮ期間情報２８に加えるべき値が記憶されている。表示データ符号検出部４１は、相対電圧符号Ｓｇｎが反転するタイミングにおける状況を判断し、それに応じて、仮ＯＮ期間情報２８に加えるべき値を記憶部に記憶された値より選択し、その値を修正期間情報４７として、セレクタ４４に出力する。

通常値生成部４３は、通常は、０の値をセレクタ４４に出力している。なお、ここでは、０の値を出力するとしたが、通常状態において、付加すべき一定値が出力されるとしてもよい。

また、表示データ符号検出部４１が出力する変化点信号４６とは、相対電圧符号Ｓｇｎが反転するタイミングに応じて、一定数のサイクルの期間、Ｈの電圧となり、それ以外の通常状態において、Ｌの電圧となる信号である。例えば、相対電圧符号Ｓｇｎが反転した後に、一定数のサイクルにおいて、変化点信号４６がＨの電圧となると設定されてもよい。また、表示データ符号検出部４１は、相対電圧符号Ｓｇｎが反転するタイミングにおける状況を判断し、表示データ符号検出部４１に備えられた記憶部の情報に基づいて、変化点信号４６がＨの電圧となるサイクルの数が設定されてもよい。

なお、相対電圧符号Ｓｇｎが反転するタイミングに応じて、修正期間情報４７が常に一定値となる場合は、その一定値となる修正期間情報４７を表示データ符号検出部４１がセレクタ４４に出力しても良いし、表示データ符号検出部４１が修正期間情報４７を出力する代わりに、前述の通常値生成部４３と同様に、セレクタ４４にその一定値となる修正期間情報４７を出力する修正値生成部を設けてもよい。この場合、より簡単な回路構成で、本発明を適用することが可能となる。

セレクタ４４は、変化点信号４６がＨの電圧であるときには、修正期間情報４７を、変化点信号４６がＬの電圧であるときには、通常値生成部４３の出力信号を、加算値生成部４５に出力する。

加算値生成部４５では、従来技術に係るＯＮ期間決定部８から出力される仮ＯＮ期間情報２８の値に、セレクタ４４からの出力信号である値を加え、その値を、ＯＮ期間情報２２として、ＯＮ期間信号生成部３へ出力する。

［ＯＮ期間信号生成部３］
ＯＮ期間信号生成部３は、ＯＮ期間決定部５に接続されており、ＯＮ期間信号生成部３には、ＯＮ期間情報２２及び前述のクロック信号ＰＣＬＫが入力される。ＯＮ期間信号生成部３は、これら入力信号に基づいて、ＯＮ期間信号２３を生成し、スイッチング素子２へ出力する。

図７は、ＯＮ期間信号生成部３の構成を示す概略図である。クロック信号ＰＣＬＫは、周期カウンタ３３と、Ｄフリップフロップ３５のクロックに入力される。

前記各サイクルは、クロック信号ＰＣＬＫの周期を所定数の整数倍したもので定義される。周期カウンタ３３は、当該所定数でリセットされるカウンタであり、クロック信号ＰＣＬＫの周期毎に、各サイクルの始期より、１、２、３、と順にカウントして、そのカウンタ値２９を、大小検出セレクタ３４へ出力する。また、ＯＮ期間決定部５が出力したＯＮ期間情報２２は、大小検出セレクタ３４へ入力される。

大小検出セレクタ３４では、２つの入力信号であるカウンタ値２９とＯＮ期間情報２２の大小関係を検出する。大小検出セレクタ３４は、ＯＮ期間情報２２の値がカウンタ値２９より大きい若しくは等しい場合は、Ｈの電圧を、ＯＮ期間情報２２がカウンタ値２９より小さい場合は、Ｌの電圧を、Ｄフリップフロップ３５のＤ端子へ出力する。

Ｄフリップフロップ３５においては、クロック信号ＰＣＬＫの立ち上がり時毎に、大小検出セレクタ３４の出力信号を、Ｑ端子より出力する。これにより、クロック信号ＰＣＬＫの周期に、ＯＮ期間情報２２の値を乗じた期間中、Ｈの電圧を出力する信号、すなわち、ＯＮ期間信号２３が生成される。ここで、前述の通り、ＯＮ期間信号２３のうちＨの電圧の期間が、パルス幅である。

このようにして、ＯＮ期間信号生成部３において、ＯＮ期間信号２３が生成され、スイッチング素子２へ出力される。

以上が、本実施形態に係る電源生成回路の構成である。本実施形態に係るＯＮ期間決定部５は、表示領域１２０の少なくとも一部の画素において、相対電圧符号Ｓｇｎが反転するタイミングに応じて、従来技術に係るＯＮ期間決定部８が出力する仮ＯＮ期間情報２８に、修正すべき値となるよう所与の値を加えて、ＯＮ期間情報２２として出力する。それ以外の通常状態においては、従来技術に係るＯＮ期間決定部８が出力する仮ＯＮ期間情報２８を、そのまま、ＯＮ期間情報２２として、出力する。

従来技術に係る電源生成回路において、電源生成回路の出力電圧Ｖ_ｏｕｔを検出する情報に基づいて、後のＯＮ期間の長さを決定している。前述した通り、表示領域の少なくとも一部の画素において、相対電圧符号Ｓｇｎが反転するタイミングで、電源生成回路の出力電圧Ｖ_ｏｕｔが降下する。前述の通り、この電圧低下を、上記検出した情報にのみ基づいて、後のＯＮ期間の長さを決定すると、この電圧低下を補正するために、長い時間を要してしまう。

しかし、相対電圧符号Ｓｇｎの反転のタイミングは検出手段によって検出しなくとも、表示装置の駆動システムにおいて、制御信号や設定された情報により予測することが出来る。

本実施形態に係る電源生成回路において、駆動システムにおいて使用される水平同期信号Ｈ_ｓｙｎｃなどの制御信号により、相対電圧符号Ｓｇｎの反転のタイミングに応じて、従来技術に係るＯＮ期間決定部８が決定するＯＮ期間に、さらに、修正すべき値となるよう所与の値を加えて、ＯＮ期間としている。

図８は、本実施形態に係る電源生成回路における水平同期信号Ｈ_ｓｙｎｃと、表示領域１２０のある画素における相対電圧符号Ｓｇｎと、ＯＮ期間情報２２、出力電圧Ｖ_ｏｕｔの時間的変化を表す図である。図中上から順に（ａ）水平同期信号Ｈ_ｓｙｎｃ、（ｂ）相対電圧符号Ｓｇｎ、（ｃ）ＯＮ期間信号２３、（ｄ）出力電圧Ｖ_ｏｕｔを、示している。横軸方向は、時間である。

図に示す通り、最初、当該画素における相対電圧符号Ｓｇｎが負（Ｌの電圧）から、正の（Ｈの電圧）に変化し、その後、再び、負に変化している。データ駆動回路１０６及びコモン信号駆動回路１３３は、水平同期信号Ｈ_ｓｙｎｃに基づいて、相対電圧符号Ｓｇｎを反転させており、水平同期信号Ｈ_ｓｙｎｃがＨの電圧からＬの電圧に変化して後、相対電圧符号Ｓｇｎが反転している。

相対電圧符号Ｓｇｎが負から正に変化する前、出力電圧Ｖ_ｏｕｔはＨであり、ＯＮ期間決定部５は、従来技術に係るＯＮ期間決定部８が出力する仮ＯＮ期間情報２８の値をそのまま、ＯＮ期間情報２２として出力する。ここで、従来技術に係るＯＮ期間決定部８は、ＯＮ期間情報２２の値を１ずつ減じて、次のサイクルのＯＮ期間情報２２の値としている。図８において、ＯＮ期間信号２３のＯＮ期間は、２１、２０と変化している。

本実施形態に係る電源生成回路において、相対電圧符号Ｓｇｎの反転のタイミングに応じて、相対電圧符号Ｓｇｎの反転から後、２つのサイクルについて、変化点信号４６がＨの電圧となっている。また、相対電圧符号Ｓｇｎの反転に対応して、表示データ符号検出部４１は、１０という値になっている修正期間情報４７をセレクタ４４に出力している。

相対電圧符号Ｓｇｎの符号が負から正に変化した後、２つのサイクルにおいては、なお出力電圧Ｖ_ｏｕｔはＨであり、従来技術に係るＯＮ期間決定部８は、それぞれ１９、１８という値を、仮ＯＮ期間情報２８として加算値生成部４５に出力する。この期間、セレクタ４４に入力する変化点信号４６はＨの電圧となっているので、セレクタ４４は、１０という値になっている修正期間情報４７を、加算値生成部４５へ出力している。この期間、加算値生成部４５は、それぞれ１９、１８という値となっている仮ＯＮ期間情報２８に、１０という値を加えて、それぞれ２９、２８という値となっているＯＮ期間情報２２を、ＯＮ期間信号生成部３へ出力している。図８において、ＯＮ期間信号２３のＯＮ期間は、相対電圧符号Ｓｇｎの変化後、２９、２８と変化している。

この期間の経過後、変化点信号４６は再び、Ｌの電圧となるため、ＯＮ期間決定部５は、従来技術に係るＯＮ期間決定部８が出力する仮ＯＮ期間情報２８の値をそのまま、ＯＮ期間情報２２として出力する。すなわち、出力電圧Ｖ_ｏｕｔがＨであるとき、ＯＮ期間情報２２の値を１ずつ減じて、次のサイクルのＯＮ期間情報２２の値とし、出力電圧Ｖ_ｏｕｔがＬであるとき、ＯＮ期間情報２２の値を１ずつ加えて、次のサイクルのＯＮ期間情報２２の値としている。図８において、変化点信号４６が再びＬの電圧となった後、ＯＮ期間信号２３のＯＮ期間は、仮ＯＮ期間情報２８の値であり、出力電圧Ｖ_ｏｕｔがＬであるとき（Ｈであるとき）１ずつ増加して（減少して）変化している。

よって、従来技術に係る電源生成回路の場合、相対電圧符号Ｓｇｎが変化した後、ＯＮ期間信号２３のＯＮ期間は、１９、１８と小さい値に留まり、相対電圧符号Ｓｇｎの変化に伴う出力電圧Ｖ_ｏｕｔの低下の補正をするのに時間がかかるところ、本実施形態に係る電源生成回路の場合、相対電圧符号Ｓｇｎが変化した後、ＯＮ期間信号２３のＯＮ期間が、２９、２８と大きい値となり、より短い時間で、相対電圧符号Ｓｇｎの変化に伴う出力電圧Ｖ_ｏｕｔの低下の補正をすることが出来、出力電圧Ｖ_ｏｕｔがより安定化している。

なお、上記の実施例においては、クロック信号ＰＣＬＫの周期を単位にして、従来技術に係るＯＮ期間決定部８がＯＮ期間の長さの増減する所与の幅を、１とした。しかし、ＰＣＬＫの周期と、ＯＮ期間信号２３の典型的な長さとの関係で、所与の幅を１とは異なる値に設定してもよい。さらに、ＯＮ期間の長さを、クロック信号ＰＣＬＫの周期を単位としたが、同様に、別の期間を単位にして設定してもよい。

なお、本発明の実施形態に係る表示装置において、上記では、図３に示す通り、ＩＰＳ方式の液晶表示装置について説明しているが、本発明に係る表示装置は、ＶＡ（Vertically Aligned）方式やＴＮ（Twisted Nematic）方式等、その他の駆動方式の液晶表示装置であってもよい。図９は、ＶＡ方式及びＴＮ方式の液晶表示装置に備えられるＴＦＴ基板１０２の等価回路を示す図である。ＶＡ方式及びＴＮ方式の場合には、コモン電極１１１がＴＦＴ基板１０２と対向するフィルタ基板１０１に設けられている。また、液晶表示装置に限定されることはなく、表示領域の画素において、２つの電極に異なる電圧を印加し、両電極間の電位差によって表示を制御する表示装置であれば、他の方式の表示装置であってもよい。

１電圧昇圧回路、２スイッチング素子、３ＯＮ期間信号生成部、４出力電圧検出部、５ＯＮ期間決定部、８従来技術に係るＯＮ期間決定部、１１主電源、１２アナログコンパレータ、１３コイル、１４ツェナーダイオード、１５コンデンサー、１６バッファ、１７Ｄフリップフロップ、２１検出符号、２２ＯＮ期間情報、２３ＯＮ期間信号、２４現ＯＮ期間情報、２５次ＯＮ期間情報、２８仮ＯＮ期間情報、２９カウンタ値、３１期間増減素子、３２情報出力部、３３周期カウンタ、３４大小検出セレクタ、３５Ｄフリップフロップ、４１表示データ符号検出部、４３通常値生成部、４４セレクタ、４５加算値生成部、４６変化点信号、４７修正期間情報、１０１フィルタ基板、１０２ＴＦＴ基板、１０３バックライト、１０４ゲート駆動回路、１０５走査信号線、１０６データ駆動回路、１０７映像信号線、１０８コモン信号線、１０９ＴＦＴ、１１０画素電極、１１１コモン電極、１１２駆動用電源、１２０表示領域、１３０主機、１３１コントローラ、１３２階調電源、１３３コモン信号駆動回路、１３４ゲート電源、ＣＬＫサイクル信号、Ｄａｔａ映像信号、ＤＣＫドットクロック信号、ＤＥＮＢデータイネーブル信号、ＤＣＫドットクロック信号、ＤＳＰ映像信号スタートパルス、ＧＳＰ走査信号スタートパルス、ＧＣＫゲートクロック信号、Ｈ_ｓｙｎｃ水平同期信号、ＰＣＬＫクロック信号、Ｓｇｎ相対電圧符号、Ｖ_ｃｏｍｐコンパレータ出力、Ｖ_ｎ階調電圧、Ｖ_ｏｕｔ出力電圧、Ｖ_ｓｙｎｃ垂直同期信号、Ｖ_ｒｅｆ設定電圧。

Claims

画素電極と共通電極とを備える画素と、
前記画素電極に、表示データ電圧を供給するデータ駆動回路と、
前記データ駆動回路に駆動用電圧を供給する電源生成回路と、
前記共通電極に、基準電圧を供給する基準電圧供給回路と、
を備える表示装置であって、
その符号が時間とともに交互に変化する、前記共通電極に対する前記画素電極の相対電圧によって、前記画素の表示が制御され、
前記電源生成回路は、
電圧昇圧回路と、
前記電圧昇圧回路を駆動するスイッチング素子と、
ＯＮ期間の間、前記スイッチング素子をＯＮする信号を、前記スイッチング素子に出力するＯＮ期間信号生成手段と、
所定の周期ごとに、前記電圧昇圧回路の出力電圧に基づいて、後の周期のＯＮ期間の長さを決定するＯＮ期間決定手段とを備え、
前記ＯＮ期間決定手段は、前記相対電圧の前記符号が変化するタイミングに応じて、前記符号の変化にさらに基づいて、前記ＯＮ期間の長さを決定する、
ことを特徴とする表示装置。
請求項１に記載の表示装置であって、
前記符号が変化するタイミングに応じて決定される前記ＯＮ期間の長さは、前の周期における前記ＯＮ期間の長さに、所与の長さを加えたものである、
ことを特徴とする表示装置。