JP2011002587A - Display device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a display device including a switching regulator type power source generation circuit that improves display qualities by further stabilizing an output voltage and suppressing flickers on a screen.SOLUTION: The display device including a switching regulator type power source generating circuit determines ON period of a switching element so as to be increased with a predetermined width, in accordance with inversion of signs of display data voltages with respect to a reference voltage.

Description

本発明は、電源生成回路を備える表示装置に関する。特に、スイッチングレギュレータ方式の電源生成回路の出力電圧を安定化させることによる表示装置の表示品質向上に関する。   The present invention relates to a display device including a power generation circuit. In particular, the present invention relates to improvement in display quality of a display device by stabilizing the output voltage of a switching regulator type power generation circuit.

表示装置に備えられる駆動回路には、当該表示装置が有する主電源の電圧よりも高い所定の電圧によって駆動される場合がある。この場合、この駆動回路に当該所定の電圧を提供する駆動用電源が必要である。駆動用電源に備えられた電源生成回路において、主電源から電圧を昇圧して当該所定の電圧が生成される。   In some cases, the driving circuit included in the display device is driven by a predetermined voltage higher than the voltage of the main power supply included in the display device. In this case, a driving power source for providing the predetermined voltage to the driving circuit is necessary. In the power generation circuit provided in the driving power source, the predetermined voltage is generated by boosting the voltage from the main power source.

電圧を昇圧する方式には、チャージポンプ方式に加えて、スイッチングレギュレータ方式がある。近年の表示パネルの高解像度化・高精細化にともない、駆動能力の高いスイッチングレギュレータ方式が電源生成回路に採用される場合がある。スイッチングレギュレータ方式の制御モードの一つに、電圧昇圧回路に接続するスイッチング素子をＯＮする期間を決定するパルス幅（Pulse Width）を変化させることにより、出力電圧を安定化させるＰＷＭ（Pulse Width Modulation）モードがある。ここで、パルス幅とは、スイッチング素子に送る信号が高い電圧となる期間の長さを指している。当該モードにおいては、出力電圧が設定電圧より低い（以下、「出力電圧がＬである」と記す）場合は、パルス幅をより大きくすることで、スイッチング素子のＯＮ期間が長くなり、出力電圧を高くすることが出来る。一方、出力電圧が設定電圧より高い（以下、「出力電圧がＨである」と記す）場合は、パルス幅をより小さくすることで、スイッチング素子のＯＮ期間が短くなり、出力電圧を低くすることが出来る。これらを繰り返すことにより、出力電圧を設定電圧近傍で安定させることが出来る。   As a method for boosting the voltage, there is a switching regulator method in addition to the charge pump method. With the recent increase in resolution and definition of display panels, a switching regulator system with high driving capability may be employed in a power generation circuit. One of the switching regulator control modes is PWM (Pulse Width Modulation), which stabilizes the output voltage by changing the pulse width (Pulse Width) that determines the ON period of the switching elements connected to the voltage booster circuit. There is a mode. Here, the pulse width refers to the length of a period during which a signal sent to the switching element is at a high voltage. In this mode, when the output voltage is lower than the set voltage (hereinafter referred to as “the output voltage is L”), by increasing the pulse width, the ON period of the switching element becomes longer, and the output voltage is reduced. Can be high. On the other hand, when the output voltage is higher than the set voltage (hereinafter referred to as “the output voltage is H”), the ON period of the switching element is shortened and the output voltage is lowered by reducing the pulse width. I can do it. By repeating these steps, the output voltage can be stabilized near the set voltage.

例えば、液晶表示装置においては、液晶表示装置の表示領域に設けられた各画素に設けられた、画素電極と共通電極とで、コンデンサーを形成している。当該両電極に異なる電圧が印加され、当該両電極間に生じる電界によって、当該両電極の間に配置された液晶分子の配向などが制御され、バックライトからの光が遮断もしくは透過することにより、各画素の表示が制御される。   For example, in a liquid crystal display device, a capacitor is formed by a pixel electrode and a common electrode provided in each pixel provided in a display region of the liquid crystal display device. Different voltages are applied to the electrodes, and the electric field generated between the electrodes controls the orientation of the liquid crystal molecules disposed between the electrodes, thereby blocking or transmitting light from the backlight. The display of each pixel is controlled.

しかし、液晶分子に一方向の電界が連続的に印加されると、液晶分子に早期に劣化が生じてしまい、同じ強度の電界が印加されても、液晶分子が所望の条件で配向などをしなくなり、素子として寿命を終えてしまうという問題がある。   However, when a unidirectional electric field is continuously applied to the liquid crystal molecules, the liquid crystal molecules deteriorate early, and the liquid crystal molecules are aligned under the desired conditions even when the same electric field is applied. There is a problem that the life of the device ends.

共通電極には基準電圧が印加され、画素電極には表示データ電圧が印加される。そして、この劣化を抑制し、素子を長寿命化させるために、共通電極に対する画素電極の相対電圧の符号が交互に反転する駆動方式、いわゆる、液晶素子の交流駆動が採用されている。すなわち、液晶分子に対して、時間とともに、交互に、両方向からの電界が印加されることにより、この劣化が抑制され、素子の長寿命化が図られる。なお、当該相対電圧とは、基準電圧に対する表示データ電圧と言ってもよい。   A reference voltage is applied to the common electrode, and a display data voltage is applied to the pixel electrode. In order to suppress this deterioration and extend the life of the element, a driving method in which the sign of the relative voltage of the pixel electrode with respect to the common electrode is alternately inverted, so-called AC driving of the liquid crystal element is employed. That is, by applying an electric field from both directions to the liquid crystal molecules alternately with time, this deterioration is suppressed and the lifetime of the element is extended. Note that the relative voltage may be a display data voltage with respect to a reference voltage.

さらに、表示領域に設けられた複数の画素においても、配置された場所により、周期的に当該相対電圧の符号が変化する。例えば、表示領域全体となる１画面（フレーム）に設けられたすべての画素において同一符号となるフレーム反転方式や、表示領域の各行（ライン）毎に、符号が反転するライン反転方式、その他、列反転方式、ドット反転方式などがある。   Furthermore, also in the plurality of pixels provided in the display region, the sign of the relative voltage periodically changes depending on the arrangement location. For example, a frame inversion method in which all the pixels provided in one screen (frame) serving as the entire display area have the same sign, a line inversion method in which the sign is inverted for each row (line) in the display area, and other columns There are an inversion method and a dot inversion method.

このように、画素における当該相対電圧の符号は、時間とともに、配置された場所により、周期的に反転するが、複数の画素における当該相対電圧の符号が同時に反転するタイミングで、それら画素の画素電極に蓄えられた電荷が同時に変化する。すなわち、このタイミングに応じて、データ駆動回路に電流が流れることとなる。   As described above, the sign of the relative voltage in the pixel is periodically inverted with time depending on the place where it is arranged, but at the timing when the signs of the relative voltage in a plurality of pixels are simultaneously inverted, the pixel electrodes of the pixels The electric charge stored in changes simultaneously. That is, a current flows through the data driving circuit according to this timing.

それゆえ、データ駆動回路の駆動用電源に、前述したスイッチングレギュレータ方式の電源生成回路が用いられている場合、複数の画素における当該相対電圧の符号が反転するタイミングで、電源生成回路に備えられた昇圧用のコンデンサーが放電されることとなり、駆動用電源の電圧が低下してしまう。   Therefore, when the switching regulator type power generation circuit described above is used as the driving power source of the data driving circuit, the power generation circuit is provided at the timing when the sign of the relative voltage in a plurality of pixels is inverted. The boosting capacitor is discharged, and the voltage of the driving power supply is lowered.

従来技術に係る電源生成回路において、例えば、出力電圧がＨであるかＬであるかを検出することにより、次の周期のＯＮ期間の長さが制御される場合、これら符号が反転する時に生じる駆動用電源の電圧の低下を補正するのに、長い時間を要することとなる。さらに、これら符号が反転する周期が短い場合においては、ある反転によって生じる電圧低下を補正する前に、次の反転によって電圧降下が生じてしまい、出力電圧を設定電圧近傍で安定させることが困難となる。   In the power generation circuit according to the prior art, for example, when the length of the ON period of the next cycle is controlled by detecting whether the output voltage is H or L, it occurs when these signs are inverted It takes a long time to correct the voltage drop of the driving power supply. In addition, when the period of inversion of these signs is short, it is difficult to stabilize the output voltage near the set voltage because a voltage drop occurs due to the next inversion before correcting the voltage drop caused by a certain inversion. Become.

駆動用電源の出力電圧は、駆動回路の内部に備えられたオペアンプの出力電圧に影響するので、駆動用電源の出力電圧が不安定だと、たとえば、画素電極に印加される表示データ電圧が画素によって安定せず、表示される画面にちらつきを生じる原因となる。   Since the output voltage of the drive power supply affects the output voltage of the operational amplifier provided in the drive circuit, if the output voltage of the drive power supply is unstable, for example, the display data voltage applied to the pixel electrode is May cause the screen to flicker.

そこで、本発明は、上記の課題を鑑みて、基準電圧に対する表示データ電圧の符号が反転する際に生じる駆動電源の出力電圧の低下を抑制し、出力電圧をより安定させ、画面のちらつきが抑制されるという表示品質の向上を実現する電源生成回路を備える表示装置を提供することを目的とする。   Therefore, in view of the above problems, the present invention suppresses a decrease in the output voltage of the drive power supply that occurs when the sign of the display data voltage with respect to the reference voltage is inverted, stabilizes the output voltage, and suppresses screen flicker. An object of the present invention is to provide a display device including a power generation circuit that realizes an improvement in display quality.

（１）本発明に係る表示装置は、画素電極と共通電極とを備える画素と、前記画素電極に、表示データ電圧を供給するデータ駆動回路と、前記データ駆動回路に駆動用電圧を供給する電源生成回路と、前記共通電極に、基準電圧を供給する基準電圧供給回路と、を備える表示装置であって、その符号が時間とともに交互に変化する、前記共通電極に対する前記画素電極の相対電圧によって、前記画素の表示が制御され、前記電源生成回路は、電圧昇圧回路と、前記電圧昇圧回路を駆動するスイッチング素子と、ＯＮ期間の間、前記スイッチング素子をＯＮする信号を、前記スイッチング素子に出力するＯＮ期間信号生成手段と、所定の周期ごとに、前記電圧昇圧回路の出力電圧に基づいて、後の周期のＯＮ期間の長さを決定するＯＮ期間決定手段とを備え、前記ＯＮ期間決定手段は、前記相対電圧の前記符号が変化するタイミングに応じて、前記符号の変化にさらに基づいて、前記ＯＮ期間の長さを決定する、ことを特徴とする。   (1) A display device according to the present invention includes a pixel including a pixel electrode and a common electrode, a data driving circuit that supplies a display data voltage to the pixel electrode, and a power source that supplies a driving voltage to the data driving circuit. A display device including a generation circuit and a reference voltage supply circuit that supplies a reference voltage to the common electrode, the sign of which changes alternately with time, by the relative voltage of the pixel electrode with respect to the common electrode, Display of the pixel is controlled, and the power generation circuit outputs a voltage boosting circuit, a switching element for driving the voltage boosting circuit, and a signal for turning on the switching element during the ON period to the switching element. ON period signal generation means, and ON period determination for determining the length of the ON period of the subsequent period based on the output voltage of the voltage booster circuit for each predetermined period And the ON period determining means determines the length of the ON period further based on the change of the sign according to the timing at which the sign of the relative voltage changes. .

（２）さらに、前記符号が変化するタイミングに応じて決定される前記ＯＮ期間の長さは、前の周期における前記ＯＮ期間の長さに、所与の長さを加えたものであってもよい。   (2) Further, the length of the ON period determined according to the timing at which the sign changes may be a length obtained by adding a given length to the length of the ON period in the previous cycle. Good.

本発明により、基準電圧に対する表示データ電圧の符号が反転する際に生じる駆動電源の出力電圧の低下を抑制し、出力電圧をより安定させ、画面のちらつきが抑制されるという表示品質の向上を実現する電源生成回路を備える表示装置を提供できる。   The present invention suppresses a decrease in the output voltage of the drive power supply that occurs when the sign of the display data voltage with respect to the reference voltage is inverted, thereby improving the display quality by stabilizing the output voltage and suppressing screen flickering. It is possible to provide a display device including a power generation circuit for performing the above operation.

本発明の実施形態の一例を示す表示装置の全体斜視図である。1 is an overall perspective view of a display device showing an example of an embodiment of the present invention. 本発明の実施形態の一例を示す表示装置の駆動システムを表すブロック図である。It is a block diagram showing the drive system of the display apparatus which shows an example of embodiment of this invention. 本発明の実施形態の一例を示す表示装置の一部であるＴＦＴ基板の回路等価図である。It is a circuit equivalent diagram of a TFT substrate which is a part of a display device showing an example of an embodiment of the present invention. 本発明の実施形態の一例を示す電源生成回路の構成を示す概略図である。It is the schematic which shows the structure of the power generation circuit which shows an example of embodiment of this invention. アナログコンパレータの出力、及び、検出符号の時間的変化を示す概略図である。It is the schematic which shows the time change of the output of an analog comparator, and a detection code. 本発明の実施形態の一例を示すＯＮ期間決定部の構成を示す概略図である。It is the schematic which shows the structure of the ON period determination part which shows an example of embodiment of this invention. 本発明の実施形態の一例を示すＯＮ期間信号生成部の構成を示す概略図である。It is the schematic which shows the structure of the ON period signal generation part which shows an example of embodiment of this invention. 本発明の実施形態に係るＯＮ期間信号の時間変化を示す概略図である。It is the schematic which shows the time change of the ON period signal which concerns on embodiment of this invention. 本発明の実施形態の他の一例を示す表示装置の一部であるＴＦＴ基板の回路等価図である。It is a circuit equivalent diagram of a TFT substrate which is a part of a display device showing another example of an embodiment of the present invention.

本発明の実施形態に係る表示装置は、たとえば、ＩＰＳ（In-Plane Switching）方式の液晶表示装置であって、図１の全体斜視図に示すように、走査信号線１０５、映像信号線１０７、画素電極１１０、共通電極であるコモン電極１１１、及び、スイッチング素子である薄膜トランジスタ（Thin Film Transistor: 以下、ＴＦＴと記す）１０９などが配置されたＴＦＴ基板１０２と、当該ＴＦＴ基板１０２に対向し、カラーフィルタが設けられたフィルタ基板１０１と、当該両基板に挟まれた領域に封入された液晶材料と、ＴＦＴ基板１０２のフィルタ基板１０１の反対側に接して位置するバックライト１０３と、を含んで構成されている。   The display device according to the embodiment of the present invention is, for example, an IPS (In-Plane Switching) liquid crystal display device, and as shown in the overall perspective view of FIG. 1, a scanning signal line 105, a video signal line 107, A TFT substrate 102 on which a pixel electrode 110, a common electrode 111 that is a common electrode, a thin film transistor (hereinafter referred to as TFT) 109 that is a switching element, and the like are disposed, and the TFT substrate 102 is opposed to the color. A filter substrate 101 provided with a filter; a liquid crystal material sealed in a region sandwiched between the two substrates; and a backlight 103 positioned in contact with the opposite side of the TFT substrate 102 to the filter substrate 101. Has been.

図２は、当該液晶表示装置の駆動システムのブロック図である。コンピュータなどの主機１３０から、映像信号Ｄａｔａが出力され、コントローラ１３１を介して、データ駆動回路１０６に入力される。また、主機１３０から、ドットクロック信号ＤＣＫ、水平同期信号Ｈ_ｓｙｎｃ、垂直同期信号Ｖ_ｓｙｎｃ、及び、データイネーブル信号ＤＥＮＢが出力され、コントローラ１３１に入力される。 FIG. 2 is a block diagram of a driving system of the liquid crystal display device. A video signal Data is output from the main unit 130 such as a computer and is input to the data driving circuit 106 via the controller 131. In addition, the main machine 130 outputs a dot clock signal DCK, a horizontal synchronization signal H _sync , a vertical synchronization signal V _sync , and a data enable signal DENB, which are input to the controller 131.

コントローラ１３１からは、上述の映像信号Ｄａｔａの他、ドットクロック信号ＤＣＫ、映像信号スタートパルスＤＳＰ、及び、水平同期信号Ｈ_ｓｙｎｃなどの映像信号に関する制御信号が出力され、データ駆動回路１０６に入力される。さらに、コントローラ１３１から、走査信号スタートパルスＧＳＰ及びゲートクロック信号ＧＣＫなどの走査信号に関する制御信号が出力され、ゲート駆動回路１０４に入力される。また、コントローラ１３１から、階調電圧Ｖ_ｎに関する制御信号が出力され、階調電源１３２に入力され、階調電源１３２では、階調電圧Ｖ_ｎが生成され、データ駆動回路１０６に入力される。 In addition to the video signal Data described above, the controller 131 outputs control signals related to video signals such as the dot clock signal DCK, the video signal start pulse DSP, and the horizontal synchronization signal H _{sync, which} are input to the data driving circuit 106. . Further, a control signal related to the scanning signal such as the scanning signal start pulse GSP and the gate clock signal GCK is output from the controller 131 and input to the gate driving circuit 104. Further, a control signal related to the gradation voltage V _n is output from the controller 131 and input to the gradation power source 132, and the gradation power source 132 generates the gradation voltage V _n and inputs it to the data driving circuit 106.

データ駆動回路１０６に所定の電圧を提供する駆動用電源１１２が、データ駆動回路１０６に接続されている。コントローラ１３１から出力された水平同期信号Ｈ_ｓｙｎｃが、駆動用電源１１２に入力される。なお、駆動用電源１１２に入力される水平同期信号Ｈ_ｓｙｎｃは、データ駆動回路１０６など他の回路から駆動用電源１１２に入力されてもよい。 A driving power source 112 that supplies a predetermined voltage to the data driving circuit 106 is connected to the data driving circuit 106. The horizontal synchronization signal H _sync output from the controller 131 is input to the driving power source 112. The horizontal synchronization signal H _sync input to the drive power supply 112 may be input to the drive power supply 112 from another circuit such as the data drive circuit 106.

データ駆動回路１０６は、表示領域１２０に設けられた各画素の画素電極１１０に、対応する映像信号線１０７を介して、表示データ電圧を印加する。ゲート駆動回路１０４は、表示領域１２０に設けられた各画素のＴＦＴ１０９のゲート電極に、対応する走査信号線１０５を介して、走査信号の電圧を印加する。   The data driving circuit 106 applies a display data voltage to the pixel electrode 110 of each pixel provided in the display area 120 via the corresponding video signal line 107. The gate drive circuit 104 applies the voltage of the scanning signal to the gate electrode of the TFT 109 of each pixel provided in the display region 120 via the corresponding scanning signal line 105.

さらに、表示領域１２０の周辺には、基準電圧供給回路となるコモン信号駆動回路１３３が設けられ、表示領域１２０に設けられた各画素のコモン電極１１１に、対応するコモン信号線１０８を介して、基準電圧を印加する。また、ゲート駆動回路１０４に基準電圧を提供するゲート電源１３４が、ゲート駆動回路１０４に接続されている。   Further, a common signal driving circuit 133 serving as a reference voltage supply circuit is provided around the display area 120, and the common electrode 111 of each pixel provided in the display area 120 is connected via a corresponding common signal line 108. Apply a reference voltage. A gate power supply 134 that provides a reference voltage to the gate driving circuit 104 is connected to the gate driving circuit 104.

前述の通り、当該液晶表示装置は、交流駆動されており、各画素のコモン電極１１１に印加される基準電圧に対して、画素電極１１０に印加される表示データ電圧の符号である相対電圧符号Ｓｇｎは、交互に反転している。なお、ここでは、表示データ電圧と基準電圧とが共に交流駆動する場合について、説明しているが、基準電圧は一定で、表示データ電圧のみが交流駆動する場合であってもよい。この場合、基準電圧供給回路とは一定基準電圧を供給するものとなる。また、前述の通り、交流駆動方式には様々の方式があり、ここでは、ライン反転方式について説明するが、他の交流駆動方式であってもよいのは言うまでもない。   As described above, the liquid crystal display device is AC driven, and the relative voltage code Sgn that is the code of the display data voltage applied to the pixel electrode 110 with respect to the reference voltage applied to the common electrode 111 of each pixel. Are alternately inverted. Although the case where both the display data voltage and the reference voltage are AC driven is described here, the reference voltage may be constant and only the display data voltage may be AC driven. In this case, the reference voltage supply circuit supplies a constant reference voltage. Further, as described above, there are various AC driving methods, and the line inversion method will be described here, but it goes without saying that other AC driving methods may be used.

図３は、上記の液晶表示装置のＴＦＴ基板１０２に設けられた表示領域１２０及びその周辺回路の等価回路を示す概略図である。図３において、ＴＦＴ基板１０２には、ゲート駆動回路１０４に接続された多数の走査信号線１０５が、図中破線で示された表示領域１２０の中を、互いに等間隔をおいて図中横方向に延びている。また、データ駆動回路１０６に接続された多数の映像信号線１０７が、同様に、図中破線で示された表示領域１２０の中を、互いに等間隔をおいて図中縦方向に延びている。そして、これら走査信号線１０５及び映像信号線１０７により碁盤状に並ぶ画素がそれぞれ区画されている。また、走査信号線１０５と平行にコモン信号線１０８が図中横方向に延びている。   FIG. 3 is a schematic diagram showing an equivalent circuit of the display area 120 provided on the TFT substrate 102 of the liquid crystal display device and its peripheral circuits. In FIG. 3, on the TFT substrate 102, a large number of scanning signal lines 105 connected to the gate drive circuit 104 are arranged in the display region 120 indicated by the broken lines in the figure at equal intervals in the horizontal direction in the figure. It extends to. Similarly, a large number of video signal lines 107 connected to the data driving circuit 106 extend in the vertical direction in the figure at equal intervals in the display area 120 indicated by a broken line in the figure. The scanning signal lines 105 and the video signal lines 107 divide pixels arranged in a grid pattern. Further, a common signal line 108 extends in the horizontal direction in the drawing in parallel with the scanning signal line 105.

走査信号線１０５及び映像信号線１０７により区画される各画素の隅には、ＴＦＴ１０９が形成されており、映像信号線１０７と画素電極１１０に接続されている。また、ＴＦＴ１０９のゲート電極は、走査信号線１０５と接続されている。各画素には、画素電極１１０に対向してコモン電極１１１が形成されている。   TFTs 109 are formed at the corners of each pixel defined by the scanning signal lines 105 and the video signal lines 107 and are connected to the video signal lines 107 and the pixel electrodes 110. The gate electrode of the TFT 109 is connected to the scanning signal line 105. In each pixel, a common electrode 111 is formed so as to face the pixel electrode 110.

以上の回路構成において、各画素のコモン電極１１１にコモン信号線１０８を介して基準電圧が印加される。また、走査信号線１０５によりＴＦＴ１０９のゲート電極にゲート電圧を選択的に印加することにより、ＴＦＴ１０９を流れる電流が制御される。ゲート電極に選択的にゲート電圧が印加されたＴＦＴ１０９を通じて、データ駆動回路１０６より映像信号線１０７に供給された表示データ電圧が選択的に、画素電極１１０に印加される。これにより、画素電極１１０とコモン電極１１１との間に電位差が生じ、液晶分子の配向などを制御し、それにより、バックライト１０３からの光を遮蔽の度合を制御し、画像を表示することとなる。   In the above circuit configuration, a reference voltage is applied to the common electrode 111 of each pixel through the common signal line 108. Further, by selectively applying a gate voltage to the gate electrode of the TFT 109 by the scanning signal line 105, the current flowing through the TFT 109 is controlled. The display data voltage supplied from the data driving circuit 106 to the video signal line 107 is selectively applied to the pixel electrode 110 through the TFT 109 in which the gate voltage is selectively applied to the gate electrode. As a result, a potential difference is generated between the pixel electrode 110 and the common electrode 111 to control the orientation of liquid crystal molecules, thereby controlling the degree of shielding light from the backlight 103 and displaying an image. Become.

本実施形態に係る電源生成回路は、データ駆動回路１０６に所定の電圧を提供する駆動用電源１１２に用いられている。当該所定の電圧とは、表示装置が備える主電源１１の電圧よりも高い電圧である。それゆえ、当該電源生成回路が、主電源１１の電圧を当該所定の電圧に昇圧し、当該所定の電圧を維持して出力している。   The power generation circuit according to the present embodiment is used as a driving power source 112 that provides a predetermined voltage to the data driving circuit 106. The predetermined voltage is a voltage higher than the voltage of the main power supply 11 provided in the display device. Therefore, the power supply generation circuit boosts the voltage of the main power supply 11 to the predetermined voltage, and maintains and outputs the predetermined voltage.

当該電源生成回路の構成図を図４に示している。当該電源生成回路の構成は、従来技術に係る電源生成回路と構成において、基本的な構成は共通している。従来技術に係る電源生成回路との主たる相違点は、ＯＮ期間決定部５の構成である。   FIG. 4 shows a configuration diagram of the power generation circuit. The basic configuration of the power generation circuit is the same as that of the conventional power generation circuit. The main difference from the power generation circuit according to the prior art is the configuration of the ON period determination unit 5.

図４に示す通り、当該電源生成回路には、電圧昇圧回路１が備えられており、表示装置の主電源１１の電圧を昇圧している。電圧昇圧回路１には、電圧昇圧回路１を駆動するスイッチング素子２が接続されている。スイッチング素子２には、ＯＮ期間信号生成部３が接続されており、ＯＮ期間の間、スイッチング素子２をＯＮする信号であるＯＮ期間信号２３を、ＯＮ期間信号生成部３がスイッチング素子２に出力している。   As shown in FIG. 4, the power generation circuit includes a voltage booster circuit 1 that boosts the voltage of the main power supply 11 of the display device. A switching element 2 that drives the voltage booster circuit 1 is connected to the voltage booster circuit 1. An ON period signal generation unit 3 is connected to the switching element 2, and during the ON period, an ON period signal 23 that is a signal for turning on the switching element 2 is output from the ON period signal generation unit 3 to the switching element 2. is doing.

また、電圧昇圧回路１の出力電圧Ｖ_ｏｕｔには、出力電圧検出部４が接続されている。出力電圧検出部４は、一定周期（以下、サイクルと記す）ごとに、出力電圧Ｖ_ｏｕｔがＨであるかＬであるかを検出する。出力電圧検出部４は、出力電圧Ｖ_ｏｕｔがＨであるとき高い電圧値の電圧（以下、Ｈの電圧と記す）を、出力電圧Ｖ_ｏｕｔがＬであるとき低い電圧値の電圧（以下、Ｌの電圧と記す）を、検出符号２１として、ＯＮ期間決定部５へ出力している。 The output voltage detector 4 is connected to the output voltage _Vout of the voltage booster circuit 1. The output voltage detection unit 4 detects whether the output voltage _Vout is H or L for every fixed period (hereinafter referred to as a cycle). Output voltage detection unit 4, the voltage of the high voltage value when the output voltage V _out is H (hereinafter, referred to as the voltage of H) and low voltage value of the voltage when the output voltage V _out is L (hereinafter, L Is output to the ON period determination unit 5 as a detection code 21.

ＯＮ期間決定部５には、検出符号２１の他、サイクル信号ＣＬＫや水平同期信号Ｈ_ｓｙｎｃなどが入力される。ＯＮ期間決定部５において、前述の検出符号２１及び、コモン電極１１１に対する画素電極１１０の相対電圧の符号が反転するタイミングに基づいて、ＯＮ期間の長さ、すなわち、パルス幅を決定し、ＯＮ期間情報２２として、ＯＮ期間信号生成部３へ出力している。ここで、ＯＮ期間情報２２は、スイッチング素子２をＯＮする期間（ＯＮ期間）の長さを、クロック信号ＰＣＬＫの周期を単位として表した値である。 In addition to the detection code 21, a cycle signal CLK, a horizontal synchronization signal H _{sync, and the} like are input to the ON period determination unit 5. The ON period determination unit 5 determines the length of the ON period, that is, the pulse width based on the detection code 21 and the timing at which the sign of the relative voltage of the pixel electrode 110 with respect to the common electrode 111 is inverted. Information 22 is output to the ON period signal generator 3. Here, the ON period information 22 is a value representing the length of the period (ON period) during which the switching element 2 is turned on, with the period of the clock signal PCLK as a unit.

ＯＮ期間信号生成部３には、ＯＮ期間情報２２の他、クロック信号ＰＣＬＫが入力される。ＯＮ期間信号生成部３では、このＯＮ期間情報２２とクロック信号ＰＣＬＫに基づいて、ＯＮ期間信号２３を生成し、スイッチング素子２へ出力している。   In addition to the ON period information 22, the clock signal PCLK is input to the ON period signal generation unit 3. The ON period signal generation unit 3 generates an ON period signal 23 based on the ON period information 22 and the clock signal PCLK and outputs the ON period signal 23 to the switching element 2.

ＯＮ期間決定部５において、各サイクルにおける最初の瞬間（以下、始期と記す）における検出符号２１に基づいて、当該サイクルの次のサイクルの期間におけるＯＮ期間の長さ、すなわち、パルス幅を決定している。ＯＮ期間の長さは、表示装置が表示に用いるクロック信号ＰＣＬＫに基づいて設定されることになるため、当該期間の長さは、クロック信号ＰＣＬＫの周期の整数倍で、決定されている。ここで、クロック信号ＰＣＬＫとは、例えば、ドットクロック信号ＤＣＫなどである。以下、当該期間の長さは、クロック信号ＰＣＬＫの周期を単位に表記することとする。   The ON period determination unit 5 determines the length of the ON period in the period of the next cycle of the cycle, that is, the pulse width, based on the detection code 21 at the first moment in each cycle (hereinafter referred to as the start period). ing. Since the length of the ON period is set based on the clock signal PCLK used for display by the display device, the length of the period is determined by an integral multiple of the period of the clock signal PCLK. Here, the clock signal PCLK is, for example, the dot clock signal DCK. Hereinafter, the length of the period is expressed in units of the cycle of the clock signal PCLK.

［電圧昇圧回路１］
表示装置に備えられた主電源１１からの電圧を昇圧する電圧昇圧回路１がある。当該電圧昇圧回路１にはスイッチング素子２が接続されている。スイッチング素子２がＯＮされている間、主電源１１から流れる電流により、コイル１３には電磁エネルギーが蓄積される。スイッチング素子２がＯＦＦされた後、その蓄積された電磁エネルギーにより、ツェナーダイオード１４を介して、コンデンサー１５に電流が流れ、コンデンサー１５はさらに充電される。よって、コンデンサー１５の極板間の電位差が大きくなり、昇圧した電圧を出力電圧Ｖ_ｏｕｔとして出力する。 [Voltage booster circuit 1]
There is a voltage booster circuit 1 that boosts the voltage from the main power supply 11 provided in the display device. A switching element 2 is connected to the voltage booster circuit 1. While the switching element 2 is ON, electromagnetic energy is accumulated in the coil 13 due to the current flowing from the main power supply 11. After the switching element 2 is turned off, the accumulated electromagnetic energy causes a current to flow to the capacitor 15 via the Zener diode 14, and the capacitor 15 is further charged. Therefore, the potential difference between the electrode plates of the capacitor 15 increases, and the boosted voltage is output as the output voltage _Vout .

［スイッチング素子２］
スイッチング素子２は、ＯＮ期間信号生成手段であるＯＮ期間信号生成部３によって生成されたＯＮ期間信号２３によって、制御される。ここで、ＯＮ期間信号２３とは、スイッチング素子２をＯＮする信号であり、スイッチング素子２をＯＮする期間であるＯＮ期間の長さとは、前述のパルス幅を指している。すなわち、スイッチング素子２をＯＦＦする期間、ＯＮ期間信号２３はＬの電圧であり、スイッチング素子２をＯＮする期間、ＯＮ期間信号２３はＨの電圧である。Ｈの電圧である期間の長さが、パルス幅である。 [Switching element 2]
The switching element 2 is controlled by an ON period signal 23 generated by an ON period signal generation unit 3 which is an ON period signal generating unit. Here, the ON period signal 23 is a signal for turning on the switching element 2, and the length of the ON period that is a period for turning on the switching element 2 indicates the above-described pulse width. That is, the ON period signal 23 is an L voltage during the period in which the switching element 2 is turned OFF, and the ON period signal 23 is an H voltage during the period in which the switching element 2 is turned ON. The length of the period that is the voltage of H is the pulse width.

［出力電圧検出部４］
出力電圧検出手段である出力電圧検出部４は、電圧昇圧回路１の出力電圧Ｖ_ｏｕｔに接続されている。出力電圧検出部４は、各サイクルの始期に、設定電圧Ｖ_ｒｅｆと比較して、出力電圧Ｖ_ｏｕｔが高いか低いかを検出する。出力電圧検出部４は、出力電圧Ｖ_ｏｕｔがＨである場合には、検出符号２１としてＨの電圧を、逆に、出力電圧Ｖ_ｏｕｔがＬである場合には、検出符号２１としてＬの電圧を、出力する。 [Output voltage detector 4]
The output voltage detector 4 that is an output voltage detector is connected to the output voltage _Vout of the voltage booster circuit 1. The output voltage detector 4 detects whether the output voltage _Vout is higher or lower than the set voltage _{Vref at} the beginning of each cycle. When the output voltage _Vout is H, the output voltage detection unit 4 uses the H voltage as the detection code 21, and conversely, when the output voltage _Vout is L, the output voltage _Vout is the L voltage as the detection code 21. Is output.

出力電圧検出部４には、アナログコンパレータ１２が備えられており、入力端子のプラス端子には設定電圧Ｖ_ｒｅｆが基準電圧として、また、入力端子のマイナス端子には、電圧昇圧回路１の出力電圧Ｖ_ｏｕｔが、接続されている。アナログコンパレータ１２の出力端子では、出力電圧Ｖ_ｏｕｔが設定電圧Ｖ_ｒｅｆと比較して、高いか低いかにより、ＨかＬの電圧を、コンパレータ出力Ｖ_ｃｏｍｐとして出力し、その後、コンパレータ出力Ｖ_ｃｏｍｐがバッファ１６により必要に応じて信号レベル変換されて、Ｄフリップフロップ１７のＤ端子に入力される。 The output voltage detection unit 4 includes an analog comparator 12. The set voltage V _ref is a reference voltage at the positive terminal of the input terminal, and the output voltage of the voltage booster circuit 1 is at the negative terminal of the input terminal. V _out is connected. At the output terminal of the analog comparator 12, an H or L voltage is output as a comparator output V _comp depending on whether the output voltage V _out is higher or lower than the set voltage V _ref, and then the comparator output V _comp is The signal level is converted as necessary by the buffer 16 and input to the D terminal of the D flip-flop 17.

サイクル信号ＣＬＫは、各サイクルの始期に、立ちあがる信号なので、この時刻におけるアナログコンパレータ１２のコンパレータ出力Ｖ_ｃｏｍｐの情報に基づいて、当該サイクルにおける検出符号２１として、Ｈ若しくはＬの電圧が、出力される。 Since the cycle signal CLK is a signal that rises at the beginning of each cycle, a voltage of H or L is output as the detection code 21 in the cycle based on the information of the comparator output V _comp of the analog comparator 12 at this time. .

図５は、コンパレータ出力Ｖ_ｃｏｍｐと、検出符号２１との、時間変化を示す図である。図中上から順に、（ａ）コンパレータ出力Ｖ_ｃｏｍｐ、（ｂ）検出符号２１が、図５に示されており、横軸方向は時間である。各サイクルは、図中縦方向に伸びる複数の点線によってそれぞれ区切られた期間であり、各サイクルの始期の時刻を、それぞれ、ｔ_０、ｔ_１、ｔ_２など、符号で示してある。 FIG. 5 is a diagram showing a time change between the comparator output V _comp and the detection code 21. In order from the top in the figure, (a) the comparator output V _comp and (b) the detection code 21 are shown in FIG. 5, and the horizontal axis direction is time. Each cycle is a period divided by a plurality of dotted lines extending in the vertical direction in the figure, and the start time of each cycle is indicated by a symbol such as t ₀ , t ₁ , t ₂ , respectively.

図５において、コンパレータ出力Ｖ_ｃｏｍｐは、時刻ｔ_０とｔ_１の間に、ＬからＨへ変化している。出力電圧検出部４に備えられたＤフリップフロップ１７は、各サイクルの始期毎にコンパレータ出力Ｖ_ｃｏｍｐを出力するので、図５において、コンパレータ出力Ｖ_ｃｏｍｐがＨの電圧として初めて検出されるのは、時刻ｔ_１である。よって、時刻ｔ_１に、検出符号２１は、ＬからＨへ変化する。 In FIG. 5, the comparator output V _comp changes from L to H between times t ₀ and t ₁ . Since the D flip-flop 17 provided in the output voltage detector 4 outputs the comparator output V _comp at the beginning of each cycle, the comparator output V _comp is first detected as a voltage of H in FIG. it is a time _{t 1.} Thus, at time _{t 1,} detection code 21 changes from L to H.

その後、コンパレータ出力Ｖ_ｃｏｍｐは、時刻ｔ_４とｔ_５の間に、ＨからＬへ変化している。それまでの間は、コンパレータ出力Ｖ_ｃｏｍｐはＨを維持している。よって、各サイクルの始期（図中、時刻ｔ_１からｔ_４）において、出力電圧検出部４は、コンパレータ出力Ｖ_ｃｏｍｐがＨであることを順に出力するので、出力電圧検出部４は、この期間中、検出符号２１としてＨの電圧を出力し続ける。 Thereafter, the comparator output V _comp changes from H to L between times t ₄ and t ₅ . Until then, the comparator output V _comp remains at H. Therefore, at the beginning of each cycle (time t ₁ to t _{4 in the} figure), the output voltage detection unit 4 sequentially outputs that the comparator output V _comp is H, so that the output voltage detection unit 4 During this time, the H voltage is continuously output as the detection code 21.

そして、時刻ｔ_５において、コンパレータ出力Ｖ_ｃｏｍｐがＨからＬへ変化して初めて、出力電圧検出部４は、コンパレータ出力Ｖ_ｃｏｍｐがＬであることを出力する。よって、時刻ｔ_５に、検出符号２１は、ＨからＬへ変化する。その後については、しばらくの間、Ｖ_ｃｏｍｐがＬを維持するため、出力電圧検出部４は、検出符号２１としてＬを出力し続ける。 Then, at time _{t 5,} the first comparator output _{V comp} is changed from H to L, the output voltage detecting section 4 outputs the comparator output _{V comp} is L. Thus, at time _{t 5,} the detection code 21 changes from H to L. Thereafter, since V _comp maintains L for a while, the output voltage detection unit 4 continues to output L as the detection code 21.

［ＯＮ期間決定部５］
ＯＮ期間決定手段であるＯＮ期間決定部５は、出力電圧検出部４に接続されており、ＯＮ期間決定部５には、検出符号２１、サイクル信号ＣＬＫ、及び、水平同期信号Ｈ_ｓｙｎｃなどが入力される。ＯＮ期間決定部５は、検出符号２１に基づいて、スイッチング素子２をＯＮする期間を決定し、その期間を決定づけるＯＮ期間情報２２を出力する。ここで、ＯＮ期間情報２２は、前述の通り、スイッチング素子２をＯＮする期間（ＯＮ期間）の長さを、クロック信号ＰＣＬＫの周期を単位として表した値である。 [ON period determination unit 5]
The ON period determining unit 5 that is an ON period determining unit is connected to the output voltage detecting unit 4, and the detection code 21, the cycle signal CLK, the horizontal synchronization signal H _{sync, and the} like are input to the ON period determining unit 5. Is done. The ON period determination unit 5 determines a period during which the switching element 2 is turned on based on the detection code 21 and outputs ON period information 22 that determines the period. Here, as described above, the ON period information 22 is a value representing the length of the period (ON period) during which the switching element 2 is turned on, with the period of the clock signal PCLK as a unit.

図６は、本実施形態に係るＯＮ期間決定部５の構成を示す概略図である。当該ＯＮ期間決定部５は、従来技術に係るＯＮ期間決定部８に、後述する回路を組み合わせた構成となっている。   FIG. 6 is a schematic diagram illustrating a configuration of the ON period determination unit 5 according to the present embodiment. The ON period determining unit 5 is configured by combining a later-described circuit with the ON period determining unit 8 according to the related art.

まず、図６で破線によって示される従来技術に係るＯＮ期間決定部８について説明する。出力電圧検出部４より入力された検出符号２１に基づいて、期間増減素子３１は、現ＯＮ期間情報２４である入力信号の値に所与の幅を加減し、次ＯＮ期間情報２５の値として出力する。ここで、所与の幅を、１と設定するとする。この場合、検出符号２１がＬの電圧のとき、期間増減素子３１は、入力信号の値に１加えて出力する。検出符号２１がＨの電圧のとき、期間増減素子３１は、入力信号の値から１減じて出力する。   First, the ON period determination unit 8 according to the related art indicated by a broken line in FIG. 6 will be described. Based on the detection code 21 input from the output voltage detection unit 4, the period increasing / decreasing element 31 adds or subtracts a given width to the value of the input signal that is the current ON period information 24, and uses it as the value of the next ON period information 25. Output. Here, it is assumed that the given width is set to 1. In this case, when the detection code 21 is a voltage of L, the period increasing / decreasing element 31 outputs 1 in addition to the value of the input signal. When the detection code 21 is H voltage, the period increasing / decreasing element 31 subtracts 1 from the value of the input signal and outputs it.

次ＯＮ期間情報２５は、情報出力部３２のＤ端子に入力される。ここで、情報出力部３２とは、クロックの立ち上がりに応じて、そのときに入力されるＤ端子の情報を、次のクロックの立ち上がりまで、Ｑ端子から出力し続ける。情報出力部３２のクロックには、各サイクルの始期に立ちあがるサイクル信号ＣＬＫが入力される。よって、情報出力部３２は、次のサイクルの始期に、次ＯＮ期間情報２５の値を、仮ＯＮ期間情報２８として出力する。   The next ON period information 25 is input to the D terminal of the information output unit 32. Here, the information output unit 32 continues to output the information of the D terminal input at that time from the Q terminal in response to the rise of the clock until the next rise of the clock. A cycle signal CLK that rises at the beginning of each cycle is input to the clock of the information output unit 32. Therefore, the information output unit 32 outputs the value of the next ON period information 25 as temporary ON period information 28 at the beginning of the next cycle.

ここで、従来技術に係るＯＮ期間決定部８について、検出符号２１に基づいて、現ＯＮ期間情報２４に所与の幅を加減して、次のサイクルの仮ＯＮ期間情報２８の値とする場合について説明した。しかし、従来技術に係るＯＮ期間決定部８はこのような回路に限定されることはない。例えば、以前のＯＮ期間情報を記憶し、その情報の値にさらに基づいて仮ＯＮ期間情報２８が決定されても良い。また、電源生成回路に、当該出力電圧検出部４を備えることなく、別の検出部を備えることにより、検出符号２１ではなく、別の検出情報に基づいて、仮ＯＮ期間情報２８が決定されてもよい。   Here, with respect to the ON period determination unit 8 according to the prior art, based on the detection code 21, a given width is added to or subtracted from the current ON period information 24 to obtain the value of the temporary ON period information 28 of the next cycle. Explained. However, the ON period determination unit 8 according to the related art is not limited to such a circuit. For example, the previous ON period information may be stored, and the temporary ON period information 28 may be determined based on the value of the information. In addition, the provisional ON period information 28 is determined based on other detection information instead of the detection code 21 by providing the power generation circuit with another detection unit without including the output voltage detection unit 4. Also good.

本実施形態に係るＯＮ期間決定部５は、前述した従来技術に係るＯＮ期間決定部８より出力される仮ＯＮ期間情報２８の値を、以下に説明するように修正し、その修正した値を、ＯＮ期間情報２２として、ＯＮ期間信号生成部３へ出力する。   The ON period determination unit 5 according to the present embodiment corrects the value of the temporary ON period information 28 output from the above-described conventional ON period determination unit 8 as described below, and the corrected value is The ON period information 22 is output to the ON period signal generator 3.

表示データ符号検出部４１には、水平同期信号Ｈ_ｓｙｎｃが入力される。表示データ符号検出部４１は、この入力信号に基づいて、表示領域１２０の全体もしくは一部の画素において、相対電圧符号Ｓｇｎが反転するタイミングを算出し、セレクタ４４に、変化点信号４６及び修正期間情報４７を出力する。 The display data code detection unit 41 receives the horizontal synchronization signal H _sync . Based on this input signal, the display data code detection unit 41 calculates the timing at which the relative voltage code Sgn is inverted in all or a part of the display area 120, and sends the change point signal 46 and the correction period to the selector 44. Information 47 is output.

ここで、表示データ符号検出部４１に入力される信号とは、相対電圧符号Ｓｇｎが反転するタイミングを算出するのに必要な信号である。これは、上述した通り、ライン反転方式やフレーム反転方式など、反転方式によって異なる。本説明では、ライン反転方式の場合の場合である。すなわち、表示領域１２０となる１画面（フレーム）において、各行（ライン）毎に、相対電圧符号Ｓｇｎが交互に反転するように各画素が配置され、各行（ライン）表示毎に、周期的に、各画素の相対電圧符号Ｓｇｎが反転している。この場合、入力信号である水平同期信号Ｈ_ｓｙｎｃによって、相対電圧符号Ｓｇｎが反転するタイミングが算出される。 Here, the signal input to the display data code detection unit 41 is a signal necessary to calculate the timing at which the relative voltage code Sgn is inverted. As described above, this differs depending on an inversion method such as a line inversion method or a frame inversion method. In this description, the case of the line inversion method is used. That is, in one screen (frame) serving as the display area 120, each pixel is arranged so that the relative voltage code Sgn is alternately inverted for each row (line), and periodically for each row (line) display, The relative voltage code Sgn of each pixel is inverted. In this case, the timing at which the relative voltage code Sgn is inverted is calculated by the horizontal synchronization signal H _sync that is an input signal.

その他、フレーム反転方式の場合などについても説明する。すなわち、表示領域１２０となる１画面（フレーム）における各画素において相対電圧符号Ｓｇｎが同一符号となり、時間とともに周期的に、相対電圧符号Ｓｇｎが反転する場合である。この場合、入力信号である水平同期信号Ｈ_ｓｙｎｃと、さらに、表示データ符号検出部４１の内部に備えられるカウンタにより、相対電圧符号Ｓｇｎが反転するタイミングが算出される。その他の方式によっては、入力信号は、水平同期信号Ｈ_ｓｙｎｃの代わりに、垂直同期信号Ｖ_ｓｙｎｃとなる場合や、水平同期信号Ｈ_ｓｙｎｃと垂直同期信号Ｖ_ｓｙｎｃの両方となる場合もある。 In addition, the case of the frame inversion method will be described. That is, the relative voltage code Sgn is the same in each pixel in one screen (frame) serving as the display area 120, and the relative voltage code Sgn is periodically inverted with time. In this case, the timing at which the relative voltage code Sgn is inverted is calculated by the horizontal synchronization signal H _sync that is the input signal and the counter provided in the display data code detection unit 41. The other method, the input signal, instead of the horizontal synchronization signal _{H sync,} and if the vertical synchronizing signal _{V sync,} may become an both of the horizontal synchronizing signal _{H sync} and the vertical synchronizing signal _{V sync.}

表示データ符号検出部４１が出力する修正期間情報４７とは、相対電圧符号Ｓｇｎが反転するタイミングに応じて、前述の仮ＯＮ期間情報２８に加えられる値である。表示データ符号検出部４１には記憶部が備えられており、当該記憶部には、例えば、様々な状況において、相対電圧符号Ｓｇｎが反転するタイミングにおいて生じる出力電圧Ｖ_ｏｕｔが低下する程度と、その程度に応じて、仮ＯＮ期間情報２８に加えるべき値が記憶されている。表示データ符号検出部４１は、相対電圧符号Ｓｇｎが反転するタイミングにおける状況を判断し、それに応じて、仮ＯＮ期間情報２８に加えるべき値を記憶部に記憶された値より選択し、その値を修正期間情報４７として、セレクタ４４に出力する。 The correction period information 47 output by the display data code detection unit 41 is a value added to the temporary ON period information 28 described above according to the timing at which the relative voltage code Sgn is inverted. The display data code detection unit 41 includes a storage unit. In the storage unit, for example, in various situations, the degree to which the output voltage _Vout generated at the timing at which the relative voltage code Sgn is inverted is reduced. A value to be added to the temporary ON period information 28 is stored according to the degree. The display data code detection unit 41 determines the situation at the timing when the relative voltage code Sgn is inverted, and accordingly selects a value to be added to the temporary ON period information 28 from the values stored in the storage unit, and selects the value. The correction period information 47 is output to the selector 44.

通常値生成部４３は、通常は、０の値をセレクタ４４に出力している。なお、ここでは、０の値を出力するとしたが、通常状態において、付加すべき一定値が出力されるとしてもよい。   The normal value generation unit 43 normally outputs a value of 0 to the selector 44. Although a value of 0 is output here, a constant value to be added may be output in the normal state.

また、表示データ符号検出部４１が出力する変化点信号４６とは、相対電圧符号Ｓｇｎが反転するタイミングに応じて、一定数のサイクルの期間、Ｈの電圧となり、それ以外の通常状態において、Ｌの電圧となる信号である。例えば、相対電圧符号Ｓｇｎが反転した後に、一定数のサイクルにおいて、変化点信号４６がＨの電圧となると設定されてもよい。また、表示データ符号検出部４１は、相対電圧符号Ｓｇｎが反転するタイミングにおける状況を判断し、表示データ符号検出部４１に備えられた記憶部の情報に基づいて、変化点信号４６がＨの電圧となるサイクルの数が設定されてもよい。   Further, the change point signal 46 output from the display data code detection unit 41 is a voltage of H for a fixed number of cycles according to the timing at which the relative voltage code Sgn is inverted. It is a signal which becomes the voltage of. For example, after the relative voltage code Sgn is inverted, the change point signal 46 may be set to the H voltage in a certain number of cycles. Further, the display data code detection unit 41 determines the situation at the timing when the relative voltage code Sgn is inverted, and based on the information in the storage unit provided in the display data code detection unit 41, the change point signal 46 is a voltage of H. The number of cycles may be set.

なお、相対電圧符号Ｓｇｎが反転するタイミングに応じて、修正期間情報４７が常に一定値となる場合は、その一定値となる修正期間情報４７を表示データ符号検出部４１がセレクタ４４に出力しても良いし、表示データ符号検出部４１が修正期間情報４７を出力する代わりに、前述の通常値生成部４３と同様に、セレクタ４４にその一定値となる修正期間情報４７を出力する修正値生成部を設けてもよい。この場合、より簡単な回路構成で、本発明を適用することが可能となる。   When the correction period information 47 always has a constant value according to the timing at which the relative voltage code Sgn is inverted, the display data code detection unit 41 outputs the correction period information 47 having the constant value to the selector 44. Alternatively, instead of the display data code detection unit 41 outputting the correction period information 47, the correction value generation for outputting the correction period information 47 that is a constant value to the selector 44, as with the normal value generation unit 43 described above. A part may be provided. In this case, the present invention can be applied with a simpler circuit configuration.

セレクタ４４は、変化点信号４６がＨの電圧であるときには、修正期間情報４７を、変化点信号４６がＬの電圧であるときには、通常値生成部４３の出力信号を、加算値生成部４５に出力する。   The selector 44 supplies the correction period information 47 when the change point signal 46 is a high voltage to the addition value generation unit 45 and the output signal of the normal value generation unit 43 when the change point signal 46 is a low voltage. Output.

加算値生成部４５では、従来技術に係るＯＮ期間決定部８から出力される仮ＯＮ期間情報２８の値に、セレクタ４４からの出力信号である値を加え、その値を、ＯＮ期間情報２２として、ＯＮ期間信号生成部３へ出力する。   In the addition value generation unit 45, a value that is an output signal from the selector 44 is added to the value of the temporary ON period information 28 output from the ON period determination unit 8 according to the related art, and the value is used as the ON period information 22. , And output to the ON period signal generation unit 3.

［ＯＮ期間信号生成部３］
ＯＮ期間信号生成部３は、ＯＮ期間決定部５に接続されており、ＯＮ期間信号生成部３には、ＯＮ期間情報２２及び前述のクロック信号ＰＣＬＫが入力される。ＯＮ期間信号生成部３は、これら入力信号に基づいて、ＯＮ期間信号２３を生成し、スイッチング素子２へ出力する。 [ON period signal generator 3]
The ON period signal generation unit 3 is connected to the ON period determination unit 5, and the ON period signal generation unit 3 receives the ON period information 22 and the clock signal PCLK described above. The ON period signal generation unit 3 generates an ON period signal 23 based on these input signals and outputs the ON period signal 23 to the switching element 2.

図７は、ＯＮ期間信号生成部３の構成を示す概略図である。クロック信号ＰＣＬＫは、周期カウンタ３３と、Ｄフリップフロップ３５のクロックに入力される。   FIG. 7 is a schematic diagram illustrating a configuration of the ON period signal generation unit 3. The clock signal PCLK is input to the clock of the period counter 33 and the D flip-flop 35.

前記各サイクルは、クロック信号ＰＣＬＫの周期を所定数の整数倍したもので定義される。周期カウンタ３３は、当該所定数でリセットされるカウンタであり、クロック信号ＰＣＬＫの周期毎に、各サイクルの始期より、１、２、３、と順にカウントして、そのカウンタ値２９を、大小検出セレクタ３４へ出力する。また、ＯＮ期間決定部５が出力したＯＮ期間情報２２は、大小検出セレクタ３４へ入力される。   Each cycle is defined as an integer multiple of a predetermined number of cycles of the clock signal PCLK. The period counter 33 is a counter that is reset by the predetermined number, and counts 1, 2, 3, in order from the beginning of each cycle for each period of the clock signal PCLK, and the counter value 29 is detected in magnitude. Output to the selector 34. The ON period information 22 output by the ON period determining unit 5 is input to the size detection selector 34.

大小検出セレクタ３４では、２つの入力信号であるカウンタ値２９とＯＮ期間情報２２の大小関係を検出する。大小検出セレクタ３４は、ＯＮ期間情報２２の値がカウンタ値２９より大きい若しくは等しい場合は、Ｈの電圧を、ＯＮ期間情報２２がカウンタ値２９より小さい場合は、Ｌの電圧を、Ｄフリップフロップ３５のＤ端子へ出力する。   The magnitude detection selector 34 detects the magnitude relationship between the counter value 29 that is two input signals and the ON period information 22. The magnitude detection selector 34 selects the H voltage when the value of the ON period information 22 is greater than or equal to the counter value 29, and the L voltage when the ON period information 22 is smaller than the counter value 29. Output to the D terminal.

Ｄフリップフロップ３５においては、クロック信号ＰＣＬＫの立ち上がり時毎に、大小検出セレクタ３４の出力信号を、Ｑ端子より出力する。これにより、クロック信号ＰＣＬＫの周期に、ＯＮ期間情報２２の値を乗じた期間中、Ｈの電圧を出力する信号、すなわち、ＯＮ期間信号２３が生成される。ここで、前述の通り、ＯＮ期間信号２３のうちＨの電圧の期間が、パルス幅である。   In the D flip-flop 35, the output signal of the magnitude detection selector 34 is output from the Q terminal every time the clock signal PCLK rises. As a result, a signal that outputs a voltage of H during the period obtained by multiplying the period of the clock signal PCLK by the value of the ON period information 22, that is, the ON period signal 23 is generated. Here, as described above, the H voltage period of the ON period signal 23 is the pulse width.

このようにして、ＯＮ期間信号生成部３において、ＯＮ期間信号２３が生成され、スイッチング素子２へ出力される。   In this way, the ON period signal generator 3 generates the ON period signal 23 and outputs it to the switching element 2.

以上が、本実施形態に係る電源生成回路の構成である。本実施形態に係るＯＮ期間決定部５は、表示領域１２０の少なくとも一部の画素において、相対電圧符号Ｓｇｎが反転するタイミングに応じて、従来技術に係るＯＮ期間決定部８が出力する仮ＯＮ期間情報２８に、修正すべき値となるよう所与の値を加えて、ＯＮ期間情報２２として出力する。それ以外の通常状態においては、従来技術に係るＯＮ期間決定部８が出力する仮ＯＮ期間情報２８を、そのまま、ＯＮ期間情報２２として、出力する。   The above is the configuration of the power generation circuit according to the present embodiment. The ON period determination unit 5 according to the present embodiment outputs the provisional ON period output by the ON period determination unit 8 according to the related art according to the timing at which the relative voltage code Sgn is inverted in at least some of the pixels in the display region 120. A given value is added to the information 28 so as to be a value to be corrected, and output as ON period information 22. In other normal states, the temporary ON period information 28 output by the ON period determining unit 8 according to the prior art is output as it is as the ON period information 22.

従来技術に係る電源生成回路において、電源生成回路の出力電圧Ｖ_ｏｕｔを検出する情報に基づいて、後のＯＮ期間の長さを決定している。前述した通り、表示領域の少なくとも一部の画素において、相対電圧符号Ｓｇｎが反転するタイミングで、電源生成回路の出力電圧Ｖ_ｏｕｔが降下する。前述の通り、この電圧低下を、上記検出した情報にのみ基づいて、後のＯＮ期間の長さを決定すると、この電圧低下を補正するために、長い時間を要してしまう。 In the power generation circuit according to the related art, the length of the subsequent ON period is determined based on information for detecting the output voltage _Vout of the power generation circuit. As described above, the output voltage _Vout of the power supply generation circuit drops at the timing at which the relative voltage code Sgn is inverted in at least some of the pixels in the display region. As described above, if the length of the subsequent ON period is determined based on the detected information only based on the detected information, it takes a long time to correct the voltage drop.

しかし、相対電圧符号Ｓｇｎの反転のタイミングは検出手段によって検出しなくとも、表示装置の駆動システムにおいて、制御信号や設定された情報により予測することが出来る。   However, the inversion timing of the relative voltage code Sgn can be predicted by a control signal or set information in the display device drive system without being detected by the detection means.

本実施形態に係る電源生成回路において、駆動システムにおいて使用される水平同期信号Ｈ_ｓｙｎｃなどの制御信号により、相対電圧符号Ｓｇｎの反転のタイミングに応じて、従来技術に係るＯＮ期間決定部８が決定するＯＮ期間に、さらに、修正すべき値となるよう所与の値を加えて、ＯＮ期間としている。 In the power supply generation circuit according to the present embodiment, the ON period determination unit 8 according to the related art determines in accordance with the inversion timing of the relative voltage code Sgn by a control signal such as a horizontal synchronization signal H _sync used in the drive system. In addition, a given value is added to the ON period to be a value to be corrected to make the ON period.

図８は、本実施形態に係る電源生成回路における水平同期信号Ｈ_ｓｙｎｃと、表示領域１２０のある画素における相対電圧符号Ｓｇｎと、ＯＮ期間情報２２、出力電圧Ｖ_ｏｕｔの時間的変化を表す図である。図中上から順に（ａ）水平同期信号Ｈ_ｓｙｎｃ、（ｂ）相対電圧符号Ｓｇｎ、（ｃ）ＯＮ期間信号２３、（ｄ）出力電圧Ｖ_ｏｕｔを、示している。横軸方向は、時間である。 FIG. 8 is a diagram illustrating temporal changes in the horizontal synchronization signal H _sync , the relative voltage code Sgn in a pixel in the display region 120, the ON period information 22, and the output voltage V _{out in} the power generation circuit according to the present embodiment. is there. (A) horizontal synchronization signal H _sync , (b) relative voltage code Sgn, (c) ON period signal 23, and (d) output voltage V _out are shown in order from the top in the figure. The horizontal axis direction is time.

図に示す通り、最初、当該画素における相対電圧符号Ｓｇｎが負（Ｌの電圧）から、正の（Ｈの電圧）に変化し、その後、再び、負に変化している。データ駆動回路１０６及びコモン信号駆動回路１３３は、水平同期信号Ｈ_ｓｙｎｃに基づいて、相対電圧符号Ｓｇｎを反転させており、水平同期信号Ｈ_ｓｙｎｃがＨの電圧からＬの電圧に変化して後、相対電圧符号Ｓｇｎが反転している。 As shown in the figure, first, the relative voltage sign Sgn in the pixel changes from negative (L voltage) to positive (H voltage), and then changes negative again. The data driving circuit 106 and the common signal driving circuit 133 invert the relative voltage sign Sgn based on the horizontal synchronizing signal H _sync , and after the horizontal synchronizing signal H _sync changes from the H voltage to the L voltage, The relative voltage sign Sgn is inverted.

相対電圧符号Ｓｇｎが負から正に変化する前、出力電圧Ｖ_ｏｕｔはＨであり、ＯＮ期間決定部５は、従来技術に係るＯＮ期間決定部８が出力する仮ＯＮ期間情報２８の値をそのまま、ＯＮ期間情報２２として出力する。ここで、従来技術に係るＯＮ期間決定部８は、ＯＮ期間情報２２の値を１ずつ減じて、次のサイクルのＯＮ期間情報２２の値としている。図８において、ＯＮ期間信号２３のＯＮ期間は、２１、２０と変化している。 Before the relative voltage sign Sgn changes from negative to positive, the output voltage _Vout is H, and the ON period determination unit 5 keeps the value of the temporary ON period information 28 output by the ON period determination unit 8 according to the conventional technique as it is. , And output as ON period information 22. Here, the ON period determination unit 8 according to the related art subtracts the value of the ON period information 22 by 1 to obtain the value of the ON period information 22 of the next cycle. In FIG. 8, the ON period of the ON period signal 23 changes to 21 and 20.

本実施形態に係る電源生成回路において、相対電圧符号Ｓｇｎの反転のタイミングに応じて、相対電圧符号Ｓｇｎの反転から後、２つのサイクルについて、変化点信号４６がＨの電圧となっている。また、相対電圧符号Ｓｇｎの反転に対応して、表示データ符号検出部４１は、１０という値になっている修正期間情報４７をセレクタ４４に出力している。   In the power generation circuit according to the present embodiment, the change point signal 46 is set to the H voltage for two cycles after the inversion of the relative voltage code Sgn in accordance with the inversion timing of the relative voltage code Sgn. In response to the inversion of the relative voltage code Sgn, the display data code detection unit 41 outputs the correction period information 47 having a value of 10 to the selector 44.

相対電圧符号Ｓｇｎの符号が負から正に変化した後、２つのサイクルにおいては、なお出力電圧Ｖ_ｏｕｔはＨであり、従来技術に係るＯＮ期間決定部８は、それぞれ１９、１８という値を、仮ＯＮ期間情報２８として加算値生成部４５に出力する。この期間、セレクタ４４に入力する変化点信号４６はＨの電圧となっているので、セレクタ４４は、１０という値になっている修正期間情報４７を、加算値生成部４５へ出力している。この期間、加算値生成部４５は、それぞれ１９、１８という値となっている仮ＯＮ期間情報２８に、１０という値を加えて、それぞれ２９、２８という値となっているＯＮ期間情報２２を、ＯＮ期間信号生成部３へ出力している。図８において、ＯＮ期間信号２３のＯＮ期間は、相対電圧符号Ｓｇｎの変化後、２９、２８と変化している。 After the sign of the relative voltage sign Sgn changes from negative to positive, in two cycles, the output voltage _Vout is still H, and the ON period determination unit 8 according to the prior art has values of 19 and 18, respectively. The provisional ON period information 28 is output to the added value generation unit 45. During this period, since the change point signal 46 input to the selector 44 is at the H voltage, the selector 44 outputs the correction period information 47 having a value of 10 to the added value generation unit 45. During this period, the addition value generation unit 45 adds the value 10 to the provisional ON period information 28 having values of 19 and 18, respectively, and sets the ON period information 22 having values of 29 and 28, respectively. It is output to the ON period signal generator 3. In FIG. 8, the ON period of the ON period signal 23 changes to 29 and 28 after the change of the relative voltage code Sgn.

この期間の経過後、変化点信号４６は再び、Ｌの電圧となるため、ＯＮ期間決定部５は、従来技術に係るＯＮ期間決定部８が出力する仮ＯＮ期間情報２８の値をそのまま、ＯＮ期間情報２２として出力する。すなわち、出力電圧Ｖ_ｏｕｔがＨであるとき、ＯＮ期間情報２２の値を１ずつ減じて、次のサイクルのＯＮ期間情報２２の値とし、出力電圧Ｖ_ｏｕｔがＬであるとき、ＯＮ期間情報２２の値を１ずつ加えて、次のサイクルのＯＮ期間情報２２の値としている。図８において、変化点信号４６が再びＬの電圧となった後、ＯＮ期間信号２３のＯＮ期間は、仮ＯＮ期間情報２８の値であり、出力電圧Ｖ_ｏｕｔがＬであるとき（Ｈであるとき）１ずつ増加して（減少して）変化している。 After the lapse of this period, the change point signal 46 again becomes a voltage of L, so that the ON period determination unit 5 turns on the value of the provisional ON period information 28 output from the ON period determination unit 8 according to the prior art as it is. Output as period information 22. That is, when the output voltage _Vout is H, the value of the ON period information 22 is decreased by 1 to obtain the value of the ON period information 22 of the next cycle. When the output voltage _Vout is L, the ON period information 22 Is added by 1 to obtain the value of the ON period information 22 of the next cycle. In FIG. 8, after the change point signal 46 becomes the L voltage again, the ON period of the ON period signal 23 is the value of the temporary ON period information 28, and when the output voltage _Vout is L (H. When) It is increasing (decreasing) by 1 and changing.

よって、従来技術に係る電源生成回路の場合、相対電圧符号Ｓｇｎが変化した後、ＯＮ期間信号２３のＯＮ期間は、１９、１８と小さい値に留まり、相対電圧符号Ｓｇｎの変化に伴う出力電圧Ｖ_ｏｕｔの低下の補正をするのに時間がかかるところ、本実施形態に係る電源生成回路の場合、相対電圧符号Ｓｇｎが変化した後、ＯＮ期間信号２３のＯＮ期間が、２９、２８と大きい値となり、より短い時間で、相対電圧符号Ｓｇｎの変化に伴う出力電圧Ｖ_ｏｕｔの低下の補正をすることが出来、出力電圧Ｖ_ｏｕｔがより安定化している。 Therefore, in the case of the power generation circuit according to the prior art, after the relative voltage code Sgn changes, the ON period of the ON period signal 23 remains as small as 19 and 18, and the output voltage V accompanying the change in the relative voltage code Sgn. _It takes time to correct the decrease in _out. However, in the power generation circuit according to this embodiment, after the relative voltage code Sgn changes, the ON period of the ON period signal 23 becomes a large value of 29 and 28. In a shorter time, the decrease in the output voltage _Vout accompanying the change in the relative voltage code Sgn can be corrected, and the output voltage _Vout is more stabilized.

なお、上記の実施例においては、クロック信号ＰＣＬＫの周期を単位にして、従来技術に係るＯＮ期間決定部８がＯＮ期間の長さの増減する所与の幅を、１とした。しかし、ＰＣＬＫの周期と、ＯＮ期間信号２３の典型的な長さとの関係で、所与の幅を１とは異なる値に設定してもよい。さらに、ＯＮ期間の長さを、クロック信号ＰＣＬＫの周期を単位としたが、同様に、別の期間を単位にして設定してもよい。   In the above-described embodiment, a given width by which the ON period determining unit 8 according to the related art increases or decreases the length of the ON period is set to 1 in units of the cycle of the clock signal PCLK. However, the given width may be set to a value different from 1 depending on the relationship between the period of PCLK and the typical length of the ON period signal 23. Furthermore, the length of the ON period is set in units of the cycle of the clock signal PCLK, but may be set in units of other periods in the same manner.

なお、本発明の実施形態に係る表示装置において、上記では、図３に示す通り、ＩＰＳ方式の液晶表示装置について説明しているが、本発明に係る表示装置は、ＶＡ（Vertically Aligned）方式やＴＮ（Twisted Nematic）方式等、その他の駆動方式の液晶表示装置であってもよい。図９は、ＶＡ方式及びＴＮ方式の液晶表示装置に備えられるＴＦＴ基板１０２の等価回路を示す図である。ＶＡ方式及びＴＮ方式の場合には、コモン電極１１１がＴＦＴ基板１０２と対向するフィルタ基板１０１に設けられている。また、液晶表示装置に限定されることはなく、表示領域の画素において、２つの電極に異なる電圧を印加し、両電極間の電位差によって表示を制御する表示装置であれば、他の方式の表示装置であってもよい。   In the display device according to the embodiment of the present invention, as described above, as shown in FIG. 3, the IPS liquid crystal display device has been described. However, the display device according to the present invention has a VA (Vertically Aligned) method, It may be a liquid crystal display device of another driving system such as a TN (Twisted Nematic) system. FIG. 9 is a diagram showing an equivalent circuit of the TFT substrate 102 provided in the VA mode and TN mode liquid crystal display devices. In the case of the VA method and the TN method, the common electrode 111 is provided on the filter substrate 101 facing the TFT substrate 102. In addition, the display device is not limited to a liquid crystal display device, and any other type of display can be used as long as the display device applies different voltages to two electrodes in a pixel in a display region and controls display by a potential difference between the two electrodes. It may be a device.

１ 電圧昇圧回路、２ スイッチング素子、３ ＯＮ期間信号生成部、４ 出力電圧検出部、５ ＯＮ期間決定部、８ 従来技術に係るＯＮ期間決定部、１１ 主電源、１２ アナログコンパレータ、１３ コイル、１４ ツェナーダイオード、１５ コンデンサー、１６ バッファ、１７ Ｄフリップフロップ、２１ 検出符号、２２ ＯＮ期間情報、２３ ＯＮ期間信号、２４ 現ＯＮ期間情報、 ２５ 次ＯＮ期間情報、２８ 仮ＯＮ期間情報、２９ カウンタ値、３１ 期間増減素子、３２ 情報出力部、３３ 周期カウンタ、３４ 大小検出セレクタ、３５ Ｄフリップフロップ、４１ 表示データ符号検出部、４３ 通常値生成部、４４ セレクタ、４５ 加算値生成部、４６ 変化点信号、４７ 修正期間情報、１０１ フィルタ基板、１０２ ＴＦＴ基板、１０３ バックライト、１０４ ゲート駆動回路、１０５ 走査信号線、１０６ データ駆動回路、１０７ 映像信号線、１０８ コモン信号線、１０９ ＴＦＴ、１１０ 画素電極、１１１ コモン電極、１１２ 駆動用電源、１２０ 表示領域、１３０ 主機、１３１ コントローラ、１３２ 階調電源、１３３ コモン信号駆動回路、１３４ ゲート電源、ＣＬＫ サイクル信号、Ｄａｔａ 映像信号、ＤＣＫ ドットクロック信号、ＤＥＮＢ データイネーブル信号、ＤＣＫ ドットクロック信号、ＤＳＰ 映像信号スタートパルス、ＧＳＰ 走査信号スタートパルス、ＧＣＫ ゲートクロック信号、Ｈ_ｓｙｎｃ 水平同期信号、ＰＣＬＫ クロック信号、Ｓｇｎ 相対電圧符号、Ｖ_ｃｏｍｐ コンパレータ出力、Ｖ_ｎ 階調電圧、Ｖ_ｏｕｔ 出力電圧、Ｖ_ｓｙｎｃ 垂直同期信号、Ｖ_ｒｅｆ 設定電圧。 DESCRIPTION OF SYMBOLS 1 Voltage booster circuit, 2 Switching element, 3 ON period signal generation part, 4 Output voltage detection part, 5 ON period determination part, 8 ON period determination part which concerns on a prior art, 11 Main power supply, 12 Analog comparator, 13 Coil, 14 Zener diode, 15 capacitor, 16 buffer, 17 D flip-flop, 21 detection code, 22 ON period information, 23 ON period signal, 24 current ON period information, 25 next ON period information, 28 provisional ON period information, 29 counter value, 31 period increase / decrease element, 32 information output unit, 33 period counter, 34 magnitude detection selector, 35 D flip-flop, 41 display data code detection unit, 43 normal value generation unit, 44 selector, 45 addition value generation unit, 46 change point signal 47 Correction period information, 101 Filter substrate, 102 TFT substrate, 103 Backer 104 gate drive circuit, 105 scanning signal line, 106 data drive circuit, 107 video signal line, 108 common signal line, 109 TFT, 110 pixel electrode, 111 common electrode, 112 drive power supply, 120 display area, 130 main unit, 131 controller, 132 gradation power supply, 133 common signal drive circuit, 134 gate power supply, CLK cycle signal, Data video signal, DCK dot clock signal, DENB data enable signal, DCK dot clock signal, DSP video signal start pulse, GSP scanning signal start pulse, GCK gate clock _{signal, H sync} horizontal synchronizing signal, PCLK clock signal, Sgn relative voltage _{sign, V comp} comparator output, _{V n} gradation _{voltage, V out} output _{voltage, V sync} vertical sync _{signal, V ref} set Voltage.

Claims (2)

画素電極と共通電極とを備える画素と、
前記画素電極に、表示データ電圧を供給するデータ駆動回路と、
前記データ駆動回路に駆動用電圧を供給する電源生成回路と、
前記共通電極に、基準電圧を供給する基準電圧供給回路と、
を備える表示装置であって、
その符号が時間とともに交互に変化する、前記共通電極に対する前記画素電極の相対電圧によって、前記画素の表示が制御され、
前記電源生成回路は、
電圧昇圧回路と、
前記電圧昇圧回路を駆動するスイッチング素子と、
ＯＮ期間の間、前記スイッチング素子をＯＮする信号を、前記スイッチング素子に出力するＯＮ期間信号生成手段と、
所定の周期ごとに、前記電圧昇圧回路の出力電圧に基づいて、後の周期のＯＮ期間の長さを決定するＯＮ期間決定手段とを備え、
前記ＯＮ期間決定手段は、前記相対電圧の前記符号が変化するタイミングに応じて、前記符号の変化にさらに基づいて、前記ＯＮ期間の長さを決定する、
ことを特徴とする表示装置。 A pixel comprising a pixel electrode and a common electrode;
A data driving circuit for supplying a display data voltage to the pixel electrode;
A power generation circuit for supplying a driving voltage to the data driving circuit;
A reference voltage supply circuit for supplying a reference voltage to the common electrode;
A display device comprising:
The display of the pixel is controlled by the relative voltage of the pixel electrode with respect to the common electrode, the sign of which changes alternately with time,
The power generation circuit includes:
A voltage booster circuit;
A switching element for driving the voltage booster circuit;
An ON period signal generating means for outputting a signal for turning on the switching element to the switching element during the ON period;
ON period determining means for determining the length of the ON period of the subsequent period based on the output voltage of the voltage booster circuit for each predetermined period,
The ON period determining means determines the length of the ON period based further on the change of the sign according to the timing at which the sign of the relative voltage changes.
A display device characterized by that. 請求項１に記載の表示装置であって、
前記符号が変化するタイミングに応じて決定される前記ＯＮ期間の長さは、前の周期における前記ＯＮ期間の長さに、所与の長さを加えたものである、
ことを特徴とする表示装置。

The display device according to claim 1,
The length of the ON period determined according to the timing at which the sign changes is the length of the ON period in the previous cycle plus a given length.
A display device characterized by that.

Images