JP2010518620A - 改良型パドルを有するクワッド・フラット・ノーリード(qfn)集積回路(ic)パッケージおよびこのパッケージを設計する方法 - Google Patents
改良型パドルを有するクワッド・フラット・ノーリード(qfn)集積回路(ic)パッケージおよびこのパッケージを設計する方法 Download PDFInfo
- Publication number
- JP2010518620A JP2010518620A JP2009549055A JP2009549055A JP2010518620A JP 2010518620 A JP2010518620 A JP 2010518620A JP 2009549055 A JP2009549055 A JP 2009549055A JP 2009549055 A JP2009549055 A JP 2009549055A JP 2010518620 A JP2010518620 A JP 2010518620A
- Authority
- JP
- Japan
- Prior art keywords
- paddle
- exposed portion
- package
- qfn
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
Claims (33)
- 1つまたは複数の導電性ランドおよび導電性かつ熱伝導性パドルを備えるリードフレームであって、前記パドルは露出部および非露出部を有し、前記パドルの前記非露出部は、X寸法での幅とY寸法での長さをもつ上面を有し、前記非露出部の上面は、前記非露出部の上面の幅と前記非露出部の上面の長さの積に等しい面積を有し、前記パドルの前記露出部の底面は、X寸法での幅とY寸法での長さをもち、前記露出部の底面は、前記パドルの前記露出部の底面の幅と前記露出部の底面の長さの積に等しい面積を有する、リードフレームと、
前記パドルの前記非露出部の上面に取り付けられた底面を有するダイであって、前記ダイはX寸法での幅とY寸法での長さをもち、前記ダイの底面は前記ダイの幅と前記ダイの長さの積に等しい面積を有する、ダイと、
前記リードフレームおよび前記ダイを少なくとも部分的に封止する封止体であって、前記ランドは、前記封止体を貫通して露出されかつ前記封止体とほぼ同一平面をなす、端部を有し、前記パドルの前記露出部の底面は前記封止体を貫通して露出されかつ前記封止体とほぼ同一平面をなす、封止体と
を備え、前記パドルの前記露出部の底面の面積は、前記パドルの前記非露出部の上面の面積より小さい、クワッド・フラット・ノーリード(QFN)集積回路(IC)パッケージ。 - 前記パドルの前記非露出部の上面はほぼ平坦であり、かつ前記ダイの底面の面積より大きな面積を有する、請求項1に記載のQFN ICパッケージ。
- 前記パドルの前記非露出部の上面はほぼ平坦であり、かつ前記ダイの底面の面積より大きな面積を有し、前記パドルの前記非露出部の上面には、前記ダイの底面が前記パドルの前記非露出部の上面に取り付けられる位置にくぼみが形成され、前記くぼみのX寸法での幅は前記ダイのX寸法での幅より小さい、請求項1に記載のQFN ICパッケージ。
- 前記パドルの前記露出部の底面がほぼ平坦である、請求項1に記載のQFN ICパッケージ。
- 前記パドルの前記露出部が、概して円筒形の形状である少なくとも1つの支柱を備え、前記支柱は前記パドルの前記非露出部の底面と一致する上面を有し、前記支柱は前記パドルの前記露出部の底面に相当する底面を有する、請求項1に記載のQFN ICパッケージ。
- 前記パドルの前記露出部が、概して円筒形の形状である少なくとも2つの支柱を備え、各支柱は前記パドルの前記非露出部の底面と一致する上面を有し、前記支柱はそれぞれ、前記パドルの前記露出部の底面を形成する底面を有する、請求項1に記載のQFN ICパッケージ。
- 前記パドルの前記露出部の底面は、概して正方形の形状で、幅と長さが等しくかつ約0.5mmから3.5mmの範囲であり、前記露出部の底面の面積は約0.25平方ミリメートル(mm2)から約12.25mm2の範囲である、請求項4に記載のQFN ICパッケージ。
- 前記露出部の底面の長さと幅が約1.85mmであり、前記露出部の底面の面積が約3.42mm2である、請求項4に記載のQFN ICパッケージ。
- 前記支柱の底面が、約0.2ミリメートル(mm)から約2.0mmの範囲の直径と、約0.0314mm2から約3.14mm2の範囲の面積を有する、請求項5に記載のQFN ICパッケージ。
- 各支柱の底面が、約0.2ミリメートル(mm)から約2.0mmの範囲の直径と、約0.0314mm2から約3.14mm2の範囲の面積を有する、請求項6に記載のQFN ICパッケージ。
- 前記ダイのZ寸法での厚さが約7ミル以下であり、1ミルは10−3インチに等しい、請求項1に記載のQFN ICパッケージ。
- クワッド・フラット・ノーリード(QFN)集積回路(IC)パッケージを設計する方法であって、
前記ICパッケージが上に装着されることが意図されるプリント配線基板(PWB)またはプリント回路基板(PCB)の構成についての情報を受け取るステップと、
前記PWBまたはPCBの構成についての前記情報に基づいて、前記ICパッケージのリードフレームのためのパドル構成を作成するステップであって、前記パドルは露出部および非露出部を有し、前記パドルの前記非露出部は前記パドルにダイの底面を取り付けるための上面を有し、前記非露出部の上面は、X寸法での幅とY寸法での長さをもち、前記非露出部の上面は、前記非露出部の上面の幅と前記非露出部の上面の長さの積に等しい面積を有し、前記パドルの前記露出部の底面は、X寸法での幅とY寸法での長さをもち、前記露出部の底面は前記パドルの前記露出部の底面の幅と前記露出部の底面の長さの積に等しい面積を有する、ステップと、
前記パドル構成を有する前記リードフレームがリードフレーム製造性の制約を満たすかどうかを判定するステップと、
前記パドル構成を有する前記リードフレームを備えるQFN ICパッケージがICパッケージ製造性の制約を満たすかどうかを判定するステップと、
前記パドル構成を有する前記リードフレームを備えるQFN ICパッケージが放熱の制約を満たすかどうかを判定するステップと
を含む方法。 - 前記パドル構成を有する前記リードフレームを備えるQFN ICパッケージがパッケージ製造性の制約を満たすかどうかを判定する前記ステップは、前記パドル構成を有する前記リードフレームがリードフレーム製造性の制約を満たすと判定された場合にのみ行われる、請求項12に記載の方法。
- 前記パドル構成を有する前記リードフレームを備えるQFN ICパッケージが放熱の制約を満たすかどうかを判定する前記ステップは、前記パドル構成を有する前記リードフレームがリードフレーム製造性の制約を満たし、かつ前記パドル構成を有する前記リードフレームを備えるQFN ICパッケージがICパッケージ製造性の制約を満たすと判定された場合にのみ行われる、請求項12に記載の方法。
- 前記パドル構成を有する前記リードフレームを備えるQFN ICパッケージがパッケージ製造性の制約を満たすかどうかを判定する前記ステップは、前記パドル構成を有する前記リードフレームがリードフレーム製造性の制約を満たすかどうかを判定する前記ステップが行われる前に行われる、請求項12に記載の方法。
- 前記パドル構成を有する前記リードフレームを備えるQFN ICパッケージが放熱の制約を満たすかどうかを判定する前記ステップは、前記パドル構成を有する前記リードフレームを備えるQFN ICパッケージがパッケージ製造性の制約を満たすかどうかを判定する前記ステップが行われる前に行われる、請求項12に記載の方法。
- 前記パドル構成を有する前記リードフレームを備えるQFN ICパッケージが放熱の制約を満たすかどうかを判定する前記ステップは、前記パドル構成を有する前記リードフレームがリードフレーム製造性の制約を満たすかどうかを判定する前記ステップが行われる前に行われる、請求項12に記載の方法。
- 前記パドルの前記非露出部の上面はほぼ平坦であり、かつ前記ダイの底面の面積より大きな面積を有する、請求項12に記載の方法。
- 前記パドルの前記非露出部の上面はほぼ平坦であり、かつ前記ダイの底面の面積より大きな面積を有し、前記パドルの前記非露出部の上面には、前記ダイの底面が前記パドルの前記非露出部の上面に取り付けられる位置にくぼみが形成され、前記くぼみのX寸法での幅は前記ダイのX寸法での幅より小さい、請求項12に記載の方法。
- 前記パドルの前記露出部の底面がほぼ平坦である、請求項12に記載の方法。
- 前記パドルの前記露出部が、概して円筒形の形状である少なくとも1つの支柱を備え、前記支柱は前記パドルの前記非露出部の底面と一致する上面を有し、前記支柱は前記パドルの前記露出部の底面に相当する底面を有する、請求項12に記載の方法。
- 前記パドルの前記露出部が、概して円筒形の形状である少なくとも2つの支柱を備え、各支柱は前記パドルの前記非露出部の底面と一致する上面を有し、前記支柱はそれぞれ、前記パドルの前記露出部の底面を形成する底面を有する、請求項12に記載の方法。
- 前記パドルの前記露出部の底面は、概して正方形の形状で、幅と長さが等しくかつ約0.5mmから3.5mmの範囲であり、前記露出部の変化領域底面の面積は約0.25平方ミリメートル(mm2)から約12.25mm2の範囲である、請求項20に記載の方法。
- 前記露出部の底面の長さと幅が約1.85mmであり、前記露出部の底面の面積が約3.42mm2である、請求項20に記載の方法。
- 前記支柱の底面が、約0.2ミリメートル(mm)から約2.0mmの範囲の直径と、約0.0314mm2から約3.14mm2の範囲の面積を有する、請求項21に記載の方法。
- 各支柱の底面が、約0.2ミリメートル(mm)から約2.0mmの範囲の直径と、約0.0314mm2から約3.14mm2の範囲の面積を有する、請求項22に記載の方法。
- 前記ダイのZ寸法での厚さが約7ミル以下であり、1ミルは10−3インチに等しい、請求項12に記載の方法。
- クワッド・フラット・ノーリード(QFN)集積回路(IC)パッケージ用のリードフレームであって、
1つまたは複数の導電性ランドと、
導電性かつ熱伝導性パドルであって、前記パドルは、プリント回路またはプリント配線基板への取り付けのための露出された底面を有し、かつダイの底面への取り付けのための露出されない上面を有し、前記パドルの前記露出された底面の面積は、前記パドルの前記露出されていない上面より小さい、パドルと
を備えるリードフレーム。 - 前記パドルの前記露出された底面は、ほぼ平坦である、請求項28に記載のリードフレーム。
- 前記パドルの前記露出部が、概して円筒形の形状である少なくとも2つの支柱を備え、各支柱は前記パドルの前記非露出部の底面と一致する上面を有し、前記支柱はそれぞれ、前記パドルの前記露出された底面を形成する底面を有する、請求項28に記載のリードフレーム。
- クワッド・フラット・ノーリード(QFN)集積回路(IC)パッケージ用のリードフレームを設計する方法であって、
前記パドルの露出部の上面より面積が小さな、プリント回路基板またはプリント配線基板への取り付けのための底部露出面をもつパドルを有するリードフレーム設計を選択することを含む、方法。 - 前記リードフレーム設計は、前記QFN ICパッケージを用いることが意図されるプリント回路基板またはプリント配線基板についての知識に基づき、かつ1つまたは複数の他の制約に基づいて選択される、請求項31に記載の方法。
- 前記1つまたは複数の他の制約は、1つまたは複数の放熱の制約、1つまたは複数のリードフレーム製造性の制約、および1つまたは複数のパッケージ製造性の制約を含む、請求項32に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2007/003648 WO2008100247A1 (en) | 2007-02-12 | 2007-02-12 | A quad flat no lead (qfn) integrated circuit (ic) package having a modified paddle and method for designing the package |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013087365A Division JP2013168669A (ja) | 2013-04-18 | 2013-04-18 | 改良型パドルを有するクワッド・フラット・ノーリード(qfn)集積回路(ic)パッケージおよびこのパッケージを設計する方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010518620A true JP2010518620A (ja) | 2010-05-27 |
Family
ID=39690361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009549055A Pending JP2010518620A (ja) | 2007-02-12 | 2007-02-12 | 改良型パドルを有するクワッド・フラット・ノーリード(qfn)集積回路(ic)パッケージおよびこのパッケージを設計する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8222719B2 (ja) |
EP (1) | EP2115773A4 (ja) |
JP (1) | JP2010518620A (ja) |
KR (1) | KR101356591B1 (ja) |
CN (1) | CN101636838A (ja) |
WO (1) | WO2008100247A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014056201A1 (en) * | 2012-10-12 | 2014-04-17 | Mediatek Inc. | Layout module for printed circuit board |
CN104637911B (zh) | 2013-11-08 | 2019-07-05 | 恩智浦美国有限公司 | 具有路由基板的基于引线框架的半导体装置 |
US11398417B2 (en) | 2018-10-30 | 2022-07-26 | Stmicroelectronics, Inc. | Semiconductor package having die pad with cooling fins |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077278A (ja) * | 1999-10-15 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6025640A (en) * | 1997-07-16 | 2000-02-15 | Dai Nippon Insatsu Kabushiki Kaisha | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device |
TW458377U (en) * | 2000-11-23 | 2001-10-01 | Siliconware Precision Industries Co Ltd | Sensor structure of quad flat package without external leads |
US20020121756A1 (en) * | 2001-02-21 | 2002-09-05 | Chen Cheng Lai | Scooter rear wheels provided with suspension mechanism |
KR100369393B1 (ko) * | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
JP2003124421A (ja) * | 2001-10-15 | 2003-04-25 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 |
JP3638136B2 (ja) * | 2001-12-27 | 2005-04-13 | 株式会社三井ハイテック | リードフレームおよびこれを用いた半導体装置 |
US6927483B1 (en) | 2003-03-07 | 2005-08-09 | Amkor Technology, Inc. | Semiconductor package exhibiting efficient lead placement |
US6794740B1 (en) * | 2003-03-13 | 2004-09-21 | Amkor Technology, Inc. | Leadframe package for semiconductor devices |
CN100490140C (zh) * | 2003-07-15 | 2009-05-20 | 飞思卡尔半导体公司 | 双规引线框 |
JP2006318996A (ja) * | 2005-05-10 | 2006-11-24 | Matsushita Electric Ind Co Ltd | リードフレームおよび樹脂封止型半導体装置 |
TWM393039U (en) * | 2010-04-29 | 2010-11-21 | Kun Yuan Technology Co Ltd | Wire holder capable of reinforcing sealing connection and packaging structure thereof |
-
2007
- 2007-02-12 EP EP07750481A patent/EP2115773A4/en not_active Withdrawn
- 2007-02-12 CN CN200780052230A patent/CN101636838A/zh active Pending
- 2007-02-12 WO PCT/US2007/003648 patent/WO2008100247A1/en active Application Filing
- 2007-02-12 KR KR1020097018981A patent/KR101356591B1/ko not_active IP Right Cessation
- 2007-02-12 US US12/526,334 patent/US8222719B2/en active Active
- 2007-02-12 JP JP2009549055A patent/JP2010518620A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077278A (ja) * | 1999-10-15 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド |
Also Published As
Publication number | Publication date |
---|---|
EP2115773A4 (en) | 2011-11-02 |
WO2008100247A1 (en) | 2008-08-21 |
US20100148329A1 (en) | 2010-06-17 |
KR101356591B1 (ko) | 2014-02-03 |
EP2115773A1 (en) | 2009-11-11 |
US8222719B2 (en) | 2012-07-17 |
CN101636838A (zh) | 2010-01-27 |
KR20100014979A (ko) | 2010-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10204848B2 (en) | Semiconductor chip package having heat dissipating structure | |
US6034423A (en) | Lead frame design for increased chip pinout | |
TW517359B (en) | Enhanced die-up ball grid array packages and method for making the same | |
US6303997B1 (en) | Thin, stackable semiconductor packages | |
US6774465B2 (en) | Semiconductor power package module | |
KR100393095B1 (ko) | 반도체패키지와 그 제조방법 | |
US7531895B2 (en) | Integrated circuit package and method of manufacture thereof | |
KR20080087161A (ko) | 오픈 프레임 패키지를 가지는 하이 파워 모듈 | |
JP6636846B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US6972372B1 (en) | Method and apparatus for stacking electrical components using outer lead portions and exposed inner lead portions to provide interconnection | |
US8994157B1 (en) | Circuit system in a package | |
JP2010518620A (ja) | 改良型パドルを有するクワッド・フラット・ノーリード(qfn)集積回路(ic)パッケージおよびこのパッケージを設計する方法 | |
JP2013168669A (ja) | 改良型パドルを有するクワッド・フラット・ノーリード(qfn)集積回路(ic)パッケージおよびこのパッケージを設計する方法 | |
JP2005026415A (ja) | 半導体装置 | |
US20060006508A1 (en) | Semiconductor device in which semiconductor chip is mounted on lead frame | |
JP2008300390A (ja) | 半導体装置 | |
CN104637893B (zh) | 四方扁平无引线集成电路封装体及其设计方法 | |
JP2006066622A (ja) | ヒートシンク付き多連リードフレーム | |
JP2010258159A (ja) | 半導体装置 | |
JP2011014758A (ja) | リードフレーム及びこれを用いた電子部品 | |
JP4019081B2 (ja) | 電子部品を実装した電子装置 | |
KR101363108B1 (ko) | 다층구조 인쇄회로기판 | |
KR101391092B1 (ko) | 다층구조 인쇄회로기판 | |
JP2004193634A (ja) | 半導体装置とその製造方法 | |
KR20090008601A (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110926 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111226 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120322 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120710 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130418 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130425 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130614 |