JP2010279028A - バラン実装デバイス - Google Patents
バラン実装デバイス Download PDFInfo
- Publication number
- JP2010279028A JP2010279028A JP2010104160A JP2010104160A JP2010279028A JP 2010279028 A JP2010279028 A JP 2010279028A JP 2010104160 A JP2010104160 A JP 2010104160A JP 2010104160 A JP2010104160 A JP 2010104160A JP 2010279028 A JP2010279028 A JP 2010279028A
- Authority
- JP
- Japan
- Prior art keywords
- signal transmission
- planar spiral
- balun
- balanced signal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】伝送線路バランのインピーダンスを整合することが可能なバラン実装デバイスを提供する。
【解決手段】一端が平衡信号出入力端30a,35aであり、他端が接地端30b,35bであり、電気的に独立して設けられた2つの平衡信号伝送路30,35と、一端が不平衡信号入出力端50aであり、他端が開放端50bである不平衡信号伝送路50とが、誘電体層24を介して対向してなる積層型バランを備えたバラン実装デバイスにおいて、一端が不平衡信号入出力端50aに導通され、他端が積層型バランに対して不平衡信号を入出力するための不平衡信号入出力端子部59に導通され、不平衡信号伝送路50の不平衡信号入出力端50aを有する側の平面スパイラル部50dの中心スペース部E2に配置されたインダクタ120を不平衡信号伝送路50と直列接続する。
【選択図】図1
【解決手段】一端が平衡信号出入力端30a,35aであり、他端が接地端30b,35bであり、電気的に独立して設けられた2つの平衡信号伝送路30,35と、一端が不平衡信号入出力端50aであり、他端が開放端50bである不平衡信号伝送路50とが、誘電体層24を介して対向してなる積層型バランを備えたバラン実装デバイスにおいて、一端が不平衡信号入出力端50aに導通され、他端が積層型バランに対して不平衡信号を入出力するための不平衡信号入出力端子部59に導通され、不平衡信号伝送路50の不平衡信号入出力端50aを有する側の平面スパイラル部50dの中心スペース部E2に配置されたインダクタ120を不平衡信号伝送路50と直列接続する。
【選択図】図1
Description
本発明は、無線回路等に用いられるバラン(バランストランス・不平衡−平衡変換器)が基板上に実装されてなるバラン実装デバイスに関する。
これまでに、低温焼成セラミックス技術、多層基板技術、半導体技術等を応用した伝送線路タイプのバランが実施または研究されている。多層基板技術でバランを実現した例としては特許文献1が挙げられる。
バランの仕様には、不平衡端子のインピーダンスおよび平衡端子のインピーダンスが存在する。伝送線路バランにおいて、これらのインピーダンスは特許文献1の図2のように、断面の構造で決定される。すなわち、バランの設計者は、仕様を満たすべく、使用可能な材料および製造プロセスを考慮に入れ、断面の構造を決定する。バランの断面構造の設計には、解析的な解法による複雑さを回避するため、しばしば電磁界シミュレータが活用される。
バランの仕様には、不平衡端子のインピーダンスおよび平衡端子のインピーダンスが存在する。伝送線路バランにおいて、これらのインピーダンスは特許文献1の図2のように、断面の構造で決定される。すなわち、バランの設計者は、仕様を満たすべく、使用可能な材料および製造プロセスを考慮に入れ、断面の構造を決定する。バランの断面構造の設計には、解析的な解法による複雑さを回避するため、しばしば電磁界シミュレータが活用される。
しかしながら、設計精度等の問題により、電磁界シミュレータにより設計した構造は、シミュレーションに際して設定した初期値のとおりのインピーダンスを有するとは限らない。
また、製造プロセスの問題等に起因して、バランの完成品は設計値どおりのインピーダンスを有するとは限らない。そして、仮にインピーダンスのずれを製造後に確認できても、そのずれを製造後に修正することはできない。
伝送線路バランにキャパシタを付加して特性の調整や改善を行っている例としては、特許文献2が挙げられる。また、バランにインダクタやキャパシタを付加する例としては、特許文献3が挙げられる。しかしながら、いずれもインピーダンスのずれを調整するものではない。
また、製造プロセスの問題等に起因して、バランの完成品は設計値どおりのインピーダンスを有するとは限らない。そして、仮にインピーダンスのずれを製造後に確認できても、そのずれを製造後に修正することはできない。
伝送線路バランにキャパシタを付加して特性の調整や改善を行っている例としては、特許文献2が挙げられる。また、バランにインダクタやキャパシタを付加する例としては、特許文献3が挙げられる。しかしながら、いずれもインピーダンスのずれを調整するものではない。
伝送線路バランは、半波長の共振器が必ず必要になる。信号波長をλ、周波数をf、位相速度をvとすると、v=f×λの関係より、周波数fが低いほど波長λは長くなり、共振器の大きさ(全線路長)は大きくなる。しかしながら、共振器の線路長の増加は、バランの挿入損失の増加につながる。特に、セラミックス材料に比べて比誘電率が大きく、波長短縮効果が期待できない樹脂系、あるいは多層基板を用いたバランの場合、現実的に適用可能な信号周波数は、2〜3GHzまたはそれ以上に限られる。しかしながら、携帯電話やワンセグTV等の各種無線システムにおいて、2GHz以下の周波数帯は、頻繁に使用されているのが現状である。
一方、純粋な伝送線路は、容量素子(キャパシタ)を両端に並列に付加することで実効的な波長を短縮できることが知られている(非特許文献1)。
しかしながら、伝送線路バランにキャパシタを付加した場合、キャパシタを付加しないで仕様のインピーダンスを満たすように設計していると、キャパシタの付加によってインピーダンスがずれてしまう。
しかしながら、伝送線路バランにキャパシタを付加した場合、キャパシタを付加しないで仕様のインピーダンスを満たすように設計していると、キャパシタの付加によってインピーダンスがずれてしまう。
以上のように、設計精度、製造プロセス、キャパシタの付加などによってインピーダンスに不整合が生じた場合には、インピーダンス不整合による反射損が増大し、バランの挿入損失が悪化するという問題がある。
TETSUO HIROTAら、"Reduced−Size Branch-Line and Rat−Race Hybrids for Uniplanar MMIC’s"、IEEE Transactions on Microwave theory and Techniques、1990年3月、第38巻、第3号、p.270−275
本発明は、上記事情に鑑みてなされたものであり、伝送線路バランのインピーダンスを整合することが可能なバラン実装デバイスを提供することを課題とする。
前記課題を解決するため、本発明は、一端が平衡信号出入力端であり、他端が接地端であり、電気的に独立して設けられた2つの平衡信号伝送路と、一端が不平衡信号入出力端であり、他端が開放端である不平衡信号伝送路とが、誘電体層を介して対向し、前記2つの平衡信号伝送路は、接地端が不平衡信号入出力端に対向する位置に設けられた第1平衡信号伝送路と、接地端が開放端に対向する位置に設けられた第2平衡信号伝送路とからなる積層型バランを備えたバラン実装デバイスであって、前記不平衡信号伝送路と直列接続され、一端が前記不平衡信号入出力端に導通され、他端が前記積層型バランに対して不平衡信号を入出力するための不平衡信号入出力端子部に導通されたインダクタを備え、前記第1平衡信号伝送路は、前記平衡信号出入力端が外周側に、前記接地端が内周側に配置される第1の平面スパイラル部を有するように形成され、前記第2平衡信号伝送路は、前記平衡信号出入力端が外周側に、前記接地端が内周側に配置される第2の平面スパイラル部を有するように形成され、前記不平衡信号伝送路は、前記不平衡信号入出力端が内周側に配置された第3の平面スパイラル部と、前記開放端が内周側に配置された第4の平面スパイラル部と、第3および第4の平面スパイラル部の外周側同士を接続する中間部を有するように形成され、前記第1の平面スパイラル部と第2の平面スパイラル部は、内周から外周に向かう巻き方向が互いに反対であり、前記第3の平面スパイラル部は前記誘電体層を介して前記第1の平面スパイラル部と対向し、前記第1の平面スパイラル部と同じ巻き方向に形成され、前記第4の平面スパイラル部は前記誘電体層を介して前記第2の平面スパイラル部と対向し、前記第2の平面スパイラル部と同じ巻き方向に形成され、前記インダクタは、前記第3の平面スパイラル部の中心スペース部内、または前記第3の平面スパイラル部の中心スペース部と重なり合う位置に配置されていることを特徴とするバラン実装デバイスを提供する。
前記インダクタは、前記不平衡信号伝送路または前記平衡信号伝送路のいずれかと同じ層に形成され、前記第1の平面スパイラル部または前記第3の平面スパイラル部の中心スペース部内に配置されていることが好ましい。
前記インダクタは、前記不平衡信号伝送路および前記平衡信号伝送路のいずれとも異なる層に形成され、前記第3の平面スパイラル部の中心スペース部と重なり合う位置に配置されていることが好ましい。
前記インダクタは、前記第3の平面スパイラル部と同じ巻き方向に形成された平面スパイラルコイルからなることが好ましい。
前記インダクタは、前記不平衡信号伝送路および前記平衡信号伝送路のいずれとも異なる層に形成され、前記第3の平面スパイラル部の中心スペース部と重なり合う位置に配置されていることが好ましい。
前記インダクタは、前記第3の平面スパイラル部と同じ巻き方向に形成された平面スパイラルコイルからなることが好ましい。
前記不平衡信号入出力端と前記第1平衡信号伝送路の接地端との間、および/または、前記開放端と前記第2平衡信号伝送路の接地端との間には、前記バランと並列接続となるように、キャパシタが設けられていることが好ましい。
前記キャパシタは、一方の電極が前記不平衡信号伝送路と同じ層において前記平面スパイラル部の中心スペース部内に配置され、他方の電極が前記平衡信号伝送路と同じ層において前記平面スパイラル部の中心スペース部内に配置され、前記一方の電極と前記他方の電極とが前記誘電体層を介して対向してなることが好ましい。
前記キャパシタは、一方の電極が前記不平衡信号伝送路と同じ層において前記平面スパイラル部の中心スペース部内に配置され、他方の電極が前記平衡信号伝送路と同じ層において前記平面スパイラル部の中心スペース部内に配置され、前記一方の電極と前記他方の電極とが前記誘電体層を介して対向してなることが好ましい。
本発明の前記バラン実装デバイスにおいて、基板上に接地層を介して、前記平衡信号伝送路、前記誘電体層、前記不平衡信号伝送路が順に重ねて配され、且つ前記平衡信号伝送路を構成する前記第1平衡信号伝送路の前記接地端と、前記平衡信号伝送路を構成する前記第2平衡信号伝送路の前記接地端とが、前記接地層に対して導通されていることが好ましい。
前記接地層は開口部を備え、該開口部は、前記不平衡信号伝送路に導通された前記インダクタと重なる位置に配され、且つ、前記インダクタを包含する形状であることが好ましい。
前記接地層は開口部を備え、該開口部は、前記不平衡信号伝送路に導通された前記インダクタと重なる位置に配され、且つ、前記インダクタを包含する形状であることが好ましい。
本発明によれば、伝送線路バランのインピーダンスを整合することが可能になり、反射損による挿入損失の悪化を抑制することが可能になる。
以下、実施の形態に基づき、図面を参照して本発明を説明する。
図1は、本発明の第1形態例に係るバラン実装デバイスの第2の誘電体層24および第2配線層を(a)に、第1の誘電体層22および第1配線層を(b)に示す平面図である。また、本形態例のバラン実装デバイスの回路図を図3に示す。
なお、以下の説明に用いる図面は模式的なものであって、大きさや縦横比率は、実際とは異なる場合がある。
図1は、本発明の第1形態例に係るバラン実装デバイスの第2の誘電体層24および第2配線層を(a)に、第1の誘電体層22および第1配線層を(b)に示す平面図である。また、本形態例のバラン実装デバイスの回路図を図3に示す。
なお、以下の説明に用いる図面は模式的なものであって、大きさや縦横比率は、実際とは異なる場合がある。
このバラン実装デバイスは、第1の誘電体層(絶縁体層)22の上に設けられ、電気的に独立して設けられた2つの平衡信号伝送路30,35と、第2の誘電体層(絶縁体層)24の上に設けられた不平衡信号伝送路50とを備え、2つの平衡信号伝送路30,35と不平衡信号伝送路50とが第2の誘電体層24を介して対向してなる積層型バランを備える。第1配線層は2つの平衡信号伝送路30,35を含み、第2配線層は不平衡信号伝送路50を含む。
この例では、不平衡信号伝送路50および第2の誘電体層24は、2つの平衡信号伝送路30,35および第1の誘電体層22の上に設けられている。逆に、2つの平衡信号伝送路30,35および第1の誘電体層22を、不平衡信号伝送路50および第2の誘電体層24の上に設けても構わない。
第1の誘電体層22および第2の誘電体層24は、絶縁樹脂層からなることが好ましい。なお、図7に示すように、不平衡信号伝送路50および第2の誘電体層24の上に、封止層として、第3の誘電体層26を設けても良い。
第1の誘電体層22および第2の誘電体層24は、絶縁樹脂層からなることが好ましい。なお、図7に示すように、不平衡信号伝送路50および第2の誘電体層24の上に、封止層として、第3の誘電体層26を設けても良い。
平衡信号伝送路30,35は、それぞれ一端を平衡信号出入力端30a,35aとし、他端を接地端30b、35bとする。また、不平衡信号伝送路50は、一端を不平衡信号入出力端50aとし、他端を開放端50bとする。
2つの平衡信号伝送路30,35は、接地端35bが不平衡信号入出力端50aに対向する位置に設けられた第1平衡信号伝送路35と、接地端30bが開放端50bに対向する位置に設けられた第2平衡信号伝送路30とからなる。2つの平衡信号伝送路30,35は、電気的に互いに独立して設けられている。
不平衡信号伝送路50は、不平衡信号入出力端50aと開放端50bとの間に、第1平衡信号伝送路35に対向した部分50dと、第2平衡信号伝送路30に対向した部分50cとを有する。
2つの平衡信号伝送路30,35の幅Wおよび厚さTは、幅W同士および厚さT同士が互いに等しくなるように形成されることが好ましい。また、不平衡信号伝送路50の幅Wおよび厚さTは、2つの平衡信号伝送路30,35の幅Wおよび厚さTと、それぞれ幅W同士および厚さT同士が等しくなるように形成されることが好ましい。
2つの平衡信号伝送路30,35は、接地端35bが不平衡信号入出力端50aに対向する位置に設けられた第1平衡信号伝送路35と、接地端30bが開放端50bに対向する位置に設けられた第2平衡信号伝送路30とからなる。2つの平衡信号伝送路30,35は、電気的に互いに独立して設けられている。
不平衡信号伝送路50は、不平衡信号入出力端50aと開放端50bとの間に、第1平衡信号伝送路35に対向した部分50dと、第2平衡信号伝送路30に対向した部分50cとを有する。
2つの平衡信号伝送路30,35の幅Wおよび厚さTは、幅W同士および厚さT同士が互いに等しくなるように形成されることが好ましい。また、不平衡信号伝送路50の幅Wおよび厚さTは、2つの平衡信号伝送路30,35の幅Wおよび厚さTと、それぞれ幅W同士および厚さT同士が等しくなるように形成されることが好ましい。
本形態例のバラン実装デバイスは、不平衡信号伝送路50と直列接続されたインダクタ120を備える。このインダクタ120の一端は、不平衡信号入出力端50aに導通され、他端がこの積層型バランに対して不平衡信号を入出力するための不平衡信号入出力端子部90(図1では電極パッド59)に導通されている。
インダクタ120のインダクタンスは、不平衡信号入出力端子部における入出力インピーダンスを整合できる値に調整されている。これにより、所望のインピーダンスが得られるように補正して、反射損による挿入損失の悪化を抑制することが可能になる。
インダクタンスの設定は、バランの設計時、インダクタ120を設けない場合およびインダクタ120を設けた場合のスミスチャートを作成し、バラン実装デバイスのS(1,1)の設計周波数における点が、スミスチャートの実軸上に(インダクタ120を設けない場合よりも、インダクタ120を設けた場合の方が、実軸に近づくように)移動するような値を指定する。これにより、設計上のリアクタンスが0に近づき、所望の入力インピーダンスを実現することができる。
インダクタンスの設定は、バランの設計時、インダクタ120を設けない場合およびインダクタ120を設けた場合のスミスチャートを作成し、バラン実装デバイスのS(1,1)の設計周波数における点が、スミスチャートの実軸上に(インダクタ120を設けない場合よりも、インダクタ120を設けた場合の方が、実軸に近づくように)移動するような値を指定する。これにより、設計上のリアクタンスが0に近づき、所望の入力インピーダンスを実現することができる。
第1平衡信号伝送路35は、平衡信号出入力端35aが外周側に、接地端35bが内周側に配置される第1の平面スパイラル部として形成されている。同様に、第2平衡信号伝送路30は、平衡信号出入力端30aが外周側に、接地端30bが内周側に配置される第2の平面スパイラル部として形成されている。第1平衡信号伝送路35を構成する第1の平面スパイラル部と、第2平衡信号伝送路30を構成する第2の平面スパイラル部は、内周から外周に向かう巻き方向が互いに反対である。
伝送路30,35,50をスパイラル型に設けることにより、方形や楕円等の狭いスペースに長い伝送路を配置できる。このため、スパイラル型とすることによって、バランが占有するスペースを低減して、かつ長い伝送路を有するバランを実現できる。
伝送路30,35,50をスパイラル型に設けることにより、方形や楕円等の狭いスペースに長い伝送路を配置できる。このため、スパイラル型とすることによって、バランが占有するスペースを低減して、かつ長い伝送路を有するバランを実現できる。
平衡信号出入力端30a,35aは、平衡信号出入力端子部60,65(図3参照)を構成する電極パッド(図示せず)に導通されている。
平衡信号出入力端子部60,65および不平衡信号入出力端子部90には、必要により、バンプやワイヤ等を用いて、バラン実装デバイスを実装する(外部の回路基板等と接続する)ことができる。はんだバンプを設ける場合、バンプを搭載するための電極パッド(図8の符号51,52,56,57,59参照)は、第2の誘電体層24の上に形成する
ことが好ましい。
また、第2の誘電体層24上には、バランやインダクタ等を構成する配線を封止する封止絶縁層を設けることが好ましい。これにより、バランやインダクタ等の素子を内蔵したパッケージを作製することができる。封止絶縁層には、バンプやワイヤ等をパッケージの外部に引き出すための開口部を設けることができる。
平衡信号出入力端子部60,65および不平衡信号入出力端子部90には、必要により、バンプやワイヤ等を用いて、バラン実装デバイスを実装する(外部の回路基板等と接続する)ことができる。はんだバンプを設ける場合、バンプを搭載するための電極パッド(図8の符号51,52,56,57,59参照)は、第2の誘電体層24の上に形成する
ことが好ましい。
また、第2の誘電体層24上には、バランやインダクタ等を構成する配線を封止する封止絶縁層を設けることが好ましい。これにより、バランやインダクタ等の素子を内蔵したパッケージを作製することができる。封止絶縁層には、バンプやワイヤ等をパッケージの外部に引き出すための開口部を設けることができる。
不平衡信号伝送路50は、不平衡信号入出力端50aが内周側に配置された第3の平面スパイラル部50dと、開放端50bが内周側に配置された第4の平面スパイラル部50cと、第3の平面スパイラル部50dおよび第4の平面スパイラル部50cの外周側同士を接続する中間部50eを有するように形成されている。
第3の平面スパイラル部50dは、第2の誘電体層24を介して第1の平面スパイラル部35と対向し、内周から外周に向かう巻き方向が、第1の平面スパイラル部35と同じ巻き方向となるように形成されている。
第4の平面スパイラル部50cは、第2の誘電体層24を介して第2の平面スパイラル部30と対向し、内周から外周に向かう巻き方向が、第2の平面スパイラル部30と同じ巻き方向となるように形成されている。
第3の平面スパイラル部50dは、第2の誘電体層24を介して第1の平面スパイラル部35と対向し、内周から外周に向かう巻き方向が、第1の平面スパイラル部35と同じ巻き方向となるように形成されている。
第4の平面スパイラル部50cは、第2の誘電体層24を介して第2の平面スパイラル部30と対向し、内周から外周に向かう巻き方向が、第2の平面スパイラル部30と同じ巻き方向となるように形成されている。
本形態例の場合、インダクタ120は、不平衡信号伝送路50と同じ層に(すなわち第2の誘電体層24の上に)形成され、第3の平面スパイラル部50dの中心スペース部E2内に配置されている。
なお、インダクタ120と不平衡信号入出力端50aとを接続する間に、第2の誘電体層24を貫通するビア(図示せず)を設ける場合には、インダクタ120を平衡信号伝送路35と同じ層に(すなわち第1の誘電体層22の上に)形成し、第1の平面スパイラル部35の中心スペース部E2内に配置するようにしても良い。
このように、インダクタ120を平面スパイラル部の中心スペース部E2内に配置することにより、設置面積の増大を回避することができる。
なお、インダクタ120と不平衡信号入出力端50aとを接続する間に、第2の誘電体層24を貫通するビア(図示せず)を設ける場合には、インダクタ120を平衡信号伝送路35と同じ層に(すなわち第1の誘電体層22の上に)形成し、第1の平面スパイラル部35の中心スペース部E2内に配置するようにしても良い。
このように、インダクタ120を平面スパイラル部の中心スペース部E2内に配置することにより、設置面積の増大を回避することができる。
本形態例の場合、インダクタ120は、平面スパイラルコイルからなるスパイラルインダクタである。このインダクタ120の平面スパイラルコイルは、内周から外周に向かう巻き方向が、第3の平面スパイラル部50dと同じ巻き方向に形成され、インダクタ120の外周端が不平衡信号入出力端50aと導通されている。
インダクタ120を流れる電流の向き(回転方向)と第3の平面スパイラル部50dを流れる電流の向き(回転方向)が同じになるようにすることが好ましい。これにより、インダクタ120から発生する磁束と、第3の平面スパイラル部50dから発生する磁束とが、互いに弱め合うことを抑制することができる。また、インダクタ120と第3の平面スパイラル部50dとの距離が近い場合に、近接効果による実効的な抵抗値の増大を抑制することができる。
第2の誘電体層24上に形成されたインダクタ120の内周端と電極パッド59との接続は、第1の誘電体層22上に形成された配線121により、インダクタ120の平面スパイラルコイルを内周側から外周側まで交差させ、配線121の両端においてそれぞれ第2の誘電体層24を貫通するビア(図示せず)により、配線121とインダクタ120の内周端および電極パッド59と導通させるようにして接続されている。
図3のバラン110において、不平衡信号伝送路50の不平衡信号入出力端50aに不平衡信号(単一信号)が入力されると、不平衡信号伝送路50と平衡信号伝送路30,35との電磁結合が生じる。この際、伝送される信号の波長をλとすると、平衡信号伝送路30,35の伝送路長がそれぞれλ/4以下であることにより、平衡信号伝送路30,35の平衡信号出入力端30a,35aから平衡信号(差動信号)が出力される。
同様に、平衡信号伝送路30,35の平衡信号出入力端30a,35aから平衡信号(差動信号)を入力すると、平衡信号伝送路30,35と不平衡信号伝送路50との電磁結合により、不平衡信号伝送路50の不平衡信号入出力端50aから不平衡信号(単一信号)が出力される。
また、図3のバラン110は、インピーダンスを変換するトランスとしての機能も兼ね備えている。インピーダンス変換においては、不平衡信号伝送路50の入出力インピーダンスZS、および平衡信号伝送路30,35の出入力インピーダンスZD1,ZD2が、設計仕様のインピーダンスであることが要求される。例えば、ZS=50Ωであり、ZD1+ZD2=100Ω、150Ω、200Ω等である。
同様に、平衡信号伝送路30,35の平衡信号出入力端30a,35aから平衡信号(差動信号)を入力すると、平衡信号伝送路30,35と不平衡信号伝送路50との電磁結合により、不平衡信号伝送路50の不平衡信号入出力端50aから不平衡信号(単一信号)が出力される。
また、図3のバラン110は、インピーダンスを変換するトランスとしての機能も兼ね備えている。インピーダンス変換においては、不平衡信号伝送路50の入出力インピーダンスZS、および平衡信号伝送路30,35の出入力インピーダンスZD1,ZD2が、設計仕様のインピーダンスであることが要求される。例えば、ZS=50Ωであり、ZD1+ZD2=100Ω、150Ω、200Ω等である。
第1の誘電体層22の下方には、基板(図示せず)を設けることが好ましい。この基板は、シリコン(Si)基板等の半導体基板、あるいはガラス基板やセラミックス基板等の絶縁体基板を用いることができる。下地基板がSi基板であっても、インダクタの下側に第1の誘電体層22が設けられているので、基板の影響を低減でき、高いQ値をもつインダクタを形成することができる。第1の誘電体層22は、絶縁樹脂層からなることが好ましい。
図2は、本発明の第2形態例に係るバラン実装デバイスの第2の誘電体層24および第2配線層を(a)に、第1の誘電体層22および第1配線層を(b)に示す平面図である。また、本形態例のバラン実装デバイスの回路図を図4に示す。
このバラン実装デバイスは、図2および図4に示すように、不平衡信号入出力端50aと第1平衡信号伝送路35の接地端35bとの間に第1のキャパシタ130が設けられ、開放端50bと第2平衡信号伝送路30の接地端30bとの間に第2のキャパシタ140が設けられ、これらのキャパシタ130,140は、バラン110と並列接続となるように設けられている。
これにより、図1および図3に示す第1形態例と同様の効果に加えて、伝送路両端のキャパシタ130,140により、実効的な信号波長を短くすることができる。これにより、バランをより低周波数の信号の変換に用いることが可能になる。また、キャパシタ130,140を付加したことによる入力インピーダンスのずれをインダクタ120で補正し、挿入損失の特性を良好にすることができる。
これにより、図1および図3に示す第1形態例と同様の効果に加えて、伝送路両端のキャパシタ130,140により、実効的な信号波長を短くすることができる。これにより、バランをより低周波数の信号の変換に用いることが可能になる。また、キャパシタ130,140を付加したことによる入力インピーダンスのずれをインダクタ120で補正し、挿入損失の特性を良好にすることができる。
本形態例の場合、キャパシタ130,140は、一方の電極131,141が不平衡信号伝送路50と同じ層において平面スパイラル部50c,50dの中心スペース部E1,E2内に配置され、他方の電極132,142が平衡信号伝送路30,35と同じ層において平面スパイラル部の中心スペース部E1,E2内に配置され、一方の電極131,141と他方の電極132,142とが第2の誘電体層24を介して対向してなるMIMキャパシタである。これにより、バラン、インダクタおよびキャパシタをそれぞれ2層の配線層のみで構成することができる。
また、MIMの接地端子を平衡信号伝送路30,35の接地端子と共通にしたので、端子数を削減し、構造を単純化することができる。
また、MIMの接地端子を平衡信号伝送路30,35の接地端子と共通にしたので、端子数を削減し、構造を単純化することができる。
キャパシタ130,140の各電極は、バランの各伝送路30,35,50の配線と同じ厚さでも、異なる厚さでも構わない。
また、キャパシタ130,140の一方の電極131,141と他方の電極132,142との間に配される誘電体層(樹脂層や誘電体薄膜等)は、バランの不平衡信号伝送路50と平衡信号伝送路30,35との間に配される誘電体層と同じ比誘電率の材料でも、異なる比誘電率の材料でも構わない。
また、キャパシタ130,140の一方の電極131,141と他方の電極132,142との間に配される誘電体層(樹脂層や誘電体薄膜等)は、バランの不平衡信号伝送路50と平衡信号伝送路30,35との間に配される誘電体層と同じ比誘電率の材料でも、異なる比誘電率の材料でも構わない。
図5は、本発明の第3形態例に係るバラン実装デバイスの第3の誘電体層26および第3配線層を(a)に、第2の誘電体層24および第2配線層を(b)に、第1の誘電体層22および第1配線層を(c)にそれぞれ示す平面図である。
このバラン実装デバイスは、第1形態例に係るバラン実装デバイスにおいて、インダクタ120をバランと異なる第3配線層(第3の誘電体層26の上の配線層)に設けたものである。インダクタ120のアンダーパスとなる配線121は、図5では第2配線層に設けてあるが、さらにビアを介在させることにより、配線121を第1の誘電体層22上の第1配線層に形成することもできる。
このように、インダクタ120が、不平衡信号伝送路50(第2配線層)とも平衡信号伝送路30,35(第1配線層)とも異なる層に形成されている場合、バランの配線厚みがバランの設計上制約を受けるときでも、インダクタ120の配線厚みを増加させ、インダクタ120のQ値を高くすることができる。その結果、挿入損失の低減を実現することができる。
このバラン実装デバイスは、第1形態例に係るバラン実装デバイスにおいて、インダクタ120をバランと異なる第3配線層(第3の誘電体層26の上の配線層)に設けたものである。インダクタ120のアンダーパスとなる配線121は、図5では第2配線層に設けてあるが、さらにビアを介在させることにより、配線121を第1の誘電体層22上の第1配線層に形成することもできる。
このように、インダクタ120が、不平衡信号伝送路50(第2配線層)とも平衡信号伝送路30,35(第1配線層)とも異なる層に形成されている場合、バランの配線厚みがバランの設計上制約を受けるときでも、インダクタ120の配線厚みを増加させ、インダクタ120のQ値を高くすることができる。その結果、挿入損失の低減を実現することができる。
この例では、不平衡信号伝送路50および第2の誘電体層24は、2つの平衡信号伝送路30,35および第1の誘電体層22の上に設けられ、インダクタ120および第3の誘電体層26は、不平衡信号伝送路50および第2の誘電体層24の上に設けられている。逆に、不平衡信号伝送路50および第2の誘電体層24を、インダクタ120および第3の誘電体層26の上に設け、2つの平衡信号伝送路30,35および第1の誘電体層22を、不平衡信号伝送路50および第2の誘電体層24の上に設けても構わない。
第1の誘電体層22、第2の誘電体層24および第3の誘電体層26は、絶縁樹脂層か
らなることが好ましい。
第3の誘電体層26上には、第1形態例における第2の誘電体層24上と同様に、バンプを搭載する電極パッドや、封止樹脂層等を設けることができる。
第1の誘電体層22、第2の誘電体層24および第3の誘電体層26は、絶縁樹脂層か
らなることが好ましい。
第3の誘電体層26上には、第1形態例における第2の誘電体層24上と同様に、バンプを搭載する電極パッドや、封止樹脂層等を設けることができる。
本形態例において、インダクタ120は、第3の平面スパイラル部50dの中心スペース部E2と重なり合う位置に配置されていることが好ましい。
また、インダクタ120を流れる電流の向き(回転方向)と第3の平面スパイラル部50dを流れる電流の向き(回転方向)が同じになるようにすることが好ましい。これにより、インダクタ120から発生する磁束と、第3の平面スパイラル部50dから発生する磁束とが、互いに弱め合うことを抑制することができる。また、インダクタ120と第3の平面スパイラル部50dとの距離が近い場合に、近接効果による実効的な抵抗値の増大を抑制することができる。
また、インダクタ120を流れる電流の向き(回転方向)と第3の平面スパイラル部50dを流れる電流の向き(回転方向)が同じになるようにすることが好ましい。これにより、インダクタ120から発生する磁束と、第3の平面スパイラル部50dから発生する磁束とが、互いに弱め合うことを抑制することができる。また、インダクタ120と第3の平面スパイラル部50dとの距離が近い場合に、近接効果による実効的な抵抗値の増大を抑制することができる。
図6は、本発明の第4形態例に係るバラン実装デバイスの第3の誘電体層26および第3配線層を(a)に、第2の誘電体層24および第2配線層を(b)に、第1の誘電体層22および第1配線層を(c)にそれぞれ示す平面図である。
本形態例は、第3形態例に係るバラン実装デバイスにおいて、第2形態例と同様に、伝送路の両端にキャパシタ130,140を付加したものである。この構成によれば、第2形態例のキャパシタ130,140による効果と、第3形態例の第3配線層に設けたインダクタ120による効果を兼ね備えることができる。
本形態例は、第3形態例に係るバラン実装デバイスにおいて、第2形態例と同様に、伝送路の両端にキャパシタ130,140を付加したものである。この構成によれば、第2形態例のキャパシタ130,140による効果と、第3形態例の第3配線層に設けたインダクタ120による効果を兼ね備えることができる。
本形態例のバラン実装デバイスは、WLP技術を応用した製造方法によって製造することができる。
第1形態例のバラン実装デバイスの場合は、まず、シリコン(Si)ウエハ等の基板の上に第1の誘電体層22を形成した後、第1の誘電体層22の上に平衡信号伝送路30,35およびアンダーパス配線121を形成する。
次に、平衡信号伝送路30,35上および第1の誘電体層22上に第2の誘電体層24を形成し、第2の誘電体層24には、ビアを形成するための開口部を形成する。
次に、第2の誘電体層24上に不平衡信号伝送路50、インダクタ120および電極パッド59を形成するとともに、インダクタ120の内周端および電極パッド59の端部がそれぞれ第2の誘電体層24の開口部に充填されてアンダーパス配線121の端部にそれぞれ接続されるように形成する。
第1形態例のバラン実装デバイスの場合は、まず、シリコン(Si)ウエハ等の基板の上に第1の誘電体層22を形成した後、第1の誘電体層22の上に平衡信号伝送路30,35およびアンダーパス配線121を形成する。
次に、平衡信号伝送路30,35上および第1の誘電体層22上に第2の誘電体層24を形成し、第2の誘電体層24には、ビアを形成するための開口部を形成する。
次に、第2の誘電体層24上に不平衡信号伝送路50、インダクタ120および電極パッド59を形成するとともに、インダクタ120の内周端および電極パッド59の端部がそれぞれ第2の誘電体層24の開口部に充填されてアンダーパス配線121の端部にそれぞれ接続されるように形成する。
第2形態例のバラン実装デバイスは、平衡信号伝送路30,35を形成する際に下部電極132,142を形成し、不平衡信号伝送路50を形成する際に上部電極131,141を形成するほかは、第1形態例のバラン実装デバイスと同様に製造することができる。
第3形態例のバラン実装デバイスの場合は、まず、シリコン(Si)ウエハ等の基板の上に第1の誘電体層22を形成した後、第1の誘電体層22の上に平衡信号伝送路30,35を形成する。
次に、平衡信号伝送路30,35上および第1の誘電体層22上に第2の誘電体層24を形成する。
次に、第2の誘電体層24上に不平衡信号伝送路50およびアンダーパス配線121を形成する。
次に、不平衡信号伝送路50上および第2の誘電体層24上に第3の誘電体層26を形成し、第3の誘電体層26には、ビアを形成するための開口部を形成する。
次に、第3の誘電体層26上にインダクタ120および電極パッド59を形成するとともに、インダクタ120の内周端および電極パッド59の端部がそれぞれ第2の誘電体層24の開口部に充填されてアンダーパス配線121の端部にそれぞれ導通され、インダクタ120の外周端が不平衡信号入出力端50aに導通されるように形成する。
次に、平衡信号伝送路30,35上および第1の誘電体層22上に第2の誘電体層24を形成する。
次に、第2の誘電体層24上に不平衡信号伝送路50およびアンダーパス配線121を形成する。
次に、不平衡信号伝送路50上および第2の誘電体層24上に第3の誘電体層26を形成し、第3の誘電体層26には、ビアを形成するための開口部を形成する。
次に、第3の誘電体層26上にインダクタ120および電極パッド59を形成するとともに、インダクタ120の内周端および電極パッド59の端部がそれぞれ第2の誘電体層24の開口部に充填されてアンダーパス配線121の端部にそれぞれ導通され、インダクタ120の外周端が不平衡信号入出力端50aに導通されるように形成する。
第4形態例のバラン実装デバイスは、平衡信号伝送路30,35を形成する際に下部電極132,142を形成し、不平衡信号伝送路50を形成する際に上部電極131,141を形成するほかは、第3形態例のバラン実装デバイスと同様に製造することができる。
伝送路30,35,50、インダクタ120、引き出し配線121、電極パッド59、キャパシタ130,140などの形成は、例えば銅(Cu)めっき等の金属めっきを用いることが好ましい。
第2の誘電体層24や第3の誘電体層26に開口部を形成するには、スピンコートや電着法、ドライフィルム接着などにより全面に感光性樹脂層を形成した後、フォトリソグラフィー工程によりパターニングする方法等が挙げられる。
このように、ウエハレベルパッケージ(WLP)技術を応用した製造方法によれば、バラン実装デバイス100の製造の際のプロセス温度は、最高でも300℃未満とすることができる。
第2の誘電体層24や第3の誘電体層26に開口部を形成するには、スピンコートや電着法、ドライフィルム接着などにより全面に感光性樹脂層を形成した後、フォトリソグラフィー工程によりパターニングする方法等が挙げられる。
このように、ウエハレベルパッケージ(WLP)技術を応用した製造方法によれば、バラン実装デバイス100の製造の際のプロセス温度は、最高でも300℃未満とすることができる。
図7に示すように、平衡信号伝送路30,35と不平衡信号伝送路50との間の誘電体層24の厚さdは、バランの設計において最も重要な設計パラメータである。しかし、製造プロセスにおいて、この厚さdが設計からずれるケースはしばしば起こり得る。そこで、直列に付加するインダクタのインダクタンスが異なるものを複数準備し、その中から設計ずれのないデバイスを選定することもできる。
ただし、このような方法は、歩留まりが低下するという欠点があるので、なるべく、厚さdが目標どおりとなるように第2の誘電体層24を形成することが望ましい。
ただし、このような方法は、歩留まりが低下するという欠点があるので、なるべく、厚さdが目標どおりとなるように第2の誘電体層24を形成することが望ましい。
図13は、本発明の第5形態例に係るバラン実装デバイスの第2の誘電体層24および第2配線層を(a)に、第1の誘電体層22および第1配線層を(b)に、基板10および接地層16を(c)に示す平面図である。
前述の第1形態例に係るバラン実装デバイスについて、さらに、第1の誘電体層22の下方に接地層16および基板10が設けられたバラン実装デバイスである。
前述の第1形態例に係るバラン実装デバイスについて、さらに、第1の誘電体層22の下方に接地層16および基板10が設けられたバラン実装デバイスである。
第5形態例に係るバラン実装デバイスでは、基板10と第1の誘電体層22との間に接地層16を設け、第1接地端30bおよび第2接地端35bがビア32,37を介して接地層16に接地される構成とした。この構成としたことにより、第1の実施形態例と比較して、第3の誘電体層26上に設けられる実装用のパッド(接地端子)を削減することができるので、パッド総数が減り、該パッド上に配されたバンプを介した実装に関わる歩留まりを向上させることができる。
基板10は、シリコン(Si)基板等の半導体基板、あるいはガラス基板やセラミックス基板等の絶縁体基板を用いることができる。
基板10の上に設けられた接地層16は、銅(Cu)やアルミ(Al)が成膜されたものが挙げられる。
基板10の上に設けられた接地層16は、銅(Cu)やアルミ(Al)が成膜されたものが挙げられる。
ここで、接地層16が、第2の誘電体層24上のインダクタ120と重なる領域については、該接地層16を除去した第1の開口部(窓)11を形成することが好ましい。第1の開口部11を設けることによって、接地層16がインダクタ120のQ値を劣化させてしまうことを抑制できる。
また、接地層16が、第2の誘電体層24上のパッド59と重なる領域についも、該接地層16を除去した第2の開口部(窓)12を形成してもよい。インダクタ120およびパッド59の設計に合わせて、第2の開口部12の有無を決定すればよい。
図14は、本形態例に係るバラン実装デバイスの断面図である。該断面図は、図13(a)〜(c)の平面図におけるA−A線に沿う断面を示す。
第1の誘電体層22の上に配された平衡信号伝送路30,35の接地端30b,35bは、それぞれ第1の誘電体層を貫通するビア32,37を介して、接地層16に導通されている。
第1の誘電体層22の上に配された平衡信号伝送路30,35の接地端30b,35bは、それぞれ第1の誘電体層を貫通するビア32,37を介して、接地層16に導通されている。
[製造手順]
図15は、本発明の第5形態例に係るバラン実装デバイスの製造手順を説明する図である。
まず、図15(a)に示すように、シリコンウェハである基板10の上に、接地層16(金属層)を形成する。
図15は、本発明の第5形態例に係るバラン実装デバイスの製造手順を説明する図である。
まず、図15(a)に示すように、シリコンウェハである基板10の上に、接地層16(金属層)を形成する。
接地層16は、以下の工程1〜4によって、形成することができる。
(工程1)
先にスパッタリング法や真空蒸着法によってめっきシード層を形成した後、めっき法によって接地層16を形成することができる。
前記めっきシード層の材料としては、Ti,TiW,Cr,Cu又はそれらの組み合わせが好適である。例えば、Ti層を50nmの厚さで形成し、該Ti層の上に、Cu層を200nmの厚さで形成して、めっきシード層(不図示)とすることができる。
(工程2)
つぎに、第1の開口部11及び第2の開口部12と整合する領域を、レジスト膜などのマスキング材料で被覆する。レジスト膜は、後に形成するめっき層よりも厚く形成する。
(工程3)
前記めっきシード層上に、めっき層を形成する。
前記めっき層の材料としては、Ti,TiW,Cr,Cu等が好適であるが、前記めっきシード層と同じ材料がより好適である。前記めっき層の厚さは、3〜20μmとすればよい。
(工程4)
前記レジスト膜等からなるマスキング材料を除去し、次いで前記めっきシード層及びめっき層をエッチングする。
以上の工程1〜4によって、基板10上に、第1の開口部11及び第2の開口部(不図示)を有する接地層16を形成することができる。なお、基板10上には、SiO2酸化膜を有していてもよい。
(工程1)
先にスパッタリング法や真空蒸着法によってめっきシード層を形成した後、めっき法によって接地層16を形成することができる。
前記めっきシード層の材料としては、Ti,TiW,Cr,Cu又はそれらの組み合わせが好適である。例えば、Ti層を50nmの厚さで形成し、該Ti層の上に、Cu層を200nmの厚さで形成して、めっきシード層(不図示)とすることができる。
(工程2)
つぎに、第1の開口部11及び第2の開口部12と整合する領域を、レジスト膜などのマスキング材料で被覆する。レジスト膜は、後に形成するめっき層よりも厚く形成する。
(工程3)
前記めっきシード層上に、めっき層を形成する。
前記めっき層の材料としては、Ti,TiW,Cr,Cu等が好適であるが、前記めっきシード層と同じ材料がより好適である。前記めっき層の厚さは、3〜20μmとすればよい。
(工程4)
前記レジスト膜等からなるマスキング材料を除去し、次いで前記めっきシード層及びめっき層をエッチングする。
以上の工程1〜4によって、基板10上に、第1の開口部11及び第2の開口部(不図示)を有する接地層16を形成することができる。なお、基板10上には、SiO2酸化膜を有していてもよい。
次に、図15(b)に示すように、接地層16上、第1の開口部11内、及び第2の開口部12内に、第1樹脂層22を形成し、フォトリソグラフィーにより、第1樹脂層22を貫通するようにビア・ホール(貫通孔)を形成する。
次に、図15(c)に示すように、第1樹脂層22上に、めっきにより、第1形態例と同様の平面スパイラル型の平衡信号伝送路30、35を形成すると同時に、ビア32,37を形成する。以下、第1形態例と同様の手順で、バラン実装デバイスを完成させる。
次に、図15(c)に示すように、第1樹脂層22上に、めっきにより、第1形態例と同様の平面スパイラル型の平衡信号伝送路30、35を形成すると同時に、ビア32,37を形成する。以下、第1形態例と同様の手順で、バラン実装デバイスを完成させる。
以下、実施例をもって本発明を具体的に説明する。なお、これらの例において、スミスチャートの実軸は、中心点(レジスタンスR=1、リアクタンスX=0)が50Ωの入力インピーダンスに対応するように設定した。
(実施例1)
図8は、Si基板10上に第1絶縁樹脂層22を形成し、第1絶縁樹脂層22の上に不平衡信号伝送路50を形成し、第1絶縁樹脂層22および不平衡信号伝送路50の上に第2絶縁樹脂層24を形成し、第2絶縁樹脂層24の上に平衡信号伝送路30,35を形成したバラン実装デバイス100の一例を示す分解斜視図である。
第2絶縁樹脂層24の上には、各平衡信号出入力端30a,35aに導通された電極パッド51,56と、各接地端30b、35bに導通された電極パッド52,57と、ビア59aを介して不平衡信号入出力端50aと導通された電極パッド59が設けられている。
図8は、Si基板10上に第1絶縁樹脂層22を形成し、第1絶縁樹脂層22の上に不平衡信号伝送路50を形成し、第1絶縁樹脂層22および不平衡信号伝送路50の上に第2絶縁樹脂層24を形成し、第2絶縁樹脂層24の上に平衡信号伝送路30,35を形成したバラン実装デバイス100の一例を示す分解斜視図である。
第2絶縁樹脂層24の上には、各平衡信号出入力端30a,35aに導通された電極パッド51,56と、各接地端30b、35bに導通された電極パッド52,57と、ビア59aを介して不平衡信号入出力端50aと導通された電極パッド59が設けられている。
電磁界シミュレータを用い、周波数2450MHzにおいて入力インピーダンスが50Ωになるようにバランを設計し、反射特性S(1,1)をスミスチャートに表示したところ、図9の比較例1に示すS(1,1)の軌跡が得られた。周波数2450MHzの点Bがスミスチャートの中心点と一致すれば、入力インピーダンスが50Ωになっていることを意味する。しかし、設計精度の問題により、スミスチャートの中心より下方にずれていることが分かる。
ここで、不平衡信号入出力端50aと直列にインダクタを配置すると、S(1,1)の軌跡は、図9の実施例1に示すようになる。つまり、インダクタを付加することにより、周波数2450MHzの点Aがスミスチャートの等レジスタンス線に沿ってスミスチャートの実軸側に近づくことにより、スミスチャートの中心点に近づいたことが分かる。
図10に、透過特性S(2,1)に基づき、実施例1および比較例1における挿入損失(透過損失)の周波数依存性を示す。設計に用いた信号周波数2450MHzにおいて、比較例1の挿入損失は−0.944dB、実施例1の挿入損失は−0.886dBであった。つまり、インダクタ(実施例1の場合、インダクタンスは0.649nH、Q値は30)を付加することにより、挿入損失を0.058dB改善することができた。
このように、伝送線路バランの設計により得られた入力インピーダンスが設計精度の問題によって目標値からずれた場合、インダクタを付加することにより、大きな効果を発揮することが期待できる。
このように、伝送線路バランの設計により得られた入力インピーダンスが設計精度の問題によって目標値からずれた場合、インダクタを付加することにより、大きな効果を発揮することが期待できる。
(実施例2)
図11は、図8に示すバラン実装デバイス100において、上記の第2形態例と同様、バランの両端にそれぞれキャパシタを並列接続した構成として、電磁界シミュレータを用い、設計した結果である。図8のデバイスの場合、挿入損失が最も良い周波数は、2450MHz付近にあったが、キャパシタを並列接続したことにより、透過損失(挿入損失)が最も良い周波数は1710MHz付近に移動したことが分かる。図11(b)において、反射特性S(1,1)は、点Gにおける−12.261dB(1710.875MHz)であり、挿入損失S(2,1)は、点Hにおける−0.709dB(1710.875MHz)である。
図11は、図8に示すバラン実装デバイス100において、上記の第2形態例と同様、バランの両端にそれぞれキャパシタを並列接続した構成として、電磁界シミュレータを用い、設計した結果である。図8のデバイスの場合、挿入損失が最も良い周波数は、2450MHz付近にあったが、キャパシタを並列接続したことにより、透過損失(挿入損失)が最も良い周波数は1710MHz付近に移動したことが分かる。図11(b)において、反射特性S(1,1)は、点Gにおける−12.261dB(1710.875MHz)であり、挿入損失S(2,1)は、点Hにおける−0.709dB(1710.875MHz)である。
すなわち、キャパシタンス1.7pF、Q値が無限大である容量素子の付加により、実効的な波長の短縮効果が得られていることが分かる。しかしながら、図11(a)に示すように反射特性S(1,1)をスミスチャートに表示したところ、1710MHzにおける入力インピーダンスは、点Fのように、入力インピーダンスが目標の50Ωよりずれている。
そこで、インダクタンス1.99nH、Q値が30のインダクタを直列に付加すると、図12に示すような結果となる。すなわち、図12(b)において、反射特性S(1,1)は、点Lにおける−28.197dB(1710.875MHz)であり、挿入損失S(2,1)は、点Mにおける−0.516dB(1710.875MHz)である。反射特性S(1,1)をスミスチャートに表示したところ、1710MHzにおける入力インピーダンスは、点Kのようにスミスチャートの等レジスタンス線に沿ってスミスチャートの実軸側に近づくことにより、スミスチャートの中心点に近づいている。すなわち、入力インピーダンスが目標の50Ω付近に整合したことが分かる。
その結果、透過損失は、−0.516dBとなり、図11(b)の透過損失−0.709dBと比べて、大幅な挿入損失の低減を実現できることが分かる。
その結果、透過損失は、−0.516dBとなり、図11(b)の透過損失−0.709dBと比べて、大幅な挿入損失の低減を実現できることが分かる。
(実施例3)
図16は、Si基板10上に、接地層16を形成し、接地層16の上に第1絶縁樹脂層22を形成し、第1絶縁樹脂層22の上に平衡信号伝送路30,35を形成し、接地層16、第1絶縁樹脂層22および平衡信号伝送路30,35の上に第2絶縁樹脂層24を形成し、第2絶縁樹脂層24の上に不平衡信号伝送路50およびインダクタ120を形成したバラン実装デバイス200の一例を示す分解斜視図である。
図16は、Si基板10上に、接地層16を形成し、接地層16の上に第1絶縁樹脂層22を形成し、第1絶縁樹脂層22の上に平衡信号伝送路30,35を形成し、接地層16、第1絶縁樹脂層22および平衡信号伝送路30,35の上に第2絶縁樹脂層24を形成し、第2絶縁樹脂層24の上に不平衡信号伝送路50およびインダクタ120を形成したバラン実装デバイス200の一例を示す分解斜視図である。
平衡信号伝送路30,35の各接地端30b,35bは、第1絶縁樹脂層22を貫通するビア32,37を介して接地層16に導通されている。
第2絶縁樹脂層24の上には、平衡信号伝送路30,35の各平衡信号出入力端30a,35aに導通された電極パッド51,56が設けられている。また、インダクタ120の一端は、不平衡信号伝送路50の不平衡信号入出力端50aに導通されている。該インダクタ120の他端は、ビア122およびアンダーパス配線124を介して、電極パッド59に導通されている。
第2絶縁樹脂層24の上には、平衡信号伝送路30,35の各平衡信号出入力端30a,35aに導通された電極パッド51,56が設けられている。また、インダクタ120の一端は、不平衡信号伝送路50の不平衡信号入出力端50aに導通されている。該インダクタ120の他端は、ビア122およびアンダーパス配線124を介して、電極パッド59に導通されている。
インダクタ120は、外径250μm、L/S=20/20μmの1.5巻きインダクタ(インダクタンスは0.74nH)である。
3次元電磁界シミュレーション(Ansoft社 HFSS)の結果から、インダクタ120のQ値は接地層16との相互作用によって大きく劣化することが分かる(図17の破線)。このような大きな劣化は、デバイスの挿入損失の増加につながり、好ましくない。
ここで、インダクタ120と重なる領域の接地層16を除去して、接地層の開口部を設けると、インダクタ120のQ値の劣化は低減されることが分かる(図17の実線)。つまり、接地層の窓を設ける方が好ましい。
ここで、インダクタ120と重なる領域の接地層16を除去して、接地層の開口部を設けると、インダクタ120のQ値の劣化は低減されることが分かる(図17の実線)。つまり、接地層の窓を設ける方が好ましい。
なお、接地層16の前記開口部は、バラン実装デバイスの積層構造を厚み方向に見て、インダクタ120が接地層16と重なる領域(一辺300μmの正方形)について、接地層16を除去して設けられている。接地層16が除去された領域には、第2絶縁樹脂層の樹脂が充填されている。
本発明は、種々の電子機器に用いることができる。例えば、携帯電話、無線LAN、B
luetooth(登録商標)、WiMAX(登録商標)等の無線通信機器を構成する電
子回路に好適に利用することができる。
luetooth(登録商標)、WiMAX(登録商標)等の無線通信機器を構成する電
子回路に好適に利用することができる。
10…基板、11…第1の開口部、12…第2の開口部、16…接地層、E1,E2…平面スパイラル部の中心スペース部、22…第1の誘電体層(絶縁体層)、24…第2の誘電体層(絶縁体層)、26…第3の誘電体層(絶縁体層)、30…第2平衡信号伝送路(第2の平面スパイラル部)、32…ビア、35…第1平衡信号伝送路(第1の平面スパイラル部)、30a,35a…平衡信号出入力端、30b,35b…接地端、37…ビア、50…不平衡信号伝送路、50a…不平衡信号入出力端、50b…開放端、50c…第2平衡信号伝送路に対向した部分(第4の平面スパイラル部)、50d…第1平衡信号伝送路に対向した部分(第3の平面スパイラル部)、50e…中間部、59…不平衡信号入出力電極パッド、90…不平衡信号入出力端子部、100…バラン実装デバイス、110…バラン、120…インダクタ、122…ビア、124…アンダーパス配線、130,140…キャパシタ。
Claims (8)
- 一端が平衡信号出入力端であり、他端が接地端であり、電気的に独立して設けられた2つの平衡信号伝送路と、一端が不平衡信号入出力端であり、他端が開放端である不平衡信号伝送路とが、誘電体層を介して対向し、前記2つの平衡信号伝送路は、接地端が不平衡信号入出力端に対向する位置に設けられた第1平衡信号伝送路と、接地端が開放端に対向する位置に設けられた第2平衡信号伝送路とからなる積層型バランを備えたバラン実装デバイスであって、
前記不平衡信号伝送路と直列接続され、一端が前記不平衡信号入出力端に導通され、他端が前記積層型バランに対して不平衡信号を入出力するための不平衡信号入出力端子部に導通されたインダクタを備え、
前記第1平衡信号伝送路は、前記平衡信号出入力端が外周側に、前記接地端が内周側に配置される第1の平面スパイラル部を有するように形成され、
前記第2平衡信号伝送路は、前記平衡信号出入力端が外周側に、前記接地端が内周側に配置される第2の平面スパイラル部を有するように形成され、
前記不平衡信号伝送路は、前記不平衡信号入出力端が内周側に配置された第3の平面スパイラル部と、前記開放端が内周側に配置された第4の平面スパイラル部と、第3および第4の平面スパイラル部の外周側同士を接続する中間部を有するように形成され、
前記第1の平面スパイラル部と第2の平面スパイラル部は、内周から外周に向かう巻き方向が互いに反対であり、
前記第3の平面スパイラル部は前記誘電体層を介して前記第1の平面スパイラル部と対向し、前記第1の平面スパイラル部と同じ巻き方向に形成され、
前記第4の平面スパイラル部は前記誘電体層を介して前記第2の平面スパイラル部と対向し、前記第2の平面スパイラル部と同じ巻き方向に形成され、
前記インダクタは、前記第3の平面スパイラル部の中心スペース部内、または前記第3の平面スパイラル部の中心スペース部と重なり合う位置に配置されていることを特徴とするバラン実装デバイス。 - 前記インダクタは、前記不平衡信号伝送路または前記平衡信号伝送路のいずれかと同じ層に形成され、前記第1の平面スパイラル部または前記第3の平面スパイラル部の中心スペース部内に配置されていることを特徴とする請求項1に記載のバラン実装デバイス。
- 前記インダクタは、前記不平衡信号伝送路および前記平衡信号伝送路のいずれとも異なる層に形成され、前記第3の平面スパイラル部の中心スペース部と重なり合う位置に配置されていることを特徴とする請求項1に記載のバラン実装デバイス。
- 前記インダクタは、前記第3の平面スパイラル部と同じ巻き方向に形成された平面スパイラルコイルからなることを特徴とする請求項1〜3のいずれかに記載のバラン実装デバイス。
- 前記不平衡信号入出力端と前記第1平衡信号伝送路の接地端との間、および/または、前記開放端と前記第2平衡信号伝送路の接地端との間には、前記バランと並列接続となるように、キャパシタが設けられていることを特徴とする請求項1〜4のいずれかに記載のバラン実装デバイス。
- 前記キャパシタは、一方の電極が前記不平衡信号伝送路と同じ層において前記平面スパイラル部の中心スペース部内に配置され、他方の電極が前記平衡信号伝送路と同じ層において前記平面スパイラル部の中心スペース部内に配置され、前記一方の電極と前記他方の電極とが前記誘電体層を介して対向してなることを特徴とする請求項5に記載のバラン実装デバイス。
- 請求項1〜6のいずれか一項に記載のバラン実装デバイスにおいて、
基板上に接地層を介して、前記平衡信号伝送路、前記誘電体層、前記不平衡信号伝送路が順に重ねて配され、且つ
前記平衡信号伝送路を構成する前記第1平衡信号伝送路の前記接地端と、前記平衡信号伝送路を構成する前記第2平衡信号伝送路の前記接地端とが、
前記接地層に対して導通されていることを特徴とするバラン実装デバイス。 - 前記接地層は開口部を備え、該開口部は、前記不平衡信号伝送路に導通された前記インダクタと重なる位置に配され、且つ、前記インダクタを包含する形状であることを特徴とする請求項7に記載のバラン実装デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010104160A JP2010279028A (ja) | 2009-04-30 | 2010-04-28 | バラン実装デバイス |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009111586 | 2009-04-30 | ||
JP2010104160A JP2010279028A (ja) | 2009-04-30 | 2010-04-28 | バラン実装デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010279028A true JP2010279028A (ja) | 2010-12-09 |
Family
ID=43425498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010104160A Pending JP2010279028A (ja) | 2009-04-30 | 2010-04-28 | バラン実装デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010279028A (ja) |
-
2010
- 2010-04-28 JP JP2010104160A patent/JP2010279028A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10461717B2 (en) | Baluns for RF signal conversion and impedance matching | |
US9330832B2 (en) | Integrated transformer balun with enhanced common-mode rejection for radio frequency, microwave, and millimeter-wave integrated circuits | |
US6683510B1 (en) | Ultra-wideband planar coupled spiral balun | |
US7629860B2 (en) | Miniaturized wide-band baluns for RF applications | |
WO2010055682A1 (ja) | 樹脂多層デバイスおよびその製造方法 | |
US8143968B2 (en) | Thin film balun | |
US7869784B2 (en) | Radio frequency circuit with integrated on-chip radio frequency inductive signal coupler | |
JP5051062B2 (ja) | 薄膜バラン | |
US8653904B2 (en) | Thin film balun | |
JP2010279028A (ja) | バラン実装デバイス | |
JP5754201B2 (ja) | 積層構造型バラン | |
JP5131495B2 (ja) | 薄膜バラン | |
US9083310B2 (en) | Laminated structural type balun | |
JP5045965B2 (ja) | 薄膜バラン | |
JP2004172284A (ja) | 平面型バルントランス | |
CN117079943A (zh) | 一种基于硅通孔的片上变压器 | |
JP2010124223A (ja) | 樹脂多層デバイスおよびその製造方法 | |
JP2009171211A (ja) | 積層型バラン及び混成集積回路モジュール並びに積層基板 | |
JP2010154516A (ja) | 樹脂多層デバイスおよびフリップチップ実装装置 |