JP2010278087A - Mounting method - Google Patents

Mounting method Download PDF

Info

Publication number
JP2010278087A
JP2010278087A JP2009127018A JP2009127018A JP2010278087A JP 2010278087 A JP2010278087 A JP 2010278087A JP 2009127018 A JP2009127018 A JP 2009127018A JP 2009127018 A JP2009127018 A JP 2009127018A JP 2010278087 A JP2010278087 A JP 2010278087A
Authority
JP
Japan
Prior art keywords
substrate
bonding
mounting
wafer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009127018A
Other languages
Japanese (ja)
Other versions
JP5102805B2 (en
Inventor
Takamasa Sakai
孝昌 酒井
Yoshiharu Sanagawa
佳治 佐名川
Takeshi Nakasuji
威 中筋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2009127018A priority Critical patent/JP5102805B2/en
Publication of JP2010278087A publication Critical patent/JP2010278087A/en
Application granted granted Critical
Publication of JP5102805B2 publication Critical patent/JP5102805B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a mounting method capable of mounting a plurality of chips on a substrate having heat conductivity with no deterioration in characteristics of the substrate and the chip. <P>SOLUTION: In a substrate placement step, a wafer 200 which is a substrate is placed at a surface side of a stage 110 of a die bonder. Then, in a joining step, an LED chip 1 being a chip and the wafer 200 placed at the surface side of the stage 110 are made to contact with each other at their joining surfaces, and the LED chip 1 side is heated so that the joining surfaces of the LED chip 1 and the wafer 200 are heated to be joined to each other. In a substrate placement step, the wafer 200 is placed at the surface side of the stage 110 by interposing a plurality of support bodies 120 of which a tip at the wafer 200 side is pointed for supporting the wafer 200 between the wafer 200 and an inner bottom surface of a heat insulating recess 111 formed at the surface of the stage 110. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、熱伝導性を有する基板上に複数個のチップを実装する実装方法に関するものである。   The present invention relates to a mounting method for mounting a plurality of chips on a substrate having thermal conductivity.

従来から、基板上にチップを実装する実装方法として、ステージ上に基板を載置し、基板を加熱した状態で基板と同じ温度まで加熱したチップを基板に接合する実装方法（例えば、特許文献１参照）や、加熱したチップを基板側へ押し付けて接合する実装方法（例えば、特許文献２参照）が提案されている。   2. Description of the Related Art Conventionally, as a mounting method for mounting a chip on a substrate, a mounting method for mounting a substrate on a stage and bonding a chip heated to the same temperature as the substrate while the substrate is heated (for example, Patent Document 1) And a mounting method in which a heated chip is pressed and bonded to the substrate side (for example, see Patent Document 2) has been proposed.

特開平７−１３０７９５号公報JP-A-7-130795 特開２００６−２８６７９９号公報JP 2006-286799 A

しかしながら、上記特許文献１に記載された実装方法のように基板側を加熱する実装方法では、熱伝導性を有する基板上に複数個のチップを実装する場合、全てのチップの実装が終わるまで基板を高温に維持することになるので、初期に基板に実装されたチップの特性劣化や基板に形成されている機能部（例えば、貫通孔配線など）の劣化の原因となることがあった。   However, in the mounting method in which the substrate side is heated as in the mounting method described in Patent Document 1, when a plurality of chips are mounted on a substrate having thermal conductivity, the substrate is mounted until all the chips are mounted. Is maintained at a high temperature, which may cause deterioration of the characteristics of the chip mounted on the substrate in the initial stage and deterioration of a functional part (for example, a through-hole wiring) formed on the substrate.

また、上記特許文献２に記載された実装方法のようにチップ側から加熱する実装方法では、熱伝導性を有する基板上に複数個のチップを実装する場合、チップからの熱が基板を介してステージの広い範囲に拡散されてしまい接合界面の温度が低下してしまうので、チップの耐熱温度以上にチップを加熱する必要が生じる可能性がある。   Further, in the mounting method in which heating is performed from the chip side like the mounting method described in Patent Document 2, when a plurality of chips are mounted on a substrate having thermal conductivity, heat from the chips is transmitted through the substrate. Since it is diffused over a wide range of the stage and the temperature of the bonding interface is lowered, there is a possibility that the chip needs to be heated above the heat resistant temperature of the chip.

本発明は上記事由に鑑みて為されたものであり、その目的は、熱伝導性を有する基板上に複数個のチップを実装するにあたって、基板やチップの特性を劣化させることなく実装することが可能な実装方法を提供することにある。   The present invention has been made in view of the above reasons, and its purpose is to mount a plurality of chips on a substrate having thermal conductivity without degrading the characteristics of the substrate and the chips. It is to provide a possible implementation method.

請求項１の発明は、熱伝導性を有する基板上に複数個のチップを実装する実装方法であって、ステージの表面側に基板を載置する基板載置工程と、チップとステージの表面側に載置された基板との互いの接合面を接触させチップ側から加熱することによりチップと基板との互いの接合面を加熱して両者を接合させる接合工程とを備え、基板載置工程においては、基板とステージの前記表面に形成された断熱用凹部の内底面との間に基板側の先端部が尖り基板を支持する複数の支持体を介在させて基板をステージの前記表面側に載置することを特徴とする。   The invention of claim 1 is a mounting method for mounting a plurality of chips on a substrate having thermal conductivity, a substrate mounting step for mounting the substrate on the surface side of the stage, and the surface side of the chip and the stage In the substrate mounting step, the substrate mounting step includes: a step of contacting each other's bonding surface with the substrate placed on the substrate and heating from the chip side to heat the bonding surface between the chip and the substrate to bond them together. The substrate is placed on the surface side of the stage by interposing a plurality of supports that support the substrate between the substrate and the inner bottom surface of the heat-insulating recess formed on the surface of the stage. It is characterized by placing.

この発明によれば、基板載置工程において、基板とステージの前記表面に形成された断熱用凹部の内底面との間に基板側の先端部が尖り基板を支持する複数の支持体を介在させて基板をステージの前記表面側に載置してから、接合工程において、チップとステージの前記表面側に載置された基板との互いの接合面を接触させチップ側から加熱することによりチップと基板との互いの接合面を加熱して両者を接合させるので、熱伝導性を有する基板上に複数個のチップを実装するにあたって、接合工程において、チップ側からの熱が基板を介してステージに拡散されるのを抑制することができるとともに、チップに印加される圧力により基板が撓むことによる実装性の低下を防止でき、チップとステージに安定して支持された基板との接合界面を効率良く加熱することができるから、基板やチップの特性を劣化させることなく実装することが可能になり、実装品質および歩留まりの向上を図れる。   According to the present invention, in the substrate mounting step, the plurality of supports that support the substrate are interposed between the substrate and the inner bottom surface of the heat-insulating recess formed on the surface of the stage. Then, after the substrate is placed on the surface side of the stage, in the joining process, the joining surface of the chip and the substrate placed on the surface side of the stage is brought into contact with each other and heated from the chip side. Since the bonding surfaces with the substrate are heated to bond them together, when mounting a plurality of chips on a thermally conductive substrate, heat from the chip side is applied to the stage via the substrate in the bonding process. The interface between the chip and the substrate that is stably supported by the stage can be prevented from being diffused, and can prevent deterioration in mountability due to the substrate being bent by the pressure applied to the chip. Since it is possible to efficiently heated, it is possible to implement without degrading the characteristics of the substrate and chip, thereby improving the mounting quality and yield.

請求項２の発明は、請求項１の発明において、前記基板載置工程では、前記ステージとして前記基板における前記各チップそれぞれの接合予定領域に対応する各領域に前記支持体が配置されたものを用いることを特徴とする。   According to a second aspect of the present invention, in the first aspect of the invention, in the substrate placing step, the stage is configured such that the support is disposed in each region corresponding to a planned bonding region of each of the chips on the substrate. It is characterized by using.

この発明によれば、前記接合工程において加熱された前記チップから前記ステージへ逃げる熱量を均一化することができ、実装品質の安定化を図れる。   According to the present invention, it is possible to make uniform the amount of heat that escapes from the chip heated in the joining step to the stage, and the mounting quality can be stabilized.

請求項３の発明は、請求項１または請求項２の発明において、前記基板載置工程では、前記基板と前記各支持体との間に断熱板が介在する形で前記基板を前記ステージの前記表面側に載置することを特徴とする。   According to a third aspect of the present invention, in the first or second aspect of the present invention, in the substrate placing step, the substrate is placed on the stage in a form in which a heat insulating plate is interposed between the substrate and each of the supports. It is mounted on the surface side.

この発明によれば、前記基板載置工程において前記基板を吸着する際に前記基板に傷や割れが発生するのを防止することができ、また、前記接合工程において前記チップに印加される圧力により前記基板に生じる応力を低減できるとともに、前記チップと前記支持体との位置関係の相違に起因して前記チップから逃げる熱量のばらつきを低減でき、実装品質の安定化を図れる。   According to the present invention, it is possible to prevent the substrate from being scratched or cracked when the substrate is adsorbed in the substrate mounting step, and to be applied by the pressure applied to the chip in the bonding step. The stress generated on the substrate can be reduced, and the variation in the amount of heat escaping from the chip due to the difference in the positional relationship between the chip and the support can be reduced, and the mounting quality can be stabilized.

請求項４の発明は、請求項１ないし請求項３の発明において、前記各支持体は、Ｓｉからなることを特徴とする。   According to a fourth aspect of the present invention, in the first to third aspects of the present invention, each of the supports is made of Si.

この発明によれば、マイクロマシニング技術などによってＳｉ基板を加工することによって前記各支持体を形成することができるので、前記各支持体を低コストで高精度に形成することができる。   According to this invention, since each said support body can be formed by processing a Si substrate by a micromachining technique etc., each said support body can be formed with high precision at low cost.

請求項５の発明は、請求項１ないし請求項４の発明において、前記基板載置工程では、前記ステージとして前記各支持体のうち前記断熱用凹部の内底面の最外周部に配置された支持体が前記断熱用凹部の内側面と内底面との境界に接しているものを用いることを特徴とする。   According to a fifth aspect of the present invention, in the first to fourth aspects of the present invention, in the substrate mounting step, the support disposed as the stage on the outermost peripheral portion of the inner bottom surface of the heat insulating recess among the supports. The body is in contact with the boundary between the inner surface and the inner bottom surface of the heat insulating recess.

この発明によれば、前記基板載置工程において前記基板を吸着する際に前記基板をより安定して支持することができる。   According to this invention, the substrate can be more stably supported when the substrate is sucked in the substrate placing step.

請求項１の発明は、熱伝導性を有する基板上に複数個のチップを実装するにあたって、基板やチップの特性を劣化させることなく実装することが可能になるという効果がある。   According to the first aspect of the present invention, in mounting a plurality of chips on a substrate having thermal conductivity, there is an effect that it is possible to mount without deteriorating the characteristics of the substrate and the chips.

実施形態１の実装方法の説明図である。It is explanatory drawing of the mounting method of Embodiment 1. FIG. 同上における発光装置の概略断面図である。It is a schematic sectional drawing of the light-emitting device in the same as the above. 同上における発光装置の概略分解斜視図である。It is a general | schematic disassembled perspective view of the light-emitting device same as the above. 同上におけるＬＥＤ搭載用基板を示し、（ａ）は概略平面図、（ｂ）は概略下面図である。The board | substrate for LED mounting in the same as the above is shown, (a) is a schematic plan view, (b) is a schematic bottom view. 同上における中間層基板を示し、（ａ）は概略平面図、（ｂ）は概略下面図である。The intermediate | middle layer board | substrate in the same as the above is shown, (a) is a schematic plan view, (b) is a schematic bottom view. 同上における素子形成基板を示し、（ａ）は概略平面図、（ｂ）は概略下面図、（ｃ）は（ｂ）のＡ−Ｂ−Ｃ概略断面図である。The element formation board | substrate in the same as the above is shown, (a) is a schematic plan view, (b) is a schematic bottom view, and (c) is an A-B-C schematic cross-sectional view of (b). 実施形態２の実装方法の説明図である。It is explanatory drawing of the mounting method of Embodiment 2. FIG. 実施形態３の実装方法の説明図である。It is explanatory drawing of the mounting method of Embodiment 3. FIG. 実施形態４の実装方法の説明図である。It is explanatory drawing of the mounting method of Embodiment 4.

（実施形態１）
以下では、本実施形態の実装方法を適用して製造するデバイスの一例であってチップとしてＬＥＤチップを備えた発光装置について図２〜図６に基づいて説明し、その後、本実施形態の実装方法について図１に基づいて説明する。 (Embodiment 1)
Hereinafter, a light emitting device that is an example of a device manufactured by applying the mounting method of the present embodiment and includes an LED chip as a chip will be described with reference to FIGS. 2 to 6, and then the mounting method of the present embodiment. Will be described with reference to FIG.

発光装置は、可視光（例えば、赤色光、緑色光、青色光など）を放射する１つのＬＥＤチップ１と、ＬＥＤチップ１を収納する収納凹所２ａが一表面に形成され収納凹所２ａの内底面にＬＥＤチップ１が実装された実装基板２と、実装基板２の上記一表面側において収納凹所２ａを閉塞する形で実装基板２に固着された透光性部材３と、実装基板２に設けられＬＥＤチップ１から放射された光を検出する光検出素子４と、実装基板２に設けられ光検出素子４の温度を検出する温度検出素子５と、実装基板２の収納凹所２ａに充填された透光性の封止材料（例えば、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂、ガラスなど）からなりＬＥＤチップ１および当該ＬＥＤチップ１に接続されたボンディングワイヤ１４を封止した封止部６と備えている。ここで、実装基板２は、上記一表面側において収納凹所２ａの周部から内方へ突出した庇状の突出部２ｃを有しており、当該突出部２ｃに光検出素子４が設けられている。なお、この発光装置は、実装基板２と透光性部材３とで、ＬＥＤチップ１が収納されたパッケージ１０を構成しているが、透光性部材３は、必ずしも設けなくてもよく、必要に応じて適宜設ければよい。   In the light emitting device, one LED chip 1 that emits visible light (for example, red light, green light, blue light, and the like) and a storage recess 2a that stores the LED chip 1 are formed on one surface. A mounting substrate 2 on which an LED chip 1 is mounted on the inner bottom surface, a translucent member 3 fixed to the mounting substrate 2 so as to close the housing recess 2a on the one surface side of the mounting substrate 2, and a mounting substrate 2 A light detecting element 4 for detecting light emitted from the LED chip 1, a temperature detecting element 5 for detecting the temperature of the light detecting element 4 provided on the mounting substrate 2, and a housing recess 2 a of the mounting substrate 2. An LED chip 1 made of a light-transmitting sealing material (for example, a silicone resin, an acrylic resin, an epoxy resin, a polycarbonate resin, glass, etc.) and a bonding wire 14 connected to the LED chip 1 are used. It includes a sealing portion 6 which seals. Here, the mounting substrate 2 has a hook-like protrusion 2c protruding inward from the peripheral portion of the housing recess 2a on the one surface side, and the light detection element 4 is provided on the protrusion 2c. ing. In this light emitting device, the mounting substrate 2 and the translucent member 3 constitute a package 10 in which the LED chip 1 is housed. However, the translucent member 3 is not necessarily provided and is necessary. Depending on the situation, it may be provided as appropriate.

実装基板２は、ＬＥＤチップ１が一表面側に搭載される矩形板状のＬＥＤ搭載用基板２０と、ＬＥＤ搭載用基板２０の上記一表面側に対向配置され円形状の光取出窓４１が形成されるとともに光検出素子４および温度検出素子５が形成された素子形成基板４０と、ＬＥＤ搭載用基板２０と素子形成基板４０との間に介在し光取出窓４１に連通する矩形状の開口窓３１が形成された中間層基板３０とで構成されており、ＬＥＤ搭載用基板２０と中間層基板３０と素子形成基板４０とで囲まれた空間が上記収納凹所２ａを構成している。ここにおいて、ＬＥＤ搭載用基板２０、中間層基板３０および素子形成基板４０の外周形状は矩形状であり、中間層基板３０および素子形成基板４０はＬＥＤ搭載用基板２０と同じ外形寸法に形成されている。また、素子形成基板４０の厚み寸法はＬＥＤ搭載用基板２０および中間層基板３０の厚み寸法に比べて小さく設定されている。   The mounting substrate 2 includes a rectangular plate-shaped LED mounting substrate 20 on which the LED chip 1 is mounted on one surface side, and a circular light extraction window 41 formed to face the one surface side of the LED mounting substrate 20. In addition, an element forming substrate 40 on which the light detecting element 4 and the temperature detecting element 5 are formed, and a rectangular opening window that is interposed between the LED mounting substrate 20 and the element forming substrate 40 and communicates with the light extraction window 41. The space surrounded by the LED mounting substrate 20, the intermediate layer substrate 30, and the element forming substrate 40 constitutes the housing recess 2a. Here, the outer peripheral shape of the LED mounting substrate 20, the intermediate layer substrate 30, and the element forming substrate 40 is rectangular, and the intermediate layer substrate 30 and the element forming substrate 40 are formed to have the same outer dimensions as the LED mounting substrate 20. Yes. The thickness dimension of the element forming substrate 40 is set smaller than the thickness dimension of the LED mounting substrate 20 and the intermediate layer substrate 30.

上述の発光装置は、ＬＥＤ搭載用基板２０が、ＬＥＤチップ１が実装されるＬＥＤ実装部を構成し、中間層基板３０と素子形成基板４０とが、ＬＥＤ実装部においてＬＥＤチップ１が実装される領域の周部に設けられた壁部２ｂを構成し、素子形成基板４０において中間層基板３０の開口窓３１上に張り出した部位が、壁部２ｂの先端部から内方へ突出する突出部２ｃを構成している。   In the light emitting device described above, the LED mounting substrate 20 constitutes an LED mounting portion on which the LED chip 1 is mounted, and the intermediate layer substrate 30 and the element forming substrate 40 are mounted on the LED mounting portion. A portion 2c that constitutes the wall portion 2b provided in the peripheral portion of the region, and a portion of the element forming substrate 40 that protrudes over the opening window 31 of the intermediate layer substrate 30 protrudes inward from the tip portion of the wall portion 2b. Is configured.

上述のＬＥＤ搭載用基板２０、中間層基板３０、素子形成基板４０は、それぞれ、導電形がｎ形で主表面が（１００）面のシリコン基板２０ａ，３０ａ，４０ａを用いて形成してあり、中間層基板３０の内側面が、アルカリ系溶液（例えば、ＴＭＡＨ溶液、ＫＯＨ溶液など）を用いた異方性エッチングにより形成された（１１１）面により構成されており（つまり、中間層基板３０は、開口窓３１の開口面積がＬＥＤ搭載用基板２０から離れるにつれて徐々に大きくなっており）、ＬＥＤチップ１から放射された光を前方へ反射するミラー２ｄを構成している。要するに、上述の発光装置では、中間層基板３０がＬＥＤチップ１から側方へ放射された光を前方へ反射させる枠状のリフレクタを兼ねている。   The above-described LED mounting substrate 20, intermediate layer substrate 30, and element formation substrate 40 are formed using silicon substrates 20a, 30a, and 40a each having a conductivity type of n type and a main surface of (100). The inner side surface of the intermediate layer substrate 30 is constituted by a (111) plane formed by anisotropic etching using an alkaline solution (for example, TMAH solution, KOH solution, etc.) (that is, the intermediate layer substrate 30 is The opening area of the opening window 31 gradually increases as the distance from the LED mounting substrate 20 increases), thereby forming a mirror 2d that reflects light emitted from the LED chip 1 forward. In short, in the above-described light emitting device, the intermediate layer substrate 30 also serves as a frame-like reflector that reflects light emitted from the LED chip 1 to the side.

ＬＥＤ搭載用基板２０は、図２〜図４に示すように、シリコン基板２０ａの一表面側（図２における上面側）の中央部に、ＬＥＤチップ１の両電極それぞれと電気的に接続される２つの導体パターン２５ａ，２５ａが形成されている。また、ＬＥＤ搭載用基板２０は、シリコン基板２０ａの上記一表面側の４つの角部のうちの２箇所に、中間層基板３０に形成された貫通孔配線３４ｂ，３４ｂを介して光検出素子４と電気的に接続される導体パターン２５ｂ，２５ｂが形成され、他の２箇所に、中間層基板３０に形成された貫通孔配線３４ｃ，３４ｃを介して温度検出素子５と電気的に接続される導体パターン２５ｃ，２５ｃが形成されており、各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ，２５ｃ，２５ｃとシリコン基板２０ａの他表面側（図２における下面側）に形成された６つの外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ，２７ｃ，２７ｃとがそれぞれ貫通孔配線２４を介して電気的に接続されている。また、ＬＥＤ搭載用基板２０は、シリコン基板２０ａの上記一表面側に、中間層基板３０と接合するための４つの接合用金属層２９がシリコン基板２０ａの外周縁の各辺に沿って形成されている。   As shown in FIGS. 2 to 4, the LED mounting substrate 20 is electrically connected to each of both electrodes of the LED chip 1 at a central portion on one surface side (upper surface side in FIG. 2) of the silicon substrate 20 a. Two conductor patterns 25a and 25a are formed. In addition, the LED mounting substrate 20 is provided at two positions of the four corners on the one surface side of the silicon substrate 20a via the through-hole wirings 34b and 34b formed in the intermediate layer substrate 30. Are electrically connected to the temperature detecting element 5 through the through-hole wirings 34c and 34c formed in the intermediate layer substrate 30 at the other two locations. Conductor patterns 25c, 25c are formed, and each of the conductor patterns 25a, 25a, 25b, 25b, 25c, 25c and six external connection electrodes formed on the other surface side (the lower surface side in FIG. 2) of the silicon substrate 20a. 27a, 27a, 27b, 27b, 27c, and 27c are electrically connected through the through-hole wiring 24, respectively. In addition, the LED mounting substrate 20 has four bonding metal layers 29 for bonding to the intermediate layer substrate 30 formed on the one surface side of the silicon substrate 20a along each side of the outer peripheral edge of the silicon substrate 20a. ing.

ＬＥＤチップ１は、結晶成長用基板として導電性基板を用い厚み方向の両面に電極（図示せず）が形成された可視光ＬＥＤチップである。そこで、ＬＥＤ搭載用基板２０は、ＬＥＤチップ１が電気的に接続される２つの導体パターン２５ａ，２５ａのうちの一方の導体パターン２５ａを、ＬＥＤチップ１がダイボンディングされる矩形状のダイパッド部２５ａａと、ダイパッド部２５ａａに連続一体に形成され貫通孔配線２４との接続部位となる引き出し配線部２５ａｂとで構成してある。要するに、ＬＥＤチップ１は、上記一方の導体パターン２５ａのダイパッド部２５ａａにダイボンディングされており、ダイパッド部２５ａａ側の電極がダイパッド部２５ａａに接合されて電気的に接続され、光取り出し面側の電極がボンディングワイヤ１４を介して他方の導体パターン２５ａと電気的に接続されている。   The LED chip 1 is a visible light LED chip in which a conductive substrate is used as a crystal growth substrate and electrodes (not shown) are formed on both surfaces in the thickness direction. Therefore, the LED mounting substrate 20 has one of the two conductor patterns 25a, 25a to which the LED chip 1 is electrically connected, the rectangular die pad portion 25aa to which the LED chip 1 is die-bonded. And a lead-out wiring portion 25ab that is continuously formed integrally with the die pad portion 25aa and serves as a connection portion with the through-hole wiring 24. In short, the LED chip 1 is die-bonded to the die pad portion 25aa of the one conductor pattern 25a, and the electrode on the die pad portion 25aa side is joined to and electrically connected to the die pad portion 25aa, and the electrode on the light extraction surface side. Is electrically connected to the other conductor pattern 25 a via the bonding wire 14.

また、ＬＥＤ搭載用基板２０は、シリコン基板２０ａの上記他表面側の中央部に、シリコン基板２０ａよりも熱伝導率の高い金属材料からなる矩形状の放熱用パッド部２８が形成され、ダイパッド部２５ａａと放熱用パッド部２８とがシリコン基板２０ａよりも熱伝導率の高い金属材料（例えば、Ｃｕなど）からなる複数（本実施形態では、９つ）の円柱状のサーマルビア２６を介して熱的に結合されており、ＬＥＤチップ１で発生した熱が各サーマルビア２６および放熱用パッド部２８を介して放熱されるようになっている。   In addition, the LED mounting substrate 20 is formed with a rectangular heat radiation pad portion 28 made of a metal material having a higher thermal conductivity than the silicon substrate 20a at the central portion on the other surface side of the silicon substrate 20a. Heat is transmitted through a plurality of (in this embodiment, nine) cylindrical thermal vias 26 made of a metal material (for example, Cu) having a thermal conductivity higher than that of the silicon substrate 20a. The heat generated in the LED chip 1 is dissipated through the thermal vias 26 and the heat dissipating pad portions 28.

ところで、ＬＥＤ搭載用基板２０は、シリコン基板２０ａに、上述の６つの貫通孔配線２４それぞれが内側に形成される４つの貫通孔２２ａと、上述の９つのサーマルビア２６それぞれが内側に形成される９つの貫通孔２２ｂとが厚み方向に貫設され、シリコン基板２０ａの上記一表面と上記他表面と各貫通孔２２ａ，２２ｂの内面とに跨って熱酸化膜（シリコン酸化膜）からなる第１の絶縁膜２３が形成されており、各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ，２５ｃ，２５ｃ、各接合用金属層２９、各外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ，２７ｃ，２７ｃ、放熱用パッド部２８、各貫通孔配線２４および各サーマルビア２６がシリコン基板２０ａと電気的に絶縁されている。   By the way, the LED mounting substrate 20 is formed on the silicon substrate 20a with the four through holes 22a in which the six through-hole wirings 24 are formed inside and the nine thermal vias 26 in the inside. Nine through holes 22b are provided in the thickness direction, and are formed of a thermal oxide film (silicon oxide film) across the one surface of the silicon substrate 20a, the other surface, and the inner surfaces of the through holes 22a and 22b. Insulating film 23 is formed, each conductor pattern 25a, 25a, 25b, 25b, 25c, 25c, each joining metal layer 29, each external connection electrode 27a, 27a, 27b, 27b, 27c, 27c, heat dissipation. The pad portion 28, each through-hole wiring 24, and each thermal via 26 are electrically insulated from the silicon substrate 20a.

ここにおいて、各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ，２５ｃ，２５ｃ、各接合用金属層２９、各外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ，２７ｃ，２７ｃ、放熱用パッド部２８は、第１の絶縁膜２３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。ここで、ＬＥＤ搭載用基板２０は、シリコン基板２０ａの上記一表面側の各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ，２５ｃ，２５ｃと各接合用金属層２９とを同時に形成し、シリコン基板２０ａの上記他表面側の各外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ，２７ｃ，２７ｃと放熱用パッド部２８とを同時に形成してある。なお、ＬＥＤ搭載用基板２０は、第１の絶縁膜２３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。また、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と第１の絶縁膜２３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。また、貫通孔配線２４およびサーマルビア２６の材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉなどを採用してもよい。   Here, each conductor pattern 25a, 25a, 25b, 25b, 25c, 25c, each joining metal layer 29, each external connection electrode 27a, 27a, 27b, 27b, 27c, 27c, and the heat radiation pad portion 28 are The laminated film is composed of a Ti film formed on one insulating film 23 and an Au film formed on the Ti film. Here, the LED mounting substrate 20 simultaneously forms the conductor patterns 25a, 25a, 25b, 25b, 25c, 25c on the one surface side of the silicon substrate 20a and the metal layers 29 for bonding, and the silicon substrate 20a. The external connection electrodes 27a, 27a, 27b, 27b, 27c, 27c and the heat radiation pad portion 28 on the other surface side are formed at the same time. The LED mounting substrate 20 is set such that the thickness of the Ti film on the first insulating film 23 is set to 15 to 50 nm, and the thickness of the Au film on the Ti film is set to 500 nm. However, there is no particular limitation. Further, the material of each Au film is not limited to pure gold, and may be one added with impurities. Further, although a Ti film is interposed as an adhesion layer for improving adhesion between each Au film and the first insulating film 23, the material of the adhesion layer is not limited to Ti, for example, Cr, Nb, Zr TiN, TaN, etc. may be used. Moreover, although Cu is adopted as the material of the through-hole wiring 24 and the thermal via 26, it is not limited to Cu, and for example, Ni may be adopted.

中間層基板３０は、図２、図３および図５に示すように、シリコン基板３０ａの一表面側（図２における下面側）に、ＬＥＤ搭載用基板２０の４つの導体パターン２７ｂ，２７ｂ，２７ｃ，２７ｃと接合されて電気的に接続される４つの導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃが形成されるとともに、ＬＥＤ搭載用基板２０の４つの接合用金属層２９と接合される４つの接合用金属層３６が形成されている。また、中間層基板３０は、シリコン基板３０ａの他表面側（図２における上面側）に、貫通孔配線３４ｂ，３４ｂ，３４ｃ，３４ｃを介して導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃと電気的に接続される導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃが形成されるとともに、素子形成基板４０と接合するための接合用金属層３８が形成されている。   As shown in FIGS. 2, 3 and 5, the intermediate layer substrate 30 has four conductor patterns 27b, 27b, 27c of the LED mounting substrate 20 on one surface side (the lower surface side in FIG. 2) of the silicon substrate 30a. , 27c and four conductor patterns 35b, 35b, 35c, 35c that are electrically connected to each other, and four bonding patterns to be bonded to the four bonding metal layers 29 of the LED mounting substrate 20 A metal layer 36 is formed. Further, the intermediate layer substrate 30 is electrically connected to the conductive patterns 35b, 35b, 35c, and 35c on the other surface side (the upper surface side in FIG. 2) of the silicon substrate 30a via the through-hole wirings 34b, 34b, 34c, and 34c. Conductive patterns 37b, 37b, 37c, and 37c to be connected are formed, and a bonding metal layer 38 for bonding to the element forming substrate 40 is formed.

また、中間層基板３０は、上述の貫通孔配線３４ｂ，３４ｂ，３４ｃ，３４ｃそれぞれが内側に形成される４つの貫通孔３２がシリコン基板３０ａの厚み方向に貫設され、シリコン基板３０ａの上記一表面と上記他表面と各貫通孔３２の内面とに跨って熱酸化膜（シリコン酸化膜）からなる第２の絶縁膜３３が形成されており、各導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃ，３７ｂ，３７ｂ，３７ｃ，３７ｃおよび各接合用金属層３６，３８がシリコン基板３０ａと電気的に絶縁されている。各導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃ，３７ｂ，３７ｂ，３７ｃ，３７ｃおよび各接合用金属層３６，３８は、第２の絶縁膜３３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。   Further, in the intermediate layer substrate 30, four through holes 32 in which the above-described through hole wirings 34b, 34b, 34c, and 34c are respectively formed are penetrated in the thickness direction of the silicon substrate 30a. A second insulating film 33 made of a thermal oxide film (silicon oxide film) is formed across the surface, the other surface, and the inner surface of each through hole 32, and each conductor pattern 35b, 35b, 35c, 35c, 37b is formed. , 37b, 37c, 37c and the bonding metal layers 36, 38 are electrically insulated from the silicon substrate 30a. Each conductor pattern 35b, 35b, 35c, 35c, 37b, 37b, 37c, 37c and each bonding metal layer 36, 38 are formed on the Ti film formed on the second insulating film 33 and the Ti film. It is constituted by a laminated film with an Au film.

ここにおいて、中間層基板３０は、シリコン基板３０ａの上記一表面側の各導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃと各接合用金属層３６とを同時に形成し、シリコン基板３０ａの上記他表面側の各導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃと各接合用金属層３８とを同時に形成してある。なお、中間層基板３０は、第２の絶縁膜３３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここで、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と第２の絶縁膜３３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。また、貫通孔配線３４ｂ，３４ｂ，３４ｃ，３４ｃの材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉなどを採用してもよい。   Here, the intermediate layer substrate 30 simultaneously forms the conductor patterns 35b, 35b, 35c, 35c on the one surface side of the silicon substrate 30a and the bonding metal layer 36, and the other surface side of the silicon substrate 30a. Each conductor pattern 37b, 37b, 37c, 37c and each joining metal layer 38 are formed simultaneously. In the intermediate layer substrate 30, the thickness of the Ti film on the second insulating film 33 is set to 15 to 50 nm, and the thickness of the Au film on the Ti film is set to 500 nm. There is no particular limitation. Here, the material of each Au film is not limited to pure gold, and may be added with impurities. In addition, although a Ti film is interposed as an adhesion layer for improving adhesion between each Au film and the second insulating film 33, the material of the adhesion layer is not limited to Ti, for example, Cr, Nb, Zr TiN, TaN, etc. may be used. Moreover, although Cu is adopted as the material of the through-hole wirings 34b, 34b, 34c, 34c, not limited to Cu, for example, Ni may be adopted.

素子形成基板４０は、図２、図３および図６に示すように、シリコン基板４０ａの一表面側（図２における下面側）に、中間層基板３０の４つの導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃと接合されて電気的に接続される４つの導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２が形成されるとともに、中間層基板３０の各接合用金属層３８と接合される４つの接合用金属層４８が形成されている。 As shown in FIGS. 2, 3 and 6, the element formation substrate 40 has four conductor patterns 37 b, 37 b, 37 c, and 40 c of the intermediate layer substrate 30 on one surface side (lower surface side in FIG. 2) of the silicon substrate 40 a. Four conductor patterns 47b 1 , 47b 2 , 47c 1 , 47c 2 joined to and electrically connected to 37c are formed, and four joints joined to each joining metal layer 38 of the intermediate layer substrate 30 A metal layer 48 is formed.

ここにおいて、光検出素子４は、フォトダイオードにより構成されており、当該フォトダイオードのｐ形領域４ｂ１が導体パターン４７ｂ１と電気的に接続され、ｎ形領域４ｂ２（シリコン基板４０ａ）が導体パターン４７ｂ２と電気的に接続されている。また、温度検出素子５は、上記フォトダイオードと同じダイオード構造を有し且つ当該ダイオード構造への光入射を阻止する遮光構造を有するダイオードにより構成されており、ｐ形領域５ｃ１が導体パターン４７ｃ１と電気的に接続され、ｎ形領域５ｃ２（シリコン基板４０ａ）が導体パターン４７ｃ２と電気的に接続されている。ここで、光検出素子４と温度検出素子５とは、ｐ形領域４ｂ１，５ｃ１が同時に且つ同じサイズに形成され、不純物濃度が同じとなっており、絶縁分離部（図示せず）によって電気的に絶縁されている。また、温度検出素子５は、上記遮光構造として、シリコン基板４０ａの上記一表面側に形成されＬＥＤチップ１からの光入射を阻止する第１の金属膜（例えば、Ａｌ膜など）からなる第１の遮光膜４５と、シリコン基板４０ａの上記他表面側に形成され外部からの光入射を阻止する第２の金属膜（例えば、Ａｌ膜など）からなる第２の遮光膜４６とを備えている。なお、第１の遮光膜４５は、シリコン基板４０ａの上記一表面側において当該第１の遮光膜４５の直下に形成されたシリコン酸化膜からなる第３の絶縁膜４４により導体パターン４７ｃ１と電気的に絶縁され、第２の遮光膜４６は、シリコン基板４０ａの上記他表面側に形成されたシリコン酸化膜からなる第４の絶縁膜４９によりシリコン基板４０ａと電気的に絶縁されている。 Here, the light detection element 4 is constituted by a photodiode, the p-type region 4b 1 of the photodiode is electrically connected to the conductor pattern 47b 1, and the n-type region 4b 2 (silicon substrate 40a) is a conductor. It is electrically connected to the pattern 47b 2. The temperature detecting element 5 is composed of a diode having the same diode structure as that of the photodiode and having a light blocking structure for preventing light from entering the diode structure, and the p-type region 5c 1 is a conductor pattern 47c 1. The n-type region 5c 2 (silicon substrate 40a) is electrically connected to the conductor pattern 47c 2 . Here, in the photodetecting element 4 and the temperature detecting element 5, the p-type regions 4b 1 and 5c 1 are formed at the same time and in the same size, and have the same impurity concentration, and are separated by an insulating isolation part (not shown). It is electrically insulated. The temperature detecting element 5 is a first metal film (for example, an Al film) that is formed on the one surface side of the silicon substrate 40a and blocks light from the LED chip 1 as the light shielding structure. And a second light-shielding film 46 made of a second metal film (for example, an Al film) that is formed on the other surface side of the silicon substrate 40a and prevents light from entering from the outside. . The first light-shielding film 45, the third insulating film 44 by a conductor pattern 47c 1 and the electric made of a silicon oxide film which is formed directly below of the first light shielding film 45 in the first surface side of the silicon substrate 40a The second light shielding film 46 is electrically insulated from the silicon substrate 40a by a fourth insulating film 49 made of a silicon oxide film formed on the other surface side of the silicon substrate 40a.

また、素子形成基板４０は、シリコン基板４０ａの上記一表面側にシリコン酸化膜からなる第５の絶縁膜４３が形成されており、当該第５の絶縁膜４３が上記フォトダイオードの反射防止膜を兼ねている。また、素子形成基板４０の光検出素子４は、上述の導体パターン４７ｂ１，４７ｂ２が、第５の絶縁膜４３に形成したコンタクトホールを通してｐ形領域４ｂ１、ｎ形領域４ｂ２と電気的に接続され、温度検出素子５は、上述の導体パターン４７ｃ１，４７ｃ２が、第５の絶縁膜４３に形成したコンタクトホールを通してｐ形領域５ｃ１、ｎ形領域５ｃ２と電気的に接続されている。ここにおいて、各導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２および各接合用金属層４８は、第５の絶縁膜４３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されており、同時に形成してある。なお、素子形成基板４０は、第５の絶縁膜４３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここで、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と第５の絶縁膜４３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。 The element formation substrate 40 has a fifth insulating film 43 made of a silicon oxide film formed on the one surface side of the silicon substrate 40a. The fifth insulating film 43 serves as an antireflection film for the photodiode. Also serves as. In addition, the light detection element 4 of the element formation substrate 40 is electrically connected to the p-type region 4b 1 and the n-type region 4b 2 through the contact holes formed by the conductor patterns 47b 1 and 47b 2 in the fifth insulating film 43. The temperature detection element 5 is electrically connected to the p-type region 5c 1 and the n-type region 5c 2 through the contact holes formed in the fifth insulating film 43 by the above-described conductor patterns 47c 1 and 47c 2. ing. Here, each of the conductor patterns 47b 1 , 47b 2 , 47c 1 , 47c 2 and each bonding metal layer 48 includes a Ti film formed on the fifth insulating film 43 and an Au film formed on the Ti film. Are formed at the same time. In the element formation substrate 40, the film thickness of the Ti film on the fifth insulating film 43 is set to 15 to 50 nm, and the film thickness of the Au film on the Ti film is set to 500 nm. There is no particular limitation. Here, the material of each Au film is not limited to pure gold, and may be added with impurities. In addition, although a Ti film is interposed as an adhesion layer for improving adhesion between each Au film and the fifth insulating film 43, the material of the adhesion layer is not limited to Ti, for example, Cr, Nb, Zr TiN, TaN, etc. may be used.

上述の実装基板２の形成にあたっては、例えば、光検出素子４、温度検出素子５、第５の絶縁膜４３、各導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２、および各接合用金属層４８などが形成されたシリコン基板４０ａと中間層基板３０とを低温での直接接合が可能な常温接合法などにより接合する第１の接合工程を行った後、シリコン基板４０ａを所望の厚みまで研磨する研磨工程を行い、その後、誘導結合プラズマ（ＩＣＰ）型のドライエッチング装置などを用いてシリコン基板４０ａに光取出窓４１を形成する光取出窓形成工程を行うことで素子形成基板４０を完成させてから、ＬＥＤチップ１が実装されボンディングワイヤ１４の結線が行われたＬＥＤ搭載用基板２０と中間層基板３０とを常温接合法などにより接合する第２の接合工程を行うようにすればよい。なお、常温接合法では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する。 In forming the mounting substrate 2 described above, for example, the light detection element 4, the temperature detection element 5, the fifth insulating film 43, the respective conductor patterns 47b 1 , 47b 2 , 47c 1 , 47c 2 , and the respective bonding metal layers After performing a first bonding step of bonding the silicon substrate 40a formed with 48 and the intermediate layer substrate 30 by a room temperature bonding method capable of direct bonding at a low temperature, the silicon substrate 40a is polished to a desired thickness. The element formation substrate 40 is completed by performing a light extraction window forming step of forming a light extraction window 41 on the silicon substrate 40a using an inductively coupled plasma (ICP) type dry etching apparatus or the like. After that, the LED mounting substrate 20 on which the LED chip 1 is mounted and the bonding wire 14 is connected is bonded to the intermediate layer substrate 30 by a room temperature bonding method or the like. It may be performed a second bonding step that. In the normal temperature bonding method, the bonding surfaces are contacted with each other after the bonding surfaces are cleaned and activated by irradiating the bonding surfaces with argon plasma, ion beam or atomic beam in vacuum before bonding. And bond directly at room temperature.

上述の第１の接合工程では、シリコン基板４０ａの上記一表面側の各接合用金属層４８と中間層基板３０の各接合用金属層３８とが接合されるとともに、シリコン基板４０ａの上記一表面側の導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２と中間層基板３０の導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃとが接合され電気的に接続される。ここで、導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２と導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃとの接合部位は、貫通孔配線３４ｂ，３４ｂ，３４ｃ，３４ｃに重なる領域からずらしてあるので、導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２と導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃとの互いの接合表面の平坦度を高めることができ、接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、第２の接合工程では、ＬＥＤ搭載用基板２０の各接合用金属層２９と中間層基板３０の各接合用金属層３６とが接合されるとともに、ＬＥＤ搭載用基板２０の４つの角部の導体パターン２５ｂ，２５ｂ，２５ｃ，２５ｃと中間層基板３０の導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃとが接合され電気的に接続される。ここで、上述の発光装置では、導体パターン２５ｂ，２５ｂ，２５ｃ，２５ｃと導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃとの接合部位を、貫通孔配線２４に重なる領域および貫通孔配線３４ｂ，３４ｂ，３４ｃ，３４ｃに重なる領域からずらしてあるので、導体パターン２５ｂ，２５ｂ，２５ｃ，２５ｃと導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃとの互いの接合表面の平坦度を高めることができ、接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、上述のように第１の接合工程および第２の接合工程で採用している常温接合法では、各接合表面の清浄化・活性化を行ってから、常温下で適宜の荷重を印加しいているが、常温下に限らず、例えば、第１の接合工程では光検出素子４および温度検出素子５へ熱ダメージが生じない温度、第２の接合工程ではＬＥＤチップ１へ熱ダメージが生じない温度（ＬＥＤチップ１のジャンクション温度が最大ジャンクション温度を超えない温度）であれば、加熱条件下（例えば、８０℃〜１００℃程度に加熱した条件下）において適宜の荷重を印加するようにしてもよく、加熱条件下において適宜の荷重を印加して接合することで接合信頼性をより一層高めることが可能となる。 In the first bonding step, each bonding metal layer 48 on the one surface side of the silicon substrate 40a and each bonding metal layer 38 on the intermediate layer substrate 30 are bonded, and the one surface of the silicon substrate 40a. The side conductor patterns 47b 1 , 47b 2 , 47c 1 , 47c 2 and the conductor patterns 37b, 37b, 37c, 37c of the intermediate layer substrate 30 are joined and electrically connected. Here, the joint portions of the conductor patterns 47b 1 , 47b 2 , 47c 1 , 47c 2 and the conductor patterns 37b, 37b, 37c, 37c are shifted from the region overlapping the through-hole wirings 34b, 34b, 34c, 34c. The flatness of the bonding surfaces of the conductor patterns 47b 1 , 47b 2 , 47c 1 , 47c 2 and the conductor patterns 37b, 37b, 37c, 37c can be increased, the bonding yield can be increased and the bonding reliability can be increased. Can be increased. In the second bonding step, each bonding metal layer 29 of the LED mounting substrate 20 and each bonding metal layer 36 of the intermediate layer substrate 30 are bonded, and four corners of the LED mounting substrate 20 are also bonded. The conductor patterns 25b, 25b, 25c and 25c are joined to and electrically connected to the conductor patterns 35b, 35b, 35c and 35c of the intermediate layer substrate 30. Here, in the above-described light emitting device, the region where the conductor patterns 25b, 25b, 25c, and 25c and the conductor patterns 35b, 35b, 35c, and 35c are joined to the through hole wiring 24 and the through hole wirings 34b, 34b, and 34c. , 34c is shifted from the region overlapping with 34c, the flatness of the bonding surfaces of the conductor patterns 25b, 25b, 25c, 25c and the conductor patterns 35b, 35b, 35c, 35c can be increased, and the bonding yield can be increased. In addition, the bonding reliability can be improved. In the room temperature bonding method employed in the first bonding process and the second bonding process as described above, an appropriate load is applied at room temperature after cleaning and activating each bonding surface. However, the temperature is not limited to room temperature. For example, the temperature at which the photodetection element 4 and the temperature detection element 5 are not thermally damaged in the first bonding process, and the LED chip 1 is not thermally damaged in the second bonding process. If it is temperature (the temperature at which the junction temperature of the LED chip 1 does not exceed the maximum junction temperature), an appropriate load may be applied under heating conditions (for example, conditions of heating to about 80 ° C. to 100 ° C.). Well, it is possible to further improve the bonding reliability by applying an appropriate load under heating conditions for bonding.

また、上述の透光性部材３は、透光性材料（例えば、ガラス、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂など）からなる透光性基板を用いて形成してある。ここで、透光性部材３は、実装基板２と同じ外周形状の矩形板状に形成されており、実装基板２側とは反対の光取り出し面に、ＬＥＤチップ１から放射された光の全反射を抑制する微細凹凸構造が形成されている。ここにおいて、透光性部材３の光取り出し面に形成する微細凹凸構造は、多数の微細な凹部が２次元周期構造を有するように形成されている。なお、上述の微細凹凸構造は、例えば、レーザ加工技術やエッチング技術やインプリントリソグラフィ技術などを利用して形成すればよい。また、微細凹凸構造の周期は、ＬＥＤチップ１の発光ピーク波長の１／４〜１００倍程度の範囲で適宜設定すればよい。   Further, the above-described translucent member 3 is formed using a translucent substrate made of a translucent material (for example, glass, silicone resin, acrylic resin, epoxy resin, polycarbonate resin, or the like). Here, the translucent member 3 is formed in a rectangular plate shape having the same outer peripheral shape as the mounting substrate 2, and all of the light emitted from the LED chip 1 is formed on the light extraction surface opposite to the mounting substrate 2 side. A fine concavo-convex structure that suppresses reflection is formed. Here, the fine concavo-convex structure formed on the light extraction surface of the translucent member 3 is formed such that many fine concave portions have a two-dimensional periodic structure. The fine concavo-convex structure described above may be formed using, for example, a laser processing technique, an etching technique, an imprint lithography technique, or the like. The period of the fine concavo-convex structure may be set as appropriate within a range of about ¼ to 100 times the emission peak wavelength of the LED chip 1.

以上説明した発光装置では、ＬＥＤチップ１が収納されたパッケージ１０に、ＬＥＤチップ１から放射される光を検出する光検出素子４と、光検出素子４の温度を検出する温度検出素子５とが設けられ、光検出素子４が、上記フォトダイオードにより構成され、温度検出素子５が、上記フォトダイオードと同じダイオード構造を有し且つ当該ダイオード構造への光入射を阻止する遮光構造を有するダイオードにより構成されているので、光検出素子４の出力から温度検出素子５の出力を減算することにより、光検出素子４の出力信号から当該光検出素子４の温度に起因したノイズを除去することができ、Ｓ／Ｎ比が高くなるから、光検出素子４の検出精度を高めることが可能となる。   In the light emitting device described above, the light detection element 4 that detects light emitted from the LED chip 1 and the temperature detection element 5 that detects the temperature of the light detection element 4 are included in the package 10 in which the LED chip 1 is housed. Provided, the light detecting element 4 is constituted by the photodiode, and the temperature detecting element 5 is constituted by a diode having the same diode structure as that of the photodiode and having a light blocking structure for preventing light from entering the diode structure. Therefore, by subtracting the output of the temperature detection element 5 from the output of the light detection element 4, noise due to the temperature of the light detection element 4 can be removed from the output signal of the light detection element 4, Since the S / N ratio is increased, the detection accuracy of the light detection element 4 can be increased.

上述の発光装置の製造にあたっては、上述の各シリコン基板２０ａ，３０ａ，４０ａとして、それぞれＬＥＤ搭載用基板２０、中間層基板３０、素子形成基板４０を多数形成可能なシリコンウェハを用いるとともに、上述の透光性基板として透光性部材３を多数形成可能なウェハ状のもの（透光性ウェハ）を用い、上述の第１の接合工程、研磨工程、光取出窓形成工程、第２の接合工程、実装基板２の収納凹所２ａに封止樹脂を充填して封止部６を形成する封止部形成工程、封止部形成工程の後で実装基板２と透光性部材３とを接合する第３の接合工程などの各工程をウェハレベルで行うことでウェハレベルパッケージ構造体を形成してから、ダイシング工程により実装基板２のサイズに分割されている。したがって、ＬＥＤ搭載用基板２０と中間層基板３０と素子形成基板４０と透光性部材３とが同じ外形サイズとなり、小型のパッケージ１０を実現できるとともに、製造が容易になる。また、中間層基板３０におけるミラー２ｄと素子形成基板４０における光検出素子４との相対的な位置精度を高めることができ、ＬＥＤチップ１から側方へ放射された光がミラー２ｄにより反射されて光検出素子４へ導かれる。   In the manufacture of the light emitting device described above, a silicon wafer capable of forming a large number of LED mounting substrates 20, intermediate layer substrates 30, and element forming substrates 40 is used as the silicon substrates 20a, 30a, and 40a described above. Using the wafer-like thing (translucent wafer) which can form many translucent members 3 as a translucent board | substrate, the above-mentioned 1st joining process, grinding | polishing process, light extraction window formation process, 2nd joining process Then, the mounting substrate 2 and the translucent member 3 are joined after the sealing portion forming step of filling the housing recess 2a of the mounting substrate 2 with the sealing resin to form the sealing portion 6 and the sealing portion forming step. The wafer level package structure is formed by performing each process such as the third bonding process to be performed at the wafer level, and then divided into the size of the mounting substrate 2 by the dicing process. Therefore, the LED mounting substrate 20, the intermediate layer substrate 30, the element formation substrate 40, and the translucent member 3 have the same outer size, so that a small package 10 can be realized and manufacturing is facilitated. Further, the relative positional accuracy between the mirror 2d on the intermediate layer substrate 30 and the light detecting element 4 on the element forming substrate 40 can be improved, and the light emitted from the LED chip 1 to the side is reflected by the mirror 2d. It is guided to the light detection element 4.

ところで、本実施形態の実装方法は、上述のＬＥＤ搭載用基板２０を多数形成したシリコンウェハからなるウェハ２００（図１参照）が熱伝導性を有する基板を構成しており、当該ウェハ２００に複数個のＬＥＤチップ１を実装する実装方法に関する。   By the way, in the mounting method of this embodiment, a wafer 200 (see FIG. 1) made of a silicon wafer on which a large number of LED mounting substrates 20 are formed constitutes a substrate having thermal conductivity, and a plurality of wafers 200 are formed on the wafer 200. The present invention relates to a mounting method for mounting individual LED chips 1.

本実施形態の実装方法は、ダイボンド装置のステージ１１０（図１参照）の表面側に基板たるウェハ２００を載置する基板載置工程と、チップたるＬＥＤチップ１とステージ１１０の表面側に載置されたウェハ２００との互いの接合面を接触させＬＥＤチップ１側から加熱することによりＬＥＤチップ１とウェハ２００との互いの接合面を加熱して両者を接合させる接合工程とを備え、基板載置工程においては、ウェハ２００とステージ１１０との間に空気層からなる断熱層１１３が介在する形でウェハ２００をステージ１１０の表面側に載置する。   The mounting method according to the present embodiment includes a substrate placing step of placing a wafer 200 as a substrate on the surface side of a stage 110 (see FIG. 1) of a die bonding apparatus, and placing the LED chip 1 as a chip and the surface side of the stage 110. A bonding step of bringing the bonding surfaces of the wafer 200 and the wafer 200 into contact with each other and heating from the LED chip 1 side to heat the bonding surfaces of the LED chip 1 and the wafer 200 to bond them together. In the placing step, the wafer 200 is placed on the surface side of the stage 110 with a heat insulating layer 113 made of an air layer interposed between the wafer 200 and the stage 110.

ところで、本実施形態では、ＬＥＤチップ１として、チップサイズが０．３ｍｍ□で厚み方向の両面に上記電極が形成されたものを用いており、裏面側（ウェハ２００に近い側）の電極１１からなるチップ側接合用電極がＡｕＳｎにより形成されている。なお、ＬＥＤチップ１のチップサイズは、０．３ｍｍ□に限らず、例えば、１ｍｍ□でもよい。   By the way, in this embodiment, the LED chip 1 is a chip having a chip size of 0.3 mm □ and having the electrodes formed on both surfaces in the thickness direction. From the electrode 11 on the back surface side (side closer to the wafer 200). The chip side bonding electrode is formed of AuSn. The chip size of the LED chip 1 is not limited to 0.3 mm □, and may be 1 mm □, for example.

また、ウェハ２００は、直径が１５０ｍｍ、厚みが５２５μｍのシリコンウェハを用いて形成されており、ウェハ２００における各ＬＥＤチップ１それぞれの接合予定領域（搭載位置）には、基板側接合用電極として上述のダイパッド部２５ａａ（図２参照）が形成されている。ここにおいて、ダイパッド部２５ａａは、Ｔｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層構造を有しており、表面側の部位がＡｕにより形成されている。なお、ダイパッド部２５ａａは、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。また、本実施形態では、Ａｕ膜直下に密着性改善用の密着層としてＴｉ膜を設けてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。また、基板として、直径が１５０ｍｍ、厚みが５２５μｍのシリコンウェハを用いて形成したウェハを例示したが、シリコンウェハのサイズや厚みは特に限定するものではなく、例えば、直径が５０〜１５０ｍｍ、厚みが２００〜５２５μｍ程度のシリコンウェハを用いればよい。   Further, the wafer 200 is formed using a silicon wafer having a diameter of 150 mm and a thickness of 525 μm, and the above-described bonding side region (mounting position) of each LED chip 1 on the wafer 200 is used as a substrate-side bonding electrode. The die pad portion 25aa (see FIG. 2) is formed. Here, the die pad portion 25aa has a laminated structure of a Ti film and an Au film formed on the Ti film, and a portion on the surface side is formed of Au. In the die pad portion 25aa, the thickness of the Ti film is set to 15 to 50 nm and the thickness of the Au film is set to 500 nm. However, these numerical values are merely examples and are not particularly limited. Further, in this embodiment, a Ti film is provided immediately below the Au film as an adhesion improving adhesion layer, but the material of the adhesion layer is not limited to Ti, and for example, Cr, Nb, Zr, TiN, TaN, etc. Good. Moreover, although the wafer formed using the silicon wafer whose diameter is 150 mm and thickness is 525 micrometers was illustrated as a board | substrate, the size and thickness of a silicon wafer are not specifically limited, For example, a diameter is 50-150 mm and thickness is. A silicon wafer of about 200 to 525 μm may be used.

また、ステージ１１０は、上記表面側にウェハ２００の直径よりも内径が小さな円形状の断熱用凹部１１１が形成されており、断熱用凹部１１１内の空気層が上述の断熱層１１３となる。ここで、断熱用凹部１１１の内径は１４０ｍｍ、深さを１ｍｍに設定してある。なお、ステージ１１０の断熱用凹部１１１の内径や深さは特に限定するものではなく、上述の基板のサイズに応じて、適宜設定すればよい。   Further, the stage 110 has a circular heat-insulating recess 111 having an inner diameter smaller than the diameter of the wafer 200 on the surface side, and the air layer in the heat-insulating recess 111 becomes the above-described heat-insulating layer 113. Here, the inner diameter of the heat insulating recess 111 is set to 140 mm and the depth is set to 1 mm. The inner diameter and depth of the heat insulating recess 111 of the stage 110 are not particularly limited, and may be set as appropriate according to the size of the substrate.

また、上述のステージ１１０には、上記表面側に載置される対象物を吸着するための複数の吸気孔１１４が断熱用凹部１１１の周部に形成されており、ウェハ２００がステージ１１０の上記表面に吸着されるようになっている。   The stage 110 has a plurality of air intake holes 114 formed in the periphery of the heat-insulating recess 111 for adsorbing the object placed on the surface side, and the wafer 200 is formed on the stage 110. It is adsorbed on the surface.

また、上述の基板載置工程では、ウェハ２００とステージ１１０の上記表面に形成された断熱用凹部１１１の内底面との間にウェハ２００側の先端部が尖りウェハ２００を支持する複数の錘状（例えば、四角錘状）の支持体１２０を介在させてウェハ２００をステージ１１０の上記表面側に載置するようにしている。ここにおいて、支持体１２０は、接合工程時のウェハ２００の撓みを抑制するために設けてある。   Further, in the above-described substrate mounting step, a plurality of weights that support the wafer 200 with a pointed tip on the wafer 200 side between the wafer 200 and the inner bottom surface of the heat-insulating recess 111 formed on the surface of the stage 110. The wafer 200 is placed on the surface side of the stage 110 with a support 120 having a (for example, a quadrangular pyramid shape) interposed therebetween. Here, the support body 120 is provided in order to suppress the bending of the wafer 200 during the bonding process.

また、本実施形態では、各支持体１２０の数や配置は特に限定するものではないが、接合工程において吸着コレット１５０からの熱が伝熱されにくい位置に配置してある（なお、図１における実線の矢印は、吸着コレット１５０から熱放射された赤外線を模式的に示し、同図における破線の矢印はウェハ２００から放熱される熱の流れを模式的に示している）。また、本実施形態では、各支持体１２０がＳｉからなるので、マイクロマシニング技術などによってＳｉ基板を加工することによって支持体１２０を形成することができるから、各支持体１２０をガラスやセラミックにより形成する場合に比べて、低コストで高精度に形成することができる。   In the present embodiment, the number and arrangement of the respective supports 120 are not particularly limited, but are arranged at positions where heat from the adsorption collet 150 is difficult to be transferred in the joining process (in FIG. 1). The solid line arrow schematically shows the infrared rays thermally radiated from the adsorption collet 150, and the broken line arrow in the figure schematically shows the flow of heat radiated from the wafer 200). In the present embodiment, since each support 120 is made of Si, the support 120 can be formed by processing a Si substrate by a micromachining technique or the like. Therefore, each support 120 is formed of glass or ceramic. Compared to the case, it can be formed with high accuracy at low cost.

接合工程では、ＬＥＤチップ１とウェハ２００とを近づけて互いの接合面を接触させＬＥＤチップ１側から加熱することによりＬＥＤチップ１とウェハ２００との互いの接合面を加熱して両者を接合させる。具体的には、ＬＥＤチップ１では上述のチップ側接合用電極の表面が接合面を構成し、ウェハ２００では上述の基板側接合用電極が接合面を構成しており、ＬＥＤチップ１のチップ側接合用電極とウェハ２００の基板側接合用電極とを共晶接合させるようにしている。ここにおいて、接合工程では、ダイボンド装置のヘッド（ボンディングヘッド）１４０の設けられた吸着コレット１５０によりＬＥＤチップ１を吸着保持してヘッド１４０のヒータ（図示せず）により吸着コレット１５０を介してＬＥＤチップ１を規定の接合温度（例えば、チップ側接合用電極の材料であるＡｕＳｎの溶融温度よりも高い温度）に加熱した状態で、ＬＥＤチップ１のチップ側接合用電極とウェハ２００の基板側接合用電極との接合面同士を接触させ、ヘッド１４０側からＬＥＤチップ１に適宜の圧力（例えば、２〜５０ｋｇ／ｃｍ２）を規定時間（例えば、１０秒程度）だけ印加することにより、厚み方向において重なり合っているチップ側接合用電極と基板側接合用電極とを共晶接合させる過程をウェハ２００に実装するＬＥＤチップ１の個数に応じて繰り返し行う。なお、チップ側接合用電極および基板側接合用電極それぞれの材料は特に限定するものではなく、チップ側接合用電極と基板側接合用電極との接合も直接接合であればよく、共晶接合に限定するものではない。また、接合工程において、ＬＥＤチップ１の加熱は、ＬＥＤチップ１とウェハ２００との互いの接合面を接触させてから行うようにしてもよい。 In the bonding step, the LED chip 1 and the wafer 200 are brought close to each other and brought into contact with each other to be heated from the LED chip 1 side, thereby heating the mutual bonding surfaces of the LED chip 1 and the wafer 200 to bond them together. . Specifically, in the LED chip 1, the surface of the above-mentioned chip-side bonding electrode forms a bonding surface, and in the wafer 200, the above-mentioned substrate-side bonding electrode forms a bonding surface. The bonding electrode and the substrate-side bonding electrode of the wafer 200 are eutectic bonded. Here, in the bonding process, the LED chip 1 is sucked and held by the suction collet 150 provided with the head (bonding head) 140 of the die bonding apparatus, and the LED chip is passed through the suction collet 150 by the heater (not shown) of the head 140. 1 is heated to a prescribed bonding temperature (for example, a temperature higher than the melting temperature of AuSn, which is a material of the chip-side bonding electrode), and is used for bonding the chip-side bonding electrode of the LED chip 1 and the substrate 200 of the wafer 200 In the thickness direction, the bonding surfaces with the electrodes are brought into contact with each other and an appropriate pressure (for example, 2 to 50 kg / cm 2 ) is applied to the LED chip 1 from the head 140 side for a specified time (for example, about 10 seconds). A process of eutectic bonding of the overlapping chip side bonding electrode and substrate side bonding electrode is mounted on the wafer 200. Repeated according to the number of LED chips 1. Note that the material for each of the chip-side bonding electrode and the substrate-side bonding electrode is not particularly limited, and the bonding between the chip-side bonding electrode and the substrate-side bonding electrode may be direct bonding. It is not limited. In the bonding step, the LED chip 1 may be heated after the bonding surfaces of the LED chip 1 and the wafer 200 are brought into contact with each other.

ところで、上述の実装方法では、吸着コレット１５０として、セラミック（例えば、窒化アルミニウムなど）により形成されるとともにＬＥＤチップ１の吸着部位１５１を含む第１の平面Ｐ１とＬＥＤチップ１における接合面を含む第２の平面Ｐ２との間で第１の平面Ｐ１および第２の平面Ｐ２に平行な仮想平面ＶＰ（本実施形態では、第１の平面Ｐ１と同一平面）上に表面が位置する熱放射領域１５２を吸着部位１５１の周囲に設けたものを用い、ＬＥＤチップ１を介するウェハ２００の加熱に加えて熱放射領域１５２からの熱放射によりウェハ２００を加熱するようにしている（なお、上述のように図１における実線の矢印は、熱放射領域１０２から熱放射された赤外線を模式的に示している）。   By the way, in the mounting method described above, the suction collet 150 is formed of ceramic (for example, aluminum nitride) and includes a first plane P1 including the suction portion 151 of the LED chip 1 and a bonding surface in the LED chip 1. The thermal radiation region 152 whose surface is located on a virtual plane VP (in the present embodiment, the same plane as the first plane P1) parallel to the first plane P1 and the second plane P2 between the two planes P2 Is provided around the adsorption portion 151, and the wafer 200 is heated by the heat radiation from the heat radiation region 152 in addition to the heating of the wafer 200 via the LED chip 1 (as described above) The solid-line arrows in FIG. 1 schematically show infrared rays thermally radiated from the thermal radiation region 102).

ここにおいて、吸着コレット１５０は、ヘッド１４０に接するベース部１５０ａと、ベース部１５０ａから突設されＬＥＤチップ１のチップサイズよりも先端面の平面サイズが大きな突台部１５０ｂとを有し、突台部１５０ｂとベース部１５０ａとに貫通する形で吸着孔１５１ｂが形成されており、突台部１５０ｂにおいてＬＥＤチップ１に重なる領域が吸着部位１５１を構成し、ＬＥＤチップ１に重ならない部位が熱放射領域１５２を構成している。ところで、物体の単位面積が熱放射によって単位時間に放出する熱量は、放射率（黒体を１としたときの比率）が大きいほど多くなるが、一般的な吸着コレットに用いられる超硬合金のタングステンカーバイド（ＷＣ）では０．１であるのに対して、セラミックは０．６〜０．９５である（ＡｌＮは０．６）。したがって、本実施形態のように吸着コレット１５０をセラミックにより形成することで、ＬＥＤチップ１を介するウェハ２００の加熱に加えて熱放射領域１５２からの熱放射によりウェハ２００を効率良く加熱することが可能となる。   Here, the suction collet 150 includes a base portion 150a that is in contact with the head 140, and a protruding portion 150b that protrudes from the base portion 150a and has a larger planar size on the tip surface than the chip size of the LED chip 1. A suction hole 151b is formed so as to penetrate the part 150b and the base part 150a, and a region overlapping the LED chip 1 in the projecting part 150b constitutes the suction part 151, and a part not overlapping the LED chip 1 is heat radiation. A region 152 is configured. By the way, the amount of heat released per unit time by the unit area of the object increases as the emissivity (ratio when the black body is set to 1) increases, but the amount of heat of the cemented carbide used for general adsorption collets is large. Tungsten carbide (WC) is 0.1, whereas ceramic is 0.6 to 0.95 (AlN is 0.6). Therefore, by forming the adsorption collet 150 with ceramic as in the present embodiment, it is possible to efficiently heat the wafer 200 by heat radiation from the heat radiation region 152 in addition to heating the wafer 200 via the LED chip 1. It becomes.

以上説明した本実施形態の実装方法によれば、基板載置工程において、ウェハ２００とステージ１１０の上記表面に形成された断熱用凹部１１１の内底面との間にウェハ２００側の先端部が尖りウェハ２００を支持する複数の支持体１２０を介在させてウェハ２００をステージ１１０の上記表面側に載置してから、接合工程において、ＬＥＤチップ１とステージ１１０の上記表面側に載置されたウェハ２００との互いの接合面を接触させＬＥＤチップ１側から加熱することによりＬＥＤチップ１とウェハ２００との互いの接合面を加熱して両者を接合させるので、熱伝導性を有するウェハ２００上に複数個のＬＥＤチップ１を実装するにあたって、接合工程において、ＬＥＤチップ１側からの熱がウェハ２００を介してステージ１１０に拡散されるのを抑制することができるとともに、ＬＥＤチップ１に印加される圧力によりウェハ２００が撓むことによる実装性の低下を防止でき、ＬＥＤチップ１とステージ１１０に安定して支持されたウェハ２００との接合界面をＬＥＤチップ１の耐熱温度を超えることなく効率良く加熱することができるから、ウェハ２００の機能部（例えば、上述の貫通孔配線２４、サーマルビア２６、各接合用金属層２９など）やＬＥＤチップ１の特性を劣化させることなく実装することが可能になり、実装品質および歩留まりの向上を図れる。また、接合工程では、不活性ガス（例えば、Ｎ２ガスなど）雰囲気中において、ＬＥＤチップ１をチップ側接合用電極の材料であるＡｕＳｎの溶融温度よりも高い温度に加熱した状態で、ＬＥＤチップ１のチップ側接合用電極とウェハ２００の基板側接合用電極との接合面同士を接触させ、ヘッド１４０側からＬＥＤチップ１に適宜の圧力を規定時間だけ印加することにより、チップ側接合用電極と基板側接合用電極とを共晶接合させるようにしてもよい。 According to the mounting method of the present embodiment described above, the tip of the wafer 200 side is sharp between the wafer 200 and the inner bottom surface of the heat-insulating recess 111 formed on the surface of the stage 110 in the substrate mounting step. The wafer 200 placed on the surface side of the stage 110 after the wafer 200 is placed on the surface side of the stage 110 with a plurality of supports 120 supporting the wafer 200 interposed therebetween. Since the mutual bonding surfaces of the LED chip 1 and the wafer 200 are heated by bringing the bonding surfaces of the LED 200 and the wafer 200 into contact with each other and heating from the LED chip 1 side, the two are bonded to each other. In mounting a plurality of LED chips 1, heat from the LED chip 1 side diffuses to the stage 110 through the wafer 200 in the bonding process. The wafer 200 can be prevented from being deteriorated due to the bending of the wafer 200 due to the pressure applied to the LED chip 1, and the wafer 200 stably supported by the LED chip 1 and the stage 110 can be prevented. Therefore, the functional part of the wafer 200 (for example, the above-described through-hole wiring 24, thermal via 26, and each bonding metal layer 29) can be efficiently heated without exceeding the heat-resistant temperature of the LED chip 1. It is possible to mount the LED chip 1 without deteriorating the characteristics of the LED chip 1, and it is possible to improve the mounting quality and the yield. In the bonding step, the LED chip 1 is heated to a temperature higher than the melting temperature of AuSn, which is a material for the chip-side bonding electrode, in an inert gas (eg, N 2 gas) atmosphere. The bonding surfaces of the chip-side bonding electrode 1 and the substrate-side bonding electrode of the wafer 200 are brought into contact with each other, and an appropriate pressure is applied to the LED chip 1 from the head 140 side for a specified time, whereby the chip-side bonding electrode The substrate side bonding electrode may be eutectic bonded.

また、本実施形態の実装方法によれば、上述の吸着コレット１５０を用い、チップ接合工程において、ＬＥＤチップ１を介するウェハ２００の加熱に加えて熱放射領域１５２からの熱放射によりウェハ２００を加熱するので、ＬＥＤチップ１とウェハ２００との接合界面を効率良く加熱することができるから、吸着コレット１５０側のヒータ（上述のヘッド１４０のヒータ）の低温化が可能となり、ＬＥＤチップ１の特性を劣化させることなく低コストで実装することが可能になる。なお、本実施形態では、吸着コレット１５０の材料であるセラミックとして窒化アルミニウムを採用しているが、窒化アルミニウム、アルミナ、酸化チタン、シリカおよびこれらの混合物などを採用してもよい。   Further, according to the mounting method of the present embodiment, the above-described suction collet 150 is used to heat the wafer 200 by heat radiation from the heat radiation region 152 in addition to heating the wafer 200 via the LED chip 1 in the chip bonding step. Therefore, since the bonding interface between the LED chip 1 and the wafer 200 can be efficiently heated, the heater on the suction collet 150 side (the heater of the head 140 described above) can be lowered, and the characteristics of the LED chip 1 can be improved. It becomes possible to mount at low cost without deteriorating. In this embodiment, aluminum nitride is used as the ceramic that is the material of the adsorption collet 150. However, aluminum nitride, alumina, titanium oxide, silica, a mixture thereof, or the like may be used.

（実施形態２）
本実施形態の実装方法は実施形態１と略同じであり、基板載置工程では、図７に示すようにステージ１１０として基板たるウェハ２００における各ＬＥＤチップ１それぞれの接合予定領域に対応する各領域に支持体１２０が配置されたものを用いる点が相違する（なお、図７には、ＬＥＤチップ１を図示してあるが、これらＬＥＤチップ１は接合工程において接合されるものであり、基板載置工程では、図７中のＬＥＤチップ１は存在しない）。ここで、各支持体１２０は、当該各支持体１２０の中心線がウェハ２００における各ＬＥＤチップ１の接合予定領域の中心線と一致するように配置されている。なお、各支持体１２０の平面サイズ（底面のサイズ）は、ＬＥＤチップ１の平面サイズ（チップサイズ）よりもやや小さく設定してある。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。 (Embodiment 2)
The mounting method of the present embodiment is substantially the same as that of the first embodiment. In the substrate mounting step, each region corresponding to each bonding scheduled region of each LED chip 1 on the wafer 200 as the substrate 110 as shown in FIG. (The LED chip 1 is shown in FIG. 7, but these LED chips 1 are bonded in the bonding step, and are mounted on the substrate.) In the placing step, the LED chip 1 in FIG. 7 does not exist). Here, each support body 120 is arranged so that the center line of each support body 120 coincides with the center line of the bonding planned area of each LED chip 1 on the wafer 200. In addition, the planar size (bottom size) of each support 120 is set to be slightly smaller than the planar size (chip size) of the LED chip 1. In addition, the same code | symbol is attached | subjected to the component similar to Embodiment 1, and description is abbreviate | omitted.

しかして、本実施形態の実装方法によれば、基板載置工程では、ステージ１１０としてウェハ２００における各ＬＥＤチップ１それぞれの接合予定領域に対応する各領域に支持体１２０が配置されたものを用いるので、接合工程において加熱されたチップであるＬＥＤチップ１からステージ１１０へ逃げる熱量を均一化することができ、実装品質の安定化を図れる。   Thus, according to the mounting method of the present embodiment, in the substrate mounting process, the stage 110 in which the support body 120 is disposed in each region corresponding to each planned bonding region of each LED chip 1 on the wafer 200 is used. Therefore, the amount of heat that escapes from the LED chip 1 that is a heated chip in the bonding process to the stage 110 can be made uniform, and the mounting quality can be stabilized.

（実施形態３）
本実施形態の実装方法は実施形態１と略同じであり、基板載置工程において、図８に示すように基板であるウェハ２００と各支持体１２０との間に断熱板１３０が介在する形でウェハ２００をステージ１１０の上記表面側に載置するようにしている点が相違する。 (Embodiment 3)
The mounting method of the present embodiment is substantially the same as that of the first embodiment, and in the substrate mounting process, a heat insulating plate 130 is interposed between the wafer 200 as a substrate and each support 120 as shown in FIG. The difference is that the wafer 200 is placed on the surface side of the stage 110.

断熱板１３０は、熱伝導率が０．２２Ｗ／ｍ・Ｋのマイカ系材料により矩形板状に形成されている。ここで、断熱板１３０は、厚みを１ｍｍに設定してあるが、この厚みは特に限定するものではなく、例えば、０．２〜１ｍｍ程度の範囲で適宜設定すればよい。なお、断熱板１３０の材料は、マイカ系材料に限定するものではなく、高断熱性を有する材料であればよい。   The heat insulating plate 130 is formed in a rectangular plate shape from a mica-based material having a thermal conductivity of 0.22 W / m · K. Here, the thickness of the heat insulating plate 130 is set to 1 mm, but this thickness is not particularly limited, and may be set as appropriate within a range of about 0.2 to 1 mm, for example. In addition, the material of the heat insulation board 130 is not limited to a mica-type material, What is necessary is just a material which has high heat insulation.

また、上述のステージ１１０には、実施形態１と同様、上記表面側に載置される対象物を吸着するための複数の吸気孔１１４が断熱用凹部１１１の周部に形成されており、断熱板１３０がステージ１１０の上記表面に吸着されるようになっている。また、断熱板１３０は、ウェハ２００の載置予定領域内に、一部の吸気孔１１４に連通する吸気孔１３４が形成されており、ウェハ２００が断熱板１３０に吸着されるようになっている。   Further, as in the first embodiment, the above-described stage 110 is formed with a plurality of intake holes 114 for adsorbing the object placed on the surface side in the peripheral portion of the heat-insulating recess 111, The plate 130 is attracted to the surface of the stage 110. In addition, the heat insulating plate 130 is formed with air intake holes 134 communicating with some of the air intake holes 114 in the planned mounting area of the wafer 200, so that the wafer 200 is attracted to the heat insulating plate 130. .

以上説明した本実施形態の実装方法によれば、基板載置工程においてウェハ２００と各支持体１２０との間に断熱板１３０が介在する形でウェハ２００をステージ１１０の上記表面側に載置するので、断熱板１３０を介在させないでウェハ２００をステージ１１０の上記表面側に載置してある場合に比べて、基板載置工程においてウェハ２００を吸着する際にウェハ２００に傷や割れが発生するのを防止することができ、また、接合工程においてＬＥＤチップ１に印加される圧力によりウェハ２００に生じる応力を低減できるとともに、ＬＥＤチップ１と支持体１２０との位置関係の相違に起因してＬＥＤチップ１から逃げる熱量のばらつきを低減でき、実装品質の安定化を図れる。   According to the mounting method of the present embodiment described above, the wafer 200 is placed on the surface side of the stage 110 such that the heat insulating plate 130 is interposed between the wafer 200 and each support 120 in the substrate placing step. Therefore, compared to the case where the wafer 200 is placed on the front surface side of the stage 110 without interposing the heat insulating plate 130, the wafer 200 is damaged or cracked when adsorbing the wafer 200 in the substrate placing process. In addition, the stress applied to the wafer 200 due to the pressure applied to the LED chip 1 in the bonding process can be reduced, and the LED is caused by the difference in the positional relationship between the LED chip 1 and the support 120. Variations in the amount of heat that escapes from the chip 1 can be reduced, and the mounting quality can be stabilized.

なお、実施形態２の実装方法においても、基板載置工程において本実施形態と同様の断熱板１３０を用いてもよいことは勿論である。   In the mounting method of the second embodiment, it is needless to say that the heat insulating plate 130 similar to that of the present embodiment may be used in the substrate mounting process.

（実施形態４）
本実施形態の実装方法は実施形態３と略同じであり、基板載置工程において、図９に示すように、ステージ１１０として各支持体１２０のうち断熱用凹部１１１の内底面の最外周部に配置された支持体１２０が断熱用凹部１１１の内側面と内底面との境界に接しているものを用いる点が相違する。なお、実施形態３と同様の構成要素には同一の符号を付して説明を省略する。 (Embodiment 4)
The mounting method of the present embodiment is substantially the same as that of the third embodiment, and in the substrate mounting process, as shown in FIG. The difference is that the support 120 arranged is in contact with the boundary between the inner surface and the inner bottom surface of the heat-insulating recess 111. In addition, the same code | symbol is attached | subjected to the component similar to Embodiment 3, and description is abbreviate | omitted.

しかして、本実施形態の実装方法によれば、基板載置工程において基板であるウェハ２００を吸着する際にウェハ２００をより安定して支持することができる。なお、実施形態１〜３においても本実施形態と同様に、基板載置工程において、ステージ１１０として、各支持体１２０のうち断熱用凹部１１１の内底面の最外周部に配置された支持体１２０が断熱用凹部１１１の内側面と内底面との境界に接しているものを用いてもよい。   Therefore, according to the mounting method of the present embodiment, the wafer 200 can be more stably supported when the wafer 200 that is the substrate is sucked in the substrate placing step. In the first to third embodiments, as in the present embodiment, in the substrate placement step, the support 120 disposed as the stage 110 on the outermost peripheral portion of the inner bottom surface of the heat insulating recess 111 among the supports 120. May be in contact with the boundary between the inner surface and the inner bottom surface of the heat-insulating recess 111.

ところで、上述の各実施形態では、チップとして、可視光を放射するＬＥＤチップ１を例示したが、チップは、可視光を放射するＬＥＤチップ１に限らず、紫外光を放射するＬＥＤチップなどでもよい。また、チップとしては、チップサイズが１ｍｍ□のＬＥＤチップを用いてもよい。また、上述のチップは、ＬＥＤチップ１に限らず、例えば、レーザダイオードチップ、フォトダイオードチップ、ＭＥＭＳチップ（例えば、加速度センサチップ、圧力センサチップなど）、赤外線センサチップ、半導体チップ（例えば、ＩＣチップなど）などでもよく、チップサイズも特に限定するものではなく、例えば０．２ｍｍ□〜５ｍｍ□程度のものを用いればよい。また、チップの厚みも特に限定するものではなく、例えば０．１〜０．５ｍｍ程度のものを用いればよい。また、基板の材料はＳｉに限らず、熱伝導性を有する材料であればよく、例えば、Ｃｕ、ＡｌＮなどでもよい。   By the way, in each above-mentioned embodiment, although LED chip 1 which radiates | emits visible light was illustrated as a chip | tip, the chip | tip is not restricted to LED chip 1 which radiates | emits visible light, The LED chip etc. which radiate | emit ultraviolet light etc. may be sufficient. . Further, as a chip, an LED chip having a chip size of 1 mm □ may be used. Further, the above-mentioned chip is not limited to the LED chip 1, but for example, a laser diode chip, a photodiode chip, a MEMS chip (for example, an acceleration sensor chip, a pressure sensor chip, etc.), an infrared sensor chip, a semiconductor chip (for example, an IC chip). Etc.) and the chip size is not particularly limited. For example, a chip having a size of about 0.2 mm □ to 5 mm □ may be used. Further, the thickness of the chip is not particularly limited, and for example, a chip having a thickness of about 0.1 to 0.5 mm may be used. Further, the material of the substrate is not limited to Si, and any material having thermal conductivity may be used. For example, Cu or AlN may be used.

１ ＬＥＤチップ（チップ）
１１０ ステージ
１１１ 断熱用凹部
１２０ 支持体
１３０ 断熱板
１４０ ヘッド
１５０ 吸着コレット
２００ ウェハ（基板） 1 LED chip (chip)
110 Stage 111 Concave portion for heat insulation 120 Support body 130 Heat insulation plate 140 Head 150 Adsorption collet 200 Wafer (substrate)

Claims (5)

熱伝導性を有する基板上に複数個のチップを実装する実装方法であって、ステージの表面側に基板を載置する基板載置工程と、チップとステージの表面側に載置された基板との互いの接合面を接触させチップ側から加熱することによりチップと基板との互いの接合面を加熱して両者を接合させる接合工程とを備え、基板載置工程においては、基板とステージの前記表面に形成された断熱用凹部の内底面との間に基板側の先端部が尖り基板を支持する複数の支持体を介在させて基板をステージの前記表面側に載置することを特徴とする実装方法。   A mounting method for mounting a plurality of chips on a substrate having thermal conductivity, a substrate mounting step for mounting the substrate on the surface side of the stage, and a substrate mounted on the surface side of the chip and the stage; A bonding step in which the bonding surfaces of the chip and the substrate are heated by bringing the bonding surfaces into contact with each other and heated from the chip side to bond them together. The substrate is placed on the surface side of the stage with a plurality of supports supporting the substrate between the inner bottom surface of the heat-insulating recess formed on the surface and having a sharp tip on the substrate side. Implementation method. 前記基板載置工程では、前記ステージとして前記基板における前記各チップそれぞれの接合予定領域に対応する各領域に前記支持体が配置されたものを用いることを特徴とする請求項１記載の実装方法。   2. The mounting method according to claim 1, wherein in the substrate placing step, the stage is used in which the support is disposed in each region corresponding to a bonding scheduled region of each of the chips on the substrate. 前記基板載置工程では、前記基板と前記各支持体との間に断熱板が介在する形で前記基板を前記ステージの前記表面側に載置することを特徴とする請求項１または請求項２記載の実装方法。   The said board | substrate mounting process mounts the said board | substrate on the said surface side of the said stage in the form in which the heat insulation board interposes between the said board | substrate and each said support body. The mounting method described. 前記各支持体は、Ｓｉからなることを特徴とする請求項１ないし請求項３のいずれか１項に記載の実装方法。   The mounting method according to claim 1, wherein each of the supports is made of Si. 前記基板載置工程では、前記ステージとして前記各支持体のうち前記断熱用凹部の内底面の最外周部に配置された支持体が前記断熱用凹部の内側面と内底面との境界に接しているものを用いることを特徴とする請求項１ないし請求項４のいずれか１項に記載の実装方法。   In the substrate placing step, the support disposed on the outermost peripheral portion of the inner bottom surface of the heat insulation recess as the stage is in contact with the boundary between the inner surface and the inner bottom surface of the heat insulation recess. The mounting method according to claim 1, wherein a mounting method is used.
JP2009127018A 2009-05-26 2009-05-26 Implementation method Expired - Fee Related JP5102805B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009127018A JP5102805B2 (en) 2009-05-26 2009-05-26 Implementation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009127018A JP5102805B2 (en) 2009-05-26 2009-05-26 Implementation method

Publications (2)

Publication Number Publication Date
JP2010278087A true JP2010278087A (en) 2010-12-09
JP5102805B2 JP5102805B2 (en) 2012-12-19

Family

ID=43424811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009127018A Expired - Fee Related JP5102805B2 (en) 2009-05-26 2009-05-26 Implementation method

Country Status (1)

Country Link
JP (1) JP5102805B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190057114A (en) * 2016-10-06 2019-05-27 가부시키가이샤 신가와 Semiconductor chip mounting apparatus and semiconductor device manufacturing method
WO2024053270A1 (en) * 2022-09-07 2024-03-14 株式会社プロテリアル Method for glass-bonding semiconductor chip, method for manufacturing pressure sensor, and bonding device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832215A (en) * 1994-07-19 1996-02-02 Sharp Corp Thermocompression receiving jig
JPH10294333A (en) * 1997-04-21 1998-11-04 Seiko Epson Corp Device and method for mounting electronic part
JPH11121921A (en) * 1997-10-09 1999-04-30 Fuji Electric Co Ltd Method and device for soldering electronic components
JP2003249532A (en) * 2002-02-26 2003-09-05 Seiko Epson Corp Mounting structure, its manufacturing method, its manufacturing device, and electronic apparatus
JP2003297879A (en) * 2002-04-03 2003-10-17 Sony Corp Semiconductor chip press-fixing device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832215A (en) * 1994-07-19 1996-02-02 Sharp Corp Thermocompression receiving jig
JPH10294333A (en) * 1997-04-21 1998-11-04 Seiko Epson Corp Device and method for mounting electronic part
JPH11121921A (en) * 1997-10-09 1999-04-30 Fuji Electric Co Ltd Method and device for soldering electronic components
JP2003249532A (en) * 2002-02-26 2003-09-05 Seiko Epson Corp Mounting structure, its manufacturing method, its manufacturing device, and electronic apparatus
JP2003297879A (en) * 2002-04-03 2003-10-17 Sony Corp Semiconductor chip press-fixing device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190057114A (en) * 2016-10-06 2019-05-27 가부시키가이샤 신가와 Semiconductor chip mounting apparatus and semiconductor device manufacturing method
KR102206869B1 (en) 2016-10-06 2021-01-25 가부시키가이샤 신가와 Semiconductor chip mounting device, and semiconductor device manufacturing method
WO2024053270A1 (en) * 2022-09-07 2024-03-14 株式会社プロテリアル Method for glass-bonding semiconductor chip, method for manufacturing pressure sensor, and bonding device

Also Published As

Publication number Publication date
JP5102805B2 (en) 2012-12-19

Similar Documents

Publication Publication Date Title
JP5243806B2 (en) Ultraviolet light emitting device
JP5192666B2 (en) Light emitting device
TW201436294A (en) Optoelectronic devices with laminate leadless carrier packaging in side-looker or top-looker device orientation
JP5010366B2 (en) Light emitting device
JP2008034748A (en) Light-emitting apparatus
JP5102805B2 (en) Implementation method
JP5536980B2 (en) Implementation method
JP5314269B2 (en) Mounting method and die bonding apparatus
JP2011233645A (en) A semiconductor device and a method for manufacturing thereof
JP4877239B2 (en) Method for manufacturing light emitting device
JP2003163297A (en) Optical semiconductor device
JP5010199B2 (en) Light emitting device
JP5554900B2 (en) Chip mounting method
JP5102652B2 (en) Light emitting device
JP5285465B2 (en) Mounting method and adsorption collet
JP5351624B2 (en) LED module
JP5102605B2 (en) Light emitting device and manufacturing method thereof
JP5192847B2 (en) Light emitting device
JP2009289835A (en) Method for manufacturing structure, and method for manufacturing light-emitting device
JP2009158506A (en) Light-emitting device
JP2009289834A (en) Method for manufacturing structure, and method for manufacturing light-emitting device
JP2009267068A (en) Method for mounting chip
JP5475954B2 (en) Light emitting device
JP5351620B2 (en) Light emitting device
JP2001284606A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110809

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees