JP2010263095A - シリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2010263095A
JP2010263095A JP2009113157A JP2009113157A JP2010263095A JP 2010263095 A JP2010263095 A JP 2010263095A JP 2009113157 A JP2009113157 A JP 2009113157A JP 2009113157 A JP2009113157 A JP 2009113157A JP 2010263095 A JP2010263095 A JP 2010263095A
Authority
JP
Japan
Prior art keywords
polishing
epitaxial wafer
silicon
manufacturing
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009113157A
Other languages
English (en)
Other versions
JP5381304B2 (ja
Inventor
Masayuki Ishibashi
昌幸 石橋
Tomonori Miura
友紀 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009113157A priority Critical patent/JP5381304B2/ja
Priority to US13/318,950 priority patent/US8999061B2/en
Priority to KR1020117027817A priority patent/KR101328775B1/ko
Priority to DE112010002274.7T priority patent/DE112010002274B4/de
Priority to PCT/JP2010/057795 priority patent/WO2010128671A1/ja
Publication of JP2010263095A publication Critical patent/JP2010263095A/ja
Application granted granted Critical
Publication of JP5381304B2 publication Critical patent/JP5381304B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/959Mechanical polishing of wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】ウェーハ裏面の傷の影響による平坦化低下とエピタキシャル層の厚さの不均一性を抑制できるシリコンエピタキシャルウェーハの製造方法を提供する。
【解決手段】シリコン単結晶基板にエピタキシャル層を成長させる成長工程Gと、
前記成長工程の前に、前記シリコン単結晶基板の両主面を同時に粗研磨する第1研磨工程Eと、前記成長工程の後に、前記シリコン単結晶基板の両主面を同時に仕上げ研磨する第2研磨工程Hと、を有する。
【選択図】 図1

Description

本発明は、シリコンエピタキシャルウェーハの製造方法に関するものである。
鏡面加工したシリコン単結晶ウェーハの表面に気相エピタキシャル層を成長させたのち、当該エピタキシャル層の表面を鏡面加工する製造方法が知られている(特許文献1)。この製造方法によれば、エピタキシャル成長により発生したクラウン欠陥を除去することができ、また表面の平坦化を達成することができる。
特公平8−17163号公報
しかしながら、上記従来の製造方法では、ウェーハ裏面の傷の影響による平坦度の低下やエピタキシャル層の厚さの不均一といった問題を解消することはできない。
本発明が解決しようとする課題は、ウェーハ裏面の傷の影響による平坦度の低下及びエピタキシャル層の厚さの不均一性を抑制できるシリコンエピタキシャルウェーハの製造方法を提供することである。
本発明は、シリコン単結晶基板にエピタキシャル層を成長させる成長工程の前に、前記シリコン単結晶基板の両主面を同時に粗研磨する第1両面研磨工程を設ける一方で、前記成長工程の後に、前記シリコン単結晶基板の両主面を同時に仕上げ研磨する第2両面研磨工程を設けることによって、上記課題を解決する。
本発明によれば、第1両面研磨工程の粗研磨によりウェーハの平坦度が確保され、第2両面研磨工程の仕上げ研磨によりウェーハ裏面の傷を除去することができ、これによりエピタキシャル層の厚さを均一にすることができる。
本発明の一実施の形態を適用したシリコンエピタキシャルウェーハの製造方法を示す工程図である。 図1の両面同時研磨工程H1に適用される研磨装置の一例を示す正面図である。 図2のA−A線矢視平面図である。 図2のキャリアとホールとの配置関係を説明するための平面図である。 図2の研磨装置による研磨状態を示す模式断面図である。 図1の方法により改善されるヘイズレベルと裏面欠陥を説明するためのウェーハを示す断面図である。 図1のエピタキシャル成長工程G後と第2両面同時研磨工程H後のウェーハ裏面端部を示す顕微鏡観察写真である。 本発明の実施例及び比較例の平坦度SFQRパーシャルサイトを示すグラフである。
以下、本発明の実施形態を図面に基づいて説明する。
図1は本発明の一実施の形態を適用したシリコンエピタキシャルウェーハの製造方法を示す工程図である。
まず、スライス工程Aの前工程の一例を説明すると、チョクラルスキー引上げ法により、たとえば主軸方位が<100>で、直径305mmのp型シリコン単結晶インゴットを製造し、このインゴットを直径300mmに外周研削したのち、ノッチ加工し、抵抗率が5〜10mΩcmのブロックを複数切り出す。
なお、シリコン単結晶の主軸方位は、<100>以外のたとえば<110>等の主軸方位のシリコン単結晶にも適用することができる。またウェーハ直径についても、300mm以外のたとえば200mmや450mmのウェーハに適用することができる。
スライス工程Aでは、ワイヤーソーを用いて上記ブロックを所定厚さにスライスし、ウェーハ状の基板を得る。
スライスされたウェーハ基板は、ラッピング工程Bにて両面研削され、ある程度の平坦度が確保される。ラッピング工程Bでは、ウェーハ基板を両面研削機の上下研削定盤で挟み、砥粒を含んだスラリーを供給しながらウェーハ基板の表面および裏面の両面を研削する。
ラッピング工程Bによりある程度平坦になったウェーハ基板は、片面研削工程Cにてその表面がさらに平坦化される。片面研削工程Cでは、ダイヤモンド等を含む砥石を用いてウェーハ基板の表面を研削する。
片面研削工程Cにより平坦度が確保されたウェーハ基板は、面取り工程Dに送られ、その外周面の形状が砥石を用いて整えられる。
本例の製造方法では、エピタキシャル成長工程Gの前に、面取り工程Dを終了したウェーハ基板の両面を同時に粗研磨する第1両面研磨工程Eが設けられている。この第1両面研磨工程Eでは、硬質研磨パッドが装着された両面研磨装置の上下定盤でウェーハ基板を挟み、無砥粒または、遊離砥粒を用いた条件でウェーハ基板の両面を同時に研磨する。この第1両面研磨工程Eにおける研磨量は、たとえば5〜30μmである。この第1両面研磨工程Eによりウェーハ基板の平坦度がより向上する。この第1両面研磨工程Eは、好ましくは無砥粒条件で研磨することによりエピタキシャル成長時のダメージが抑制できる。このダメージ制御はエピタキシャル層の完全性に重要であり、ダメージが残る場合はスタッキングフォルトの原因となる。
エピタキシャル成長工程Gでは、ウェーハ基板をエピタキシャル反応炉内にセットして反応ガスを供給する前に、ハロゲン化ガスを反応炉内に供給し、ウェーハ基板の表面に形成された酸化膜を除去する(エッチング工程F)。なお、エピタキシャル反応炉にハロゲン化ガスを供給してエッチングする方法に代えて、酸化膜に対するエッチング液をウェーハ基板に滴下する湿式エッチング工程を設けることもできる。
エピタキシャル成長工程Gでは、ウェーハ基板をエピタキシャル反応炉内のサセプタにセットし、反応ガスを供給することで、ウェーハ基板の表面にエピタキシャル層を形成する。
エピタキシャル層が形成されたウェーハ基板は第2両面研磨工程Hに送られ、仕上げ研磨が行われる。本例の第1両面研磨工程Hは、両面同時研磨工程H1と、これに続く片面鏡面研磨工程H2とから構成されている。
両面同時研磨工程H1は、図2〜図5に示す両面研磨装置および研磨方法を用いることが望ましい。以下、両面同時研磨工程H1で用いられる研磨装置の一例を説明する。図2は研磨装置の一例を示す正面図、図3は図2のA−A線矢視平面図である。
図2および図3に示す研磨装置は、水平に支持された環状の下定盤1と、下定盤1に上方から対向する環状の上定盤2と、環状の下定盤1の内側に配置された太陽歯車3と、下定盤1の外側に配置されたリング状の内歯歯車4とを備える。
下定盤1は、モータ11により回転駆動される。上定盤2は、シリンダ5にジョイント6を介して吊り下げられ、下定盤1を駆動するモータ11とは別のモータ(不図示)により逆方向に回転駆動される。また、下定盤1との間に研磨液を供給するためのタンク7を含む研磨液供給系が設けられている。太陽歯車3及び内歯歯車4も、定盤を駆動するモータとは別のモータ12により独立に回転駆動される。
下定盤1及び上定盤2の対向面には、図5に示すように、不織布にウレタン樹脂を含浸させたパッド(研磨布)15,25、或いは発泡ウレタン等からなるパッド(研磨布)15,25が貼付されている。
図3に示すように、下定盤1上には、複数のキャリア8が太陽歯車3を取り囲むようにセットされている。セットされた各キャリア8は、内側の太陽歯車3及び外側の内歯歯車4にそれぞれ噛み合うように設けられている。各キャリア8には、ウェーハ基板10を収容するホール9が偏心して設けられている。そして、各キャリア8の厚みは、ウェーハ10の最終仕上がり厚みの目標値と同一か、これより僅かに小さく設定されている。
ウェーハ基板10の研磨を行うには、上定盤2を上昇させた状態で、下定盤1上に複数のキャリア8をセットし、各キャリア8のホール9にウェーハ基板10をセットする。そして上定盤2を下降させ、各ウェーハ基板10に所定の加圧力を付加する。この状態で、下定盤1と上定盤2の間に研磨液を供給しながら、下定盤1、上定盤2、太陽歯車3及び内歯歯車4を所定の方向に所定の速度で回転させる。
これにより、下定盤1と上定盤2の間で複数のキャリア8が自転しながら太陽歯車3の周囲を公転するいわゆる遊星運動をおこなう。各キャリア8に保持されたウェーハ基板10は、研磨液中で上下の研磨布15,25と摺接し、上下両面が同時に研磨される。研磨条件は、ウェーハ基板10の両面が均等にかつ複数のウェーハ基板10が均等に研磨されるように設定される。
研磨中、下定盤1を駆動するモータ11のトルク、或いは上定盤2を駆動するモータのトルクが監視される。そして、そのトルクが安定値から、予め設定した比率、例えば10%低下した時点で、上定盤2を上昇させて研磨を終了する。これにより、ウェーハ基板10の最終仕上がり厚さは、研磨前キャリア厚みより僅かに薄いか同一の厚みに高精度かつ安定的に管理される。
各キャリア8の材質としては、定盤1,2に貼り付けられた研磨布15,25との摩擦で劣化するので、耐磨耗性が高く研磨布15,25との摩擦係数が小さい材質で、且つpH8〜12のアルカリ研磨液中での耐薬品性が高いものが好ましい。このような条件を満足するキャリア材としては、ステンレス鋼、エポキシ樹脂、フェノール樹脂、ポリイミド等の樹脂にガラス繊維、炭素繊維、アラミド繊維等の強化繊維を複合したFRPを挙げることができる。またキャリア8はウェーハ基板10を保持するために使用するのであまり強度を落とすことはできない。
図4は、本例におけるウェーハ基板10の研磨方法およびキャリア8におけるホール9のレイアウトを説明するための平面図である。
本例の各キャリア8の3つのホール9は、その中心C9が、キャリア8と同心状である円周P上に位置するとともに、それぞれ円Pの中心(キャリア8の中心)CPに対して回転点対称であるように、円P上で等間隔に配置されている。
また、ホール9の大きさは、このホール9中心C9を通る円Pとウェーハ基板10とほぼ等しいホール9との面積比が、1.33以上、2.0未満とされ、より好ましくは、1.33以上、1.5以下とされている。つまり、円Pの半径Rとホール9の半径rとが、
[式1]1.33<(R/r) ≦1.5
となるように設定されている。
なお、この面積比(半径比自乗)の規定範囲の下限は、1.3333...以上であればよく、1.334以上でもよい。
キャリア8におけるホール9中心C9を通る円Pとホール9との面積比が上記の範囲以下であると、キャリア8にホール9を2つしか設けることができず、同一キャリア8で処理したウェーハ基板10の処理が均等にならない上、ウェーハ基板10のダレ防止に効果を奏さないため好ましくない。また、この面積比の上限を2以上とした場合で、キャリア8に3カ所のホール9を設けた際には、ウェーハ基板10間の距離が長くなりすぎ、ウェーハ基板10のダレ防止に効果を奏さないため好ましくない。また、面積比の上限を2以上とした場合で、キャリア8に4カ所以上のホール9を設けた際には、圧力集中の分散が充分なされないため、ウェーハ基板10のダレ防止に効果を奏さないため好ましくない。また、面積比の上限が1.5以上、2未満とした場合にダレ防止を呈することは可能であるが、製品ウェーハとして十分な平坦度を得るためには1.5以下とすることがより好ましい。
なお、ウェーハ10とホール9との大きさは、ほぼ同一とされ、ウェーハ基板10がφ200mmの場合にホール9の直径は201mm、ウェーハ基板10がφ300mmの場合にホール9の直径は302mmとされる。
本例においては、上記のようにホール9の形成されたキャリア8を用いてウェーハ10を両面研磨することで、ウェーハ10における周縁部ダレの発生を防止して、高平坦度なポリッシュドウェーハを製造することが可能となる。
図5は研磨状態を示す模式断面図である。
従来の研磨技術では、ウェーハ基板10よりも薄いキャリア8を使用した研磨行程において、図5(a)に符号Aで示すウェーハ基板10の周縁部Aに研磨布15,25から圧力が集中し、結果的にウェーハ基板10に周縁部ダレが発生していた。また、特開2002−254299号公報に記載された研磨技術では、図5(b)に示すように、キャリア8の厚み寸法を大きくすることによって、ウェーハ基板10の周縁部Aに集中していた圧力をウェーハ基板10およびキャリア8付近へ分散させる手法を採用している。
これに対し、本例の研磨方法では、キャリア8におけるホール9の平面配置を近接させて、図4および図5(c)に示すように、ウェーハ基板10の配置をキャリア8の中心へ集中させることによって、図5(c)に符号Bで示すように接近した隣接のウェーハ基板10へ研磨布15,25からの研磨圧力を分散させるものである。これにより、研磨レート低下による生産性悪化やキャリアの厚み制御等従来技術のデメリットは発生しない状態で、ウェーハ基板10の周縁部でのダレ発生を低減することが可能となる。
これは、研磨中のウェーハ基板10によるキャリア8の変形等の影響を排除した状態でウェーハ基板10間の距離を小さくしたことに起因すると考えられる。これにより、隣り合うウェーハ基板10どうしの最近接位置付近で発生する定盤1,2表面の研磨布15,25からウェーハ基板10への研磨圧力集中を低減することができる。
研磨処理中においては、ウェーハ基板10とウェーハ基板10との間位置において、ウェーハ基板10とキャリア8との厚みの差から、可撓性のある定盤表面の研磨布15,25がウェーハ基板10の平面位置における高さ(厚み方向位置)よりもキャリア8側へ突出するように変形する状態となる。このため、ウェーハ基板10の周縁部近傍において研磨布15,25からの圧力がウェーハ基板10の周縁部に集中して、ウェーハ基板10の周縁部での研磨量が大きくなりうる。
しかし本例の研磨方法では、図5(c)に示すように、ウェーハ基板10間の距離(ホール9間の距離)を小さくすることによって、隣り合うウェーハ基板10どうしの間付近での研磨布15,25の変形量を低減することができる。このため、本例では、ウェーハ基板10の周縁部付近でウェーハ基板10の周縁部における圧力集中が緩和される。その結果、ウェーハ基板10の周縁部におけるダレ発生を低減することができる。
これにより、簡単かつ適確に所定量の研磨を行うことができるとともに、研磨の終点の把握を容易にでき、かつ、研磨行程後半でも定盤からキャリア8への圧力を低減してウェーハ基板10への研磨圧力低減を防止して作業時間・研磨効率の低減を防止できるとともに、キャリア8が研磨されることを低減してキャリア8の短寿命化を防止でき、また、ダレ発生防止により平坦度低下等を回避して、高平坦度のウェーハ基板10を製造可能とすることができる。
また、研磨処理中においては、ウェーハ基板10の周縁部であるウェーハ基板10とキャリア8との境界付近において、研磨処理中におけるウェーハ基板10とキャリア8との厚みの差から、可撓性のある定盤表面のパッド15,25がウェーハ基板10の周縁部においてウェーハ基板10の表面位置における高さ(厚み方向位置)よりもキャリア8側へ突出するように変形する。このため、ウェーハ基板10の周縁部の全長において、研磨布15,25からの圧力がウェーハ基板10の周縁部近傍に集中して、ウェーハ基板10の周縁ダレが発生する可能性がある。
しかし、本例の研磨方法によれば、両面研磨されるウェーハ基板10間の距離を減少してウェーハ基板10どうしを接近させることで、1つのキャリア8において、3カ所のホール9内に配置された各ウェーハ基板10をあたかも一枚のウェーハ基板10のように研磨する状態に近づけることができる。このため、1枚のウェーハ基板10の周縁全長に対して、圧力集中の起こる長さを部分的にすること、つまり、可撓性のある定盤1,2の表面の研磨布15,25がウェーハ基板10とキャリア8との厚みの差から、研磨布15,25からの圧力がウェーハ基板10の周縁部に集中して、ウェーハ基板10の周縁部での研磨状態が大きくなる部分を減少することが可能となる。これにより、研磨終了時における1枚のウェーハ基板10に対する周縁部全周への研磨圧力集中を緩和することが可能となり、裏面の傷や堆積物を除去できる程度に研磨しつつ各ウェーハ基板10の周縁部におけるダレ発生を低減することが可能になる。
なお、図示する例においては、キャリア8が3枚の構成としたが、他の枚数でもよく、また、これ以外にも、各キャリア8内でのホール9またはウェーハ基板10の配置が上述した構成であれば、研磨装置の各構成はどのようなものでも適応可能である。
図1へ戻り、第2両面研磨工程Hの両面同時研磨工程H1にて、シリコンエピタキシャルウェーハ基板の裏面の研磨量は表面の研磨量以上であることが望ましい。たとえばウェーハ基板の表面の研磨量は0.01〜0.1μm、裏面の研磨量は0.1〜0.3μmの範囲とすることが望ましい。
次の片面鏡面研磨工程H2では、ウェーハ基板の表面を鏡面研磨する。鏡面研磨の研磨量は、たとえば0.01〜0.2μmである。
以上のとおり、本例のシリコンエピタキシャルウェーハの製造方法では、図6に示すように、エピタキシャル成長工程の前に行われる両面同時研磨Eによりウェーハ基板の平坦度が確保される。またエピタキシャル成長工程の後に行われる両面同時研磨H1により、エピタキシャル成長工程の前で鏡面研磨しなくてもウェーハ表面のヘイズレベルが維持できる。
これと同時に、エピタキシャル成長後の両面同時研磨H1により、図7に示すようにウェーハ裏面に生じるエピタキシャル反応炉のサセプタとの当たり傷や裏面への堆積物(裏面デポジット)を除去することができ、これらの傷や堆積物による平坦度の低下やパーティクルの発生を抑制することができる。また、両面同時研磨H1によりウェーハ裏面の当たり傷や堆積物などによる凹凸が除去されて裏面の平坦度が向上するので、ウェーハ表面のエピタキシャル層の研磨量も面内で均一になり、エピタキシャル層の厚さが均一になる。
しかも、エピタキシャル成長後の両面同時研磨H1によりウェーハ表面の研磨量を表面の酸化膜を除去する程度にできる限り小さくしているので、表面のエピタキシャル層の厚さを均一に維持することができる。
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
以下に上記発明をさらに具体化した実施例と比較例を挙げて説明する。
《前準備》
チョクラルスキー引上げ法により、主軸方位が<100>で、直径305mmのp型シリコン単結晶インゴットを製造し、このインゴットを直径300mmに外周研削したのち、ノッチ加工し、抵抗率が5〜10mΩcmのブロックを切り出した。このブロックを、ワイヤーソーを用いて所定厚さにスライスしウェーハ基板を得た。
上記ウェーハ基板を両面研削機の上下研削定盤で挟み、砥粒を含んだスラリーを供給しながらウェーハ基板の表面および裏面の両面を研削した(図1に示すラッピング工程B)。次いで、ダイヤモンドを含む砥石を用いてウェーハ基板の表面を研削した(図1の片面研削工程C)。
《実施例1》
上記のようにして研削されたウェーハ基板を、硬質研磨パッドが装着された両面研磨装置の上下定盤で挟み、無砥粒条件でウェーハ基板の両面を同時に12μm研磨した(図1の第1両面研磨工程(粗研磨)E)。
次いで、粗研磨Eを終了したウェーハ基板をエピタキシャル反応炉内にセットし、反応ガスを供給する前に、ハロゲン化ガスを反応炉内に供給してウェーハ基板の表面に形成された酸化膜を除去した(図1のエッチング工程F)。これに続けて反応ガスを供給し、ウェーハ基板の表面に約3μmのエピタキシャル層を形成した(図1のエピタキシャル成長工程G)。
次いで、エピタキシャル層が形成されたウェーハ基板を図2に示す両面研磨装置のキャリア8のホール9にセットし、ウェーハ基板に所定の加圧力を付加した状態で研磨液を供給しながら、下定盤1、上定盤2、太陽歯車3及び内歯歯車4を所定の方向に所定の速度で回転させた(図1の両面同時研磨工程H1)。このときのウェーハ基板の表面の研磨量は0.05μm、裏面の研磨量は0.2μmとした。
最後にウェーハ基板の表面を鏡面研磨した(図1の片面鏡面研磨工程H2)。この鏡面研磨の研磨量は0.1μmとした。
上記工程のうち第1両面研磨工程Eの後、エピタキシャル成長工程Gの後、両面同時研磨工程H1の後、および片面鏡面研磨工程H2の後の平坦度(SFQRのパーシャルサイト)をそれぞれ測定した結果を図8に示す。
平坦度SFQRのパーシャルサイトとは、1枚のウェーハ表面をたとえば25mm×25mmの正方形または26mm×8mmの長方形のサイトに区切った状態において、ウェーハが円形であるために欠けているサイト(矩形にならないサイト)をいう。本例では300mmウェーハのエッジ部分3mmを除く範囲を26mm×8mmの長方形サイトで区切ったところパーシャルサイトが約50個発生した。図8に示す平坦度はこれら約50個のパーシャルサイトを母集団とする値である。
なお、片面鏡面研磨工程H2を終了したウェーハ基板のエピタキシャル層表面のヘイズレベルを、ケーエルエー・テンコール株式会社製の商品名:パターンなしウェーハ表面異物検査装置(モデル: Surfscan SP2)を用いて、DWOモード(Dark Field Wide Obliqueモード:暗視野・ワイド・斜め入射モード)で検査したところ、0.09ppm(SP2検出可能最小粒径で33nmに相当)であった。これに対し、エピタキシャル成長工程G後のヘイズレベルは0.3ppm(SP2検出可能最小粒径で39nmに相当)であり、良好なヘイズレベルであることが確認された。
《比較例1》
上記実施例1に対し、図1の第1両面研磨工程(粗研磨)Eの後に、ウェーハ基板の表面を鏡面研磨し、また図1の両面同時研磨工程H1を省略した工程でウェーハ基板を作製した。これ以外の条件は上記実施例1と同じ条件とした。
エピタキシャル成長工程前の鏡面研磨工程後、エピタキシャル成長工程後、エピタキシャル成長工程後の鏡面研磨工程後の平坦度(SFQRのパーシャルサイト)をそれぞれ測定した結果を図8に示す。
《考察》
図8の結果から、実施例1の工程で得られたウェーハ基板のパーシャルサイト平坦度は、比較例1の従来技術の工程で得られたウェーハ基板の平坦度に比べ、極めて良好であることが確認された。
1…上定盤
2…下定盤
3…太陽歯車
4…内歯歯車
8…キャリア
9…ホール
10…シリコンウェーハ基板

Claims (10)

  1. シリコン単結晶基板にエピタキシャル層を成長させる成長工程と、
    前記成長工程の前に、前記シリコン単結晶基板の両主面を同時に粗研磨する第1研磨工程と、
    前記成長工程の後に、前記シリコン単結晶基板の両主面を同時に仕上げ研磨する第2研磨工程と、を有することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 請求項1に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記第2研磨工程は、前記シリコン単結晶基板の両主面を研磨する第1工程と、前記シリコン単結晶基板の表面を鏡面研磨する第2工程とを有することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  3. 請求項1又は2に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記第1研磨工程は無砥粒の条件で粗研磨することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  4. 請求項2又は3に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記第2工程は、複数のシリコン単結晶基板を研磨装置のキャリアに対し、当該キャリアにおける前記シリコン単結晶基板の保持位置が、前記複数のシリコン単結晶基板の中心が同一の円周上になり、且つ当該複数のシリコン単結晶基板の中心を通る円と単一の前記シリコン単結晶基板との面積比が1.33以上、2.0未満となるように保持し、上下の回転定盤間で前記キャリアを回転させることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  5. 請求項4に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記キャリアは、3枚のシリコン単結晶基盤を保持することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  6. 請求項1〜5のいずれか一項に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記成長工程は、前記エピタキシャル層を成長させる前にハロゲン化ガスにより前記シリコン単結晶基板の表面をエッチングするエッチング工程を含むことを特徴とするシリコンエピタキシャルウェーハの製造方法。
  7. 請求項1〜5のいずれか一項に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記第1両面研磨工程と前記成長工程との間に、前記シリコン単結晶基板の表面を湿式エッチング処理するエッチング工程を有することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  8. 請求項1〜7のいずれか一項に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記第2両面研磨工程は、前記シリコン単結晶基板の裏面の研磨量が表面の研磨量以上であることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  9. 請求項8に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記裏面の研磨量が0.1μm以上であることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  10. 請求項8に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記表面の研磨量が0.1μm以下であることを特徴とするシリコンエピタキシャルウェーハの製造方法。
JP2009113157A 2009-05-08 2009-05-08 シリコンエピタキシャルウェーハの製造方法 Active JP5381304B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009113157A JP5381304B2 (ja) 2009-05-08 2009-05-08 シリコンエピタキシャルウェーハの製造方法
US13/318,950 US8999061B2 (en) 2009-05-08 2010-05-07 Method for producing silicon epitaxial wafer
KR1020117027817A KR101328775B1 (ko) 2009-05-08 2010-05-07 실리콘 에피택셜 웨이퍼의 제조 방법
DE112010002274.7T DE112010002274B4 (de) 2009-05-08 2010-05-07 Verfahren zur Herstellung eines Siliziumepitaxialwafers
PCT/JP2010/057795 WO2010128671A1 (ja) 2009-05-08 2010-05-07 シリコンエピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009113157A JP5381304B2 (ja) 2009-05-08 2009-05-08 シリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010263095A true JP2010263095A (ja) 2010-11-18
JP5381304B2 JP5381304B2 (ja) 2014-01-08

Family

ID=43050168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009113157A Active JP5381304B2 (ja) 2009-05-08 2009-05-08 シリコンエピタキシャルウェーハの製造方法

Country Status (5)

Country Link
US (1) US8999061B2 (ja)
JP (1) JP5381304B2 (ja)
KR (1) KR101328775B1 (ja)
DE (1) DE112010002274B4 (ja)
WO (1) WO2010128671A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124378A (ja) * 2010-12-09 2012-06-28 Sumco Corp ウェーハの片面研磨方法、ウェーハの製造方法およびウェーハの片面研磨装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5799935B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6146213B2 (ja) 2013-08-30 2017-06-14 株式会社Sumco ワークの両面研磨装置及び両面研磨方法
JP2022160934A (ja) * 2021-04-07 2022-10-20 信越半導体株式会社 ウェーハの加工方法及びウェーハ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243699A (ja) * 1999-02-23 2000-09-08 Hitachi Ltd 半導体ウェハの製造方法および半導体装置の製造方法
JP2003077870A (ja) * 2001-07-05 2003-03-14 Wacker Siltronic Ag 半導体ウェーハを同時に両面で材料除去加工するための方法
JP2005209862A (ja) * 2004-01-22 2005-08-04 Komatsu Electronic Metals Co Ltd 半導体エピタキシャルウェーハの製造方法
JP2006054428A (ja) * 2004-06-11 2006-02-23 Soi Tec Silicon On Insulator Technologies ウェーハの製造方法
JP2007214368A (ja) * 2006-02-09 2007-08-23 Hitachi Cable Ltd Movpe用化合物半導体ウェハ、その製造方法及びmovpe用化合物半導体エピタキシャルウェハの製造方法
JP2008088051A (ja) * 2006-09-06 2008-04-17 Sumco Corp エピタキシャルウェーハおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436259A (en) 1966-05-12 1969-04-01 Ibm Method for plating and polishing a silicon planar surface
JPH0817163A (ja) 1994-06-29 1996-01-19 Sony Corp ディスクカートリッジ
MY133700A (en) * 1996-05-15 2007-11-30 Kobe Steel Ltd Polishing fluid composition and polishing method
DE19704546A1 (de) 1997-02-06 1998-08-13 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
CN1203530C (zh) 2000-04-24 2005-05-25 三菱住友硅晶株式会社 半导体晶片的制造方法
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
JP3991598B2 (ja) 2001-02-26 2007-10-17 株式会社Sumco ウエーハ研磨方法
US6849548B2 (en) * 2002-04-05 2005-02-01 Seh America, Inc. Method of reducing particulate contamination during polishing of a wafer
JP4854936B2 (ja) * 2004-06-15 2012-01-18 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
JP4370990B2 (ja) * 2004-07-12 2009-11-25 エプソントヨコム株式会社 圧電発振器及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243699A (ja) * 1999-02-23 2000-09-08 Hitachi Ltd 半導体ウェハの製造方法および半導体装置の製造方法
JP2003077870A (ja) * 2001-07-05 2003-03-14 Wacker Siltronic Ag 半導体ウェーハを同時に両面で材料除去加工するための方法
JP2005209862A (ja) * 2004-01-22 2005-08-04 Komatsu Electronic Metals Co Ltd 半導体エピタキシャルウェーハの製造方法
JP2006054428A (ja) * 2004-06-11 2006-02-23 Soi Tec Silicon On Insulator Technologies ウェーハの製造方法
JP2007214368A (ja) * 2006-02-09 2007-08-23 Hitachi Cable Ltd Movpe用化合物半導体ウェハ、その製造方法及びmovpe用化合物半導体エピタキシャルウェハの製造方法
JP2008088051A (ja) * 2006-09-06 2008-04-17 Sumco Corp エピタキシャルウェーハおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124378A (ja) * 2010-12-09 2012-06-28 Sumco Corp ウェーハの片面研磨方法、ウェーハの製造方法およびウェーハの片面研磨装置

Also Published As

Publication number Publication date
KR20120011053A (ko) 2012-02-06
JP5381304B2 (ja) 2014-01-08
DE112010002274T5 (de) 2012-10-04
DE112010002274B4 (de) 2020-02-13
WO2010128671A1 (ja) 2010-11-11
US8999061B2 (en) 2015-04-07
US20120090536A1 (en) 2012-04-19
KR101328775B1 (ko) 2013-11-13

Similar Documents

Publication Publication Date Title
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
JP6312976B2 (ja) 半導体ウェーハの製造方法
JP5644401B2 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US9396945B2 (en) Method for producing SiC substrate
KR101994782B1 (ko) 경면연마 웨이퍼의 제조방법
JP5479390B2 (ja) シリコンウェーハの製造方法
TW201351494A (zh) 晶圓的雙面研磨方法
JP5381304B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2013258227A (ja) 半導体ウェーハの製造方法
JP2011044491A (ja) エピタキシャルシリコンウェーハの製造方法
JP5375768B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR102165589B1 (ko) 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼
JP2017157796A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2010040876A (ja) 半導体ウェーハの製造方法
JP2017117915A (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JP2010153844A (ja) 活性層用ウェーハの製造方法
TW202342232A (zh) 兩面研磨用載具及使用此之矽晶圓的兩面研磨方法及裝置
CN117182662A (zh) 一种利用SiC晶棒的头尾片制备衬底的方法
JP2009135180A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

R150 Certificate of patent or registration of utility model

Ref document number: 5381304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250