JP2010263000A - Method of manufacturing electronic component - Google Patents
Method of manufacturing electronic component Download PDFInfo
- Publication number
- JP2010263000A JP2010263000A JP2009111085A JP2009111085A JP2010263000A JP 2010263000 A JP2010263000 A JP 2010263000A JP 2009111085 A JP2009111085 A JP 2009111085A JP 2009111085 A JP2009111085 A JP 2009111085A JP 2010263000 A JP2010263000 A JP 2010263000A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- photosensitive
- electronic component
- conductor pattern
- mold mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
Description
この発明は、微細な配線パターンを要するチップインダクタなどの電子部品を製造するための電子部品製造方法に関するものである。 The present invention relates to an electronic component manufacturing method for manufacturing an electronic component such as a chip inductor that requires a fine wiring pattern.
チップインダクタなどの電子部品に関する製造方法の一従来例として、感光性導体ペースト及び感光性絶縁ペーストをフォトリソグラフィ及び焼成を用いてパターンに形成し、電子部品を製造する技術がある（例えば特許文献１参照）。図１４は、この一従来例に係る製造方法の導体パターン形成工程を示す工程図であり、図１５は、ビアホール形成工程を示す工程図である。 As a conventional example of a manufacturing method for an electronic component such as a chip inductor, there is a technique for manufacturing an electronic component by forming a photosensitive conductive paste and a photosensitive insulating paste into a pattern using photolithography and baking (for example, Patent Document 1). reference). FIG. 14 is a process diagram showing a conductor pattern forming process of the manufacturing method according to this conventional example, and FIG. 15 is a process chart showing a via hole forming process.
導体パターン形成工程は、図１４（ａ）に示すように、ネガ型の感光性導体ペースト１０１′を基板１００上に塗布した後、図１４（ｂ）に示すように、この感光性導体ペースト１０１′をフォトマスク２００を用いて露光し、感光性導体ペースト１０１′の露光部分を硬化させる。そして、図１４（ｃ）に示すように、現像し、感光性導体ペースト１０１′の非露光部分を除去して、導体パターンに対応したパターン１０１′を形成した後、図１４（ｄ）に示すように、このパターン１０１′を焼成して、導体パターン１０１を形成する。
In the conductor pattern forming step, as shown in FIG. 14A, after applying a negative photosensitive
そして、ビアホール形成工程では、図１５（ａ）に示すように、ネガ型の感光性絶縁ペースト１０３を導体パターン１０１上に塗布した後、図１５（ｂ）に示すように、この感光性絶縁ペースト１０３をフォトマスク２００を用いて露光し、感光性絶縁ペースト１０３の露光部分を硬化させる。そして、図１５（ｃ）に示すように、現像及び焼成して、感光性絶縁ペースト１０３の非露光部分を除去し、除去部分でビアホール１０４を形成する。しかる後、図１５（ｄ）に示すように、感光性導体ペースト１０１′をビアホール１０４に埋めるように絶縁膜上に塗布することで、基板１００上の導体パターン１０１がビアホール１０４内の感光性導体ペースト１０１′によって上層の感光性導体ペースト１０１′と接続される。かかる工程を繰り返すことによって、チップインダクタなどの積層型電子部品を製造する。
Then, in the via hole forming step, as shown in FIG. 15A, after applying a negative
一方、半導体技術分野では、導体パターンの微細加工にインプリント法という技術が用いられている（例えば特許文献２及び特許文献３）。図２０は、インプリント法による導体パターン形成工程を示す工程図であり、図２１は、インプリント法によるビアホール形成工程を示す工程図である。
On the other hand, in the semiconductor technology field, a technique called an imprint method is used for fine processing of a conductor pattern (for example,
導体パターン形成工程は、図２０（ａ）に示すように、基板１００上に成膜された導体膜１１０上にネガ型のフォトレジスト１２０を塗布した後、図２０（ｂ）に示すように、導体パターンに対応した凹部２１１を有したモールドマスク２１０で加圧して露光する。これにより、凹部２１１内のフォトレジスト１２０が硬化し、現像すると、図２０（ｃ）に示すように、露光部分１２０ａが残る。そして、図２０（ｄ）に示すように、導体膜１１０をエッチングし、しかる後、導体パターン１１２上のフォトレジスト１２０を剥離又は除去することで、図２０（ｅ）に示すように、導体パターン１１２を形成する。
In the conductor pattern forming step, as shown in FIG. 20B, after applying a
そして、ビアホール形成工程では、図２１（ａ）に示すように、導体パターン１１２の上に成膜された絶縁膜１１５上にフォトレジスト１２０を塗布した後、図２１（ｂ）に示すように、ビアホールに対応した凸部２１２を有したモールドマスク２１０で加圧して露光する。しかる後、現像すると、遮光膜２１３下側の非露光部分１２０ｂが除去され、図２１（ｃ）に示すように、この部分に絶縁膜１１５が露出する。かかる状態で、図２１（ｄ）に示すように、エッチングを行うと、露出された絶縁膜１１５の部分が除去され、この除去部分でビアホール１１６が形成される。そして、図２１（ｅ）に示すように、絶縁膜１１５上のフォトレジスト１２０を剥離又は除去した後、図２１（ｆ）に示すように、導体膜１１０をビアホール１１６に埋めるように塗布することで、基板１００上の導体パターン１１２がビアホール１１６内の導体膜１１０によって上層の導体膜１１０と接続される。かかる工程を繰り返すことによって、微細幅の導体パターン１１２を有した半導体部品を製造することができる。
Then, in the via hole forming step, as shown in FIG. 21A, after applying a
感光性導体ペースト１０１′や感光性絶縁ペースト１０３は、フォトレジストなどから比べると非常に光透過性が悪い。したがって、光がペースト１０１′，１０３の底部まで到達しないため、光硬化部分が浅く、次のような問題が生じていた。
The photosensitive conductor paste 101 'and the
図１６は、線幅が広い導体パターンを形成する場合に生じる問題点を示す断面図であり、図１７は、線幅が狭い導体パターンを形成する場合に生じる問題点を示す断面図である。 FIG. 16 is a cross-sectional view showing a problem that occurs when a conductor pattern with a wide line width is formed, and FIG. 17 is a cross-sectional view showing a problem that occurs when a conductor pattern with a narrow line width is formed.
線幅が広い導体パターンを形成する場合には、図１６（ａ）に示すように、フォトマスク２００の開口２００ａも線幅に対応して広い。したがって、感光性導体ペースト１０１′に照射される光も多い。また、線幅が広い導体パターン１０１を形成する場合には、感光性導体ペースト１０１′に含まれる導体粒の粒径も大きくて済み、光が導体粒の隙間から底部へと比較的入り込みやすい。しかし、全ての光が感光性導体ペースト１０１′の底まで到達するわけでないので、図１６（ｂ）に示すように、光硬化部分１０１ａが逆テーパ状になってしまい、配線抵抗の劣化、不安定化を招く。また、形成した導体パターン１０１の基板１００に対する密着強度が劣化して、剥離しやすくなる。
When a conductor pattern having a wide line width is formed, as shown in FIG. 16A, the opening 200a of the
一方、線幅が狭い導体パターンを形成する場合には、図１７（ａ）に示すように、フォトマスク２００の開口２００ａも線幅に対応して狭い。したがって、感光性導体ペースト１０１′に照射される光も少ない。また、線幅が狭い導体パターン１０１を形成する場合には、導体粒の粒径が小さい感光性導体ペースト１０１′が必要である。このような感光性導体ペースト１０１′では、導体粒の隙間が狭い。このため、光の入り込みが浅く、感光性導体ペースト１０１′の表面付近で減衰してしまう。したがって、図１７（ｂ）に示すように、薄い光硬化部分１０１ａが基板１００から浮いた状態になり、現像及び焼成によって導体パターン１０１を基板１００上に形成することができない。
On the other hand, when a conductor pattern having a narrow line width is formed, the opening 200a of the
以上の問題はビアホールの形成時にも生じる。図１８は、直径が大きなビアホール１０４を形成する場合に生じる問題点を示す断面図であり、図１９は、直径が小さなビアホール１０４を形成する場合に生じる問題点を示す断面図である。
The above problems also occur when forming a via hole. 18 is a cross-sectional view showing a problem that occurs when the
図１８（ａ）に示すように、ビアホール１０４を形成するフォトマスク２００の開口２００ａは広い。したがって、感光性絶縁ペースト１０３に照射される光も多い。そして、直径の大きなビアホール１０４を形成する場合には、光がフォトマスク２００の遮光部２００ｂの下側に回り込んでも、ビアホール１０４に対応した非硬化部分の径もほぼ所望値を維持する。しかし、全ての光が感光性絶縁ペースト１０３の底まで到達するわけでないので、図１８（ｂ）及び（ｃ）に示すように、光硬化部分１０１ａが逆テーパ状になり、非硬化部分１０３ａがテーパ状になって、現像及び焼成後のビアホール１０４もテーパ状になってしまう。このように、ビアホール１０４がテーパ状になると、図１８（ｄ）に示すように、感光性導体ペースト１０１′を埋め込んだ際に、空隙１０４ａが生じる。すなわち、「泡かみ」が発生して、電子部品の信頼性が劣化する。
As shown in FIG. 18A, the opening 200a of the
また、直径が狭いビアホール１０４を形成する場合には、図１９（ａ）に示すように、フォトマスク２００の遮光部２００ｂが狭い。したがって、光が狭い遮光部２００ｂ下側に回り込んで、図１９（ｂ）に示すように、非硬化部分１０３ａの径を必要以上に小さくしてしまう。時には、光が遮光部２００ｂの下側全域に回り込むことがあり、かかる場合には、非硬化部分１０３ａを形成することができず、現像及び焼成後に、図１９（ｃ）に示すように、ビアホール１０４がない絶縁膜１０３が導体パターン１０１上に形成されることになる。
Further, when the via
以上のように、従来の感光性ペーストによるフォトリソグラフィを用いた電子部品製造方法では、導体パターンやビアホールの微細加工が不可能であった。 As described above, in the conventional electronic component manufacturing method using photolithography with a photosensitive paste, it is impossible to finely process a conductor pattern or a via hole.
フォトリソグラフィに代わる微細加工技術として、前述のインプリント法がある。しかしながら、図１４及び図１５に示した従来例に係る製造方法に比べると、導体パターン形成工程やビアホール形成工程において、図２０及び図２１の（ｄ）及び（ｅ）に示すように、導体パターン１１２や絶縁膜１１５上のフォトレジスト１２０を剥離又は除去する工程が余分に必要であり、製造工程数が多い。特に多層の積層型電子部品を製造する場合に、かかる工程数の増加が莫大な製造コストの増加を招くこととなる。
As a microfabrication technique that replaces photolithography, there is the imprint method described above. However, in comparison with the manufacturing method according to the conventional example shown in FIGS. 14 and 15, in the conductor pattern forming step and the via hole forming step, as shown in FIGS. An extra step of removing or removing the
この発明は、前述した課題を解決するためになされたもので、微細な導体バターン及びビアホールを少ない工程数で短時間且つ高精度に形成することができる電子部品製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object thereof is to provide an electronic component manufacturing method capable of forming a fine conductor pattern and a via hole with a small number of steps in a short time and with high accuracy. To do.
上記課題を解決するために、本発明は、基板上にネガ型の感光性導体ペーストを塗布する塗布過程と、前記塗布された感光性導体ペーストを露光する露光過程と、前記露光された感光性導体ペーストを現像して前記感光性導体ペーストによるパターンを形成する現像過程と、及び前記パターンを焼成して所望の導体パターンを形成する焼成過程と、を有した導体パターン形成工程と、
ネガ型の感光性絶縁ペーストを前記導体パターン形成工程で形成された導体パターンの上から塗布する塗布過程と、前記塗布された感光性絶縁ペーストを露光する露光過程と、前記露光された感光性絶縁ペーストを現像した後焼成して絶縁膜を形成すると共に絶縁膜に所望径のビアホールを形成する現像焼成過程と、感光性導体ペーストを前記ビアホールに充填しながら前記絶縁膜上に塗布する上層塗布過程を有したビアホール形成工程と、
を繰り返し実行することで、積層型の電子部品を製造する電子部品製造方法であり、
前記導体パターン形成工程の露光過程は、透明な平板で形成され、前記感光性導体ペースト側を向く表面に所望の導体パターンの線間となる部分に対応した凸部が突設され、前記凸部の先端面が遮光膜で覆われた第１のモールドマスクを、前記感光性導体ペーストに押しつけた状態で、照射光を前記第１のモールドマスクの裏面側から感光性導体ペーストに向けて照射することにより、前記感光性導体ペーストを選択的に露光するものであって、
前記ビアホール形成工程の露光過程は、透明な平板で形成され、前記感光性絶縁ペースト側を向く表面に所望径のビアホールに対応した凸部が突設され、前記凸部の先端面が遮光膜で覆われた第２のモールドマスクを、前記感光性絶縁ペーストに押しつけた状態で、照射光を前記第２のモールドマスクの裏面側から感光性絶縁ペーストに向けて照射することにより、前記感光性絶縁ペーストを選択的に露光するものである、ことを特徴とする。
かかる構成により、導体パターン形成工程の塗布過程において、ネガ型の感光性導体ペーストが基板上に塗布され，露光過程において、感光性導体ペーストが露光される。この際、第１のモールドマスクが、感光性導体ペーストの上に押しつけられた状態で、照射光が第１のモールドマスクの裏面側から感光性導体ペーストに向けて照射される。すると、透明な第１のモールドマスクを通過した照射光が、感光性導体ペーストの所望の導体パターンに対応する表面に照射する。また、凸部に入射した照射光の大半は凸部先端面の遮光膜で遮光されるが、一部の照射光が、凸部の側面を通って、凸部間に存在する感光性導体ペーストの側面に照射する。これにより、凸部間に存在する導体パターンに対応する感光性導体ペーストの部分の表面と両側面とが照射光により照射されて硬化する。また、凸部の遮光膜下側の感光性導体ペーストは非露光状態になる。この結果、現像過程によって、この非露光状態の感光性導体ペーストの部分が除去され、導体パターンに対応した硬化部分が残る。そして、焼成過程によって、露光され硬化した導体パターンに対応した感光性導体ペーストの硬化部分が焼成され、導体パターンが基板上に形成される。しかる後、ビアホール形成工程の塗布過程によって、ネガ型の感光性絶縁ペーストが導体パターン形成工程で形成された導体パターンの上から塗布され、露光過程によって、この感光性絶縁ペーストが露光される。この際、第２のモールドマスクが、感光性絶縁ペーストの上に押しつけられた状態で、照射光が第２のモールドマスクの裏面側から感光性絶縁ペーストに向けて照射される。すると、透明な第２のモールドマスクを通過した照射光が、感光性絶縁ペーストの表面に照射する。また、凸部に入射した照射光は、凸部の遮光膜によって遮られて、ビアホールに対応する感光性絶縁ペーストの部分には照射されない。しかし、凸部に入射した照射光の大半は凸部先端面の遮光膜で遮光されるが、一部の照射光が、凸部の側面を通って、凸部間に存在する感光性絶縁ペーストの側面に照射する。これにより、凸部間に存在する感光性絶縁ペーストの部分の表面と両側面とが照射光により照射されて硬化する。すなわち、ビアホールの内面に相当する部分が硬化される。また、凸部の遮光膜下側の感光性絶縁ペーストは非露光状態になる。この結果、現像過程によって、この非露光状態の感光性絶縁ペーストの部分が除去され、ビアホールに対応した孔が形成される。その後焼成されて、絶縁膜が形成されると共に絶縁膜に所望径のビアホールが形成される。しかる後、上層塗布過程が実行されて、感光性導体ペーストがビアホールに充填されながら絶縁膜上に塗布され、基板上の導体パターンがビアホールを通じて上層の感光性導体ペーストと電気的に接続される。かかる導体パターン形成工程とビアホール形成工程とが繰り返されることで、積層型の電子部品が製造される。
In order to solve the above problems, the present invention provides a coating process of applying a negative photosensitive conductive paste on a substrate, an exposure process of exposing the applied photosensitive conductive paste, and the exposed photosensitive properties. A conductive pattern forming step having a development process of developing a conductive paste to form a pattern with the photosensitive conductive paste, and a baking process of baking the pattern to form a desired conductive pattern;
A coating process in which a negative photosensitive insulating paste is applied from above the conductor pattern formed in the conductor pattern forming step, an exposure process in which the applied photosensitive insulating paste is exposed, and the exposed photosensitive insulation. Developing and baking paste after developing to form an insulating film and forming a via hole of a desired diameter in the insulating film, and upper layer applying process for applying the photosensitive conductor paste on the insulating film while filling the via hole A via hole forming step having
Is an electronic component manufacturing method for manufacturing a multilayer electronic component by repeatedly executing
The exposure process of the conductor pattern forming step is formed of a transparent flat plate, and a convex portion corresponding to a portion between the lines of a desired conductor pattern protrudes from the surface facing the photosensitive conductive paste side, and the convex portion With the first mold mask whose front end surface is covered with a light-shielding film pressed against the photosensitive conductor paste, irradiation light is irradiated from the back surface side of the first mold mask toward the photosensitive conductor paste. By selectively exposing the photosensitive conductor paste,
The exposure process of the via hole forming step is formed of a transparent flat plate, and a convex portion corresponding to a via hole having a desired diameter is provided on the surface facing the photosensitive insulating paste, and a tip surface of the convex portion is a light shielding film. By irradiating irradiation light toward the photosensitive insulating paste from the back side of the second mold mask in a state where the covered second mold mask is pressed against the photosensitive insulating paste, the photosensitive insulating paste is irradiated. The paste is selectively exposed.
With this configuration, the negative photosensitive conductive paste is applied onto the substrate in the application process of the conductor pattern forming process, and the photosensitive conductive paste is exposed in the exposure process. At this time, in a state where the first mold mask is pressed onto the photosensitive conductor paste, irradiation light is irradiated from the back surface side of the first mold mask toward the photosensitive conductor paste. Then, the irradiation light that has passed through the transparent first mold mask irradiates the surface corresponding to the desired conductor pattern of the photosensitive conductor paste. In addition, most of the irradiation light incident on the projections is shielded by the light shielding film on the front end surface of the projections, but a part of the irradiation light passes through the side surfaces of the projections and exists between the projections. Irradiate the sides. Thereby, the surface and both side surfaces of the portion of the photosensitive conductor paste corresponding to the conductor pattern existing between the convex portions are irradiated with the irradiation light and cured. In addition, the photosensitive conductive paste below the light shielding film of the convex portion is in an unexposed state. As a result, the unexposed photosensitive conductive paste portion is removed by the development process, and a cured portion corresponding to the conductive pattern remains. In the firing process, the cured portion of the photosensitive conductor paste corresponding to the exposed and cured conductor pattern is fired to form the conductor pattern on the substrate. Thereafter, a negative photosensitive insulating paste is applied from above the conductor pattern formed in the conductor pattern forming step by the application process in the via hole forming step, and this photosensitive insulating paste is exposed by the exposure process. At this time, irradiation light is irradiated from the back surface side of the second mold mask toward the photosensitive insulating paste in a state where the second mold mask is pressed onto the photosensitive insulating paste. Then, the irradiation light that has passed through the transparent second mold mask irradiates the surface of the photosensitive insulating paste. Further, the irradiation light incident on the convex portion is blocked by the light shielding film of the convex portion, and is not irradiated to the portion of the photosensitive insulating paste corresponding to the via hole. However, most of the irradiation light incident on the convex part is shielded by the light shielding film on the front surface of the convex part, but a part of the irradiation light passes through the side surface of the convex part and exists between the convex parts. Irradiate the sides. Thereby, the surface and both side surfaces of the portion of the photosensitive insulating paste existing between the convex portions are irradiated with the irradiation light and cured. That is, the portion corresponding to the inner surface of the via hole is cured. Further, the photosensitive insulating paste below the light shielding film of the convex portion is in an unexposed state. As a result, the unexposed photosensitive insulating paste portion is removed by the development process, and a hole corresponding to the via hole is formed. Thereafter, firing is performed to form an insulating film, and a via hole having a desired diameter is formed in the insulating film. Thereafter, the upper layer coating process is performed, and the photosensitive conductor paste is applied onto the insulating film while filling the via hole, and the conductor pattern on the substrate is electrically connected to the upper layer photosensitive conductor paste through the via hole. By repeating the conductor pattern forming step and the via hole forming step, a multilayer electronic component is manufactured.
また、電子部品製造方法において、前記遮光膜は、光反射性を有する単層もしくは多層の金属膜である、ことを特徴とする。
かかる構成により、凸部に入射した照射光が金属膜で反射されて、凸部の側面から感光性導体ペーストや感光性絶縁ペーストの側面に出射する。
In the electronic component manufacturing method, the light shielding film is a single-layer or multilayer metal film having light reflectivity.
With this configuration, the irradiation light incident on the convex portion is reflected by the metal film and is emitted from the side surface of the convex portion to the side surface of the photosensitive conductor paste or the photosensitive insulating paste.
また、電子部品製造方法において、前記凸部の先端面を荒らし、前記先端面に前記遮光膜を成膜した、ことを特徴とする。
かかる構成により、荒れた凸部の先端面に遮光膜が成膜されているので、遮光膜の反射面も荒れた状態になる。この結果、凸部に入射した照射光が、遮光膜の反射面で乱反射される。
In the electronic component manufacturing method, the tip surface of the convex portion is roughened, and the light shielding film is formed on the tip surface.
With such a configuration, since the light shielding film is formed on the tip surface of the rough convex portion, the reflection surface of the light shielding film is also roughened. As a result, the irradiation light incident on the convex portion is irregularly reflected by the reflection surface of the light shielding film.
また、電子部品製造方法において、前記第１のモールドマスクの凸部における幅方向の断面は、先端側に向かって細くなるテーパ状に形成されている、ことを特徴とする。
かかる構成により、第１のモールドマスクの凸部における幅方向の断面がテーパ状になっているので、凸部に入射した照射光のうち、凸部の斜面からペースト側に入射する照射光が多くなる。
Further, in the electronic component manufacturing method, a cross section in the width direction of the convex portion of the first mold mask is formed in a tapered shape that becomes narrower toward the tip side.
With such a configuration, since the cross section in the width direction of the convex portion of the first mold mask is tapered, the irradiation light incident on the paste side from the slope of the convex portion is large among the irradiation light incident on the convex portion. Become.
また、電子部品製造方法において、前記第２のモールドマスクにおける凸部の外形は、先端側に向かって細くなるテーパ状に形成されている、ことを特徴とする。
かかる構成により、第２のモールドマスクの凸部の外形がテーパ状になっているので、凸部に入射した照射光のうち、凸部の斜面からペースト側に入射する照射光が多くなる。
In the electronic component manufacturing method, the outer shape of the convex portion in the second mold mask is formed in a tapered shape that becomes narrower toward the tip side.
With this configuration, since the outer shape of the convex portion of the second mold mask is tapered, the irradiation light incident on the paste side from the slope of the convex portion among the irradiation light incident on the convex portion increases.
また、電子部品製造方法において、前記第１のモールドマスクおよび前記第２のモールドマスクは、感光性ペーストに押し付けられる面に離型剤がコーティングされており、前記現像過程の前に、それぞれのモールドマスクを感光性ペーストに押し付けた後剥離して、感光性ペーストの表面をＵＶアッシングする過程を備える、ことを特徴とする。 In the electronic component manufacturing method, the first mold mask and the second mold mask are coated with a release agent on the surface pressed against the photosensitive paste, and before the developing process, the respective molds are coated. It is characterized by comprising a process of pressing the mask against the photosensitive paste and then peeling and UV ashing the surface of the photosensitive paste.
また、電子部品製造方法において、前記第１のモールドマスクおよび前記第２のモールドマスクは、感光性ペーストに押し付けられる面に離型剤がコーティングされており、前記塗布過程の後に、それぞれのモールドマスクを別途準備した清浄用試料表面に押し付けた後、それぞれのモールドマスクを感光性ペーストに押し付ける工程を含む前記露光過程を備える、ことを特徴とする。 In the electronic component manufacturing method, the first mold mask and the second mold mask are coated with a release agent on the surface pressed against the photosensitive paste, and each mold mask is applied after the coating process. And the above-mentioned exposure process including the step of pressing each mold mask against the photosensitive paste after pressing the sample onto the surface of the separately prepared cleaning sample.
また、電子部品製造方法において、前記導体パターン形成工程後、感光性絶縁ペーストを前記導体パターン形成工程で形成された導体パターンの上から塗布する塗布過程の後に、前記感光性絶縁ペーストを乾燥させる工程を備え、前記乾燥工程は、乾燥温度を低温から高温へと多段階に昇温する工程である、ことを特徴とする。 Further, in the electronic component manufacturing method, after the conductor pattern forming step, the step of drying the photosensitive insulating paste after the coating process of applying the photosensitive insulating paste from above the conductor pattern formed in the conductor pattern forming step. The drying step is a step of raising the drying temperature from a low temperature to a high temperature in multiple stages.
また、電子部品製造方法において、前記第１のモールドマスクおよび前記第２のモールドマスクと同じ材質である支持基板をさらに備え、この支持基板上に、キャリアフィルムを形成する工程と、前記キャリアフィルム上に絶縁層を形成する工程と、を経て、焼成を除く前記導体パターン形成工程および前記ビアホール形成工程と、を繰り返し行い、キャリアフィルムをはがした後に一括で焼成することを特徴とする。 The electronic component manufacturing method further includes a support substrate made of the same material as the first mold mask and the second mold mask, and a step of forming a carrier film on the support substrate; And the step of forming an insulating layer, the conductor pattern forming step excluding firing and the via hole forming step are repeated, and the carrier film is peeled off and then fired at once.
また、電子部品製造方法において、前記第１のモールドマスク、前記第２のモールドマスクおよび前記支持基板の材質は石英である、ことを特徴とする。 In the electronic component manufacturing method, the material of the first mold mask, the second mold mask, and the support substrate is quartz.
また、電子部品製造方法において、前記導体パターン形成工程および前記ビアホール形成工程と、を繰り返し行った後、得られた多層パターンを個片化し外部電極を形成する、ことを特徴とする。 In the electronic component manufacturing method, the conductor pattern forming step and the via hole forming step are repeatedly performed, and then the obtained multilayer pattern is separated into individual electrodes to form external electrodes.
以上詳しく説明したように、この発明の電子部品製造方法によれば、導体パターン形成工程の露光過程において、感光性導体ペーストの導体パターン対応部分の表面と両側面とが照射光により照射され、当該導体パターン対応部分の表面と両側面とが硬化しているので、現像過程で当該部分が溶解されて逆テーパなどの不良な形状になることはない。したがって、導体パターンが形崩れすることないので、露光の解像度を向上させることができ、この結果、高密度で光透過性が悪い感光性導体ペーストにおいても、微細且つ高アスペクト比の導体パターンを有した電子部品を製造することができるという優れた効果がある。
また、導体パターン形成工程が塗布過程と露光過程と現像過程と焼成過程とでなり、レジスト剥離などを必要としない少ない工程で導体パターンを形成することができるので、工程数の削減と処理時間の短縮化とを図ることができ、その分製造コストの削減を図ることができるという効果がある。
また、第２のモールドマスクの凸部を感光性絶縁ペーストに押し込んで、物理的にビアホールを形成するので、露光現像のみで化学的に感光性絶縁ペーストを溶解してビアホールを形成する場合に比べて、ビアホールの形状の精度が高くなる。しかも、ビアホール形成工程の露光過程において、感光性絶縁ペーストの表面と、ビアホールの内壁となる感光性絶縁ペーストの部分の側面とを照射光で硬化しているので、現像過程で当該部分が溶解されてビアホールが形崩れすることはない。したがって、露光のビアホールに対する解像度を向上させることができ、この結果、微細且つ高アスペクト比のビアホールを有した電子部品を製造することができる。
As described above in detail, according to the electronic component manufacturing method of the present invention, in the exposure process of the conductor pattern forming step, the surface and both side surfaces of the conductor pattern corresponding portion of the photosensitive conductor paste are irradiated with irradiation light, Since the surface and both side surfaces of the portion corresponding to the conductor pattern are hardened, the portion is not melted during the development process and does not become a defective shape such as a reverse taper. Therefore, since the conductor pattern is not deformed, the exposure resolution can be improved. As a result, even a photosensitive conductor paste having a high density and poor light transmission has a fine and high aspect ratio conductor pattern. There is an excellent effect that an electronic component can be manufactured.
In addition, the conductor pattern formation process consists of a coating process, an exposure process, a development process, and a baking process, and a conductor pattern can be formed with a small number of processes that do not require resist stripping. There is an effect that it is possible to shorten the manufacturing cost and to reduce the manufacturing cost accordingly.
In addition, since the via hole is physically formed by pressing the convex portion of the second mold mask into the photosensitive insulating paste, compared with the case where the photosensitive insulating paste is chemically dissolved and the via hole is formed only by exposure and development. Therefore, the accuracy of the shape of the via hole is increased. Moreover, in the exposure process of the via hole formation process, the surface of the photosensitive insulating paste and the side surface of the photosensitive insulating paste part that becomes the inner wall of the via hole are cured by irradiation light, so that the part is dissolved in the development process. The via hole will not collapse. Therefore, the resolution of the exposed via hole can be improved, and as a result, an electronic component having a fine and high aspect ratio via hole can be manufactured.
また、ビアホール形成工程が塗布過程と露光過程と現像焼成過程と上層塗布過程とでなり、レジスト剥離などを必要としない少ない工程でビアホールを形成することができるので、工程数の削減と処理時間の短縮化とを図ることができ、その分製造コストの削減を図ることができるという効果もある。 In addition, the via hole forming process consists of a coating process, an exposure process, a development baking process, and an upper layer coating process, and via holes can be formed with a small number of processes that do not require resist stripping. There is also an effect that the manufacturing cost can be reduced correspondingly.
また、単層もしくは多層の金属膜により、凸部の遮光膜の光反射性が向上し、凸部に入射した照射光の大半部が反射して、凸部間の感光性導体ペーストや感光性絶縁ペースト部に出射するので、感光性導体ペーストや感光性絶縁ペーストに対する露光が十分に行われる。この結果、現像時における硬化部分の膜保持性が良くなり、導体パターンやビアホールの解像度を向上させることができる。 In addition, the light reflectivity of the light shielding film of the convex portion is improved by the single layer or the multilayer metal film, and most of the irradiation light incident on the convex portion is reflected, so that the photosensitive conductive paste or photosensitive property between the convex portions is reflected. Since the light is emitted to the insulating paste portion, the photosensitive conductor paste and the photosensitive insulating paste are sufficiently exposed. As a result, the film retainability of the cured portion during development is improved, and the resolution of the conductor pattern and via hole can be improved.
また、凸部に入射した照射光の大半部が乱反射して、凸部間の感光性導体ペーストや感光性絶縁ペースト部に出射するので、感光性導体ペーストや感光性絶縁ペーストに対する露光がさらに十分に行われる。この結果、現像時における硬化部分の膜保持性がさらに向上し、導体パターンやビアホールの解像度をさらに向上させることができる。 In addition, most of the irradiation light incident on the projections is diffusely reflected and emitted to the photosensitive conductor paste or photosensitive insulation paste between the projections, so that exposure to the photosensitive conductor paste or photosensitive insulation paste is further sufficient. To be done. As a result, the film retention of the cured portion during development can be further improved, and the resolution of the conductor pattern and via hole can be further improved.
また、凸部に入射した照射光のうち、凸部の斜面からペースト側に入射する照射光が多くなるので、感光性導体ペーストに対する露光不足がなくなり、オーバー現像による不具合即ち配線抵抗の劣化、不安定化や導体パターン密着強度の劣化を確実に防止することができる。また、凸部間の傾斜面が感光性導体ペースト側で広くなるので、感光性導体ペーストの凸部間への充填性を向上させることができる。さらに、露光過程実行後に第１のモールドマスクを離す際、感光性導体ペーストの残渣が凸部間に残りにくくなる。また、第１のモールドマスクによる感光性導体ペースト圧縮時の抵抗が低減し、この結果、第１のモールドマスクに対する負荷が低減し、マスク寿命を向上させることができる。 In addition, since the irradiation light incident on the convex side from the slope of the convex part increases in the incident light incident on the convex part, there is no shortage of exposure to the photosensitive conductor paste, and there is a problem due to over-development, that is, deterioration of wiring resistance, non- Stabilization and deterioration of the conductor pattern adhesion strength can be reliably prevented. Moreover, since the inclined surface between convex parts becomes wide at the photosensitive conductor paste side, the filling property between the convex parts of the photosensitive conductor paste can be improved. Furthermore, when the first mold mask is released after the exposure process is performed, the residue of the photosensitive conductor paste is less likely to remain between the convex portions. Moreover, the resistance at the time of the photosensitive conductor paste compression by a 1st mold mask reduces, As a result, the load with respect to a 1st mold mask can reduce and a mask lifetime can be improved.
また、凸部に入射した照射光のうち、凸部の斜面からペースト側に入射する照射光が多くなるので、感光性絶縁ペーストに対する露光不足が防止され、オーバー現像による不具合即ちビアホールの形崩れを確実に防止することができる。また、凸部が先端に向かって細くなっているので、凸部が感光性絶縁ペーストにスムーズに突き刺さり、その結果、感光性絶縁ペーストの充填性が向上する。また、ビアホールの形状がテーパ状になるので、上層の感光性導体ペーストをビアホール内に確実に充填することができる。さらに、露光過程実行後に第２のモールドマスクを離す際、感光性絶縁ペーストの残渣が凸部に残りにくくなる。また、第２のモールドマスクによる感光性絶縁ペースト圧縮時の抵抗が低減し、この結果、第２のモールドマスクに対する負荷が低減し、マスク寿命を向上させることができる。 In addition, since the irradiation light incident on the paste side from the slope of the convex portion increases among the irradiation light incident on the convex portion, insufficient exposure to the photosensitive insulating paste is prevented, and problems due to over-development, that is, deformation of the via hole are prevented. It can be surely prevented. Further, since the convex portion is narrowed toward the tip, the convex portion is smoothly stuck into the photosensitive insulating paste, and as a result, the filling property of the photosensitive insulating paste is improved. Further, since the via hole has a tapered shape, it is possible to reliably fill the via hole with the upper-layer photosensitive conductive paste. Furthermore, when the second mold mask is released after the exposure process is performed, the residue of the photosensitive insulating paste hardly remains on the convex portion. Further, the resistance when the photosensitive insulating paste is compressed by the second mold mask is reduced, and as a result, the load on the second mold mask is reduced and the mask life can be improved.
また、モールドマスクの型離れをしやすくするために、モールドマスクの押し付ける面に離型剤をコーティングしたものを用いる場合、感光性ペーストに押し付けて剥離後、感光性ペースト表面に離型剤が残渣として付着してしまうことがある。このとき、現像後に感光性ペースト表面をＵＶアッシングすることで、酸素イオンや酸素プラズマで処理する場合と比べて、ペースト配線の酸化による脆弱化を起こすことなく、離型剤残渣を分解、除去することができる。よって、積層した場合の密着性劣化や形成不良を抑制でき、焼成後のデラミネーションや層間のショート不良を防ぐことができる。 Also, when using a mold mask with a mold mask coated on the surface of the mold mask to make it easier to release the mold mask, the mold release agent remains on the surface of the photosensitive paste after being pressed against the photosensitive paste and removed. May adhere. At this time, the surface of the photosensitive paste is subjected to UV ashing after development, so that the release agent residue is decomposed and removed without causing weakening due to oxidation of the paste wiring as compared with the case of processing with oxygen ions or oxygen plasma. be able to. Therefore, it is possible to suppress adhesion deterioration and formation failure when laminated, and to prevent delamination after firing and short-circuit failure between layers.
また、同様の離型剤をコーティングしたモールドマスクを用いる場合、予め準備した清浄用試料表面に押し付けることで、今までは感光性ペーストに押し付けて剥離後に残渣として付着していた離型剤を、先に取り除いておくことができる。 Also, when using a mold mask coated with the same mold release agent, by pressing against the surface of the sample for cleaning prepared in advance, the mold release agent that has hitherto been pressed against the photosensitive paste and adhered as a residue after peeling, It can be removed first.
また、導体パターン上に感光性絶縁ペーストを塗布した際、導体パターンのアスペクト比が大きいと導体パターン間の領域で部分的な充填不良箇所、すなわち気泡が生じる場合がある。このとき、感光性絶縁ペーストを段階的に加熱、乾燥させることで、これらの気泡の成長を抑制できる。また、低温で一定期間置くことで、溶剤の揮発が抑制され、ペーストの流動性を確保でき、結果、充填不良箇所をなくすことができる。 In addition, when the photosensitive insulating paste is applied on the conductor pattern, if the aspect ratio of the conductor pattern is large, a part of poor filling, that is, a bubble may occur in a region between the conductor patterns. At this time, the growth of these bubbles can be suppressed by heating and drying the photosensitive insulating paste stepwise. Moreover, volatilization of the solvent can be suppressed by placing it at a low temperature for a certain period of time, and the fluidity of the paste can be ensured.
また、電子部品の小型化に対応するために、基板を用いない工法を用いるが、この場合、モールドマスクと支持基板の材質が異なっていると、線膨張係数の違いにより導体パターンやビアホールに位置ずれが生じてしまう。このとき、モールドマスクと支持基板の材質を同じものにすることで、線膨張係数を同じにして位置ずれを低減し位置精度を向上することができる。その結果、歩留りを向上できる。 In addition, in order to cope with the downsizing of electronic components, a method that does not use a substrate is used, but in this case, if the material of the mold mask and the support substrate is different, the position of the conductor pattern or via hole is different due to the difference in linear expansion coefficient. Deviation occurs. At this time, by using the same material for the mold mask and the support substrate, the linear expansion coefficient can be made the same to reduce the positional deviation and improve the positional accuracy. As a result, the yield can be improved.
また、モールドマスクと支持基板の材質をともに石英とすることで、線膨張係数そのものを小さくすることができ、位置ずれをさらに低減できる。 Further, by using both the mold mask and the support substrate as quartz, the linear expansion coefficient itself can be reduced, and the displacement can be further reduced.
また、基板を用いない工法により積層パターンを形成して個片化、外部電極を形成することにより、小型で低抵抗、低損失な積層型の電子部品を得ることができる。
In addition, by forming a lamination pattern by a method without using a substrate to form individual pieces and forming external electrodes, it is possible to obtain a small-sized, low-resistance, low-loss multilayer electronic component.
以下、この発明の形態について図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図１は、この発明の第１実施例に係る電子部品製造方法を示す工程図である。
図１に示すように、この実施例の電子部品製造方法は、導体パターン形成工程Ｓ１とビアホール形成工程Ｓ２とを具備し、これら導体パターン形成工程Ｓ１及びビアホール形成工程Ｓ２を繰り返すことで、積層型の電子部品であるチップインダクタを製造する方法である。
FIG. 1 is a process diagram showing an electronic component manufacturing method according to a first embodiment of the present invention.
As shown in FIG. 1, the electronic component manufacturing method of this embodiment includes a conductor pattern forming step S1 and a via hole forming step S2, and by repeating these conductor pattern forming step S1 and via hole forming step S2, a multilayer type This is a method of manufacturing a chip inductor, which is an electronic component.
導体パターン形成工程Ｓ１は、塗布過程Ｓ１１と露光過程Ｓ１２と現像過程Ｓ１３と焼成過程Ｓ１４との各過程を有してなる。 The conductor pattern forming step S1 includes a coating process S11, an exposure process S12, a developing process S13, and a baking process S14.
図２は、この導体パターン形成工程Ｓ１の各過程を示す断面図である。
塗布過程Ｓ１１は、図２（ａ）に示すように、アルミナ基板１００上にネガ型の感光性導体ペースト３−１を塗布する過程である。この実施例では、感光性導体ペースト３−１として、感光性銀ペースト（以下、感光性導体ペースト３−１を「感光性銀ペースト３−１」と記す）を用いた。また、この感光性銀ペースト３−１は、銀粒子の平均粒径が０．５μｍ〜１０μｍ以内で且つ銀粒子の感光性銀ペースト３−１に対する体積密度が０．５０〜０．８５以内のものを用いた。
FIG. 2 is a sectional view showing each process of the conductor pattern forming step S1.
The coating process S11 is a process of coating a negative photosensitive conductive paste 3-1 on the
かかる塗布過程Ｓ１１を実行し、厚膜の感光性銀ペースト３−１をアルミナ基板１００上に塗布した後、露光過程Ｓ１２を実行する。
After performing the coating process S11 and coating the thick photosensitive silver paste 3-1 on the
露光過程Ｓ１２は、アルミナ基板１００に塗布された感光性銀ペースト３−１を露光する過程である。この露光過程Ｓ１２では、図２（ｂ）に示すように、表面に凹凸を有する第１のモールドマスク１を用いて、感光性銀ペースト３−１上に照射光であるＵＶ光Ｌを照射する。
The exposure process S12 is a process of exposing the photosensitive silver paste 3-1 applied to the
具体的には、第１のモールドマスク１は、水晶やガラスなどの透明な平板で形成されており、その表面（図２において下側面）に、凸部１０と凸部１０に対して相対的に凹んだ凹部１１を有している。
Specifically, the
凸部１０は、形成すべき導体パターンの線間となる部分に対応した形状をなすように突設されており、その幅ｗ１０は、導体パターンの線間間隔に設定されている。一方、凹部１１は、形成すべき導体パターンのパターン形状に対応した形状をなすように凹設されており、その幅ｗ１１は、導体パターンの線幅に設定されている。
The
この第１のモールドマスク１は、ネガ型の感光性銀ペースト３−１を露光して凹部１１に所望の導体パターンを形成するものであるので、導体パターン対応部分以外を露光しないように、遮光膜１２が凸部１０の先端面を覆っている。この遮光膜１２は、光反射性を有する金属膜であり、この実施例では、遮光膜１２を、凸部１０の先端面に成膜されたＡｌ膜とこのＡｌ膜の表面に成膜されたＮｉ膜とで形成した。
Since this
露光過程Ｓ１２では、前記第１のモールドマスク１を、図２（ｂ）に示すように、感光性銀ペースト３−１に押しつけた状態で、ＵＶ光Ｌを第１のモールドマスク１の裏面側から感光性銀ペースト３−１に向けて照射することにより、感光性銀ペースト３−１を選択的に露光する。
In the exposure step S12, as shown in FIG. 2B, the
図３は、線幅の広い導体パターンを形成する際の露光現象を示す部分拡大断面図であり、図４は、線幅の狭い導体パターンを形成する際の露光現象を示す部分拡大断面図である。 FIG. 3 is a partially enlarged cross-sectional view showing an exposure phenomenon when forming a conductor pattern with a wide line width, and FIG. 4 is a partially enlarged cross-sectional view showing an exposure phenomenon when forming a conductor pattern with a narrow line width. is there.
透明な第１のモールドマスク１を通過したＵＶ光Ｌは、図３（ａ）に示すように、凹部１１の上面１１ａから垂直に感光性銀ペースト３−１に照射する。また、僅かではあるが、凹部１１の側面１１ｂから感光性銀ペースト３−１側に入り込むＵＶ光Ｌ２も存在する。さらに、凸部１０の先端面に光反射性に優れた遮光膜１２が形成されているので、この遮光膜１２で反射された反射ＵＶ光Ｌ３も側面１１ｂから凹部１１内に入り込む。この結果、感光性銀ペースト部３−１ａが十分に露光されて、ほぼ全体が硬化する。
The UV light L that has passed through the transparent
図４に示したような微細な導体パターンについても同様に、凹部側面からの入射光Ｌ２、反射光Ｌ３により、感光性銀ペースト３−１の側面も硬化する。この結果、感光性銀ペースト部３−１ａの内部が非露光状態であっても、硬化部３−１ｂが微細な感光性銀ペースト部３−１ａの外周部に形成されるので、この感光性銀ペースト部３−１ａが次段の現像過程Ｓ１３で溶解されることはない。 Similarly, for the fine conductor pattern as shown in FIG. 4, the side surface of the photosensitive silver paste 3-1 is also cured by the incident light L2 and the reflected light L3 from the side surface of the recess. As a result, even if the inside of the photosensitive silver paste portion 3-1a is in an unexposed state, the cured portion 3-1b is formed on the outer peripheral portion of the fine photosensitive silver paste portion 3-1a. The silver paste part 3-1a is not dissolved in the subsequent development process S13.
一方、凸部１０下側の感光性銀ペースト３−１の部分３−１ｃは、凸部１０に入射した照射光の大半が凸部１０先端面の遮光膜１２で遮光されるので、非露光状態になる。
On the other hand, the portion 3-1c of the photosensitive silver paste 3-1 below the
そして、図２（ｃ）に示すように、現像過程Ｓ１３において、露光過程Ｓ１２で露光された感光性銀ペースト３−１が現像され、非露光部３−１ｃが溶解されて、所望の導体パターンに対応した硬化パターン３−２が形成される。 Then, as shown in FIG. 2C, in the development step S13, the photosensitive silver paste 3-1 exposed in the exposure step S12 is developed, and the non-exposed portion 3-1c is dissolved, so that a desired conductor pattern is obtained. A cured pattern 3-2 corresponding to is formed.
しかる後、図２（ｄ）に示すように、焼成過程Ｓ１４において、現像過程Ｓ１３で形成された硬化パターン３−２が焼成されて、所望の導体パターン３がアルミナ基板１００上に形成される。
これにより、導体パターン形成工程Ｓ１が終了し、ビアホール形成工程Ｓ２に移行する。
Thereafter, as shown in FIG. 2D, in the firing process S14, the cured pattern 3-2 formed in the developing process S13 is fired, and the desired
Thereby, conductor pattern formation process S1 is complete | finished and it transfers to via-hole formation process S2.
ビアホール形成工程Ｓ２は、図１に示すように、塗布過程Ｓ２１と露光過程Ｓ２２と現像焼成過程Ｓ２３と上層塗布過程Ｓ２４との各過程を有してなる。 As shown in FIG. 1, the via hole forming step S2 includes a coating process S21, an exposure process S22, a development baking process S23, and an upper layer coating process S24.
図５は、このビアホール形成工程Ｓ２の各過程を示す断面図である。
塗布過程Ｓ１１は、図５（ａ）に示すように、ネガ型の感光性絶縁ペースト４−１を導体パターン形成工程Ｓ１で形成された導体パターン３上に塗布する過程である。この実施例では、感光性絶縁ペースト４−１として、感光性ガラスペースト（以下、感光性絶縁ペースト４−１を「感光性ガラスペースト４−１」と記す）を用いた。なお、感光性絶縁ペースト４−１の絶縁体成分として、ガラスの他にフェライトや誘電体セラミックスを用いることができる。また、ガラス，フェライト，誘電体セラミックスのうちの少なくとも２つの混合物を絶縁体成分とすることもできる。
FIG. 5 is a cross-sectional view showing each process of the via hole forming step S2.
As shown in FIG. 5A, the application process S11 is a process in which a negative photosensitive insulating paste 4-1 is applied onto the
かかる塗布過程Ｓ２１を実行し、厚膜の感光性ガラスペースト４−１をアルミナ基板１００上に導体パターン３を覆うように塗布した後、露光過程Ｓ２２を実行する。
After performing this coating process S21 and coating the thick photosensitive glass paste 4-1 on the
露光過程Ｓ２２は、導体パターン３に塗布された感光性ガラスペースト４−１を露光する過程である。この露光過程Ｓ２２では、図５（ｂ）に示すように、表面に凸部を有する第２のモールドマスク２を用いて、感光性ガラスペースト４−１上にＵＶ光Ｌを照射する。
The exposure process S22 is a process of exposing the photosensitive glass paste 4-1 applied to the
具体的には、第２のモールドマスク２も、水晶やガラスなどの透明な平板で形成されおり、その表面（図５において下側面）に、凸部２０を有している。
凸部２０は、形成すべきビアホールに対応した形状をなすように突設されており、その直径ｗ２０は、ビアホールの直径にほぼ等しく設定されている。
Specifically, the
The
この第２のモールドマスク２は、ネガ型の感光性ガラスペースト４−１を露光して凸部２０に所望のビアホールを形成するものであるので、ビアホール対応部分以外を露光しないように、遮光膜２２が凸部２０の先端面に形成されている。この遮光膜２２も、光反射性を有する金属膜であり、凸部２０の先端面に成膜されたＡｌ膜とこのＡｌ膜の表面に成膜されたＮｉ膜とで形成した。
Since the
露光過程Ｓ２２では、前述の構造における第２のモールドマスク２を、図５（ｂ）に示すように、感光性ガラスペースト４−１に押しつけた状態で、ＵＶ光Ｌを第２のモールドマスク２の裏面側から感光性ガラスペースト４−１に向けて照射することにより、感光性ガラスペースト４−１を選択的に露光する。
In the exposure step S22, the UV light L is applied to the
図６は、細径のビアホールを形成する際の露光現象を示す部分拡大断面図である。
図６（ａ）に示すように、第２のモールドマスク２の凸部２０を感光性ガラスペースト４−１に押し込むことで、ビアホールに対応した感光性ガラスペースト穴４−１ａが物理的に形成される。そして、凸部２０以外の部分においては、多量の垂直ＵＶ光Ｌ１が第２のモールドマスク２の表面２ａから感光性ガラスペースト４−１に照射し、このとき僅かではあるが、斜行ＵＶ光Ｌ２が凸部２０の側面２０ｂから感光性ガラスペースト穴４−１ａの周面を画成する感光性ガラスペースト４−１の側面に入射する。さらに、遮光膜２２で反射された反射ＵＶ光Ｌ３も側面２０ｂから凸部２０外部の感光性ガラスペースト４−１内に入り込む。この結果、感光性ガラスペースト４−１全体が硬化状態となり、感光性ガラスペースト穴４−１ａが固められた状態となる。そして、凸部２０の遮光膜２２下側の薄い部分４−１ｃのみが、非露光状態になる。
FIG. 6 is a partial enlarged cross-sectional view showing an exposure phenomenon when forming a narrow via hole.
As shown in FIG. 6A, a photosensitive glass paste hole 4-1a corresponding to a via hole is physically formed by pressing the
そして、図５（ｃ）に示すように、現像焼成過程Ｓ２３において、露光過程Ｓ２２で露光された感光性ガラスペースト４−１が現像され、非露光部４−１ｃが溶解される。このとき、非露光部４−１ｃは凸部２０に押しつぶされており、非常に薄いので、この非露光部４−１ｃを溶解させる現像処理時間は非常に短い。しかも、凸部２０の押し込みによって物理的に形成された感光性ガラスペースト穴４−１ａが直状であり、化学的に溶解される非露光部４−１ｃが薄い。したがって、感光性ガラスペースト穴４−１ａと、非露光部４−１ｃの溶解で生じる空白部との連結により形成される孔はほぼ直状になる。しかる後、現像処理で形成された硬化パターンが焼成されて、所望径のほぼ直状のビアホール５と絶縁膜４とが形成される。
Then, as shown in FIG. 5C, in the development baking process S23, the photosensitive glass paste 4-1 exposed in the exposure process S22 is developed, and the non-exposed part 4-1c is dissolved. At this time, the non-exposed portion 4-1c is crushed by the
そして、上層塗布過程Ｓ２４において図５（ｄ）に示すように、感光性銀ペースト３−１がビアホール５に充填されながら絶縁膜４上に塗布される。これにより、下層の導体パターン３と上層の感光性銀ペースト３−１とがビアホール５を通じて接続される。このとき、ビアホール５が下広がりのテーパ状でなく、ほぼ直状であるので、ビアホール５内で泡かみなどの現象が発生することはすくない。
Then, in the upper layer coating step S24, as shown in FIG. 5D, the photosensitive silver paste 3-1 is coated on the insulating
これにより、図１に示すように、ビアホール形成工程Ｓ２を終了する。
その後は、導体パターン形成工程Ｓ１とビアホール形成工程Ｓ２とを繰り返すことで、積層型のチップインダクタを形成し、チップ分割及び外部電極の取付を行うことで、チップインダクタが完成する。
Thereby, as shown in FIG. 1, the via hole forming step S2 is completed.
Thereafter, by repeating the conductor pattern forming step S1 and the via hole forming step S2, a multilayer chip inductor is formed, and the chip inductor is completed by dividing the chip and attaching external electrodes.
このように、この実施例の電子部品製造方法によれば、導体パターン形成工程Ｓ１の露光過程Ｓ１２において、第１のモールドマスク１の凸部１０から斜行ＵＶ光Ｌ２及び反射ＵＶ光Ｌ３を感光性銀ペースト３−１の側面に入射させて、導体パターン３に対応した感光性銀ペースト部３−１ａを硬化させるので、厚膜で光透過性の悪い感光性銀ペースト３−１を用いても、微細な導体パターン３を高解像度で形成することができる。また、第２のモールドマスク２の凸部２０を感光性ガラスペースト４−１に押し込んで、物理的にビアホール５を形成するので、ビアホール５の形状の精度が高くなる。しかも、露光過程Ｓ２２において、感光性ガラスペースト穴４−１ａの内周面を斜行ＵＶ光Ｌ２と反射ＵＶ光Ｌ３を利用して硬化するので、形崩れがなく、ビアホール５の解像度が向上する。
As described above, according to the electronic component manufacturing method of this embodiment, the oblique UV light L2 and the reflected UV light L3 are exposed from the
また、導体パターン形成工程Ｓ１が塗布過程Ｓ１１と露光過程Ｓ１２と現像過程Ｓ１３と焼成過程Ｓ１４とでなり、ビアホール形成工程Ｓ２が塗布過程Ｓ２１と露光過程Ｓ２２と現像焼成過程Ｓ２３と上層塗布過程Ｓ２４とでなり、レジスト剥離などを必要としない少ない工程で導体パターン３やビアホール５を形成することができるので、工程数の削減と処理時間の短縮化とを図ることができる。
The conductor pattern forming step S1 includes a coating step S11, an exposure step S12, a development step S13, and a baking step S14. The via hole forming step S2 includes a coating step S21, an exposure step S22, a development baking step S23, and an upper layer coating step S24. Thus, since the
ここで、かかる実施例の微細化効果を試す実験について述べる。 Here, an experiment to test the miniaturization effect of the embodiment will be described.
本実施例の導体パターン形成実験では、塗布過程Ｓ１１において、感光性銀ペースト３−１をアルミナ基板１００上に厚み１２μｍで印刷し、プリベークした。そして、第１のモールドマスク１については、まず、水晶基板表面に厚み０．3μｍのＮｉ膜と厚み０．１μｍのＡｌ膜とによるパターンをリフトオフ蒸着にて形成した。そして、ＲＩＥで水晶基板の表面を深さ１０μｍまで加工して、幅ｗ１０が１０μｍの凸部１０と幅ｗ１１が１０μｍの凹部１１とを、これらの相対深さＤが１０μｍになるように、水晶基板表面に形成した。第１のモールドマスク１を用いて露光過程Ｓ１２を実行し、インプリント式露光機により、遮光膜１２下側の非露光部３−１ｃの膜厚が２μｍになるまで、第１のモールドマスク１を感光性銀ペースト３−１に押しつけて露光した。しかる後、現像過程Ｓ１３および焼成工程Ｓ１４を実行した。その結果、膜厚８μｍ、線幅１２μｍの導体パターンが得られた。
In the conductor pattern formation experiment of this example, in the coating process S11, the photosensitive silver paste 3-1 was printed on the
また、本実施例のビアホール形成実験では、塗布過程Ｓ２１において、感光性ガラスペースト４−１をアルミナ基板１００上に厚み３０μｍで印刷し、プリベークした。そして、第２のモールドマスク２については、まず、水晶基板表面に厚み１．０μｍのＮｉ膜と厚み０．１μｍのＡｌ膜とで直径３５μｍの円形パターンをリフトオフ蒸着にて形成した。そして、ＲＩＥで水晶基板の表面を深さ２５μｍまで加工して、幅ｗ１０が２５μｍで深さＤが２５μｍの円形凸部１０を水晶基板表面に形成した。第２のモールドマスク２を用いて、露光過程Ｓ２２を実行し、インプリント式露光機によって、遮光膜２２下側の非露光部４−１ｃの膜厚ｄが５μｍになるまで、第２のモールドマスク２を感光性ガラスペースト４−１に押しつけて露光した。しかる後、現像焼成過程Ｓ２３を実行した。その結果、膜厚１５μｍ、直径４０μｍのビアホールが得られた。
In the via hole formation experiment of this example, in the coating process S21, the photosensitive glass paste 4-1 was printed on the
次に、この発明の第２実施例について説明する。
図７は、この発明の第２実施例に係る電子部品製造方法の要部を示す部分拡大断面図である。
Next explained is the second embodiment of the invention.
FIG. 7 is a partially enlarged cross-sectional view showing the main part of the electronic component manufacturing method according to the second embodiment of the present invention.
この実施例の電子部品製造方法は、遮光膜の構造が第１実施例と異なる。 The electronic component manufacturing method of this embodiment is different from the first embodiment in the structure of the light shielding film.
すなわち、この実施例では、第１のモールドマスク１においては、凸部１０の先端面が荒らされ、この荒された先端面に遮光膜１２′が成膜されている。したがって、遮光膜１２′の内面１２ａ′（図の上面）も荒れた面になり、凸部１０に入射したＵＶ光Ｌが、遮光膜１２′の内面１２ａ′で乱反射される。
That is, in this embodiment, in the
すなわち、凸部１０に入射したＵＶ光Ｌのうち、垂直ＵＶ光Ｌ１もこの遮光膜１２′で乱反射されるので、感光性銀ペースト部３−１ａの側部に入射するＵＶ光Ｌの量が増加する。この結果、感光性銀ペースト部３−１ａに対する露光がさらに十分に行われ、現像時における硬化部分の膜保持性がさらに向上し、導体パターン３の解像度をさらに向上させることができる。
That is, among the UV light L incident on the
この実施例は、第２のモールドマスク２の凸部２０に形成されている遮光膜２２にも適用することができる。
This embodiment can also be applied to the
その他の構成、作用及び効果は、第１実施例と同様であるので、その記載は省略する。 Since other configurations, operations, and effects are the same as those in the first embodiment, description thereof is omitted.
次に、この発明の第３実施例について説明する。
図８は、この発明の第３実施例に係る電子部品製造方法の要部を拡大して示す工程図である。
Next explained is the third embodiment of the invention.
FIG. 8 is an enlarged process diagram showing the main part of the electronic component manufacturing method according to the third embodiment of the present invention.
この実施例の電子部品製造方法は、第１のモールドマスク１の凸部１０における幅方向の断面を、先端側に向かって細くなるテーパ状に形成した点が、第１実施例と異なる。
The electronic component manufacturing method of this embodiment is different from the first embodiment in that the cross section in the width direction of the
すなわち、図８（ａ）に示すように、凸部１０の断面を、台形状に形成し、且つ凸部１０の斜面１０ａと第１のモールドマスク１の表面１ａとのなす角θを、３０°以上９０゜未満に設定した。
That is, as shown in FIG. 8A, the cross section of the
かかる構成により、第１のモールドマスク１の凸部１０における斜面１０ａが傾斜しているので、凸部１０に入射した垂直ＵＶ光Ｌ１も、斜面１０ａからペースト側に入射することとなるので、感光性銀ペースト３−１に対する露光効果が向上する。また、凹部１１が下方に向かって広くなるので、感光性銀ペースト３−１への押し込み時に、感光性銀ペースト３−１が凹部１１に円滑に充填される。さらに、図８（ｂ）に示すように、露光後に第１のモールドマスク１を感光性銀ペースト３−１から抵抗を受けることなく離すことができるので、感光性銀ペースト３−１の残渣が凹部１１内に残ることはほとんどない。また、第１のモールドマスク１による感光性銀ペースト３−１への押し込み時の抵抗が低減する。この結果、第１のモールドマスク１に対する負荷が低減し、マスク寿命が向上する。
With this configuration, since the
なお、凸部１０の斜面１０ａの傾斜角θが９０°に近いほど導体パターン３の微細化には有利になる。しかし、凹部１１への感光性銀ペースト３−１の充填性の向上やマスク剥離時の残査低減には、傾斜角θが小さい方が有利である。したがって、製造条件に応じて凸部１０の斜面１０ａの傾斜角θを適切に設定することが好ましい。
In addition, it becomes advantageous for refinement | miniaturization of the
その他の構成、作用及び効果は、第１実施例と同様であるので、その記載は省略する。 Since other configurations, operations, and effects are the same as those in the first embodiment, description thereof is omitted.
次に、この発明の第４実施例について説明する。
図９は、この発明の第４実施例に係る電子部品製造方法の要部を示す部分拡大断面図である。
Next explained is the fourth embodiment of the invention.
FIG. 9 is a partial enlarged cross-sectional view showing the main part of the electronic component manufacturing method according to the fourth embodiment of the present invention.
この実施例の電子部品製造方法では、図９に示すように、凸部１０の斜面１０ａと第１のモールドマスク１の表面１ａとの交わり部分に、丸め１０ｂを施した。
In the electronic component manufacturing method of this embodiment, as shown in FIG. 9, rounding 10 b is applied to the intersection between the
かかる構成により、凹部１１への感光性銀ペースト３−１の充填性やマスク剥離時の残査低減性がさらに向上する。
With such a configuration, the filling property of the photosensitive silver paste 3-1 into the
その他の構成、作用及び効果は、第３実施例と同様であるので、その記載は省略する。 Since other configurations, operations, and effects are the same as those of the third embodiment, description thereof is omitted.
次に、この発明の第５実施例について説明する。
図１０は、この発明の第５実施例に係る電子部品製造方法の要部を拡大して示す工程図である。
Next explained is the fifth embodiment of the invention.
FIG. 10 is an enlarged process diagram showing the main part of the electronic component manufacturing method according to the fifth embodiment of the present invention.
第１実施例に適用した第２のモールドマスク２では、凸部２０を直状に突出した形状に設定したので、形成されるビアホール５も深さ方向に直状の形状になった。しかし、ビアホール５が直状であると、感光性ガラスペースト４−１の充填性が十分でなく、充填時にビアホール５の下部に空隙が生じるおそれもある。
In the
この実施例は、かかる空隙の発生を完全に防止するためのもので、第２のモールドマスク２における凸部２０の外形を、先端側に向かって細くなるテーパ状に形成した。
In this example, the generation of such voids is completely prevented, and the outer shape of the
すなわち、図１０（ａ）に示すように、凸部２０の外形を、多角錐台形または円錐台形に形成し、且つ凸部２０の斜面２０ａと第２のモールドマスク２の表面２ａとのなす角θを、３０°以上９０゜未満に設定した。
That is, as shown in FIG. 10A, the outer shape of the
このような第２のモールドマスク２を、図１０（ａ）に示すように、感光性ガラスペースト４−１に押しつけて露光過程Ｓ２２を実行するが、凸部２０の外形がテーパ状になっているので、第２のモールドマスク２を感光性ガラスペースト４−１に押し付ける際に抵抗が少なく、負荷が少ない。この結果、第２のモールドマスク２の寿命を高めることができる。
As shown in FIG. 10A, the
露光過程Ｓ２２を実行すると、ＵＶ光が第２のモールドマスク２の裏面から照射されるが、凸部２０の外形がテーパ状になっているので、凸部２０に入射した照射光のうち、凸部２０の斜面から感光性ガラスペースト４−１側に入射する照射光が多くなる。
When the exposure process S22 is executed, UV light is irradiated from the back surface of the
そして、露光過程Ｓ２２実行後、図１０（ｂ）に示すように、第２のモールドマスク２を離すが、この際、感光性ガラスペースト穴４−１ａが第２のモールドマスク２の離れる方向に拡開しているので、第２のモールドマスク２を感光性ガラスペースト４−１からの抵抗を受けることなくスムーズに離すことができ、この結果、感光性ガラスペースト４−１の残渣が凸部２０に着きにくくなる。
Then, after the exposure step S22 is performed, the
そして、現像焼成過程Ｓ２３を実行することで、図１０（ｃ）に示すように、上方拡開のビアホール５が形成される。
Then, by executing the development baking process S23, the via
しかる後、上層塗布過程Ｓ２４を実行し、感光性銀ペースト３−１をこのビアホール５に充填しながら絶縁膜４上に塗布するが、ビアホール５が上方拡開のテーパ状をしているので、感光性銀ペースト３−１がビアホール５から抵抗を受けることなくスムーズにビアホール５内に充填される。この結果、ビアホール５内に空隙のない充填が達成される。
Thereafter, the upper layer coating process S24 is performed, and the photosensitive silver paste 3-1 is applied to the insulating
その他の構成、作用及び効果は、第３実施例と同様であるので、その記載は省略する。 Since other configurations, operations, and effects are the same as those of the third embodiment, description thereof is omitted.
次に、この発明の第６実施例について説明する。
図１１はこの発明の第６実施例に係る電子部品製造方法の要部を拡大して示す工程図である。
Next explained is the sixth embodiment of the invention.
FIG. 11 is an enlarged process view showing the main part of the electronic component manufacturing method according to the sixth embodiment of the present invention.
本実施例では、第１のモールドマスク１の、感光性銀ペースト３−１に押し付けられる面に離型剤６をコーティングした点、また、現像後にＵＶアッシングする点が第１の実施例と異なる。
This embodiment is different from the first embodiment in that the
まず、図１１（ａ）のように、アルミナ基板１００上に塗布された感光性銀ペースト３−１に、図１１（ｂ）のように、第１のモールドマスク１を押し付けて露光する過程は第１実施例と同様である。ここで、本実施例の第１のモールドマスクの表面には、フッ素系のシランカップリング剤からなる離型剤６がコーティングされている。この離型剤は、モールドマスクを５分間浸漬させることでコーティングされる。露光後、第１のモールドマスクを感光性銀ペーストから剥離するが、この際、離型剤の一部が、残渣として感光性銀ペースト表面に付着したままになってしまう（図１１（ｃ））。そこで、現像後、ＵＶアッシングで、感光性銀ペーストを酸化させないように残渣６１を除去する（図１１（ｄ））。
第２のモールドマスクを用いる、ビアホールを形成する工程においても、同様に離型剤をコーティングしたモールドマスクを使用し、ＵＶアッシングにより離型剤残渣を除去する。
First, as shown in FIG. 11A, the process of pressing and exposing the
In the step of forming a via hole using the second mold mask, a mold mask coated with a release agent is similarly used, and the release agent residue is removed by UV ashing.
この結果、積層した場合の密着性劣化や形成不良を抑制でき、焼成後のデラミネーションや層間のショート不良を防ぐことができる。 As a result, it is possible to suppress adhesion deterioration and formation failure when stacked, and to prevent delamination after firing and short-circuit failure between layers.
なお、本実施例では、感光性銀ペースト表面の離型剤残渣を除去するために、ＵＶアッシングを行う工法を示したが、次に示すような工法でもよい。具体的には、予め準備した清浄用試料表面に押し付けることで、今までは感光性ペーストに押し付けて剥離後に残渣として付着していた離型剤を、先に取り除いておく工法を用いる。この工法によっても、同様の作用および効果が得られる。清浄用試料とは、第１のモールドマスクを押し付ける場合に用いるのは感光性銀ペーストであり、第２のモールドマスクを押し付ける場合に用いるのは感光性ガラスペーストである。その他、離型剤との密着性が、モールドマスクとこれに化学的に結合した離型剤との密着性よりも弱く、モールドマスクとこれに物理的に付着した離型剤との密着性よりも強い材料であればよい。 In the present embodiment, a method of performing UV ashing to remove the release agent residue on the surface of the photosensitive silver paste is shown, but the following method may be used. Specifically, a method is used in which the mold release agent that has been previously pressed against the photosensitive paste and adhered as a residue after peeling is removed by pressing against the surface of the cleaning sample prepared in advance. Similar effects and effects can be obtained by this construction method. The cleaning sample is a photosensitive silver paste used when pressing the first mold mask, and a photosensitive glass paste used when pressing the second mold mask. In addition, the adhesion to the mold release agent is weaker than the adhesion between the mold mask and the mold release agent chemically bonded thereto, and the adhesion between the mold mask and the mold release agent physically attached to the mold mask. As long as it is a strong material.
その他の構成、作用及び効果は、第１実施例と同様であるので、その記載は省略する。 Since other configurations, operations, and effects are the same as those in the first embodiment, description thereof is omitted.
次に、この発明の第７実施例について説明する。
図１２はこの発明の第７実施例に係る電子部品製造方法の要部を示す部分拡大図である。
Next, a seventh embodiment of the present invention will be described.
FIG. 12 is a partially enlarged view showing the main part of the electronic component manufacturing method according to the seventh embodiment of the present invention.
本実施例では、感光性絶縁ペーストを導体パターン形成工程で形成された導体パターンの上から塗布する塗布過程の後に、前記感光性絶縁ペーストを乾燥させる工程を備え、前記乾燥工程は、乾燥温度を低温から高温へと多段階に昇温する工程である点が第１の実施例と異なる。 In this embodiment, after the coating process of applying the photosensitive insulating paste from above the conductor pattern formed in the conductor pattern forming process, the photosensitive insulating paste includes a process of drying, and the drying process has a drying temperature. It differs from the first embodiment in that it is a step of raising the temperature from low to high in multiple stages.
具体的には、感光性絶縁ペーストとして、溶剤にジプロピレングリコールモノメチルエーテル、感光剤にアクリル系感光樹脂を用いたＳｉ−Ｂ−Ｂｉ−Ｋ−Ａｌ系のものを用いた場合、５０℃で５分間、次に９０℃で５分間、段階的に昇温して乾燥させる。これにより、導体パターン間の領域で発生した気泡７や充填不良７１が低減される。この温度条件は、６０℃と９０℃、４０℃と９０℃の２段階の条件でも効果が見られる。また、ここでは２段階の温度条件を示したが、４０℃から９０℃まで１０℃刻みで６段階昇温する条件で乾燥を行う、といったように、温度を刻む段階を増やすほうがより効果的である。
Specifically, when a photosensitive insulating paste is Si-B-Bi-K-Al type using dipropylene glycol monomethyl ether as a solvent and an acrylic photosensitive resin as a photosensitive agent, it is 5 at 50 ° C. Dry at elevated temperature stepwise for 5 minutes and then at 90 ° C. for 5 minutes. Thereby, bubbles 7 and filling
また、本乾燥工程は、溶剤にジプロピレングリコールモノメチルエーテル以外、感光剤にアクリル系感光樹脂を用いたＳｉ−Ｂ−Ｂｉ−Ｋ−Ａｌ系以外の感光性絶縁ペーストを用いた場合にも適用できる。この場合、乾燥温度の条件は異なる。 Moreover, this drying process is applicable also when using the photosensitive insulating paste other than the Si-B-Bi-K-Al type | system | group which used acrylic photosensitive resin as a photosensitive agent other than dipropylene glycol monomethyl ether as a solvent. . In this case, the drying temperature conditions are different.
その他の構成、作用及び効果は、第１実施例と同様であるので、その記載は省略する。 Since other configurations, operations, and effects are the same as those in the first embodiment, description thereof is omitted.
次に、この発明の第８実施例について説明する。
図１３はこの発明の第８実施例に係る電子部品製造方法の要部を拡大して示す工程図である。
Next, an eighth embodiment of the present invention will be described.
FIG. 13 is an enlarged process view showing the main part of the electronic component manufacturing method according to the eighth embodiment of the present invention.
本実施例では、アルミナ基板を用いず、支持基板を設け、この支持基板上にキャリアフィルムを形成し、さらにこのキャリアフィルム上に絶縁膜を形成する点が第１の実施例と異なる。 This embodiment differs from the first embodiment in that a support substrate is provided without using an alumina substrate, a carrier film is formed on the support substrate, and an insulating film is further formed on the carrier film.
まず、図１３（ａ）に示すように、支持基板１０１上にキャリアフィルム８を形成し、その上に絶縁ペースト４１、感光性銀ペースト３−１を塗布する。支持基板には、石英基板を用いる。なお、支持基板としてガラス基板を用いてもよい。キャリアフィルムとしては、熱剥離シートを用いる。絶縁ペーストとしては、感光性ガラスペーストを用いる。なお、絶縁ペーストは感光性のものに限るものではない。
First, as shown to Fig.13 (a), the
その後、図１３（ｂ）から図１３（ｇ）に示すとおり、導体パターンとビアホールを形成する。これは第１の実施例と同様であるが、焼成は行わない。ここで用いるモールドマスクの材質は石英である。 Thereafter, as shown in FIGS. 13B to 13G, a conductor pattern and a via hole are formed. This is the same as in the first embodiment, but no firing is performed. The material of the mold mask used here is quartz.
これら導体パターンとビアホールを繰り返し形成して積層パターンを形成した後、図１３（ｈ）に示すように最上層に絶縁膜を形成する。そして、得られた多層パターンを個片化した後、キャリアフィルムから剥がして焼成を行い、外部電極を形成する。ここで、個片化はダイシングカットにより行う。また、外部電極は、めっき処理により形成する。なお、スパッタ等の成膜により形成してもよい。 After these conductor patterns and via holes are repeatedly formed to form a laminated pattern, an insulating film is formed on the uppermost layer as shown in FIG. And after separating the obtained multilayer pattern into pieces, it peels off from a carrier film and bakes and forms an external electrode. Here, the singulation is performed by dicing cut. The external electrode is formed by plating. It may be formed by film formation such as sputtering.
この結果、位置ずれの低減された導体パターンやビアホールを有する、位置精度の向上した、小型の積層型のチップインダクタを得ることができる。 As a result, it is possible to obtain a small multilayer chip inductor having a conductor pattern and via hole with reduced positional deviation and improved positional accuracy.
その他の構成、作用及び効果は、第１実施例と同様であるので、その記載は省略する。 Since other configurations, operations, and effects are the same as those in the first embodiment, description thereof is omitted.
なお、この発明は、前述の実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。 In addition, this invention is not limited to the above-mentioned Example, A various deformation | transformation and change are possible within the range of the summary of invention.
前述の実施例では、第１及び第２のモールドマスク１，２の遮光膜１２，２２を、光反射性を有する金属膜で形成した例を示したが、光反射性のない遮光膜を有する第１及び第２のモールドマスクを適用する電子部品製造方法を、この発明の範囲から除外する意ではない。また、凸部先端の荒れを有さないモールドマスクを適用する電子部品製造方法についても、この発明の範囲から除外する意ではない。
In the above-described embodiment, the example in which the
また、第１及び第２のモールドマスク１，２の形成方法は、前述の実施例で開示した方法に限定されるものではなく、種々多様である。例えば、第１及び第２のモールドマスク１，２の基板として光透過性に優れた各種ガラスや硬質プラスチックを用い、この基板をウエット又はドライのフォトエッチング加工やサンドブラスト加工することによって、凸部１０，２０及び凹部１１，２１を形成する。そして、遮光膜１２，２２の光反射性や乱反射性を向上させるために、遮光膜１２，２２を形成する前に、凸部１０，２０の先端面を、ウエット又はドライエッチング加工やサンドブラス加工することで、先端面に微細な荒れを形成する。しかる後、当該基板との密着性や光反射性に優れた金属膜を凸部１０，２０の荒れた先端面にスパッタリングや蒸着によって形成する。このとき、金属膜は、単層に限定されるものではない。基板との密着性に優れたＴｉ，Ｃｒ，Ｗ，Ｍｏ，Ａｌなどの金属膜に、各種の金属や金属酸化物もしくは金属窒化膜を積層した多層膜としても良い。
Moreover, the formation method of the 1st and
１…第１のモールドマスク、 ２…第２のモールドマスク、 ３…導体パターン、 ３−１…感光性導体（銀）ペースト、 ４−１…感光性絶縁（ガラス）ペースト、 ４…絶縁膜、 ５…ビアホール、 ６…離型剤、 ７…気泡、 ８…キャリアフィルム、 １０，２０…凸部、 １１…凹部、 １２，２２…遮光膜、 ２０ａ…斜面、 １００…アルミナ基板、 １０１…基板、 Ｌ…照射光、 Ｓ１…導体パターン形成工程、 Ｓ１１…塗布過程、 Ｓ１２…露光過程、 Ｓ１３…現像過程、 Ｓ１４…焼成過程、 Ｓ２…ビアホール形成工程、 Ｓ２１…塗布過程、 Ｓ２２…露光過程、 Ｓ２３…現像焼成過程、 Ｓ２４…上層塗布過程、 θ…傾斜角。
DESCRIPTION OF
Claims (11)
ネガ型の感光性絶縁ペーストを前記導体パターン形成工程で形成された導体パターンの上から塗布する塗布過程と、前記塗布された感光性絶縁ペーストを露光する露光過程と、前記露光された感光性絶縁ペーストを現像した後焼成して絶縁膜を形成すると共に絶縁膜に所望径のビアホールを形成する現像焼成過程と、感光性導体ペーストを前記ビアホールに充填しながら前記絶縁膜上に塗布する上層塗布過程を有したビアホール形成工程と、
を繰り返し実行することで、積層型の電子部品を製造する電子部品製造方法であって、
前記導体パターン形成工程の露光過程は、透明な平板で形成され、前記感光性導体ペースト側を向く表面に所望の導体パターンの線間となる部分に対応した凸部が突設され、前記凸部の先端面が遮光膜で覆われた第１のモールドマスクを、前記感光性導体ペーストに押しつけた状態で、照射光を前記第１のモールドマスクの裏面側から感光性導体ペーストに向けて照射することにより、前記感光性導体ペーストを選択的に露光するものであり、
前記ビアホール形成工程の露光過程は、透明な平板で形成され、前記感光性絶縁ペースト側を向く表面に所望径のビアホールに対応した凸部が突設され、前記凸部の先端面が遮光膜で覆われた第２のモールドマスクを、前記感光性絶縁ペーストに押しつけた状態で、照射光を前記第２のモールドマスクの裏面側から感光性絶縁ペーストに向けて照射することにより、前記感光性絶縁ペーストを選択的に露光するものである、ことを特徴とする電子部品製造方法。 An application process for applying a negative photosensitive conductor paste on a substrate, an exposure process for exposing the applied photosensitive conductor paste, and developing the exposed photosensitive conductor paste to produce the photosensitive conductor paste. A conductor pattern forming step comprising: a development process for forming a pattern; and a firing process for firing the pattern to form a desired conductor pattern;
A coating process in which a negative photosensitive insulating paste is applied from above the conductor pattern formed in the conductor pattern forming step, an exposure process in which the applied photosensitive insulating paste is exposed, and the exposed photosensitive insulation. Developing and baking paste after developing to form an insulating film and forming a via hole of a desired diameter in the insulating film, and upper layer applying process for applying the photosensitive conductor paste on the insulating film while filling the via hole A via hole forming step having
Is an electronic component manufacturing method for manufacturing a multilayer electronic component by repeatedly executing
The exposure process of the conductor pattern forming step is formed of a transparent flat plate, and a convex portion corresponding to a portion between the lines of a desired conductor pattern protrudes from the surface facing the photosensitive conductive paste side, and the convex portion With the first mold mask whose front end surface is covered with a light-shielding film pressed against the photosensitive conductor paste, irradiation light is irradiated from the back surface side of the first mold mask toward the photosensitive conductor paste. By selectively exposing the photosensitive conductor paste,
The exposure process of the via hole forming step is formed of a transparent flat plate, and a convex portion corresponding to a via hole having a desired diameter is provided on the surface facing the photosensitive insulating paste, and a tip surface of the convex portion is a light shielding film. By irradiating irradiation light toward the photosensitive insulating paste from the back side of the second mold mask in a state where the covered second mold mask is pressed against the photosensitive insulating paste, the photosensitive insulating paste is irradiated. An electronic component manufacturing method, wherein the paste is selectively exposed.
前記現像過程の前に、それぞれのモールドマスクを感光性ペーストに押し付けた後剥離して、感光性ペーストの表面をＵＶアッシングする過程を備える、ことを特徴とする電子部品製造方法。 6. The electronic component manufacturing method according to claim 1, wherein the first mold mask and the second mold mask are coated with a release agent on a surface pressed against a photosensitive paste. And
An electronic component manufacturing method comprising: a step of pressing each mold mask against a photosensitive paste and then peeling off the surface of the photosensitive paste before the development step, and UV ashing the surface of the photosensitive paste.
前記塗布過程の後に、それぞれのモールドマスクを別途準備した清浄用試料表面に押し付けた後、それぞれのモールドマスクを感光性ペーストに押し付ける工程を含む前記露光過程を備える、ことを特徴とする電子部品製造方法。 6. The electronic component manufacturing method according to claim 1, wherein the first mold mask and the second mold mask are coated with a release agent on a surface pressed against a photosensitive paste. And
After the coating process, the exposure process including the process of pressing each mold mask against a separately prepared cleaning sample surface and then pressing each mold mask against a photosensitive paste is provided. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009111085A JP2010263000A (en) | 2009-04-30 | 2009-04-30 | Method of manufacturing electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009111085A JP2010263000A (en) | 2009-04-30 | 2009-04-30 | Method of manufacturing electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010263000A true JP2010263000A (en) | 2010-11-18 |
Family
ID=43360872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009111085A Pending JP2010263000A (en) | 2009-04-30 | 2009-04-30 | Method of manufacturing electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010263000A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013167992A (en) * | 2012-02-15 | 2013-08-29 | Alps Electric Co Ltd | Input device and manufacturing method thereof |
| WO2015033788A1 (en) * | 2013-09-04 | 2015-03-12 | 株式会社 村田製作所 | Method for manufacturing laminated electronic component |
| KR20160080637A (en) * | 2014-12-30 | 2016-07-08 | 삼성전기주식회사 | Coil component and method of manufacturing the same |
| WO2017078019A1 (en) * | 2015-11-04 | 2017-05-11 | 綜研化学株式会社 | Microstructure production method |
| CN107592742A (en) * | 2017-09-07 | 2018-01-16 | 信丰文峰电子科技有限公司 | A kind of circuit forming method of pcb board |
| CN108650794A (en) * | 2018-06-04 | 2018-10-12 | 上海量子绘景电子股份有限公司 | A kind of preparation method of wiring board |
| JP2019527938A (en) * | 2016-08-05 | 2019-10-03 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Method for imprint lithography of conductive materials, stamp for imprint lithography, and apparatus for imprint lithography |
-
2009
- 2009-04-30 JP JP2009111085A patent/JP2010263000A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013167992A (en) * | 2012-02-15 | 2013-08-29 | Alps Electric Co Ltd | Input device and manufacturing method thereof |
| WO2015033788A1 (en) * | 2013-09-04 | 2015-03-12 | 株式会社 村田製作所 | Method for manufacturing laminated electronic component |
| JPWO2015033788A1 (en) * | 2013-09-04 | 2017-03-02 | 株式会社村田製作所 | Manufacturing method of laminated electronic component |
| KR20160080637A (en) * | 2014-12-30 | 2016-07-08 | 삼성전기주식회사 | Coil component and method of manufacturing the same |
| KR101642610B1 (en) | 2014-12-30 | 2016-07-25 | 삼성전기주식회사 | Coil component and method of manufacturing the same |
| WO2017078019A1 (en) * | 2015-11-04 | 2017-05-11 | 綜研化学株式会社 | Microstructure production method |
| JP2019527938A (en) * | 2016-08-05 | 2019-10-03 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Method for imprint lithography of conductive materials, stamp for imprint lithography, and apparatus for imprint lithography |
| CN107592742A (en) * | 2017-09-07 | 2018-01-16 | 信丰文峰电子科技有限公司 | A kind of circuit forming method of pcb board |
| CN108650794A (en) * | 2018-06-04 | 2018-10-12 | 上海量子绘景电子股份有限公司 | A kind of preparation method of wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010263000A (en) | Method of manufacturing electronic component | |
| JP2014027317A (en) | Method of manufacturing printed circuit board | |
| KR20150087691A (en) | Embedded trace substrate and method manufacturing bump of the same | |
| KR100602912B1 (en) | Method for manufacturing conductive pattern | |
| JP2006120667A (en) | Printed circuit board and manufacturing method thereof | |
| WO2010116819A1 (en) | Manufacturing method for electronic components | |
| TWI665948B (en) | Circuit board element and manufacturing method thereof | |
| JP2008085238A (en) | Substrate having through electrode, and manufacturing method thereof | |
| JP2003347706A (en) | Forming method of conductive film | |
| JP2020013838A (en) | Manufacturing method of board for mounting semiconductor element | |
| JP2018190933A (en) | Wiring board and manufacturing method of the same | |
| KR101407494B1 (en) | Method for structuring conductive pattern and structure with conductive pattern | |
| KR101051590B1 (en) | Ceramic substrate and its manufacturing method | |
| JP4961749B2 (en) | Manufacturing method of semiconductor mounting substrate | |
| JP2018037541A (en) | Method for manufacturing perforated substrate and perforated substrate | |
| TW201712733A (en) | Wiring pattern manufacturing method, transistor manufacturing method, and transfer member | |
| US20070148970A1 (en) | Method of fabricating circuitry without conductive circle | |
| JP2002344120A (en) | Flexible circuit board and its manufacturing method | |
| JP2002261423A (en) | Method of forming interconnection and electronic component manufactured by using the same | |
| JP5409177B2 (en) | Pattern formation method using lift-off method | |
| TWI411373B (en) | Structure of metal lines in multi-layer substrate | |
| JP2010147047A (en) | Method of manufacturing multilayered wiring board | |
| JP2001148562A (en) | Method of manufacturing wiring board | |
| JP2012198357A (en) | Exposure mask film for printed wiring board and manufacturing method of the same | |
| JP2010262959A (en) | Forming method of wiring pattern |