JP2003347706A - Forming method of conductive film - Google Patents
Forming method of conductive filmInfo
- Publication number
- JP2003347706A JP2003347706A JP2002149547A JP2002149547A JP2003347706A JP 2003347706 A JP2003347706 A JP 2003347706A JP 2002149547 A JP2002149547 A JP 2002149547A JP 2002149547 A JP2002149547 A JP 2002149547A JP 2003347706 A JP2003347706 A JP 2003347706A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- resist pattern
- metal film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体集積回路、
半導体デバイス、高周波デバイスをはじめとする電子部
品の電極、配線、電極パッドなどの導電膜の形成に関す
るものである。[0001] The present invention relates to a semiconductor integrated circuit,
The present invention relates to formation of conductive films such as electrodes, wiring, and electrode pads of electronic components such as semiconductor devices and high-frequency devices.
【０００２】[0002]
【従来の技術】高周波伝送線路、高周波共振器、高周波
容量素子などの高周波デバイスを構成する電極は、特に
低損失が必要とされる。そのため、一般的には、抵抗率
の低い材料を用いたり、アスペクト比（縦と横の比）を
上げることで、電極の電気抵抗を制御する方法が取られ
ている。2. Description of the Related Art Electrodes constituting high-frequency devices such as high-frequency transmission lines, high-frequency resonators, and high-frequency capacitive elements require particularly low loss. Therefore, in general, a method of controlling the electric resistance of the electrode by using a material having a low resistivity or increasing the aspect ratio (ratio of length to width) has been adopted.
【０００３】導電膜の形成方法としては、基板上に金属
膜を成膜した後、エッチングで金属膜の不要な部分を除
去し、所望の形状の導電膜を形成する方法がよく用いら
れている。しかし、前述の方法では、エッチングを行な
う際、条件によって、基板を傷付けたり、導電膜の組成
の変化を起こす可能性があるなどの問題がある。そこ
で、リフトオフ法が、導電膜の形成に用いられることが
ある。As a method for forming a conductive film, a method of forming a metal film on a substrate, removing unnecessary portions of the metal film by etching, and forming a conductive film having a desired shape is often used. . However, the above-described method has a problem that the substrate may be damaged or the composition of the conductive film may be changed depending on conditions when performing the etching. Therefore, a lift-off method is sometimes used for forming a conductive film.
【０００４】[0004]
【発明が解決しようとする課題】従来のリフトオフ法に
よる電極の形成工程を、図６を用いて説明する。まず、
図６（ａ）に示すように、セラミックス基板１５を用意
する。次に、図６（ｂ）に示すように、セラミックス基
板１５の表面上にレジストパタ−ン３５を形成する。続
けて、図６（ｃ）に示すように、セラミックス基板１５
上及びレジストパタ−ン３５上に金属膜６５を形成す
る。そして、図６（ｄ）に示すように、レジストパタ−
ン３５を、その上に堆積された不要な電極膜６５と共に
除去して、電極７５を形成する。A process for forming an electrode by a conventional lift-off method will be described with reference to FIG. First,
As shown in FIG. 6A, a ceramic substrate 15 is prepared. Next, as shown in FIG. 6B, a resist pattern 35 is formed on the surface of the ceramic substrate 15. Subsequently, as shown in FIG.
A metal film 65 is formed on the upper surface and the resist pattern 35. Then, as shown in FIG.
The electrode 35 is removed together with the unnecessary electrode film 65 deposited thereon to form an electrode 75.
【０００５】しかしながら、従来のリフトオフ法で電極
を形成すると、レジストパタ−ン上に堆積した不要な電
極膜が横方向にも成長するために、図６（ｃ）から分か
るように、レジストパタ−ンの開口部８５が徐々に狭く
なり、それに伴い、セラミックス基板１５上に形成され
る電極膜６５の先端の幅が徐々に細くなる。その結果、
形成された電極７５の断面形状は、図６（ｄ）に示すよ
うに、台形となる。However, when an electrode is formed by the conventional lift-off method, an unnecessary electrode film deposited on the resist pattern also grows in the lateral direction, and as shown in FIG. The opening 85 gradually narrows, and accordingly, the width of the tip of the electrode film 65 formed on the ceramic substrate 15 gradually narrows. as a result,
The cross-sectional shape of the formed electrode 75 becomes a trapezoid as shown in FIG.
【０００６】断面形状が台形である電極は、同じ厚さで
断面形状が矩形である電極に比べて、断面積が小さい
分、損失、電気抵抗が大きくなる。[0006] An electrode having a trapezoidal cross-sectional shape has a smaller cross-sectional area and a larger loss and electric resistance than an electrode having the same thickness and a rectangular cross-sectional shape.
【０００７】また、低損失化のためにアスペクト比を上
げようとすると、より厚く金属膜を形成する必要がある
ため、レジストパタ−ン上の不要な電極膜の横方向への
成長は更に大きなものとなる。その結果、断面形状が、
より三角形に近い台形になってしまい、損失、電気抵抗
の更なる悪化を招いてしまう。In order to increase the aspect ratio in order to reduce the loss, it is necessary to form a thicker metal film, so that the unnecessary growth of the electrode film on the resist pattern in the lateral direction is further increased. Becomes As a result, the cross-sectional shape is
This results in a trapezoidal shape closer to a triangle, resulting in further deterioration of loss and electric resistance.
【０００８】また、アスペクト比を高くしたところで、
アスペクト比３：３程度が限界であった。When the aspect ratio is increased,
The limit of the aspect ratio was about 3: 3.
【０００９】つまり、従来のリフトオフ法では、低損失
化のための高アスペクト化を実現することが困難であっ
た。That is, in the conventional lift-off method, it has been difficult to realize a high aspect ratio for low loss.
【００１０】本発明の導電膜の形成方法は、上述の問題
を鑑みてなされたものであり、これらの問題を解決し、
導電膜の高アスペクト化が可能なリフトオフ法を提供す
ることを目的としている。The method for forming a conductive film according to the present invention has been made in view of the above-mentioned problems, and solves these problems.
It is an object of the present invention to provide a lift-off method capable of increasing the aspect ratio of a conductive film.
【００１１】[0011]
【課題を解決するための手段】本発明は、基板上にレジ
スト膜を形成するレジスト膜形成工程と、前記レジスト
膜を露光してレジストパターンを形成するレジストパタ
ーン形成工程と、前記レジストパタ−ン上に剥離層を形
成する剥離層形成工程と、金属膜を前記基板上及び前記
レジストパタ−ンの剥離層上に特定の厚さまで成膜する
金属膜成膜工程と、前記剥離層をその上に形成された前
記金属膜と共に剥離する剥離工程と、前記基板上の前記
金属膜が所望の厚さに達するまで成膜する最終成膜工程
と、レジストパタ−ンをその上に形成された前記金属膜
と共に除去するリフトオフ工程とを有する、ことを特徴
とする。SUMMARY OF THE INVENTION The present invention provides a resist film forming step of forming a resist film on a substrate, a resist pattern forming step of exposing the resist film to form a resist pattern, and a method of forming a resist pattern on the resist pattern. Forming a release layer on the substrate, forming a metal film on the substrate and the release layer of the resist pattern to a specific thickness, and forming the release layer thereon. A stripping step of stripping together with the formed metal film, a final film forming step of forming a film until the metal film on the substrate reaches a desired thickness, and a resist pattern together with the metal film formed thereon. And a lift-off step of removing.
【００１２】前記剥離工程の後、前記剥離層形成工程、
前記金属膜成膜工程及び前記剥離工程を少なくとも１回
以上繰り返し行なうことが好ましい。これにより、より
アスペクト比の高い導電膜の形成が可能となる。[0012] After the release step, the release layer forming step,
It is preferable to repeat the metal film forming step and the peeling step at least once or more. Thus, a conductive film having a higher aspect ratio can be formed.
【００１３】また、前記剥離層を、前記基板に向かう成
膜粒子の進入方向と前記基板の面との垂線のなす角が４
５°以上となるように前記基板を傾斜させた上で形成す
ることを特徴とすることが好ましい。これにより、剥離
層をレジストパターンの上のみに形成することが可能と
なる。[0013] Further, the peeling layer is formed so that an angle between a perpendicular line between the direction in which the film-forming particles enter the substrate and the surface of the substrate is 4.
Preferably, the substrate is formed after being inclined so as to have an angle of 5 ° or more. This makes it possible to form the release layer only on the resist pattern.
【００１４】また、本発明のもう一つは、基板上にレジ
スト膜を形成するレジスト膜形成工程と、前記レジスト
膜上に剥離層を形成する剥離層形成工程と、前記レジス
ト膜を露光してレジストパターンを形成するレジストパ
ターン形成工程と、前記基板上並びに前記レジストパタ
ーンの剥離層上に金属膜を特定の厚さまで成膜する金属
膜成膜工程と、前記剥離層をその上に形成された前記金
属膜と共に剥離する剥離工程と、前記基板上の前記金属
膜が所望の厚さに達するまで成膜する最終成膜工程と、
前記レジストパタ−ンをその上に形成された前記金属膜
と共に除去するリフトオフ工程とを有する、ことを特徴
とする。Another aspect of the present invention is a resist film forming step of forming a resist film on a substrate, a peeling layer forming step of forming a peeling layer on the resist film, and exposing the resist film to light. A resist pattern forming step of forming a resist pattern, a metal film forming step of forming a metal film to a specific thickness on the substrate and on the release layer of the resist pattern, and the release layer formed thereon. A peeling step of peeling together with the metal film, and a final film forming step of forming the metal film on the substrate until a desired thickness is reached,
A lift-off step of removing the resist pattern together with the metal film formed thereon.
【００１５】前記剥離層は、前記レジストパタ−ンとの
選択性エッチング可能な金属からなることが好ましい。
また、前記剥離層は、前記レジストパタ−ンとの選択剥
離可能な有機膜からなることが好ましい。これにより、
剥離層のみを適切に除去することが可能となる。It is preferable that the release layer is made of a metal which can be selectively etched with the resist pattern.
Further, it is preferable that the release layer is formed of an organic film which can be selectively removed from the resist pattern. This allows
Only the release layer can be appropriately removed.
【００１６】また、前記金属膜成膜工程において成膜さ
れる前記金属膜の膜厚が、前記レジストパターンの高さ
と同等若しくは前記レジストパターンの高さ以下である
ことが好ましい。これにより、成膜した金属膜が、レジ
ストパターンに接触することを防ぐことが可能となる。It is preferable that the thickness of the metal film formed in the metal film forming step is equal to or less than the height of the resist pattern. This makes it possible to prevent the formed metal film from contacting the resist pattern.
【００１７】また、導電膜は、電極、配線、電極パッド
の少なくとも１つを形成することであることが好まし
い。Preferably, the conductive film forms at least one of an electrode, a wiring, and an electrode pad.
【００１８】[0018]
【発明の実施の形態】以下、図を参照しつつ、本発明の
実施例を説明することにより、本発明を明らかにする。
（実施例１）図１は本発明の第１の実施例における電極
形成の各工程の断面図を示し、図２は本発明の第１の実
施例における電極形成の一工程の断面図を示し、図３は
本発明の第１の実施例における電極の断面の写真を示
し、図４は本発明を用いて形成された電極を有する誘電
体共振器の斜視図を示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The embodiments of the present invention will be described below with reference to the drawings to clarify the present invention. (Embodiment 1) FIG. 1 is a cross-sectional view of each step of electrode formation in the first embodiment of the present invention, and FIG. 2 is a cross-sectional view of one step of electrode formation in the first embodiment of the present invention. FIG. 3 shows a photograph of a cross section of an electrode according to the first embodiment of the present invention, and FIG. 4 shows a perspective view of a dielectric resonator having an electrode formed by using the present invention.
【００１９】図１（ａ）に示すように、誘電体からなる
セラミックス基板１を用意し、セラミック基板１上に、
レジスト膜２を塗布する。レジスト材料としては、プロ
ピレングリコールモノメチルエーテルアセテートを主成
分とするものを用いる。次に、図１（ｂ）に示すよう
に、所望のパターン形状の開口部を有するマスク（図示
せず）を用いて露光し、その後、現像液に浸漬して現像
することで、Ｌ／Ｓ＝１.２μｍのレジストパターン３
を、膜厚３μｍで形成する。なお、レジストパターン３
は、リフトオフが可能な逆テーパー形状となるように露
光条件を設定する。As shown in FIG. 1A, a ceramic substrate 1 made of a dielectric material is prepared.
A resist film 2 is applied. As the resist material, a material mainly containing propylene glycol monomethyl ether acetate is used. Next, as shown in FIG. 1B, exposure is performed using a mask (not shown) having an opening having a desired pattern shape, and then immersed in a developing solution and developed, so that L / S = 1.2 μm resist pattern 3
Is formed with a film thickness of 3 μm. Note that the resist pattern 3
Is to set the exposure conditions so as to have a reverse tapered shape that can be lifted off.
【００２０】次に、蒸着装置（図示せず）に、セラミッ
クス基板１をセットし、図１（ｃ）に示すように、Ａｌ
からなる剥離層４を膜厚２００ｎｍで蒸着法により形成
する。この際、図２に示すように、セラミックス基板１
を蒸着粒子入射方向と垂直になる角度に対して、４５°
傾けてセットた上で成膜すると、レジストパターン３の
上のみに、剥離層４を形成することが可能となる。Next, the ceramic substrate 1 is set in a vapor deposition device (not shown), and as shown in FIG.
Is formed by a vapor deposition method with a thickness of 200 nm. At this time, as shown in FIG.
Is 45 ° with respect to the angle perpendicular to the direction of incidence of the deposition particles.
When the film is formed after being set at an angle, the release layer 4 can be formed only on the resist pattern 3.
【００２１】剥離層４を形成したセラミックス基板１
を、蒸着粒子入射方向と垂直になる角度で蒸着装置にセ
ットして、図１（ｄ）に示すように、セラミックス基板
１の表面上及びレジストパタ−ン３上に形成された剥離
層４の表面上に、Ｔｉからなる密着層５１、５２を膜厚
３.５ｎｍで蒸着法により形成する。Ｔｉからなる密着
層５１、５２は、セラミックス基板と金属膜との密着力
を確保するために形成される。Ceramic substrate 1 on which release layer 4 is formed
Is set in the vapor deposition apparatus at an angle perpendicular to the direction of incidence of the vapor deposition particles, and as shown in FIG. 1D, the surface of the release layer 4 formed on the surface of the ceramic substrate 1 and the resist pattern 3. On top, adhesion layers 51 and 52 made of Ti are formed with a thickness of 3.5 nm by an evaporation method. The adhesion layers 51 and 52 made of Ti are formed to secure the adhesion between the ceramic substrate and the metal film.
【００２２】続けて、図１（ｅ）に示すように、Ｃｕか
らなる金属膜６１、６２を膜厚２〜３μｍで蒸着法によ
り形成する。Subsequently, as shown in FIG. 1E, metal films 61 and 62 made of Cu are formed to a thickness of 2 to 3 μm by a vapor deposition method.
【００２３】密着層５１、５２及び金属膜６１、６２を
形成したセラミックス基板１を蒸着装置から取出す。そ
して、取り出したセラミックス基板１をアルカリ現像液
に浸漬させて、レジストパタ−ン３上の剥離層４をエッ
チングし、図１（ｆ）に示すように、剥離層４上に堆積
した不要な密着層５２及び不要な金属膜６２と共に、剥
離層４を除去する。これにより、レジストパタ−ン３の
開口部８の広さは、再び、図１（ｂ）に示した状態と同
様の十分な広さとなる。The ceramic substrate 1 on which the adhesion layers 51 and 52 and the metal films 61 and 62 are formed is taken out of the vapor deposition device. Then, the removed ceramic substrate 1 is immersed in an alkaline developer to etch the release layer 4 on the resist pattern 3, and as shown in FIG. 1F, an unnecessary adhesion layer deposited on the release layer 4. The release layer 4 is removed together with 52 and the unnecessary metal film 62. As a result, the width of the opening 8 of the resist pattern 3 becomes sufficiently large again as in the state shown in FIG.
【００２４】セラミックス基板１を蒸着粒子入射方向と
垂直になる角度で蒸着装置に再びセットして、図１
（ｇ）に示すように、金属膜６１、６３の形成を、金属
膜６１が所望の膜厚である６μｍになるまで行う。The ceramic substrate 1 was set again on the vapor deposition device at an angle perpendicular to the direction of incidence of the vapor deposition particles, and
As shown in (g), the metal films 61 and 63 are formed until the metal film 61 has a desired thickness of 6 μm.
【００２５】そして、セラミックス基板１を蒸着装置か
ら取り出し、アセトンに浸漬して超音波を印可し、レジ
ストパタ−ン３を、その上に形成された不要な金属膜６
３と共に除去し、図１（ｈ）に示すように、電極７を形
成する。Then, the ceramic substrate 1 is taken out of the vapor deposition apparatus, immersed in acetone and applied with ultrasonic waves, and the resist pattern 3 is removed from the unnecessary metal film 6 formed thereon.
3 to form an electrode 7 as shown in FIG.
【００２６】得られた電極７は、図３に示すように、ア
スペクト比４：２と、非常に高アスペクトな断面形状が
実現されている。As shown in FIG. 3, the obtained electrode 7 has an aspect ratio of 4: 2 and a very high aspect sectional shape.
【００２７】本発明で得られた電極７は、例えば、図４
に示すような誘電体共振器に用いられる。その他、低損
失が必要とされる、高周波伝送線路、高周波共振器、高
周波容量素子などの高周波デバイスに好適に用いられ
る。The electrode 7 obtained according to the present invention is, for example, shown in FIG.
It is used for a dielectric resonator as shown in FIG. In addition, it is suitably used for high-frequency devices that require low loss, such as high-frequency transmission lines, high-frequency resonators, and high-frequency capacitive elements.
【００２８】このように、本発明のリフトオフ法で電極
を形成すると、金属膜を一定の高さまで形成した後、剥
離層と共にレジストパタ−ン上に堆積する不要な金属膜
を除去することで開口部を確保し、その後、金属膜を所
望の厚さまで形成するため、レジストパタ−ン上に堆積
する不要な金属膜の横方向への成長が少なくて済む。そ
の結果、形成される金属膜の先端の幅が徐々に細くなる
という事態が起こらず、より矩形に近い断面形状の電極
の形成が可能となる。つまり、断面形状が矩形に近く、
高アスペクトな電極を形成することが出来る。As described above, when the electrode is formed by the lift-off method of the present invention, the metal film is formed to a certain height, and then the unnecessary metal film deposited on the resist pattern together with the release layer is removed to form the opening. After that, since the metal film is formed to a desired thickness, unnecessary growth of the unnecessary metal film on the resist pattern in the lateral direction can be reduced. As a result, a situation in which the width of the tip of the formed metal film is gradually reduced does not occur, and an electrode having a cross section closer to a rectangle can be formed. In other words, the cross-sectional shape is almost rectangular,
A high aspect electrode can be formed.
【００２９】実施例１では、基板として、誘電体からな
るセラミックス基板を用いたが、これに限らず、ガラス
基板や単結晶基板を用いても良い。In the first embodiment, a ceramic substrate made of a dielectric material is used as the substrate. However, the present invention is not limited to this, and a glass substrate or a single crystal substrate may be used.
【００３０】また、実施例１では、剥離層にＡｌを用い
たが、本発明はこれに限らず、ネガレジストのような有
機材料を用いても良い。In the first embodiment, Al is used for the release layer. However, the present invention is not limited to this, and an organic material such as a negative resist may be used.
【００３１】また、実施例１では、電極にＣｕを用いた
が、これに限らず、ＡｕやＡｌを用いても良い。In the first embodiment, Cu is used for the electrode. However, the present invention is not limited to this, and Au or Al may be used.
【００３２】また、実施例１では、図２に示すように、
セラミックス基板を蒸着粒子入射方向と垂直になる角度
に対し４５°傾けてセットしたが、これに限らず、４５
°以上であればよい。４５°以上傾けてあれば、レジス
トパターンの上のみに、剥離層を形成することができ
る。In the first embodiment, as shown in FIG.
The ceramic substrate was set at an angle of 45 ° with respect to the angle perpendicular to the incident direction of the vapor deposition particles.
° or more. If it is inclined by 45 ° or more, a release layer can be formed only on the resist pattern.
【００３３】また、実施例１では、第１回目の成膜にお
いて、２〜３μｍ、つまり目標とする膜厚の３０％〜５
０％を形成しているが、これに限らず、レジストパター
ンの高さと同等若しくはレジストパターンの高さ以下で
あれば良い。このようにすることで、成膜した金属膜
が、レジストパターンに接触することを防ぐことが可能
となる。In the first embodiment, in the first film formation, 2-3 μm, that is, 30% -5% of the target film thickness.
Although 0% is formed, the present invention is not limited to this, and may be equal to or less than the height of the resist pattern. This makes it possible to prevent the formed metal film from contacting the resist pattern.
【００３４】また、実施例１では、剥離層４上に堆積し
た不要な密着層５２及び不要な金属膜６２と共に、剥離
層４を除去した後、金属膜６１が所望の膜厚に達するま
で成膜したが、本発明はこれに限らず、再度、レジスト
パターン３上にのみ剥離層４を形成し、金属膜６１をあ
る程度の厚みまで形成し、剥離層４上に堆積した不要な
密着層５２及び不要な金属膜６２と共に、剥離層４を除
去するという工程を１回以上繰り返した後、金属膜６１
を所望の膜厚に達するまで成膜してもよい。このように
することで、よりアスペクト比の高い電極の形成が可能
となる。In the first embodiment, after the release layer 4 is removed together with the unnecessary adhesion layer 52 and the unnecessary metal film 62 deposited on the release layer 4, the metal film 61 is formed until the desired thickness is reached. However, the present invention is not limited to this. The release layer 4 is formed only on the resist pattern 3 again, the metal film 61 is formed to a certain thickness, and the unnecessary adhesion layer 52 deposited on the release layer 4 is formed. After the step of removing the release layer 4 together with the unnecessary metal film 62 is repeated at least once, the metal film 61 is removed.
May be formed until a desired film thickness is reached. By doing so, an electrode having a higher aspect ratio can be formed.
【００３５】また、実施例１では、本発明のリフトオフ
法を用いて、電極を形成したが、本発明はこれに限ら
ず、配線や電極パッドなど導電膜の形成に好適に用いる
ことが出来る。In the first embodiment, the electrodes are formed by using the lift-off method of the present invention. However, the present invention is not limited to this, and the present invention can be suitably used for forming conductive films such as wirings and electrode pads.
【００３６】（実施例２）図５は本発明の第２の実施例
における電極形成の各工程の断面図を示す。なお、図５
において、図１に示した要素に相当する要素には同様の
参照符号を付し、重複する説明は省略している。(Embodiment 2) FIG. 5 is a sectional view showing each step of forming an electrode according to a second embodiment of the present invention. FIG.
In FIG. 6, elements corresponding to the elements shown in FIG. 1 are denoted by the same reference numerals, and overlapping description is omitted.
【００３７】図５（ａ）に示すように、誘電体からな
る、セラミックス基板１を用意し、セラミック基板１上
に、レジスト膜２を塗布する。レジスト材料としては、
プロピレングリコールモノメチルエーテルアセテートを
主成分とするものを用いる。続けて、図５（ｂ）に示す
ように、レジスト膜２上に、Ａｌからなる剥離層４を形
成する。レジスト膜２上に剥離層４が形成された状態
で、所望のパターン形状の開口部を有するマスク（図示
せず）を用いて露光し、その後、現像液に浸漬して現像
することで、図５（ｃ）に示すように、上部に剥離層４
を有し、且つ、Ｌ／Ｓ＝１.２μｍのレジストパターン
３を、膜厚３μｍで形成する。なお、レジストパターン
３は、リフトオフが可能な逆テーパー形状となるように
露光条件を設定する。As shown in FIG. 5A, a ceramic substrate 1 made of a dielectric material is prepared, and a resist film 2 is applied on the ceramic substrate 1. As a resist material,
Use is made mainly of propylene glycol monomethyl ether acetate. Subsequently, as shown in FIG. 5B, a release layer 4 made of Al is formed on the resist film 2. In a state where the release layer 4 is formed on the resist film 2, exposure is performed using a mask (not shown) having openings having a desired pattern shape, and thereafter, the substrate is immersed in a developing solution and developed. As shown in FIG. 5 (c), the release layer 4
And a L / S = 1.2 μm resist pattern 3 having a film thickness of 3 μm. The exposure conditions are set so that the resist pattern 3 has an inverted tapered shape that can be lifted off.
【００３８】次に、蒸着装置（図示せず）に、セラミッ
クス基板１を蒸着粒子入射方向と垂直になる角度でセッ
トし、図５（ｄ）に示すように、セラミックス基板１の
表面上及びレジストパタ−ン３上に形成された剥離層４
の表面上に、Ｔｉからなる密着層５１、５２を膜厚３.
５ｎｍで蒸着法により形成する。Ｔｉからなる密着層５
１、５２は、セラミックス基板と金属膜との密着力を確
保するために形成される。Next, the ceramic substrate 1 is set in a vapor deposition device (not shown) at an angle perpendicular to the direction of incidence of the vapor deposition particles, and as shown in FIG. Release layer 4 formed on pin 3
Adhesion layers 51 and 52 made of Ti are formed on the surface of 3.
It is formed by a vapor deposition method with a thickness of 5 nm. Adhesion layer 5 made of Ti
Reference numerals 1 and 52 are formed to secure the adhesion between the ceramic substrate and the metal film.
【００３９】続けて、図５（ｅ）に示すように、Ｃｕか
らなる金属膜６１、６２を膜厚２〜３μｍで蒸着法によ
り形成する。Subsequently, as shown in FIG. 5E, metal films 61 and 62 made of Cu are formed with a thickness of 2 to 3 μm by a vapor deposition method.
【００４０】密着層５１、５２及び金属膜６１、６２を
形成したセラミックス基板１を蒸着装置から取出す。そ
して、取り出したセラミックス基板１をアルカリ現像液
に浸漬させて、レジストパタ−ン３上の剥離層４をエッ
チングし、図５（ｆ）に示すように、剥離層４上に堆積
した不要な密着層５２及び不要な金属膜６２と共に、剥
離層４を除去する。これにより、レジストパタ−ン３の
開口部８の広さは、再び、図５（ｃ）に示した状態と同
様の十分な広さとなる。The ceramic substrate 1 on which the adhesion layers 51 and 52 and the metal films 61 and 62 are formed is taken out of the vapor deposition device. Then, the removed ceramic substrate 1 is immersed in an alkali developing solution to etch the release layer 4 on the resist pattern 3, and an unnecessary adhesion layer deposited on the release layer 4 as shown in FIG. The release layer 4 is removed together with 52 and the unnecessary metal film 62. As a result, the width of the opening 8 of the resist pattern 3 is again sufficiently large as in the state shown in FIG.
【００４１】セラミックス基板１を蒸着粒子入射方向と
垂直になる角度で蒸着装置に再びセットして、図５
（ｇ）に示すように、金属膜６１、６３の形成を、金属
膜６１が所望の膜厚である６μｍになるまで行う。The ceramic substrate 1 was set again on the vapor deposition apparatus at an angle perpendicular to the direction of incidence of the vapor deposition particles.
As shown in (g), the metal films 61 and 63 are formed until the metal film 61 has a desired thickness of 6 μm.
【００４２】そして、セラミックス基板１を蒸着装置か
ら取り出し、アセトンに浸漬して超音波を印可し、レジ
ストパタ−ン３を、その上に形成された不要な金属膜６
３と共に除去し、図５（ｈ）に示すように、電極７を形
成する。Then, the ceramic substrate 1 is taken out of the vapor deposition apparatus, immersed in acetone and applied with ultrasonic waves, and the resist pattern 3 is removed from the unnecessary metal film 6 formed thereon.
3 and the electrode 7 is formed as shown in FIG.
【００４３】[0043]
【発明の効果】以上のように本発明によれば、リフトオ
フ法で基板上に電極を形成する際、レジストパタ−ン上
に剥離層を形成した上で、金属膜をある程度の厚みまで
成膜し、剥離層の上に堆積した金属膜と共に、剥離層を
除去してレジストパタ−ンの開口部を十分な広さで確保
した後、再び電極膜の成膜を行い、所望の厚みまで成膜
するため、断面形状が矩形に近く、高アスペクトな導電
膜を形成することが可能となる。これにより、低損失化
のための高アスペクト化な電極、配線、電極パッドなど
の導電膜を形成することが出来る。As described above, according to the present invention, when an electrode is formed on a substrate by the lift-off method, a metal layer is formed to a certain thickness after forming a release layer on a resist pattern. After removing the release layer together with the metal film deposited on the release layer to secure an opening of the resist pattern with a sufficient width, the electrode film is formed again to a desired thickness. Therefore, it is possible to form a conductive film having a high cross-sectional shape and a high aspect ratio. Accordingly, a conductive film such as an electrode, a wiring, or an electrode pad having a high aspect ratio for reducing loss can be formed.
【図１】本発明の第１の実施例における電極形成の各工
程の断面図を示す。FIG. 1 is a sectional view showing each step of forming an electrode according to a first embodiment of the present invention.
【図２】本発明の第１の実施例における電極形成の一工
程の断面図を示す。FIG. 2 is a sectional view showing one step of forming an electrode in the first embodiment of the present invention.
【図３】本発明の第１の実施例における電極の断面の写
真を示す。FIG. 3 shows a photograph of a cross section of an electrode according to the first embodiment of the present invention.
【図４】本発明を用いて形成された電極を有する誘電体
共振器の斜視図を示す。FIG. 4 shows a perspective view of a dielectric resonator having electrodes formed using the present invention.
【図５】本発明の第２の実施例における電極形成の各工
程の断面図を示す。FIG. 5 is a cross-sectional view of each step of forming an electrode according to a second embodiment of the present invention.
【図６】従来のリフトオフ法における電極形成の各工程
の断面図を示す。FIG. 6 is a cross-sectional view of each step of electrode formation in a conventional lift-off method.
１、１５ セラミックス基板 ２ レジスト膜 ３、３５ レジストパターン ４ 剥離層 ５１、５２ 密着層 ６１、６２、６３、６５ 金属層 ７、７５ 電極 ８、８５ 開口部 ９ 誘電体共振器 1,15 Ceramic substrate 2 Resist film 3,35 resist pattern 4 Release layer 51, 52 adhesion layer 61, 62, 63, 65 Metal layer 7,75 electrodes 8,85 opening 9 Dielectric resonator
フロントページの続き Ｆターム(参考） 4M104 BB02 BB04 BB09 BB14 DD68 FF13 5E339 AB06 AD00 BC02 BC03 BD05 BD13 CE20 5F033 HH08 HH11 HH13 HH18 MM05 QQ42 VV07 Continuation of front page F-term (reference) 4M104 BB02 BB04 BB09 BB14 DD68 FF13 5E339 AB06 AD00 BC02 BC03 BD05 BD13 CE20 5F033 HH08 HH11 HH13 HH18 MM05 QQ42 VV07
Claims (8)
形成工程と、前記レジスト膜を露光してレジストパター
ンを形成するレジストパターン形成工程と、前記レジス
トパタ−ン上に剥離層を形成する剥離層形成工程と、金
属膜を前記基板上及び前記レジストパタ−ンの剥離層上
に特定の厚さまで成膜する金属膜成膜工程と、前記剥離
層をその上に形成された前記金属膜と共に剥離する剥離
工程と、前記基板上の前記金属膜が所望の厚さに達する
まで成膜する最終成膜工程と、レジストパタ−ンをその
上に形成された前記金属膜と共に除去するリフトオフ工
程とを有する、ことを特徴とする導電膜の形成方法。A resist film forming step of forming a resist film on a substrate; a resist pattern forming step of exposing the resist film to form a resist pattern; and a release layer forming a release layer on the resist pattern. A forming step, a metal film forming step of forming a metal film on the substrate and the release layer of the resist pattern to a specific thickness, and releasing the release layer together with the metal film formed thereon. A peeling step, a final film forming step of forming a film until the metal film on the substrate reaches a desired thickness, and a lift-off step of removing a resist pattern together with the metal film formed thereon. A method for forming a conductive film, comprising:
前記金属膜成膜工程及び前記剥離工程を少なくとも１回
以上繰り返し行なうことを特徴とする、請求項１に記載
の導電膜の形成方法。2. The method according to claim 1, wherein after the peeling step, the peeling layer forming step is performed.
The method for forming a conductive film according to claim 1, wherein the metal film forming step and the peeling step are repeated at least once or more.
の進入方向と前記基板の面との垂線のなす角が４５°以
上となるように前記基板を傾斜させた上で形成すること
を特徴とする請求項１ないし２に記載の導電膜の形成方
法。3. The method according to claim 1, wherein the release layer is formed such that the substrate is inclined such that an angle formed by a perpendicular line between a direction in which the film-forming particles approach the substrate and a surface of the substrate is 45 ° or more. The method for forming a conductive film according to claim 1, wherein:
形成工程と、前記レジスト膜上に剥離層を形成する剥離
層形成工程と、前記レジスト膜を露光してレジストパタ
ーンを形成するレジストパターン形成工程と、前記基板
上並びに前記レジストパターンの剥離層上に金属膜を特
定の厚さまで成膜する金属膜成膜工程と、前記剥離層を
その上に形成された前記金属膜と共に剥離する剥離工程
と、前記基板上の前記金属膜が所望の厚さに達するまで
成膜する最終成膜工程と、前記レジストパタ−ンをその
上に形成された前記金属膜と共に除去するリフトオフ工
程とを有する、ことを特徴とする導電膜の形成方法。4. A resist film forming step of forming a resist film on a substrate, a peeling layer forming step of forming a peeling layer on the resist film, and a resist pattern forming step of exposing the resist film to form a resist pattern. A metal film forming step of forming a metal film to a specific thickness on the substrate and on the separation layer of the resist pattern, and a separation step of separating the separation layer together with the metal film formed thereon A final film forming step of forming the metal film on the substrate until the metal film reaches a desired thickness, and a lift-off step of removing the resist pattern together with the metal film formed thereon. A method for forming a conductive film, comprising:
選択性エッチング可能な金属からなることを特徴とする
請求項１ないし４に記載の導電膜の形成方法。5. The method according to claim 1, wherein the release layer is made of a metal which can be selectively etched with the resist pattern.
選択剥離可能な有機膜からなることを特徴とする請求項
１ないし４に記載の導電膜の形成方法。6. The method for forming a conductive film according to claim 1, wherein said peeling layer comprises an organic film which can be selectively peeled off from said resist pattern.
記金属膜の膜厚が、前記レジストパターンの高さと同等
若しくは前記レジストパターンの高さ以下であることを
特徴とする請求項１ないし６に記載の導電膜の形成方
法。7. The method according to claim 1, wherein a thickness of said metal film formed in said metal film forming step is equal to or less than a height of said resist pattern. 7. The method for forming a conductive film according to item 6.
くとも１つを形成することを特徴とする請求項１ないし
７に記載の導電膜の形成方法。8. The method for forming a conductive film according to claim 1, wherein the conductive film forms at least one of an electrode, a wiring, and an electrode pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002149547A JP2003347706A (en) | 2002-05-23 | 2002-05-23 | Forming method of conductive film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002149547A JP2003347706A (en) | 2002-05-23 | 2002-05-23 | Forming method of conductive film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003347706A true JP2003347706A (en) | 2003-12-05 |
Family
ID=29767679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002149547A Pending JP2003347706A (en) | 2002-05-23 | 2002-05-23 | Forming method of conductive film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003347706A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173546A (en) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | Process for fabricating three-dimensional circuit board |
| JP2008159983A (en) * | 2006-12-26 | 2008-07-10 | Matsushita Electric Ind Co Ltd | Three-dimensional inter-board connecting structure, its production process and three-dimensional circuit device using the same |
| JP2015119061A (en) * | 2013-12-19 | 2015-06-25 | 豊田合成株式会社 | Semiconductor device manufacturing method |
| CN106653580A (en) * | 2017-03-10 | 2017-05-10 | 成都海威华芯科技有限公司 | Acute metal graph manufacturing method |
| CN112533386A (en) * | 2020-12-24 | 2021-03-19 | 深圳市百柔新材料技术有限公司 | Manufacturing method of conductive circuit board |
-
2002
- 2002-05-23 JP JP2002149547A patent/JP2003347706A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173546A (en) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | Process for fabricating three-dimensional circuit board |
| JP2008159983A (en) * | 2006-12-26 | 2008-07-10 | Matsushita Electric Ind Co Ltd | Three-dimensional inter-board connecting structure, its production process and three-dimensional circuit device using the same |
| JP2015119061A (en) * | 2013-12-19 | 2015-06-25 | 豊田合成株式会社 | Semiconductor device manufacturing method |
| CN106653580A (en) * | 2017-03-10 | 2017-05-10 | 成都海威华芯科技有限公司 | Acute metal graph manufacturing method |
| CN112533386A (en) * | 2020-12-24 | 2021-03-19 | 深圳市百柔新材料技术有限公司 | Manufacturing method of conductive circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010263000A (en) | Method of manufacturing electronic component | |
| JP2003347706A (en) | Forming method of conductive film | |
| JPH1064910A (en) | Method for forming metal pattern on substrate | |
| JP2003298200A (en) | Electronic component and its producing method | |
| JPH06120211A (en) | Manufacture of semiconductor device | |
| JP2001196369A (en) | Wiring forming method and electronic component | |
| CN117542733B (en) | Manufacturing method, circuit and chip of semiconductor structure | |
| JPH07176501A (en) | Manufacture of semiconductor device | |
| JPH07161712A (en) | Pattern forming method | |
| JP2000077414A (en) | Manufacture of semiconductor device | |
| JP2001230189A (en) | Resist pattern and method for forming wiring | |
| JPS63200607A (en) | Manufacture of surface acoustic wave device | |
| JP2004296991A (en) | Method for forming multi-layered resist mask and method for manufacturing semiconductor device using same | |
| JPH0350828A (en) | Method of forming gold wiring | |
| JPH09260270A (en) | Manufacture of semiconductor element | |
| JP2001028477A (en) | Formation method of metal wiring and metal wiring | |
| JPH05308182A (en) | Manufacture of film circuit board | |
| JPH05102160A (en) | Semiconductor device and its manufacture | |
| JP2002075906A (en) | Method of forming fine wiring and electronic parts manufactured by using it | |
| JP2003179329A (en) | Wiring pattern formation method | |
| JP2004120132A (en) | Method of forming resist pattern, method of forming electrode pattern, and surface acoustic wave apparatus | |
| JPH0410455A (en) | Semiconductor device and manufacture thereof | |
| JP2003188116A (en) | Fine wiring forming method | |
| JPH0878523A (en) | Semiconductor device and fabrication thereof | |
| JPS6180824A (en) | Manufacture of semiconductor device |